CN104347478B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN104347478B
CN104347478B CN201310315308.0A CN201310315308A CN104347478B CN 104347478 B CN104347478 B CN 104347478B CN 201310315308 A CN201310315308 A CN 201310315308A CN 104347478 B CN104347478 B CN 104347478B
Authority
CN
China
Prior art keywords
layer
dielectric
argon
dielectric layer
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310315308.0A
Other languages
English (en)
Other versions
CN104347478A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310315308.0A priority Critical patent/CN104347478B/zh
Publication of CN104347478A publication Critical patent/CN104347478A/zh
Application granted granted Critical
Publication of CN104347478B publication Critical patent/CN104347478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法，包括：提供衬底；在衬底表面形成介质层；对所述介质层进行表面处理，在所述介质层表面形成强化层；在形成所述强化层之后，重复所述形成介质层的工艺至表面处理的工艺一次或若干次，直至在衬底表面形成介质结构，所述介质结构由介质层和强化层的多层堆叠构成；在所述介质结构内形成导电结构。所形成的介质结构具有较高的物理强度，能够避免在形成导电结构的过程中所述介质结构发生碎裂，从而提高所形成的导电结构的质量。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
在半导体制造领域中，为了实现半导体器件之间的电连接，已发展出各种导电互连结构以及形成工艺。随着集成电路技术的快速发展，半导体器件的集成度提高、尺寸缩小，致使形成电互连结构的工艺也受到挑战。
图1至图3是现有技术形成一种导电互连结构的过程的剖面结构示意图。
请参考图1，提供衬底100，所述衬底100内具有半导体器件（未示出），所述衬底100表面具有接触层101，所述接触层101与半导体器件电连接；在所述衬底100和接触层101表面形成介质层102。
请参考图2，在所述介质层102内形成开口103，所述开口103包括第一子开口103a和第二子开口103b，所述第一子开口103a暴露出接触层101表面，所述第二子开口103b的底部暴露出第一子开口103a。图2示出了2个第一子开口103a，所述第二子开口103b底部暴露出2个第一子开口103a。
请参考图3，在开口103（如图2所示）内和介质层102表面形成填充满开口的导电薄膜104，所述导电薄膜104的形成工艺为电镀工艺或物理气相沉积工艺。
在形成所述导电薄膜104之后，采用化学机械抛光工艺去除介质层102表面的导电薄膜104，在开口103内形成导电互连结构。
然而，现有技术在开口内填充导电薄膜时，导电薄膜会对介质层施加应力，所述应力会造成介质层碎裂，进而造成所形成的电互联结构的性能变差。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，使介质层的物理强度增强，避免介质层在形成导电结构的过程中发生碎裂，提高所形成的导电结构的质量。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在衬底表面形成介质层；对所述介质层进行表面处理，在所述介质层表面形成强化层；在形成所述强化层之后，重复所述形成介质层的工艺和表面处理的工艺一次或若干次，直至在衬底表面形成介质结构，所述介质结构为介质层和强化层的多层交错堆叠结构；在所述介质结构内形成导电结构。
可选的，在形成介质层之后，形成强化层之前，对所述介质层进行氩气处理。
可选的，所述氩气处理工艺为：处理气体为氩气，氩气的流量为5000标准毫升/分钟～10000标准毫升/分钟，射频功率为4000瓦～6000瓦，射频频率为1000赫兹～3000赫兹，气压为0.5托～10托。
可选的，所述介质层的材料为氧化硅。
可选的，所述介质层的形成工艺为化学气相沉积工艺，所述化学气相沉积工艺为：气体包括硅烷和氧气，硅烷的流量为0标准毫升/分钟～1000标准毫升/分钟，氧气的流量为10000标准毫升/分钟～20000标准毫升/分钟，射频功率为1500瓦～2500瓦，射频频率为13兆赫兹～14兆赫兹，气压为0.5托～10托。
可选的，所述强化层的材料为氮化硅。
可选的，所述表面处理工艺为：处理气体包括氨气，射频功率为100瓦～3000瓦，射频频率为13兆赫兹～14兆赫兹，气压为0.5托～10托。
可选的，还包括：在形成强化层之后，对所述强化层进行氩气处理，所述氩气处理工艺为：处理气体为氩气，氩气的流量为5000标准毫升/分钟～10000标准毫升/分钟，射频功率为4000瓦～6000瓦，射频频率为1000赫兹～3000赫兹，气压为0.5托～10托。
可选的，还包括：在衬底表面形成阻挡层，在所述阻挡层表面形成介质层，所述阻挡层的材料和介质层的材料不同。
可选的，所述导电结构的形成工艺为：在介质结构表面形成掩膜层；在掩膜层表面形成光刻胶层，所述光刻胶层暴露出部分掩膜层表面；以光刻胶层为掩膜刻蚀掩膜层和介质结构，在介质结构内形成开口；在形成开口之后，去除光刻胶层；在去除光刻胶层之后，在开口内和掩膜层表面形成填充满开口的导电薄膜；对所述导电薄膜进行抛光工艺，直至暴露出掩膜层表面为止，形成导电结构。
可选的，所述导电薄膜的材料为铜、钨或铝。
可选的，所述导电薄膜的形成工艺为电镀工艺或物理气相沉积工艺。
可选的，在形成导电薄膜之前，采用湿法清洗工艺对开口内壁表面进行清洗。
可选的，还包括：在掩膜层表面形成底层抗反射层，在所述底层抗反射层表面形成光刻胶层。
与现有技术相比，本发明的技术方案具有以下优点：
所述表面处理工艺能够在介质层表面形成强化层，所述强化层具有较高的物理强度；重复形成介质层的工艺和表面处理工艺，能够在衬底表面形成由介质层和强化层多层堆叠构成的介质结构，所述介质结构内具有多层强化层，因此所形成的介质结构具有较高的物理强度。在所述介质结构内形成导电结构时，所述介质结构足以承受导电结构所施加的应力，从而降低所述应力对衬底内的半导体器件的性能影响，而且避免了介质结构在形成导电结构过程中发生碎裂，保证了所形成的导电结构的质量良好、性能稳定。
进一步，在形成介质层之后，形成强化层之前，对所述介质层进行氩气处理，所述氩气处理工艺为：采用氩气作为处理气体，使氩气以低频射频功率对介质层进行轰击，能够使所形成的介质层更为致密，从而增强介质层的物理强度，进而增强介质结构的物理强度，所述介质结构对于应力的承受能力进一步增强。在所述介质结构内形成导电结构时，所述介质结构不会发生碎裂，使所形成的导电结构的性能稳定。而且，使氩气以低频射频功率对介质层进行轰击时，氩气不会进入介质层内，因此在提高介质层的物理强度的同时，保证了介质层材料的纯净。
进一步，形成强化层的表面处理工艺为：以氨气作为处理气体，使氨气的等离子体对介质层进行轰击，氨气的等离子体能够进入介质层内、并与介质层表面的氧化硅材料进行反应形成氮化硅层，所述氮化硅层即强化层。所形成的强化层材料致密、且物理强度高，从而使所形成的介质结构的物理强度进一步提高。当形成导电结构时，所述介质结构承受应力的能力增强。
进一步，在形成强化层之后，能够对所述强化层进行氩气处理，采用氩气对强化层进行轰击，使所强化层更为致密、且物理强度增强，能够进一步增强介质结构的物理强度；而且所述氩气不会与强化层的材料发生反应，保证了介质结构的性能稳定。
附图说明
图1至图3是现有技术形成一种导电互连结构的过程的剖面结构示意图；
图4至图11是本发明的实施例的半导体结构的形成过程的平面结构示意图。
具体实施方式
如背景技术所述，现有技术在形成导电薄膜时，会造成介质层碎裂，使形成于介质层内的电互联结构的性能变差。
请继续参考图3，所述导电薄膜104的材料为导电材料，例如铜、钨或铝等，而所述介质层102为绝缘材料，例如氧化硅、氮化硅或氮氧化硅等。由于所述导电薄膜104的材料密度较大，在形成导电薄膜104的过程中，所述导电薄膜104会向介质层102施加较大的应力。然而，现有技术所形成的介质层102密度较低、物理强度较低，因此在形成导电薄膜104的过程中，所述介质层102承受应力的能力较差，容易使应力向衬底100内的半导体器件传递，造成半导体器件的性能下降。而且，为了提高半导体器件的集成度，介质层102与导电互联结构之间的体积比也相应减小，造成介质层102承受应力的能力也相应降低，在形成所述导电薄膜104的过程中，容易造成介质层102碎裂，从而导致所形成的电互联结构的性能下降甚至失效。
为了解决上述问题，本发明的发明人提出了一种半导体结构的形成方法，在衬底表面形成介质层之后，对所述介质层进行表面处理，在所述介质层表面形成强化层；在形成所述强化层之后，重复所述形成介质层的工艺和所述表面处理工艺一次或若干次，直至在衬底表面形成介质结构，所述介质结构为介质层和强化层的多层堆叠结构；在所述介质结构内形成导电结构。所述表面处理工艺能够在介质层表面形成强化层，所述强化层具有较高的物理强度；而所形成的介质结构为介质层和强化层的多层堆叠结构，因此所述介质结构具有较高的物理强度；在所述介质结构内形成导电结构时，所述介质结构足以承受导电结构施加的应力，从而降低所述应力对衬底内的半导体器件的性能影响，所形成的介质结构难以发生碎裂，保证了所形成的导电结构的质量良好、性能稳定。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图11是本发明的实施例的半导体结构的形成过程的平面结构示意图。
请参考图4，提供衬底200；在衬底200表面形成阻挡层201；在所述阻挡层201表面形成介质层202。
在本实施例中，所述衬底200包括：半导体基底（未示出）、形成于半导体基底内或半导体基底表面的半导体器件（未示出）、用于使所述半导体器件电连接的电互连结构（未示出）、以及用于电隔离所述半导体器件和电互连结构的绝缘层（未示出）。所述半导体器件包括CMOS器件，所述CMOS器件包括晶体管、存储器、电容器或电阻器等；所述半导体基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅（SOI）衬底、绝缘体上锗（GOI）衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓或砷化镓等；所述绝缘层的材料为氧化硅、氮化硅和氮氧化硅中的一种或多种。本实施例中，所述衬底200表面为绝缘层，且所述绝缘层暴露出电互连结构的顶部表面。
在另一实施例中，所述衬底200为半导体基底，第一介质层201形成于半导体基底表面。所述半导体基底包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅（SOI）衬底、绝缘体上锗（GOI）衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓或砷化镓等。
所述阻挡层201的形成工艺为化学气相沉积工艺，所述阻挡层201的材料与所述介质层202或后续形成的阻挡层不同，本实施例中，所述阻挡层的材料为碳氮化硅；所述阻挡层201能够在后续形成第一开口的过程中，作为刻蚀第一开口时的停止层，从而在刻蚀工艺中保护衬底200表面免受损伤。
所述介质层202的材料为氧化硅，所述介质层202的形成工艺为化学气相沉积工艺，所述化学气相沉积工艺为：气体包括硅烷和氧气，硅烷的流量为0标准毫升/分钟～1000标准毫升/分钟，氧气的流量为10000标准毫升/分钟～20000标准毫升/分钟，射频功率为1500瓦～2500瓦，射频频率为13兆赫兹～14兆赫兹，气压为0.5托～10托。
采用上述化学气相沉积工艺形成的介质层202物理强度较低，密度较小。若直接在所述介质层202内形成导电结构，由于所述介质层202在后续形成导电结构的过程会受到较大的应力，因此容易导致所述介质层202发生碎裂，从而造成所形成的导电结构的性能变差。为了增强后续所形成的介质结构承受应力的能力，保证后续形成导电结构时，介质结构不会发生碎裂，本实施例在形成一定厚度的介质层202之后，在所述介质层202表面形成强化层，重复形成介质层202和强化层的工艺，直至所形成的介质结构由介质层202和强化层多层堆叠构成。所形成的介质结构内具有多层物理强度较强的强化层，从而增强了所形成的介质结构的物理强度，所述介质结构承受应力的能力增强，避免了后续在形成导电结构的过程中，介质结构发生碎裂的问题。由于后续形成的介质结构由介质层202和强化层多层堆叠构成，而所述介质结构的厚度需要与所需形成的导电结构的尺寸相适应，使多层介质层202和多层后续形成的强化层的总厚度满足所需形成的导电结构的尺寸要求。
请参考图5，在形成介质层202之后，对所述介质层202进行氩气处理。
所述氩气处理工艺为：处理气体为氩气，氩气的流量为5000标准毫升/分钟～10000标准毫升/分钟，射频功率为4000瓦～6000瓦，射频频率为1000赫兹～3000赫兹，气压为0.5托～10托。
所述氩气处理能够增强所述介质层202的物理强度，提高了所述介质层202承受应力的能力，保证后续在形成导电结构的过程中，所述介质层202不会发生碎裂。在所述氩气处理过程中，氩气首先被等离子体化，氩气的等离子体被施加低频射频功率之后，向所述介质层202进行轰击。采用氩气的等离子体进行轰击能够使介质层202更为致密，从而增强所述介质层202的物理强度，使所述介质层202承受应力的能力增强。而且，采用氩气的等离子体轰击介质层时，氩气不会与介质层202进行反应，保证了氩气处理之后的介质层202处理纯净；而且，由于氩气不会与介质层202进行反应，因此氩气能够完全用于轰击介质层202，有利于使介质层202更为致密、物理强度更强。
需要说明的是，由于在形成介质层202之后需要进行所述氩气处理工艺，因此在前序形成介质层202的化学气相沉积工艺中，能够采用氩气作为载气，所述化学气相沉积工艺和所述氩气处理工艺之间易于切换，从而简化工艺。
请参考图6，在所述氩气处理之后，对所述介质层202进行表面处理，在所述介质层202表面形成强化层203。
所述强化层203的材料为氮化硅，所述表面处理工艺为：处理气体包括氨气，射频功率为100瓦～3000瓦，射频频率为13兆赫兹～14兆赫兹，气压为0.5托～10托。
所述强化层203物理强度高，而后续形成的介质结构中具有多层强化层203，使所形成的介质结构具有较高的物理强度。在后续形成导电结构时，所述强化层203能够承受较大的应力，并能够支撑所述介质结构，避免所述介质结构发生碎裂，因此具有多层强化层的介质结构承受应力的能力强，有利于形成性能稳定的导电结构。
在所述表面处理工艺中，氨气被等离子体化之后，氨气的等离子体对介质层202表面进行轰击，而氨气等离子体化之后产生的氮离子能够与介质层202表面的氧化硅材料发生反应；具体的，使氨气的等离子体具有较高的能量时，氨气的等离子体能够打断氧化硅的化学键形成氧离子和硅离子，而氮离子与硅离子结合形成氮化硅的阻挡层。而且，采用所述表面处理工艺所形成的强化层203材料致密、物理强度高。
本实施例中，在形成强化层203之后，对所述强化层203也进行氩气处理，所述氩气处理工艺为：处理气体为氩气，氩气的流量为5000标准毫升/分钟～10000标准毫升/分钟，射频功率为4000瓦～6000瓦，射频频率为1000赫兹～3000赫兹，气压为0.5托～10托。在所述氩气处理工艺中，使氩气的等离子体向强化层203表面进行轰击，使强化层203更为致密，从而能够进一步增强强化层203的物理强度；而且，氩气不会与强化层203的材料发生反应，使氩气具有更强的轰击能力，同时保证了氩气处理工艺不会改变强化层203材料。
请参考图7，在形成所述强化层203之后，重复所述形成介质层202的工艺、对介质层进行氩气处理的工艺、以及所述表面处理工艺一次或若干次，直至在衬底200表面形成介质结构204，所述介质结构204为介质层202和强化层203的多层交错堆叠结构。
所述介质结构204内具有至少2层的介质层202，且每一层介质层202表面均具有强化层203。由于所述介质结构204内在后续需要形成导电结构，因此所述介质结构204的厚度需要满足后续形成的导电结构的尺寸要求，则所述介质层202和强化层203的层数需要根据所需形成的介质结构204的厚度以及每层介质层202和强化层203的厚度决定。本实施例中，所述介质结构204由3层介质层202和3层强化层203堆叠构成。
所述介质结构204内多层介质层202的材料均为氧化硅，形成工艺为化学气相沉积工艺：气体包括硅烷和氧气，硅烷的流量为0标准毫升/分钟～1000标准毫升/分钟，氧气的流量为10000标准毫升/分钟～20000标准毫升/分钟，射频功率为1500瓦～2500瓦，射频频率为13兆赫兹～14兆赫兹，气压为0.5托～10托。
在每形成一层介质层202之后，对该层介质层202进行氩气处理工艺，所述氩气处理工艺为：处理气体为氩气，氩气的流量为5000标准毫升/分钟～10000标准毫升/分钟，射频功率为4000瓦～6000瓦，射频频率为1000赫兹～3000赫兹，气压为0.5托～10托。
在每形成一层介质层202，并对该层介质层202进行氩气处理工艺之后，对该层介质层202进行表面处理工艺形成强化层，所述强化层203的材料为氮化硅，所述表面处理工艺为：处理气体包括氨气，射频功率为100瓦～3000瓦，射频频率为13兆赫兹～14兆赫兹，气压为0.5托～10托。
在所述介质结构204中，每一层介质层202形成之后，均对该层介质层202进行氩气处理工艺，使每一层介质层202的物理强度均得到提高；而且，在对该层介质层202进行氩气处理工艺之后，对该层介质层202进行表面处理工艺，在该层介质层202表面形成强化层203，所述强化层203材料致密且物理强度高，承受应力的能力强，能够在后续形成导电结构的过程中支撑所述介质结构204。此外，在每形成一层强化层203之后，还能够对该层强化层203进行氩气处理工艺，使该层强化层203更为致密、且物理强度进一步增强。因此，所形成的介质结构204具有较强的物理强度，能够承受较大的应力，所述介质结构204在后续形成导电结构的过程中不易发生碎裂，保证了所形成的导电结构的性能稳定；而且，所述介质结构204，能够防止应力传递到衬底200内，保证了衬底200内的半导体器件性能稳定。
请参考图8和图9，图9是图8的俯视结构示意图，在所述介质结构204表面形成掩膜层205；在掩膜层205表面形成第一光刻胶层206，所述第一光刻胶层206暴露出部分掩膜层205表面；以第一光刻胶层206为掩膜刻蚀掩膜层205和介质结构204，直至暴露出阻挡层201为止，在介质结构204内形成第一开口207。
需要说明的是，所述掩膜层205表面还能够形成底层抗反射层（BARC），在所述底层抗反射层表面形成第一光刻胶层206。
所述第一光刻胶层206定义了所形成的第一开口207的对应位置。以所述第一光刻胶层206刻蚀掩膜层205直至暴露出介质结构204，所述掩膜层205的材料与介质层202、强化层203、阻挡层201的材料不同，例如无定形碳或氮氧化硅，使所述掩膜层205能够作为刻蚀介质结构204的掩膜；以刻蚀掩膜层205作为刻蚀第一开口207的掩膜，有利于使所形成的第一开口207的图形与第一光刻胶层206的图形保持一致。
刻蚀第一开口207的工艺为各向异性的干法刻蚀，由于阻挡层201的材料与介质层202或强化层203的材料不同，使所述刻蚀工艺能够停止于阻挡层201表面，保护所述衬底200表面免受损伤；本实施例中，所述第一开口207暴露出阻挡层201，后续在形成导电薄膜之前，去除第一开口207底部的阻挡层201。本实施例中，请参考图9，第一开口207的数量为4个，且所述第一开口207呈2×2的阵列分布，后续形成的第二开口暴露出所述4个第一开口207。在另一实施例中，所述第一开口未暴露出阻挡层，能够在后续刻蚀形成第二开口的同时，加深所述第一开口直至暴露出阻挡层。
请参考图10，在形成第一开口207之后，去除第一光刻胶层206（如图8所示），并在掩膜层205表面形成第二光刻胶层208，所述第二光刻胶层208暴露出第一开口207和部分掩膜层205表面；以所述第二光刻胶层208为掩膜刻蚀掩膜层205和部分介质结构204，在介质结构204内形成第二开口209，所述第二开口209的深度小于第一开口207的深度，且所述第二开口209底部暴露出第一开口207。
去除第一光刻胶层206的工艺为灰化工艺或湿法清洗工艺。所述第二光刻胶层208定义了所需形成的第二开口209的对应位置；在形成第二光刻胶层208之后，以第二光刻胶层208为掩膜刻蚀掩膜层205直至暴露出介质结构为止，以刻蚀后的掩膜层205作为刻蚀第二开口209的掩膜。
形成所述第二开口209的工艺为各向异性的干法刻蚀工艺，所述第二开口209的深度小于第一开口207的深度，因此所述第二开口209的底部暴露出第一开口207，且所述第二开口209的底部与第一开口207贯通。在本实施例中，由于所述阻挡层201的阻挡，在刻蚀第二开口209的过程中，不会损伤衬底200表面。在另一实施例中，在刻蚀第二开口之前，所述第一开口未暴露出阻挡层，则在刻蚀所述第二开口的同时，加深所述第一开口直至暴露出阻挡层为止。
需要说明的是，在形成第二开口209之后，采用湿法刻蚀工艺去除第一开口207底部的阻挡层201并暴露出衬底200表面，所述湿法刻蚀工艺对衬底的损伤较小，使暴露出的衬底200表面形貌良好。本实施例中，所述第一开口207底部暴露出衬底200内的电互连结构表面，使后续形成的导电结构能够与衬底200内的电互联结构连接，进而实现所述导电结构与衬底200内的半导体器件电连接。
请参考图11，在形成第二开口209之后，去除第二光刻胶层208（如图10所示），并在第一开口207（如图10所示）和第二开口209（如图10所示）内、以及掩膜层205表面形成填充满第一开口207和第二开口209的导电薄膜210。
所述去除第二光刻胶层208的工艺为灰化工艺或湿法清洗工艺。需要说明的是，在去除第二光刻胶层208之后，形成导电薄膜210之前，采用湿法清洗工艺对第一开口207和第二开口209的内壁表面进行清洗，去除刻蚀工艺和去光刻胶工艺所残留的杂质。
所述导电薄膜210的材料为铜、钨或铝，所述导电薄膜210的形成工艺为电镀工艺或物理气相沉积工艺。在本实施例中，所述导电薄膜210的材料为铜，形成工艺为铜电镀工艺（ECP），所述铜电镀工艺包括：在所述掩膜层205表面、第二开口209的侧壁表面、第一开口207的侧壁和底部表面沉积铜种子层；采用电镀工艺在所述铜种子层表面形成填充满第一开口207和第二开口209的铜层，所述铜种子层和铜层即所形成的导电薄膜。
本实施例中，由于所述介质结构204由多层介质层202和多层强化层203交错堆叠构成；其中，每层介质层202均经过氩气处理工艺，因此每层介质层202均致密且物理强度得到提高；而所述强化层203通过氨气的等离子体轰击介质层202表面形成，所形成的强化层203均致密且物理强度高。因此，在形成所述导电薄膜210的过程中，由所述介质层202和强化层203构成的介质结构204承受应力的能力强，所述介质结构204难以发生碎裂，使所形成的导电薄膜质量良好；而且，所述介质结构204能够阻止形成导电薄膜210时产生的应力传递到衬底200内，从而保证了衬底200内的半导体器件性能稳定。
需要说明的是，在形成所述导电薄膜210之前，还能够在所述第二开口209的侧壁表面、以及第一开口207的侧壁和底部表面形成隔离层，所述隔离层的材料包括氮化钛、钛、氮化钽、钽中的一种或多种，所述隔离层能够防止导电薄膜210的材料扩散进入介质结构204内。
在形成所述导电薄膜之后，对所述导电薄膜210进行抛光工艺，直至暴露出掩膜层205表面为止，形成导电结构。本实施例中，所述导电结构与衬底200内的电互联结构相连，使所述导电结构能够与衬底200内的半导体器件电连接。
本实施例，所述表面处理工艺能够在介质层表面形成强化层，所述强化层具有较高的物理强度；重复形成介质层的工艺和表面处理工艺，能够在衬底表面形成由介质层和强化层多层堆叠构成的介质结构，所述介质结构内具有多层强化层，因此所形成的介质结构具有较高的物理强度。在所述介质结构内形成导电结构时，所述介质结构足以承受导电结构所施加的应力，从而降低所述应力对衬底内的半导体器件的性能影响，而且避免了介质结构在形成导电结构过程中发生碎裂，保证了所形成的导电结构的质量良好、性能稳定。
进一步，在形成介质层之后，形成强化层之前，对所述介质层进行氩气处理，所述氩气处理工艺为：采用氩气作为处理气体，使氩气以低频射频功率对介质层进行轰击，能够使所形成的介质层更为致密，从而增强介质层的物理强度，进而增强介质结构的物理强度，所述介质结构对于应力的承受能力进一步增强。在所述介质结构内形成导电结构时，所述介质结构不会发生碎裂，使所形成的导电结构的性能稳定。而且，使氩气以低频射频功率对介质层进行轰击时，氩气不会进入介质层内，因此在提高介质层的物理强度的同时，保证了介质层材料的纯净。
进一步，形成强化层的表面处理工艺为：以氨气作为处理气体，使氨气的等离子体对介质层进行轰击，氨气的等离子体能够进入介质层内、并与介质层表面的氧化硅材料进行反应形成氮化硅层，所述氮化硅层即强化层。所形成的强化层材料致密、且物理强度高，从而使所形成的介质结构的物理强度进一步提高。当形成导电结构时，所述介质结构承受应力的能力增强。
进一步，在形成强化层之后，能够对所述强化层进行氩气处理，采用氩气对强化层进行轰击，使所强化层更为致密、且物理强度增强，能够进一步增强介质结构的物理强度；而且所述氩气不会与强化层的材料发生反应，保证了介质结构的性能稳定。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在衬底表面形成介质层；
对所述介质层进行表面处理，在所述介质层表面形成强化层；
在形成所述强化层之后，重复所述形成介质层的工艺和表面处理的工艺一次或若干次，直至在衬底表面形成介质结构，所述介质结构为介质层和强化层的多层交错堆叠结构；
在所述介质结构内形成导电结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成介质层之后，形成强化层之前，对所述介质层进行氩气处理。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述氩气处理工艺为：处理气体为氩气，氩气的流量为5000标准毫升/分钟～10000标准毫升/分钟，射频功率为4000瓦～6000瓦，射频频率为1000赫兹～3000赫兹，气压为0.5托～10托。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的材料为氧化硅。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述介质层的形成工艺为化学气相沉积工艺，所述化学气相沉积工艺为：气体包括硅烷和氧气，硅烷的流量为0标准毫升/分钟～1000标准毫升/分钟，氧气的流量为10000标准毫升/分钟～20000标准毫升/分钟，射频功率为1500瓦～2500瓦，射频频率为13兆赫兹～14兆赫兹，气压为0.5托～10托。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述强化层的材料为氮化硅。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述表面处理工艺为：处理气体包括氨气，射频功率为100瓦～3000瓦，射频频率为13兆赫兹～14兆赫兹，气压为0.5托～10托。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，还包括：在形成强化层之后，对所述强化层进行氩气处理，所述氩气处理工艺为：处理气体为氩气，氩气的流量为5000标准毫升/分钟～10000标准毫升/分钟，射频功率为4000瓦～6000瓦，射频频率为1000赫兹～3000赫兹，气压为0.5托～10托。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在衬底表面形成阻挡层，在所述阻挡层表面形成介质层，所述阻挡层的材料和介质层的材料不同。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述导电结构的形成工艺为：在介质结构表面形成掩膜层；在掩膜层表面形成光刻胶层，所述光刻胶层暴露出部分掩膜层表面；以光刻胶层为掩膜刻蚀掩膜层和介质结构，在介质结构内形成开口；在形成开口之后，去除光刻胶层；在去除光刻胶层之后，在开口内和掩膜层表面形成填充满开口的导电薄膜；对所述导电薄膜进行抛光工艺，直至暴露出掩膜层表面为止，形成导电结构。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述导电薄膜的材料为铜、钨或铝。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，所述导电薄膜的形成工艺为电镀工艺或物理气相沉积工艺。
13.如权利要求10所述的半导体结构的形成方法，其特征在于，在形成导电薄膜之前，采用湿法清洗工艺对开口内壁表面进行清洗。
14.如权利要求10所述的半导体结构的形成方法，其特征在于，还包括：在掩膜层表面形成底层抗反射层，在所述底层抗反射层表面形成光刻胶层。
CN201310315308.0A 2013-07-24 2013-07-24 半导体结构的形成方法 Active CN104347478B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310315308.0A CN104347478B (zh) 2013-07-24 2013-07-24 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310315308.0A CN104347478B (zh) 2013-07-24 2013-07-24 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN104347478A CN104347478A (zh) 2015-02-11
CN104347478B true CN104347478B (zh) 2017-05-17

Family

ID=52502808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310315308.0A Active CN104347478B (zh) 2013-07-24 2013-07-24 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN104347478B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218317B1 (en) * 1999-04-19 2001-04-17 National Semiconductor Corp. Methylated oxide-type dielectric as a replacement for SiO2 hardmasks used in polymeric low K, dual damascene interconnect integration
CN1505834A (zh) * 2001-02-28 2004-06-16 国际商业机器公司 包含多层旋涂多孔介电质的低k互连结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187081B2 (en) * 2003-01-29 2007-03-06 International Business Machines Corporation Polycarbosilane buried etch stops in interconnect structures
US7312512B2 (en) * 2005-09-28 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure with polygon cell structures
JP4666308B2 (ja) * 2006-02-24 2011-04-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2008166374A (ja) * 2006-12-27 2008-07-17 Sharp Corp 絶縁膜形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218317B1 (en) * 1999-04-19 2001-04-17 National Semiconductor Corp. Methylated oxide-type dielectric as a replacement for SiO2 hardmasks used in polymeric low K, dual damascene interconnect integration
CN1505834A (zh) * 2001-02-28 2004-06-16 国际商业机器公司 包含多层旋涂多孔介电质的低k互连结构

Also Published As

Publication number Publication date
CN104347478A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
US6831367B2 (en) Semiconductor device and method of manufacturing the same
US8586474B2 (en) Method to form a via
TW202002219A (zh) 用來產生高的深寬比的完全自對準的通孔的選擇性移除過程
AU2017358595B2 (en) Josephson junction superconductor device interconnect
EP2087508A1 (en) Method of making a contact on a backside of a die
TW202011487A (zh) 半導體裝置的形成方法
CN106158728B (zh) 接触孔栓塞的形成方法
CN104617035A (zh) 半导体器件的形成方法
WO2011147061A1 (zh) 3d集成电路及其制造方法
KR20110085909A (ko) 기판 처리 방법 및 기억 매체
JP2009259876A (ja) 半導体装置および半導体装置の製造方法
CN103367237B (zh) 半导体结构的形成方法
CN104347478B (zh) 半导体结构的形成方法
CN108962817A (zh) 半导体结构及其形成方法
JP5672503B2 (ja) スルホールビアのための炭素ベース材質を備えた半導体デバイス
CN101996929B (zh) 双镶嵌结构的形成方法及半导体结构
CN105826279B (zh) 半导体结构及其形成方法
CN112951761B (zh) 存储器及其形成方法
CN104701242B (zh) 接触孔的刻蚀方法
CN104347490A (zh) 硅通孔填充的方法
CN103426745A (zh) 半导体结构的形成方法
CN214203679U (zh) 铜钨电连接结构
WO2022221986A1 (zh) 半导体装置及其制造方法
TWI415219B (zh) 用於３-ｄ晶圓／晶片堆疊之穿孔連線的形成方法
CN114156255A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant