WO2022221986A1 - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
WO2022221986A1
WO2022221986A1 PCT/CN2021/088066 CN2021088066W WO2022221986A1 WO 2022221986 A1 WO2022221986 A1 WO 2022221986A1 CN 2021088066 W CN2021088066 W CN 2021088066W WO 2022221986 A1 WO2022221986 A1 WO 2022221986A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
intermediate layer
bonding intermediate
bonding
metal
Prior art date
Application number
PCT/CN2021/088066
Other languages
English (en)
French (fr)
Inventor
赫然
焦慧芳
Original Assignee
华为技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华为技术有限公司 filed Critical 华为技术有限公司
Priority to PCT/CN2021/088066 priority Critical patent/WO2022221986A1/zh
Priority to CN202180090287.XA priority patent/CN116724399A/zh
Priority to EP21937237.2A priority patent/EP4325571A1/en
Publication of WO2022221986A1 publication Critical patent/WO2022221986A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers

Definitions

  • FIG. 1 is a structural diagram of a semiconductor device prepared by a low-temperature hybrid bonding technology in the semiconductor field. As shown in FIG. 1, the semiconductor device is obtained by bonding two sub-devices 101. Each sub-device 101 includes a semiconductor substrate 103, an insulating layer 104, a metal wiring layer 105, an insulating layer 106 and a metal layer 107, and the metal layer 107 is embedded in the insulating layer 106 .
  • the method further includes: on the first insulating layer of the first initial device Make a first bonding intermediate layer on the surface of the first bonding intermediate layer; make a groove on the first bonding intermediate layer and the first insulating layer; make a first metal layer inside the groove; The surface of the intermediate layer is bonded to obtain a first chip.
  • the semiconductor device 200 can be obtained by bonding a first sub-device 201 and a second sub-device 202 .
  • the first sub-device 201 includes a first insulating layer 201-1, a first metal layer 201-2, a first bonding intermediate layer 201-3 and a first sidewall insulating layer 201-31, and the second sub-device 202 includes a first interlayer 201-3.
  • the material of the first diffusion barrier layer 201-5 includes but is not limited to titanium, tantalum, titanium nitride, and tantalum nitride.
  • the method of fabricating the layer may be physical vapor deposition, the material of the first metal layer 201-2 may be copper, and the fabrication method may be, for example, electroplating. For the specific description thereof, reference may be made to the description of the relevant embodiments, which will not be repeated here.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提出了一种半导体装置及其制造方法，该半导体装置包括第一芯片和第二芯片，第一芯片包括第一金属层和第一接合中间层，第二芯片包括第二金属层和第二接合中间层，第一接合中间层上设置有开口，第一金属层通过第一接合中间层上的开口暴露于第一接合中间层的表面，第二接合中间层上设置有开口，第二金属层通过第二接合中间层上的开口暴露于第二接合中间层的表面，第一接合中间层和第二接合中间层的材料包括能够通过去掉表面氧化层形成悬挂键的材料。本申请提出的半导体装置，由于可以通过低温键合工艺实现第一金属层与第二金属层的直接键合，因此提升了半导体装置的电学性能。

Description

半导体装置及其制造方法 技术领域
本申请涉及半导体领域，并且，更具体地，涉及一种半导体装置及其制造方法。
背景技术
随着半导体工艺的发展，集成电路的集成密度需求不断提高。采用混合键合技术制备三维集成电路(three dimensional integrated circuit，3DIC)，能够有效实现集成电路的小尺寸化和高密度化。通常，混合键合技术的工艺温度为350-400摄氏度，这限制了该技术在半导体领域的应用范围。低温键合技术对扩展混合键合技术的应用范围至关重要。
图1为半导体领域一种采用低温混合键合技术制备的半导体装置的结构图。如图1所示，该半导体装置由两个子装置101键合得到，每个子装置101包括半导体衬底103、绝缘层104、金属布线层105、绝缘层106和金属层107，金属层107内嵌于绝缘层106中。其中，每个半导体装置的绝缘层106和金属层107上覆盖接合中间层108，该接合中间层108具有足够薄的厚度，因而在水平方向表现出非导电性或较弱的导电性，在垂直方向表现出一定的导电性；这两个子装置101的接合中间层108经过表面活化和压接处理后可在常温下形成键合，从而实现这两个子装置101之间的键合，最终得到半导体装置。
但是，这种半导体装置的电学性能不好，例如工作电压大或者功耗大。
发明内容
本申请提供一种半导体装置及其制造方法，可以有效地提升半导体装置的电学性能。
第一方面，本申请提供一种半导体装置，该半导体装置包括第一芯片和第二芯片，所述第一芯片包括第一接合中间层和第一金属层，第一接合中间层上设置有开口，第一金属层通过第一接合中间层上的开口暴露于第一接合中间层的表面；第二芯片包括第二接合中间层和第二金属层，第二接合中间层上设置有开口，第二金属层通过第二接合中间层上的开口暴露于第二接合中间层的表面；第一接合中间层和第二接合中间层的材料包括能够通过去掉表面氧化层形成悬挂键的材料；第一接合中间层与第二接合中间层键合，第一金属层与第二金属层键合。
本申请提供的半导体装置，可以认为是由包括第一金属层和第一接合中间层的第一芯片与包括第二金属层和第二接合中间层的第二芯片进行混合键合得到的。该技术方案中，对于第一芯片，其包括的第一接合中间层没有覆盖到第一金属层的表面，对于第二子装置，其包括的第二接合中间层没有覆盖到第二金属层的表面，因此，第一芯片置与第二芯片在进行混合键合时，不会因第一接合中间层和第二接合中间层的存在，而导致第一金属层与第二金属层键合后的键合面电阻大的问题，因此可以提升半 导体装置的电学性能。
结合第一方面，在一种可能的实现方式中，第一接合中间层位于第一芯片的有源面，第二接合中间层位于第二芯片的有源面。
结合第一方面，在一种可能的实现方式中，第一接合中间层与第一金属层之间设置有第一侧壁绝缘层，第二接合中间层与第二金属层之间设置有第二侧壁绝缘层，第一侧壁绝缘层为第一接合中间层形成的氧化物绝缘层或氮化物绝缘层，第二侧壁绝缘层为第二接合中间层形成的氧化物绝缘层或氮化物绝缘层。
该技术方案中，对于半导体装置中的每一个芯片，接合中间层与金属层之间都包括由接合中间层形成的氧化物绝缘层或氮化物绝缘层，而该绝缘层可以避免半导体装置发生漏电。
结合第一方面，在一种可能的实现方式中，第一金属层与第一侧壁绝缘层之间设置有第一隔离层，第二金属层与第二侧壁绝缘层之间设置有第二隔离层，所述第一隔离层和第二隔离层的材料为绝缘材料。
该技术方案中，相比较现有技术中提供的半导体装置，由于在第一芯片的第一金属层与第一侧壁绝缘层之间增加了材料为绝缘材料的第一隔离层，在第二芯片的第二金属层与第二侧壁绝缘层之间增加了材料为绝缘材料的第二隔离层，可以进一步避免半导体装置发生漏电的情况。
结合第一方面，在一种可能的实现方式中，第一隔离层或第二隔离层的材料包括以下任意一种：二氧化硅、氮化硅、硅氮氧、硅碳氮、氧化铝和硅碳氧。
结合第一方面，在一种可能的实现方式中，半导体装置还包括第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层、第一金属布线层、第二金属布线层、第一扩散阻挡层和第二扩散阻挡层；第一金属布线层位于第三绝缘层的凹槽中，第一绝缘层覆盖在第三绝缘层的表面以及覆盖在第一金属布线层的一部分表面，第一金属布线层的另一部分表面、第一绝缘层与第一金属层之间以及第一金属层与第一隔离层之间设置有扩散阻挡层；第二金属布线层位于第四绝缘层的凹槽中，第二绝缘层覆盖在第四绝缘层的表面以及覆盖在第二金属布线层的一部分表面，第二金属布线层的另一部分表面、第二绝缘层与第二金属层之间以及第二金属层与第二隔离层之间设置有扩散阻挡层。
结合第一方面，在一种可能的实现方式中，所述半导体装置还包括第一半导体衬底和第二半导体衬底，其中，所述第三绝缘层覆盖于所述第一半导体衬底的表面，所述第四绝缘层覆盖于所述第二半导体衬底的表面。
结合第一方面，在一种可能的实现方式中，第一接合中间层和第二接合中间层的厚度在5纳米至500纳米内。
结合第一方面，在一种可能的实现方式中，所述第一接合中间层或第二接合中间层的材料包括以下任意一种：硅、锗、碳化硅、氮化铝。
第二方面，本申请提供一种半导体装置，该半导体装置包括第一芯片和第二芯片，所述第一芯片包括第一接合中间层和第一金属层，第一接合中间层上设置有开口，第一金属层通过第一接合中间层上的开口暴露于第一接合中间层的表面；第二芯片包括第二接合中间层和第二金属层，第二接合中间层上设置有开口，第二金属层通过第二接合中间层上的开口暴露于第二接合中间层的表面；所述第一接合中间层和所述第二 接合中间层的材料包括以下任意一种：硅、碳化硅、氮化铝、锗；第一接合中间层与第二接合中间层键合，第一金属层与第二金属层键合。
第三方面，本申请提供一种半导体装置的制造方法，包括：在真空环境中对第一芯片的第一表面进行表面活化处理，所述第一芯片包括第一绝缘层、第一金属层和第一接合中间层，第一金属层位于第一绝缘层的凹槽中，第一接合中间层覆盖在第一绝缘层表面，第一接合中间层上设置有开口，所述第一金属层通过第一接合中间层上的开口暴露于第一接合中间层的表面，第一接合中间层的材料包括能够通过去掉表面氧化层形成悬挂键的材料，第一表面包括第一接合中间层显露出的表面和第一金属层显露出的表面；所述表面活化处理包括去除第一金属层表面的氧化层和第一接合中间层表面的氧化层；在真空环境中对第二芯片的第二表面进行表面活化处理，第二芯片包括第二绝缘层、第二金属层和第二接合中间层，第二金属层位于第二绝缘层的凹槽中，第二接合中间层覆盖在第二绝缘层表面，第二接合中间层上设置有开口，第二金属层通过第二接合中间层上的开口暴露于第二接合中间层的表面，第二接合中间层的材料包括能够通过去掉表面氧化层形成悬挂键的材料，所述第二表面包括第二接合中间层显露出的表面和第二金属层显露出的表面；所述表面活化处理包括去除第二金属层表面的氧化层和第二接合中间层表面的氧化层；将第一芯片进行表面活化处理后的第一表面和第二芯片进行表面活化处理后的第二表面对位；对第一芯片和所述第二芯片施加压力，以使得所述第一金属层与所述第二金属层键合，以及使得第一接合中间层与第二接合中间层键合。
结合第三方面，在一种可能的实现方式中，在真空环境中对第一芯片的第一表面进行表面活化处理之前，所述方法还包括：在第一初始装置的所述第一绝缘层的表面制作第一接合中间层；在第一接合中间层和第一绝缘层上制作凹槽；在凹槽内部制作第一金属层；去除第一接合中间层上的所有层，以露出第一接合中间层的表面，得到第一芯片。
结合第三方面，在一种可能的实现方式中，在凹槽内部制作第一金属层之前，所述方法还包括：在第一接合中间层的表面以及在第一接合中间层与第一金属层之间形成第一侧壁绝缘层。
结合第三方面，在一种可能的实现方式中，第一金属层露出的表面高于第一接合中间层显露的表面。
结合第三方面，在一种可能的实现方式中，在第一接合中间层和第一绝缘层上制作凹槽，包括：在第一接合中间层上制作第一凹槽，第一凹槽的深度等于或大于第一接合中间层的厚度；在第一凹槽的表面制作第一隔离层；在第一凹槽的底面开口；在第一绝缘层内制作第二凹槽。
结合第三方面，在一种可能的实现方式中，第一初始装置还包括第三绝缘层和第一金属布线层，第一金属布线层位于第三绝缘层的凹槽内，第一绝缘层覆盖于第三绝缘层和第一金属布线层上；其中，在第一绝缘层内制作的第二凹槽贯穿第一绝缘层，露出第一金属布线层。
结合第三方面，在一种可能的实现方式中，在所述凹槽内部制作所述第一金属层之前，所述方法还包括：在第一凹槽和第二凹槽表面制作扩散阻挡层。
结合第三方面，在一种可能的实现方式中，第一接合中间层或第二接合中间层的材料包括以下任意一种：硅、碳化硅、锗、氮化铝。
附图说明
图1为本申请一个实施例提供的现有技术中的半导体装置的结构性示意图；
图2为本申请一个实施例提供的半导体装置的结构性示意图；
图3为本申请另一个实施例提供的半导体装置的结构示意图；
图4为本申请一个实施例提供的半导体装置在混合键合之前的结构性示意图；
图5为本申请另一个实施例提供的半导体装置在混合键合之前的结构性示意图；
图6为本申请又一个实施例提供的半导体装置在混合键合之前的结构性示意图；
图7为本申请一个实施例提供的半导体装置的制造方法的流程示意图；
图8为本申请一个实施例提供的第一初始装置的结构性示意图；
图9为本申请一个实施例提供的制作接合中间层后的第一芯片的结构性示意图；
图10为本申请一个实施例提供的制作第一凹槽后的第一芯片的结构性示意图；
图11为本申请一个实施例提供的形成第一侧壁绝缘层的第一芯片的结构性示意图
图12为本申请一个实施例提供的制作第一隔离层后的第一芯片的结构性示意图；
图13为本申请一个实施例提供的制作第二凹槽后的第一芯片的结构性示意图；
图14为本申请一个实施例提供的制作第一扩散阻挡层和第一金属层后的装置的结构性示意图；
图15为本申请一个实施例提供的去除第一接合中间层上的所有层之后得到的第一芯片的结构性示意图；
图16为本申请一个实施例提供的同时形成第一侧壁绝缘层和开口后的第一芯片的结构性示意图；
图17为本申请另一个实施例提供的去除第一接合中间层上的所有层之后得到的第一芯片的结构性示意图；
图18为本申请一个实施例提供的对第一芯片表面的自然氧化层进行表面活化的示意图；
图19为本申请一个实施例提供的第一表面与第二表面对位的结构性示意图；
图20为本申请一个实施例提供的第一金属层与第二金属层先发生键合的结构性示意图；
图21为本申请另一个实施例提供的第一接合中间层与第二接合中间层先发生键合的结构性示意图；
图22为本申请一个实施例提供的混合键合后的半导体装置的结构性示意图。
具体实施方式
为了更好地理解本申请实施例的技术方案，下面先对本申请实施例中使用到的一些概念进行介绍。
1、键合
键合是指将两片表面清洁、原子级平整的同质或异质半导体材料经过表面清洗和活化处理，在一定条件下直接结合，通过范德华力、分子力甚至原子力使晶片键合成为一体的技术。
表面活化键合(surface activated bonding，SAB)作为一种可实现键合的方式，基本原理是在真空环境中，利用高速氩原子或氩离子轰击固态材料表面，除去表面氧化膜及其污染物，并在材料表面形成悬挂键。然后施加一定压力，使两个已被去除氧化膜的表面在高真空环境中紧密接触，依靠原子间作用力，使表面能量降低，实现原子尺度上的牢固结合，在室温条件下能达到良好的键合强度，无需后续的退火，消除了热膨胀系数不匹配而造成的热应力的问题。
表面活化键合方法的开发主要始于20世纪90年代，目前已实现多种金属与金属、金属与陶瓷、以及半导体与半导体材料之间的高强度常温键合。然而，对于一些绝缘层材料，例如二氧化硅、氮化硅，表面活化键合方法没有实现高强度的键合。另外，由于离子束轰击后的表面活性极高，如果此过程是在非理想状态下进行的，那么二次氧化或者二次污染的问题极易发生，因此，轰击与键合的过程常常在真空环境下进行。
2、晶圆
晶圆是指半导体集成电路制作所用的半导体晶片，其最为常见的原始材料是硅。高纯度的多晶硅溶解后掺入硅晶体中，然后慢慢拉出，形成圆柱形的单晶硅。硅晶棒在经过研磨，抛光，切片后，形成硅晶圆片，也就是晶圆。
为了使本申请的目的、技术方案更加清楚直观，下面将结合附图及实施例，对本申请提供的半导体装置及其制造方法进行详细说明。应理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
针对现有技术中的半导体装置进行分析发现，其表面电阻大的原因在于接合中间层108的导电性介于绝缘材料和金属材料之间，因此，两个子装置之间完全通过接合中间层108来键合，则会增大金属层之间的电阻增大，从而导致键合得到的半导体装置的电学性能受影响，例如使得半导体装置所需电压较大以及功耗大。此外，由于接合中间层108为非理想绝缘材料，因此还可能会导致半导体装置发生漏电的情况。
针对上述问题，本申请提供一种新的半导体装置以及半导体装置制造方法，能够避免该半导体装置的接合面电阻大的问题，从而可以提高该半导体装置的电学性能。进一步地，本申请提出的半导体装置还可以避免漏电。在此说明的是，本申请实施例中，半导体装置的接合面也可以称为键合面。
图2为本申请一个实施例提供的半导体装置200的结构示意图。如图2所示，本申请实施例提供的半导体装置200包括：第一绝缘层201-1、第一金属层201-2、第一接合中间层201-3、第二绝缘层202-1、第二金属层202-2和第二接合中间层202-3。
其中，第一绝缘层201-1、第一金属层201-2、第一接合中间层201-3可以认为是第一芯片包括的部分，第二绝缘层202-1、第二金属层202-2和第二接合中间层202-3可以认为是第二芯片包括的部分。本申请中，将第一芯片也称为第一子装置，将第二芯片也称为第二子装置。
第一接合中间层201-3和第二接合中间层202-3的材料为能够通过去掉表面氧化层形成悬挂键的材料。该接合中间层的材料可表现出一定的导电性或非导电性，例如 可以是硅、锗、碳化硅或氮化铝，本申请实施例对此不做限定。
第一金属层201-2位于第一绝缘层201-1的凹槽中，第二金属层202-2位于第二绝缘层202-1的凹槽中；第一接合中间层201-3覆盖在第一绝缘层201-1表面，并且第一接合中间层201-3上设置有开口，所述第一金属层201-2的表面通过开口暴露于第一接合中间层201-3的表面。也就是说，第一芯片的表面包括第一金属层201-2的表面和第一接合中间层201-3的表面。
第二接合中间层202-3覆盖在第二绝缘层202-1表面；并且第二接合中间层202-3上设置有开口，所述第二金属层202-2的表面通过开口暴露于第二接合中间层202-3的表面。也就是说，第二芯片的表面包括第二金属层202-2的表面和第二接合中间层202-3的表面。
第一接合中间层201-3与第二接合中间层202-3键合，第一金属层201-2与第二金属层202-2键合。
本实施例中，第一绝缘层201-1与第二绝缘层202-1的材料为绝缘材料，例如可以是由半导体基材的氧化物、氮化物形成。本申请实施例对此不做限定。作为一种示例，当半导体基材是单晶硅时，第一绝缘层201-1与第二绝缘层202-1，可以利用氧化炉、氮化炉、或者化学气相生长(chemical vapor deposition，CVD)装置等来形成氧化硅膜、氮化硅膜。
第一金属层201-2和第二金属层202-2可以利用导电性能优异的材料形成，例如可以是铜，本申请实施例对此不做限定。其中，通过第一金属层201-2和第二金属层202-2的连接可以形成半导体装置200中的电子电路，具体可参考相关实施例描述，此处不再赘述。
本实施例中，第一接合中间层201-3位于第一绝缘层201-1之上，并且只覆盖在第一绝缘层201-1表面，而不覆盖第一金属层201-2的表面；第二接合中间层202-3位于第二绝缘层202-1之上，并且只覆盖在第二绝缘层202-1表面，而不覆盖在第二金属202-2的表面。
可选地，第一接合中间层201-3和第二接合中间层202-3的厚度可以在5纳米至500纳米内。
本申请提供的半导体装置，可以认为是由包括第一绝缘层201-1、第一金属层201-2和第一接合中间层201-3的第一芯片与包括第二绝缘层202-1、第二金属层202-2和第二接合中间层202-3的第二芯片进行混合键合得到的。该技术方案中，对于第一芯片，其包括的第一接合中间层201-3没有覆盖到第一金属层201-2的表面，对于第二子装置，其包括的第二接合中间层202-3没有覆盖到第二金属层202-2的表面，因此，第一芯片与第二芯片在进行混合键合时，不会因第一接合中间层201-3和第二接合中间层202-3的存在，而导致第一金属层201-2与第二金属层202-2键合后的键合面电阻大的问题，因此可以提升半导体装置的电学性。
在一种可实现方式中，第一接合中间层201-3位于第一芯片的有源面，第二接合中间层202-3位于第二芯片的有源面。其中，关于芯片的有源面的相关描述可以参考相关技术，此处不再赘述。
在此说明的是，图2所示的半导体装置中，仅示例性地给出了两个位于第一绝缘 层201-1的凹槽内的第一金属层201-2，和两个位于第二绝缘层202-1的凹槽内的第二金属层202-2，本实施例对该半导体装置中的位于第一绝缘层201-1的凹槽内的第一金属层201-2的个数，和位于第二绝缘层202-1的凹槽内的第二金属层202-2的个数不做限制。
图3为本申请另一个实施例提供的半导体装置200的结构示意图。如图3所示，本实施例与图2所示实施例的区别在于：第一接合中间层201-3与第一金属层201-2之间设置有第一侧壁绝缘层201-31，第二接合中间层202-3与第二金属层202-2之间设置有第二侧壁绝缘层202-31，第一侧壁绝缘层201-31为第一接合中间层201-3形成的氧化物绝缘层或氮化物绝缘层，第二侧壁绝缘层202-31为第二接合中间层202-3形成的氧化物绝缘层或氮化物绝缘层。
可以理解的是，在实际环境中，自然氧化物的形成是无法避免的，因此，本实施例中的第一接合中间层201-3与第一金属层201-2之间还包括第一侧壁绝缘层201-31，第二接合中间层202-3与第二金属层202-2之间还包括第二侧壁绝缘层202-31。
在一种可实现方式中，以第一侧壁绝缘层201-31为例，该第一侧壁绝缘层201-31可以是第一接合中间层201-3由于暴露在空气中形成的绝缘层，又或者可以是通过其他工艺方法(例如是氧离子体处理或者氮离子体处理)形成的绝缘层。本申请实施例对此不做限定。
还可以理解的是，对于半导体装置中的每一个子装置，由于接合中间层与金属层之间都包括由接合中间层形成的氧化物绝缘层或氮化物绝缘层，因此可以通过该绝缘层来减轻半导体装置发生漏电的情况。
为更清楚地介绍本实施例的半导体装置的结构性示意图，图4示出了图3所示半导体装置在混合键合之前的一种结构性示意图。
如图4所示，半导体装置200可以由第一子装置201和第二子装置202键合得到。其中，第一子装置201包含第一绝缘层201-1、第一金属层201-2、第一接合中间层201-3和第一侧壁绝缘层201-31，第二子装置202包含第二绝缘层202-1、第二金属层202-2、第二接合中间层202-3和第二侧壁绝缘层202-31。
由图4可以更清楚地看出，第一子装置中的第一接合中间层201-3仅覆盖在第一绝缘层201-1表面，而不覆盖于第一金属层201-2的表面，第二子装置中的第二接合中间层202-3仅覆盖于第二绝缘层202-1的表面，而不覆盖于第二金属层202-2的表面。正因为第一子装置和第二子装置如此的结构，使得对第一子装置和第二子装置进行键合处理之后，第一金属层201-2与第二金属层202-2可以直接键合，从而可以避免第一金属层201-2与第二金属层202-2之间因为存在接合中间层而导致的电阻过大的问题。
在一些实现方式中，第一接合中间层201-3和第二接合中间层202-3可以是非理想绝缘材料，这可能会导致键合所得的半导体装置会出现接合中间层漏电的问题。为了解决该问题，如图5所示，在第一金属层201-2与第一侧壁绝缘层201-31之间设置有第一隔离层201-4，在第二金属层202-2与第二侧壁绝缘层202-31之间设置有第二隔离层202-4，并且第一隔离层201-4和第二隔离层202-4的材料均为绝缘材料。
示例性地，第一隔离层201-4和第二隔离层202-4的材料可以包括以下任意一种： 二氧化硅、氮化硅、硅碳氮、氧化铝和碳氧化硅，本申请实施例对此不做限定。
可以理解的是，本申请构成半导体装置的各个子装置中还可以包括更多的结构，相应地，该半导体装置还可以包括更多的结构。
例如，如图6所示，半导体装置200还可以包括第三绝缘层201-6、第四绝缘层202-6、第一金属布线层201-7、第二金属布线层202-7、第一扩散阻挡层201-5和第二扩散阻挡层201-5。
其中，第一金属布线层201-7位于第三绝缘层201-6的凹槽中，第一绝缘层201-1覆盖在第三绝缘层201-6的表面以及覆盖在第一金属布线层201-7的一部分表面，第一金属布线层201-7的另一部分表面、第一绝缘层201-1与第一金属层201-2之间以及第一金属层201-2与第一隔离层201-4之间设置有扩散阻挡层201-5；第二金属布线层202-7位于第四绝缘层202-6的凹槽中，第二绝缘层202-1覆盖在第四绝缘层202-6的表面以及覆盖在第二金属布线层202-7的一部分表面，第二金属布线层202-7的另一部分表面、第二绝缘层202-1与第二金属层202-2之间以及第二金属层202-2与第二隔离层202-4之间设置有扩散阻挡层202-5。
如图6所示，半导体装置还包括第一半导体衬底201-8和第二半导体衬底202-8，其中，第三绝缘层201-6覆盖于第一半导体衬底201-8的表面，第四绝缘层202-6覆盖于第二半导体衬底202-8的表面。
示例性地，第一半导体衬底201-8和第二半导体衬底202-8可以是晶圆，但是除此之外也可以是使用锗、砷化镓或碳化硅等材料形成的物质。而且，第一半导体衬底201-8和第二半导体衬底202-8不仅可以使用同种的材料，也可以使用不同种的材料，本申请实施例对此不做限定。
下面结合图7，对本申请一个实施例的半导体装置制造方法进行介绍。可以理解的是，图7所示的制造方式仅是一种示例，而不应构成本申请的限制。
如图7所示，本实施例的方法可以包括S701、S702、S703、S704、S705、S706、S707、S708、S709、S710、S711和S712。
S701，获取第一初始装置，该第一初始装置除包括半导体衬底201-8之外，还包括第三绝缘层201-6和第一金属布线层201-7，第一金属布线层201-7位于第三绝缘层201-6的凹槽内，第一绝缘层201-1覆盖于第三绝缘层201-6和第一金属布线层201-7上。
例如，半导体衬底201-8可以是晶圆。
第一初始装置的示例性结构图如图8所示。
在此说明的是，图8所示的第一初始装置，第三绝缘层201-6和第一金属布线层201-7的层数可以是一层，也可以是多层，本申请实施例对此不做限定。
S702，在第一初始装置的第一绝缘层201-1的表面制作第一接合中间层201-3。
本实施例中，第一接合中间层201-3的材料为可以通过其表面悬挂键直接形成的材料，包括但不限于：硅、锗、碳化硅、氮化铝，该第一接合中间层201-3的厚度可以在5纳米至500纳米之间。
进一步地，可以通过采用热导率较高的材料作为第一接合中间层201-3的材料，从而降低层间热阻。示例性地，碳化硅的热导率大于氮化铝，氮化铝的热导率大于硅， 硅的热导率大于二氧化硅。
其中，第一绝缘层201-1可以参考上述实施例中的描述，此处不再赘述。
在第一初始装置的第一绝缘层201-1的表面制作第一接合中间层201-3后的示例性结构图如图9所示。
S703，在第一接合中间层201-3和第一绝缘层201-1上制作第一凹槽。
其中，形成第一凹槽的方法可以包括刻蚀，第一凹槽的深度可以等于或大于第一接合中间层201-3的厚度。
在第一接合中间层201-3和第一绝缘层201-1上制作第一凹槽后的示例性结构图如图10所示。
S704，在第一接合中间层201-3的表面以及在第一接合中间层201-3与第一凹槽之间形成第一侧壁绝缘层201-31。
其中，该第一侧壁绝缘层201-31的详细描述可以参考上述实施例中的描述，此处不再赘述。
如图11所示为在第一接合中间层201-3的表面以及在第一接合中间层201-3与第一凹槽之间形成的第一侧壁绝缘层201-31。
S705，在第一凹槽的表面和第一侧壁绝缘层201-31的表面制作第一隔离层201-4。
其中，第一隔离层201-4的材料为绝缘材料，包括但不限于：二氧化硅、氮化硅、硅碳氮、氧化铝和碳氧化硅。
在一种可实现方式中，可以使用化学气相沉积来制作该层，其具体描述可参考相关技术实现过程。
在第一凹槽的表面和第一侧壁绝缘层201-31的表面制作第一隔离层201-4后的示例性结构图如图12所示。
S706，在第一凹槽内部形成贯穿于第一绝缘层201-1的开口，并在第一绝缘层201-1内部制作第二凹槽，露出第一金属布线层201-7。
在第一凹槽内部形成贯穿于第一绝缘层201-1的开口，并在第一绝缘层201-1内部制作第二凹槽后的示例性结构图如图13所示。
S707，在第一凹槽和第二凹槽内部制作第一扩散阻挡层201-5和第一金属层201-2。
其中，第一扩散阻挡层201-5的材料包括但不限于钛，钽，氮化钛，氮化钽。制作该层的方法可以是物理气相沉积，第一金属层201-2的材料包括可以是铜，制作的方法例如是电镀。其具体描述可以参考相关实施例描述，此处不再赘述。
在第一凹槽和第二凹槽内部制作第一扩散阻挡层201-5和第一金属层201-2后的示例性结构图如图14所示。
S708，去除第一接合中间层201-3上的所有层，以露出第一接合中间层201-3的表面，得到第一芯片。
其中，所有层包括第一扩散阻挡层201-5、第一金属层201-2和第一隔离层201-4。在一种实现方式中，可以通过化学机械抛光工艺的调节，实现第一接合中间层201-3的表面与第一金属层201-2的表面的高度差位于10纳米或-10纳米之内。具体描述可以参考相关技术描述，此处不再赘述。
去除第一接合中间层201-3上的所有层后的示例性结构图如图15所示。
在此说明的是，S701～S708只是获得第一芯片的一种示例，本申请实施例中的第一芯片还可以不包括第一隔离层201-4(即没有步骤S705)。
示例性地，当第一芯片不包括第一隔离层201-4时，如图16所示，可以在第一接合中间层201-3的表面以及在第一接合中间层201-3与第一凹槽之间形成第一侧壁绝缘层201-31(即步骤S704)同时执行S706；然后再执行S707和S708，最终获得的第一芯片如图17所示。
还在此说明的是，步骤S701～S708的顺序并无先后顺序。例如，可以在步骤S704形成第一侧壁绝缘层201-31之后，先执行S706，再执行S705形成第一隔离层201-4，然后再去除第二凹槽表面的第一隔离层201-4。
可以理解的是，由于第二芯片与第一芯片具有相同的结构，因此，第二芯片的制造过程可以类比该实施例中的方法，此处不再赘述。
当通过S701～S708获得第一芯片与第二芯片之后，就可以对第一芯片与第二芯片进行混合键合，以获得半导体装置。
下面结合S709～S711说明本申请实施例提供的一种混合键合方法。
S709，在真空环境中对第一芯片的第一表面进行表面活化处理，所述第一芯片包括第一绝缘层、第一金属层和第一接合中间层，所述第一金属层位于第一绝缘层的凹槽中，所述第一接合中间层覆盖在所述第一绝缘层表面，所述第一接合中间层上设置有开口，所述第一金属层通过所述第一接合中间层上的开口暴露于第一接合中间层的表面，所述第一接合中间层的材料包括能够通过去掉表面氧化层形成悬挂键的材料，第一表面包括第一接合中间层显露出的表面和第一金属层显露出的表面；表面活化处理包括去除第一金属层表面的氧化层和第一接合中间层表面的氧化层。
本实施例中，第一接合中间层201-3显露出的表面和第一金属层201-2显露出的表面表示第一表面，用于与第二芯片进行混合键合。
在实际环境中，第一接合中间层201-3的显露出的表面和第一金属层201-2显露出的表面很容易形成自然氧化层，如图18(a)所示，第一芯片的表面覆盖自然氧化层203。
因此，本实施例中，通过在真空环境中，对该第一表面进行表面活性化处理，如图18(b)所示。以去除第一接合中间层201-3和第一金属层201-2表面的自然氧化层203。
其中，第一芯片和第二芯片可以参考上述实施例中的具体描述，此处不再赘述。
S710，在真空环境中对第二芯片的第二表面进行表面活化处理，第二芯片包括第二绝缘层、第二金属层和第二接合中间层，第二金属层位于第二绝缘层的凹槽中，第二接合中间层覆盖在第二绝缘层表面，第二接合中间层上设置有开口，第二金属层通过第二接合中间层上的开口暴露于第二接合中间层的表面，第二接合中间层的材料包括能够通过去掉表面氧化层形成悬挂键的材料，第二表面包括第二接合中间层显露出的表面和第二金属层显露出的表面；表面活化处理包括去除第二金属层表面的氧化层和第二接合中间层表面的氧化层。
本实施例中，第二接合中间层202-3显露出的表面和第二金属层202-2显露出的表面用于与第一芯片进行混合键合。
在此说明的是，对第一芯片和第二芯片进行表面活化处理时，真空环境的气压可 以小于10 -4帕(Pa)，对于表面活化处理，例如可以采用氩离子束或原子束对表面进行物理轰击，达到去除第一表面的自然氧化层和第二表面的自然氧化层，其具体实现过程可以参考相关技术描述，此处不再赘述。
S711，将第一芯片进行表面活化处理后的第一表面和第二芯片进行表面活化处理后的第二表面对位。
该步骤的实现可以参考相关技术描述，此处不再赘述。
其中，将第一表面与与第二表面对位的示例性结构图如图19所示。
S712，对第一芯片和第二芯片施加压力，以使得第一金属层201-2与第二金属层202-2键合，以及使得第一接合中间层201-3与第二接合中间层202-3键合。
本申请实施例中，第一金属层201-2与第二金属层202-2直接键合，第一绝缘层201-1与第二绝缘层202-1通过第一接合中间层201-3与第二接合中间层202-3实现了键合。
在一种可实现方式中，当第一表面与第二表面发生键合时，可以是相对应的第一金属层201-2与第二金属层202-2先发生接触，如图20所示，然后在一定的压力下通过第一金属层201-2与第二金属层202-2在键合过程中发生的塑性变形，使得第一接合中间层201-3和第二接合中间202-3层发生键合。
在另一种可实现方式中，当第一表面与第二表面发生键合时，也可以是第一接合中间层201-3和第二接合中间层202-3先发生接触，如图21所示，在第一金属层201-2与第二金属层202-2之间留有空隙，然后可以通过热处理使得第一金属层201-2与第二金属层202-2膨胀，从而发生接触形成第一金属层201-2与第二金属层202-2的键合，并且，由于热处理的同时还可以使得金属键合面两侧的金属晶粒发生生长，从而可以进一步减小键合面的电阻。
第一芯片与第二芯片混合键合后的示例性结构图如图22所示。
本申请实施例提供的半导体装置的制造方法，可以实现第一芯片的第一金属层201-2与第二芯片的第二金属层202-2的直接键合，也能通过第一芯片的第一接合中间层201-3与第二芯片的第二接合中间层202-3实现第一绝缘层201-3与第二绝缘层202-3的连接。
在此说明的是，本申请实施例仅示例出了从两个芯片获得半导体装置的制造方法，其也可以应用于由多个芯片的多层堆叠得到的半导体装置中，例如可以是芯片的正面与正面和正面与背面的混合键合获得的半导体装置，本申请实施例对此不做限定。
应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况，其中A,B可以是单数或者复数。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系，但也可能表示的是一种“和/或”的关系，具体可参考前后文进行理解。
本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a,b,或c中的至少一项(个)，可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (18)

  1. 一种半导体装置，其特征在于，包括第一芯片和第二芯片，
    所述第一芯片包括第一接合中间层(201-3)和第一金属层(201-2)，所述第一接合中间层(201-3)上设置有开口，所述第一金属层(201-2)通过所述第一接合中间层(201-3)上的开口暴露于所述第一接合中间层(201-3)的表面；
    所述第二芯片包括第二接合中间层(202-3)和第二金属层(202-2)，所述第二接合中间层(202-3)上设置有开口，所述第二金属层(202-2)通过所述第二接合中间层(202-3)上的开口暴露于所述第二接合中间层(202-3)的表面；
    所述第一接合中间层(201-3)和所述第二接合中间层(202-3)的材料包括能够通过去掉表面氧化层形成悬挂键的材料；
    所述第一接合中间层(201-3)与所述第二接合中间层(202-3)键合，所述第一金属层(201-2)与所述第二金属层(202-2)键合。
  2. 根据权利要求1所述的半导体装置，其特征在于，所述第一接合中间层(201-3)位于所述第一芯片的有源面，所述第二接合中间层(202-3)位于所述第二芯片的有源面。
  3. 根据权利要求1或2所述的半导体装置，其特征在于，所述第一接合中间层(201-3)与所述第一金属层(201-2)之间设置有第一侧壁绝缘层(201-31)，所述第二接合中间层(202-3)与所述第二金属层(202-2)之间设置有第二侧壁绝缘层(202-31)，所述第一侧壁绝缘层(201-31)为所述第一接合中间层(201-3)形成的氧化物绝缘层或氮化物绝缘层，所述第二侧壁绝缘层(202-31)为所述第二接合中间层(202-3)形成的氧化物绝缘层或氮化物绝缘层。
  4. 根据权利要求3所述的半导体装置，其特征在于，所述第一金属层(201-2)与所述第一侧壁绝缘层(201-31)之间设置有第一隔离层(201-4)，所述第二金属层(202-2)与所述第二侧壁绝缘层(202-31)之间设置有第二隔离层(202-4)，所述第一隔离层(201-4)和所述第二隔离层(202-4)的材料为绝缘材料。
  5. 根据权利要求4所述的半导体装置，其特征在于，所述第一隔离层(201-4)或所述第二隔离层(202-4)的材料包括以下任意一种：二氧化硅、氮化硅、硅氮氧、硅碳氮、氧化铝和硅碳氧。
  6. 根据权利要求4或5所述的半导体装置，其特征在于，所述半导体装置还包括第一绝缘层(201-1)、第二绝缘层(202-1)、第三绝缘层(201-6)、第四绝缘层(202-6)、第一金属布线层(201-7)、第二金属布线层(202-7)、第一扩散阻挡层(201-5)和第二扩散阻挡层(202-5)；
    所述第一金属布线层(201-7)位于所述第三绝缘层(201-6)的凹槽中，所述第一绝缘层(201-1)覆盖在所述第三绝缘层(201-6)的表面以及覆盖在所述第一金属布线层(201-7)的一部分表面，所述第一金属布线层(201-7)的另一部分表面、所述第一绝缘层(201-1)与所述第一金属层(201-2)之间以及所述第一金属层(201-2)与所述第一隔离层(201-4)之间设置有所述扩散阻挡层(201-5)；
    所述第二金属布线层(202-7)位于所述第四绝缘层(202-6)的凹槽中，所述第二绝缘层(202-1)覆盖在所述第四绝缘层(202-6)的表面以及覆盖在所述第二金属 布线层(202-7)的一部分表面，所述第二金属布线层(202-7)的另一部分表面、所述第二绝缘层(202-1)与所述第二金属层(202-2)之间以及所述第二金属层(202-2)与所述第二隔离层(202-4)之间设置有所述扩散阻挡层(202-5)。
  7. 根据权利要求6所述的方法，其特征在于，所述半导体装置还包括第一半导体衬底(201-8)和第二半导体衬底(202-8)，其中，所述第三绝缘层(201-6)覆盖于所述第一半导体衬底(201-8)的表面，所述第四绝缘层(202-6)覆盖于所述第二半导体衬底(202-8)的表面。
  8. 根据权利要求1至7中任一项所述的半导体装置，其特征在于，所述第一接合中间层(201-3)和所述第二接合中间层(202-3)的厚度在5纳米至500纳米内。
  9. 根据权利要求1至8中任一项所述的半导体装置，其特征在于，所述第一接合中间层(201-3)或所述第二接合中间层(202-3)的材料包括以下任意一种：硅、碳化硅、锗、氮化铝。
  10. 一种半导体装置，其特征在于，包括第一芯片和第二芯片，
    所述第一芯片包括第一接合中间层(201-3)和第一金属层(201-2)，所述第一接合中间层(201-3)上设置有开口，所述第一金属层(201-2)通过所述第一接合中间层(201-3)上的开口暴露于所述第一接合中间层(201-3)的表面；
    所述第二芯片包括第二接合中间层(202-3)和第二金属层(202-2)，所述第二接合中间层(202-3)上设置有开口，所述第二金属层(202-2)通过所述第二接合中间层(202-3)上的开口暴露于所述第二接合中间层(202-3)的表面；
    所述第一接合中间层(201-3)和所述第二接合中间层(202-3)的材料包括以下任意一种：硅、碳化硅、氮化铝、锗；
    所述第一接合中间层(201-3)与所述第二接合中间层(202-3)键合，所述第一金属层(201-2)与所述第二金属层(202-2)键合。
  11. 一种半导体装置的制造方法，其特征在于，包括：
    在真空环境中对第一芯片的第一表面进行表面活化处理，所述第一芯片包括第一绝缘层(201-1)、第一金属层(201-2)和第一接合中间层(201-3)，所述第一金属层(201-2)位于所述第一绝缘层(201-1)的凹槽中，所述第一接合中间层(201-3)覆盖在所述第一绝缘层(201-1)表面，所述第一接合中间层(201-3)上设置有开口，所述第一金属层(201-2)通过所述第一接合中间层(201-3)上的开口暴露于所述第一接合中间层(201-3)的表面，所述第一接合中间层(201-3)的材料包括能够通过去掉表面氧化层形成悬挂键的材料，所述第一表面包括所述第一接合中间层(201-3)显露出的表面和所述第一金属层(201-2)显露出的表面；所述表面活化处理包括去除第一金属层(201-2)表面的氧化层和第一接合中间层(201-3)表面的氧化层；
    在所述真空环境中对第二芯片的第二表面进行表面活化处理，所述第二芯片包括第二绝缘层(202-1)、第二金属层(202-2)和第二接合中间层(202-3)，所述第二金属层(202-2)位于所述第二绝缘层(202-1)的凹槽中，所述第二接合中间层(202-3)覆盖在所述第二绝缘层(202-1)表面，所述第二接合中间层(202-3)上设置有开口，所述第二金属层(202-2)通过所述第二接合中间层(202-3)上的开口暴露于所述第二接合中间层(202-3)的表面，所述第二接合中间层(202-3)的材料包括能够通过 去掉表面氧化层形成悬挂键的材料，所述第二表面包括所述第二接合中间层(202-3)显露出的表面和所述第二金属层(202-1)显露出的表面；所述表面活化处理包括去除第二金属层(202-2)表面的氧化层和第二接合中间层(202-3)表面的氧化层；
    将所述第一芯片进行表面活化处理后的第一表面和所述第二芯片进行表面活化处理后的第二表面对位；
    对所述第一芯片和所述第二芯片施加压力，以使得所述第一金属层(201-2)与所述第二金属层(202-2)键合，以及使得所述第一接合中间层(201-3)与所述第二接合中间层(202-3)键合。
  12. 根据权利要求11所述的方法，其特征在于，在真空环境中对第一芯片的第一表面进行表面活化处理之前，所述方法还包括：
    在第一初始装置的所述第一绝缘层(201-1)的表面制作所述第一接合中间层(201-3)；
    在所述第一接合中间层(201-3)和所述第一绝缘层(201-1)上制作凹槽；
    在所述凹槽内部制作所述第一金属层(201-2)；
    去除所述第一接合中间层(201-3)上的所有层，以露出所述第一接合中间层(201-3)的表面，得到所述第一芯片。
  13. 根据权利要求12所述的方法，其特征在于，在所述凹槽内部制作所述第一金属层(201-2)之前，所述方法还包括：
    在所述第一接合中间层(201-3)的表面以及在所述第一接合中间层(201-3)与所述第一金属层(201-2)之间形成第一侧壁绝缘层(201-31)。
  14. 根据权利要求12或13所述的方法，其特征在于，所述第一金属层(201-2)露出的表面高于所述第一接合中间层(201-3)显露的表面。
  15. 根据权利要求12至14中任一项所述的方法，其特征在于，所述在所述第一接合中间层(201-3)和所述第一绝缘层(201-1)上制作凹槽，包括：
    在所述第一接合中间层(201-3)上制作第一凹槽，所述第一凹槽的深度等于或大于所述第一接合中间层(201-3)的厚度；
    在所述第一凹槽的表面制作第一隔离层(201-4)；
    在所述第一凹槽的底面开口；
    在所述第一绝缘层(201-1)内制作第二凹槽。
  16. 根据权利要求12至15中任一项所述的方法，其特征在于，所述第一初始装置还包括第三绝缘层(201-6)和第一金属布线层(201-7)，所述第一金属布线层(201-7)位于所述第三绝缘层(201-6)的凹槽内，所述第一绝缘层(201-1)覆盖于所述第三绝缘层(201-6)和所述第一金属布线层(201-7)上；
    其中，在所述第一绝缘层(201-1)内制作的第二凹槽贯穿所述第一绝缘层(201-1)，露出所述第一金属布线层(201-7)。
  17. 根据权利要求16所述的方法，其特征在于，在所述凹槽内部制作所述第一金属层(201-2)之前，所述方法还包括：
    在所述第一凹槽和所述第二凹槽表面制作第一扩散阻挡层(201-5)。
  18. 根据权利要求11至17中任意一项所述的方法，其特征在于，所述第一接合 中间层(201-3)或所述第二接合中间层(202-3)的材料包括以下任意一种：硅、碳化硅、锗、氮化铝。
PCT/CN2021/088066 2021-04-19 2021-04-19 半导体装置及其制造方法 WO2022221986A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/CN2021/088066 WO2022221986A1 (zh) 2021-04-19 2021-04-19 半导体装置及其制造方法
CN202180090287.XA CN116724399A (zh) 2021-04-19 2021-04-19 半导体装置及其制造方法
EP21937237.2A EP4325571A1 (en) 2021-04-19 2021-04-19 Semiconductor apparatus and fabrication method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/088066 WO2022221986A1 (zh) 2021-04-19 2021-04-19 半导体装置及其制造方法

Publications (1)

Publication Number Publication Date
WO2022221986A1 true WO2022221986A1 (zh) 2022-10-27

Family

ID=83723636

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/088066 WO2022221986A1 (zh) 2021-04-19 2021-04-19 半导体装置及其制造方法

Country Status (3)

Country Link
EP (1) EP4325571A1 (zh)
CN (1) CN116724399A (zh)
WO (1) WO2022221986A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571334A (zh) * 2016-10-26 2017-04-19 上海集成电路研发中心有限公司 一种硅片间的混合键合方法
US10354980B1 (en) * 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
CN110120350A (zh) * 2018-02-06 2019-08-13 中芯国际集成电路制造(上海)有限公司 导电柱的形成方法、封装结构及封装方法
CN112053939A (zh) * 2020-07-07 2020-12-08 北京华卓精科科技股份有限公司 一种晶圆键合方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571334A (zh) * 2016-10-26 2017-04-19 上海集成电路研发中心有限公司 一种硅片间的混合键合方法
CN110120350A (zh) * 2018-02-06 2019-08-13 中芯国际集成电路制造(上海)有限公司 导电柱的形成方法、封装结构及封装方法
US10354980B1 (en) * 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
CN112053939A (zh) * 2020-07-07 2020-12-08 北京华卓精科科技股份有限公司 一种晶圆键合方法

Also Published As

Publication number Publication date
CN116724399A (zh) 2023-09-08
EP4325571A1 (en) 2024-02-21

Similar Documents

Publication Publication Date Title
JP6125669B2 (ja) グラフェン遮蔽体を有する三次元（３ｄ）集積回路（３ｄｉｃ）および関連する製造方法
TWI222111B (en) Strained Si based layer made by UHV-CVD, and devices therein
JP5204964B2 (ja) 半導体装置の製造方法
KR100510112B1 (ko) 다적층 3차원 고밀도 반도체 디바이스 및 그 제조 방법
JP2008311457A (ja) 半導体装置の製造方法
US20090098706A1 (en) Methods of Forming Integrated Circuit Devices Having Ion-Cured Electrically Insulating Layers Therein
US7763915B2 (en) Three-dimensional integrated C-MOS circuit and method for producing same
JP4723975B2 (ja) 半導体装置およびその製造方法
US20140084472A1 (en) Compound dielectric anti-copper-diffusion barrier layer for copper connection and manufacturing method thereof
TW201926558A (zh) 半導體裝置的形成方法
US20080050886A1 (en) Method of producing semiconductor device
WO2022221986A1 (zh) 半导体装置及其制造方法
KR101556694B1 (ko) 쓰루 홀 비아용 탄소계 물질을 포함하는 반도체 장치를 제조하기 위한 방법
CN107731750B (zh) 超高深宽比sono刻蚀工艺
JP2002043435A (ja) システムオンチップの製造方法、半導体装置の製造方法
WO2022077992A1 (zh) 半导体结构的制作方法
TWI752338B (zh) 用於dram sti 主動切割圖案化的多色方法
CN106601679B (zh) 一种半导体器件及其制作方法、电子装置
JP2007311461A (ja) 半導体装置の製造方法
TWI588886B (zh) 製造半導體裝置之方法
CN109830436A (zh) 一种半导体器件及其制作方法、电子装置
KR100833250B1 (ko) 적층구조를 갖는 집적회로의 제조방법 및 그 집적회로
CN214203679U (zh) 铜钨电连接结构
JP2003258243A (ja) 半導体装置およびその製造方法
WO2022205707A1 (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21937237

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202180090287.X

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2021937237

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2021937237

Country of ref document: EP

Effective date: 20231115

NENP Non-entry into the national phase

Ref country code: DE