CN108807262B - 改善低介电材料层与氮氧化硅层之间介面的方法 - Google Patents

改善低介电材料层与氮氧化硅层之间介面的方法 Download PDF

Info

Publication number
CN108807262B
CN108807262B CN201710355804.7A CN201710355804A CN108807262B CN 108807262 B CN108807262 B CN 108807262B CN 201710355804 A CN201710355804 A CN 201710355804A CN 108807262 B CN108807262 B CN 108807262B
Authority
CN
China
Prior art keywords
layer
low dielectric
silicon oxynitride
dielectric material
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710355804.7A
Other languages
English (en)
Other versions
CN108807262A (zh
Inventor
杨风波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Semi Integrated Circuit Manufacture Xiamen Co ltd
United Microelectronics Corp
Original Assignee
United Semi Integrated Circuit Manufacture Xiamen Co ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Semi Integrated Circuit Manufacture Xiamen Co ltd, United Microelectronics Corp filed Critical United Semi Integrated Circuit Manufacture Xiamen Co ltd
Priority to CN201710355804.7A priority Critical patent/CN108807262B/zh
Publication of CN108807262A publication Critical patent/CN108807262A/zh
Application granted granted Critical
Publication of CN108807262B publication Critical patent/CN108807262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种改善低介电材料层与氮氧化硅层之间介面的方法，其步骤包含形成一低介电材料层以及在所述低介电(low‑k)材料层上形成与其接触的一氮氧化硅(SiON)层，其中形成所述氮氧化硅层的步骤包含先对所述低介电材料层的表面进行一原位氦处理，接着在同一制作工艺腔体中形成所述氮氧化硅层。

Description

改善低介电材料层与氮氧化硅层之间介面的方法
技术领域
本发明涉及一种半导体制作工艺，特别是涉及一种改善低介电材料层与上层之间的介面的方法。
背景技术
半导体元件的尺寸在其发明以来的数十年间急遽地缩小，现今半导体工厂所制作元件的特征尺寸主流为14纳米或16纳米，未来不久工厂就会开始生产尺寸更小的元件。为了要进一步缩小集成电路上的元件尺寸，业界必须要使用低阻值导电材料与低介电常数绝缘体。低介电常数薄膜特别适合用作为金属沉积前介电层(pre-metal dielectric，PMD)以及金属间介电层 (inter-metal dielectric，IMD)来减少互连金属的RC时间延迟，避免不同金属层之间的串扰，以及降低元件的能耗。以传统化学气相沉积(CVD)方式沉积的未掺杂的氧化硅膜的介电常数(k)约为4.0至4.2，一般低介电材料的介电常数小于3.9上下，而超低介电常数(ultra low-k)材料的介电常数甚至可低至2.6 以下。
低介电常数材料的缺点在于其与上下层结构之间的粘着性不佳，容易有脱层的问题发生。此外，如图1所示，当其上下层结构的强度与低介电常数材料的强度相差过大时，进行蚀刻制作工艺后吃出侧壁轮廓会有不平整的情形发生。以上问题都会影响到元件的电性表现。
目前业界中有对低介电常数层进行等离子体处理来改善上述问题的现有作法。然而，该些做法并无法有效改善侧壁轮廓不平整的问题，特别是对于超低介电常数材料。为此，目前业界仍需改进现有低介电常数层的相关制作工艺来改善该问题。
发明内容
为了改善上述现有问题，本发明提出了一种低介电材料层的制作工艺，其特点在于通过原位的(in-situ)氦等离子体处理来改善低介电材料层与上层之间的介面性质，可改善脱层以及轮廓不平整的问题，并同时具有减少制作工艺步骤与成本以及降低杂质污染风险的功效。
本发明的其中一目的在于提供一种改善低介电材料层与氮氧化硅层之间介面(界面)的方法，其步骤包含形成一低介电材料层，以及在低介电材料层上形成与其接触的一氮氧化硅层，其中形成该氮氧化硅层的步骤包含先对低介电材料层的表面进行一原位氦处理，接着在同一制作工艺腔体中形成氮氧化硅层。
本发明的这类目的与其他目的在阅者读过下文以多种图示与绘图来描述的优选实施例细节说明后将变得更为显见。
附图说明
图1为现有技术中低介电材料层与上层结构之间的介面处容易发生不平整缺陷的截面示意图；以及
图2至图6为本发明改善低介电材料层与氮氧化硅层之间介面的方法的各个步骤流程的截面示意图。
主要元件符号说明
100 基底
102 导电层
104 底层
106 低介电常数材料层
108 氮氧化硅层
110 金属硬掩模
112 氧化硅层
114 复合膜层
116 双镶嵌沟槽
P1 原位氦处理
具体实施方式
在下文的细节描述中，元件符号会标示在随附的图示中成为其中的一部分，并且以可实行该实施例的特例描述方式来表示。这类实施例会说明足够的细节使该领域的一般技术人士得以具以实施。为了图例清楚之故，图示中可能有部分元件的厚度会加以夸大。阅者须了解到本发明中也可利用其他的实施例或是在不悖离所述实施例的前提下作出结构性、逻辑性、及电性上的改变。因此，下文的细节描述将不欲被视为是一种限定，反之，其中所包含的实施例将由随附的权利要求来加以界定。
图2至图6为根据本发明实施例改善低介电材料层与氮氧化硅层之间介面的方法的各个步骤流程的截面示意图。下文中将参照该些附图来说明根据本发明的实施例细节。
请参照图2，本优选实施例首先提供一基底100，如一硅基底、含硅基底、或硅覆绝缘(silicon-on-insulator，SOI)基底等。基底100内包含有一导电层102，而基底100上还包含一覆盖导电层102的底层104。在本优选实施例中，导电层102包含金属材料或含掺杂质的半导体材料所组成的导线、掺杂区、栅极等的导电构件，如一铜导电层，而底层104则包含氮掺杂碳化硅 (nitrogen-doped silicon carbide，NDC)等介电材料。另外，基底100还包含一金属层间介电(inter-metal dielectric，以下简称为IMD)层106或层间介电 (inter-layer dielectric，ILD)层(图未示)，且如图1所示，IMD层106覆盖底层104。IMD层106可为一低介电常数(low dielectric constant，low-k)材料层，其包含低介电常数材料(介电常数值小于3.9)、超低介电常数(ultra low-k， ULK)材料(介电常数值小于2.6)、或多孔性超低介电常数(porous ULK)材料。
由于低介电常数材料、ULK材料与多孔性ULK材料都为较不致密且结构强度较低的材料，因此本优选实施例是选择性地在低介电常数材料层106 形成后对其进行一紫外线热固化处理，其后续并会在其表面上形成一复合膜层。然而，此处须特别注意的是，如现有技术中所言，低介电常数材料层容易在后续的上层制作工艺中造成脱层问题以及侧壁轮廓不平整的问题，为了改善此问题，如图3所示，本发明优选实施例会先对低介电常数材料层106进行一原位(in-situ)氦处理制作工艺P1。此处所指称的原位(in-situ)一词是代表此氦处理制作工艺P1会与其后续所形成的上层(overlay)结构在同一制作工艺腔体中进行，或是两步骤属于同一制作工艺配方中。
在本发明实施例中，氦处理采用原位作法的好处在于，相较于现有技术中低介电常数表面处理会选择另一制作工艺腔体或机台来进行的作法，原位氦处理可以省去转换腔体或机台的步骤，以降低制作工艺成本并增进产能，且由于少了转换腔体的步骤，制作工艺表面受到杂质粒子污染的风险也会降低。
在本发明实施例中，氦处理P1可为形成复合膜层的制作工艺中的第一步骤，其制作工艺细节包含但不限定为：在氦流量约为10000sccm(standard cubic centimeter perminute，每分钟立方厘米)，温度约为400℃的环境下进行等离子体处理，其高频射频约为1200瓦特，持续时间约为10秒。氦等离子体处理步骤会改变低介电常数材料中固有的键结，使得其结构强度变强，更接近于上层结构的强度，如此后续进行蚀刻制作工艺时两者介面(界面)的侧壁处较不会因为结构强度相差过多而导致有突兀不平整的情形发生。使用质量较轻的氦气来进行等离子体处理也比较能避免损伤到低介电常数材料的敏感表层。同时，高温处理能触发低介电常数材料的脱气，让其内部的气体释出同时使结构致密，避免后续容易发生的脱层(delamination)问题。
在完成原位氦处理步骤P1后，接下来即是形成复合膜层来提供抗反射效果以及更高的结构强度。首先是形成复合膜层中的氮氧化硅(silicon oxynitride，SiON)层。请参照图4，在与氦处理步骤P1同一制作工艺腔体中形成一氮氧化硅层108，其作为一抗反射层(anti-reflective coating，ARC)之用。
请参照图5，在形成抗反射层108后，接着在其上依序形成一金属硬掩模(metalhard mask)110以及一氧化硅(silicon oxide，SiO)层112。氮氧化硅层108、金属硬掩模110、以及氧化硅层112共同构成了本发明的复合膜层 114。其中，金属硬掩模110可为一单层结构或一复合膜层结构，且选自钛 (titanium，Ti)、氮化钛(titanium nitride，TiN)、钽(tantalum，Ta)、与氮化钽 (tantalum nitride，TaN)所组成的群组。举例来说，本优选实施例所提供金属硬掩模108a可包含一Ti/TiN或Ta/TaN的复合膜层，但不限于此。另外值得注意的是，由于金属硬掩模110具有相对于低介电常数层106以及光致抗蚀剂的应力，因此本优选实施例中，复合膜层114中的氮氧化硅层108与氧化硅层112还可作为金属硬掩模110与下层低介电常数层106以及之后上方所形成的光致抗蚀剂之间的缓冲层，避免该两层结构直接受到金属硬掩模110 的应力的影响。
在形成复合膜层114之后，如图6所示，接着进行光刻蚀刻步骤形成双镶嵌沟槽116，其中上沟槽可能位于部分的低介电常数层106中，下沟槽则穿过低介电常数层106以及氮氧化硅层108而裸露出下方的导电层102。之后可在双镶嵌沟槽116中填入金属并进行化学机械研磨(chemical，mechanical polishing，CMP)制作工艺磨除复合膜层114以及部分的导电层，以形成镶嵌导线电连结下层的导电层102。由于上述步骤是现有技术且非本发明的要点，为了避免模糊了本发明特征之故，此处省略其细节不予赘述。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (4)

1.一种改善低介电材料层与氮氧化硅层之间介面的方法，其特征在于，包含：
形成一低介电材料层；
在该低介电材料层上形成与该低介电材料层接触的一氮氧化硅层，其中形成该氮氧化硅层的步骤包含先对该低介电材料层的表面进行一原位(in-situ)氦处理，接着在同一制作工艺腔体中形成该氮氧化硅层；
在形成该氮氧化硅层后在该氮氧化硅层上形成一氮化钛层；
在形成该氮化钛层后在该氮化钛层上形成一氧化硅层；以及
在形成该氧化硅层后进行一蚀刻制作工艺在该低介电材料层中形成双镶嵌结构。
2.如权利要求1所述的改善低介电材料层与氮氧化硅层之间介面的方法，其中该低介电材料层为一超低介电(ultra low-k)材料层。
3.如权利要求1所述的改善低介电材料层与氮氧化硅层之间介面的方法，其中该原位氦处理与形成该氮氧化硅层的步骤在同一制作工艺配方中。
4.如权利要求1所述的改善低介电材料层与氮氧化硅层之间介面的方法，还包含在进行原位氦处理前对该低介电材料层进行一紫外线热固化处理。
CN201710355804.7A 2017-05-05 2017-05-05 改善低介电材料层与氮氧化硅层之间介面的方法 Active CN108807262B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710355804.7A CN108807262B (zh) 2017-05-05 2017-05-05 改善低介电材料层与氮氧化硅层之间介面的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710355804.7A CN108807262B (zh) 2017-05-05 2017-05-05 改善低介电材料层与氮氧化硅层之间介面的方法

Publications (2)

Publication Number Publication Date
CN108807262A CN108807262A (zh) 2018-11-13
CN108807262B true CN108807262B (zh) 2022-04-22

Family

ID=64094948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710355804.7A Active CN108807262B (zh) 2017-05-05 2017-05-05 改善低介电材料层与氮氧化硅层之间介面的方法

Country Status (1)

Country Link
CN (1) CN108807262B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030068478A (ko) * 2002-02-14 2003-08-21 엔이씨 일렉트로닉스 코포레이션 반도체 디바이스 및 그 제조 방법
CN1489196A (zh) * 2002-10-09 2004-04-14 旺宏电子股份有限公司 于低介电材料层中形成导电结构的方法
CN2705891Y (zh) * 2004-05-27 2005-06-22 台湾积体电路制造股份有限公司 具有良好界面附着性的迭层结构
CN105225941A (zh) * 2014-06-18 2016-01-06 上海华力微电子有限公司 改善低介电常数材质Kink缺陷的方法
CN105244257A (zh) * 2014-07-08 2016-01-13 中芯国际集成电路制造(上海)有限公司 改善多孔低k薄膜的突起缺陷的方法
CN105336680A (zh) * 2014-08-13 2016-02-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030068478A (ko) * 2002-02-14 2003-08-21 엔이씨 일렉트로닉스 코포레이션 반도체 디바이스 및 그 제조 방법
CN1489196A (zh) * 2002-10-09 2004-04-14 旺宏电子股份有限公司 于低介电材料层中形成导电结构的方法
CN2705891Y (zh) * 2004-05-27 2005-06-22 台湾积体电路制造股份有限公司 具有良好界面附着性的迭层结构
CN105225941A (zh) * 2014-06-18 2016-01-06 上海华力微电子有限公司 改善低介电常数材质Kink缺陷的方法
CN105244257A (zh) * 2014-07-08 2016-01-13 中芯国际集成电路制造(上海)有限公司 改善多孔低k薄膜的突起缺陷的方法
CN105336680A (zh) * 2014-08-13 2016-02-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置

Also Published As

Publication number Publication date
CN108807262A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
US8791013B2 (en) Pattern forming method
US7723226B2 (en) Interconnects containing bilayer porous low-k dielectrics using different porogen to structure former ratio
US7541276B2 (en) Methods for forming dual damascene wiring for semiconductor devices using protective via capping layer
US6902440B2 (en) Method of forming a low K dielectric in a semiconductor manufacturing process
US20090075474A1 (en) Methods for forming dual damascene wiring using porogen containing sacrificial via filler material
US8384219B2 (en) Semiconductor having interconnects with improved mechanical properties by insertion of nanoparticles
KR100881396B1 (ko) 반도체 소자의 제조방법
TW201727709A (zh) 具有楔形鑲嵌孔洞之半導體結構及其製造方法
JP2008529296A (ja) 半導体デバイスの製造方法
CN105336680B (zh) 一种半导体器件及其制作方法和电子装置
US8815615B2 (en) Method for copper hillock reduction
US20070020952A1 (en) Repairing method for low-k dielectric materials
US7466027B2 (en) Interconnect structures with surfaces roughness improving liner and methods for fabricating the same
US6709971B2 (en) Interconnect structures in a semiconductor device and processes of formation
CN102237297A (zh) 金属互连结构的制作方法及平坦化工艺
CN108807262B (zh) 改善低介电材料层与氮氧化硅层之间介面的方法
JP2005050954A (ja) 半導体装置およびその製造方法
US9330989B2 (en) System and method for chemical-mechanical planarization of a metal layer
US8354341B2 (en) Method for forming an interconnect structure
JP2007088017A (ja) 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置
KR100443148B1 (ko) 반도체소자의 제조방법
US5920791A (en) Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices
KR100604528B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100763675B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
US20060148237A1 (en) Method for fabricating a semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant