CN102751245A - 制造非易失性存储器件的方法 - Google Patents

制造非易失性存储器件的方法 Download PDF

Info

Publication number
CN102751245A
CN102751245A CN2012100362658A CN201210036265A CN102751245A CN 102751245 A CN102751245 A CN 102751245A CN 2012100362658 A CN2012100362658 A CN 2012100362658A CN 201210036265 A CN201210036265 A CN 201210036265A CN 102751245 A CN102751245 A CN 102751245A
Authority
CN
China
Prior art keywords
semiconductor substrate
dry etch
cleaning
etch process
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100362658A
Other languages
English (en)
Other versions
CN102751245B (zh
Inventor
任洙贤
李承�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102751245A publication Critical patent/CN102751245A/zh
Application granted granted Critical
Publication of CN102751245B publication Critical patent/CN102751245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种制造非易失性存储器件的方法，包括以下步骤：在半导体衬底之上形成栅绝缘层和第一导电层；刻蚀所述第一导电层和所述栅绝缘层以暴露所述半导体衬底的一部分；通过反复地执行干法刻蚀工艺和清洗工艺而将沟槽形成到所述半导体衬底的目标深度，所述干法刻蚀工艺用于刻蚀被暴露的所述半导体衬底，所述清洗工艺用于去除在所述干法刻蚀工艺中产生的残留物；在所述沟槽内形成隔离层；在形成有所述隔离层的整个结构的表面上形成电介质层；以及在所述电介质层上形成第二导电层。

Description

制造非易失性存储器件的方法
相关申请的交叉引用
本申请要求2011年2月17日提交的韩国专利申请No.10-2011-0014211的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种制造非易失性存储器件的方法，更具体而言，涉及一种形成用于隔离的沟槽的方法。
背景技术
图1是说明现有非易失性存储器件的已知特征的照片。
随着以更高的集成度来制造非易失性存储器件，用于栅的叠层GP具有更低的宽度，但变得更高。
叠层GP是通过在半导体衬底之上形成包括栅绝缘层、用于浮栅的导电层、以及硬掩模层的多个叠层并且随后将叠层图案化而形成的。在形成叠层之后，刻蚀半导体衬底的在叠层之间暴露的部分来形成用于隔离的沟槽。
利用干法刻蚀工艺来执行形成用于隔离的沟槽的刻蚀工艺。这里，因为在干法刻蚀工艺期间产生的副产物淤积，可能形成烟10。如果在形成沟槽之后执行用于去除烟10的清洗工艺，则要花费相对较长的时间完全去除在形成沟槽时淤积的烟10，由此增加了制造非易失性存储器件的时间。具体而言，由于用在清洗工艺中的清洗液与叠层GP之间的张力增加，叠层GP可能倾斜(参见图1的照片(A))。如果叠层GP倾斜，则非易失性存储器件的成品率降低，因为相邻的叠层GP可能互连。如果不执行清洗工艺来防止倾斜现象的产生，则可能制造出如图1的照片(B)所示那样在产生烟的部分具有缺陷的非易失性存储器件，由此降低了成品率。
发明内容
根据本发明的示例性实施例，通过经由多次干法刻蚀工艺和清洗工艺来形成用于隔离的沟槽，防止了因为烟在用于栅的叠层表面上产生副产物，并且防止了叠层倾斜。
根据本发明的一个示例性实施例的一种制造非易失性存储器件的方法，包括以下步骤：在半导体衬底之上形成栅绝缘层和第一导电层；刻蚀所述第一导电层和所述栅绝缘层以暴露所述半导体衬底的一部分；通过反复地执行干法刻蚀工艺和清洗工艺而将沟槽形成到所述半导体衬底的目标深度，所述干法刻蚀工艺用于刻蚀被暴露的所述半导体衬底，所述清洗工艺用于去除在所述干法刻蚀工艺中产生的残留物；在所述沟槽内形成隔离层；在形成有所述隔离层的整个结构的表面上形成电介质层；以及在所述电介质层上形成第二导电层。
根据本发明的另一个示例性实施例的一种制造非易失性存储器件的方法，包括以下步骤：在半导体衬底上形成栅绝缘层和第一导电层；刻蚀所述第一导电层和所述栅绝缘层以暴露所述半导体衬底的一部分；通过反复地执行初步干法刻蚀工艺和湿法清洗工艺来形成具有比目标深度更浅的第一深度的沟槽，所述初步干法刻蚀工艺用于刻蚀被暴露的所述半导体衬底，所述湿法清洗工艺用于去除在所述初步干法刻蚀工艺中产生的残留物；对所述沟槽执行第二干法刻蚀工艺以具有所述目标深度；执行用于去除在所述第二干法刻蚀工艺中产生的残留物的干法清洗工艺；在所述沟槽内形成隔离层；在形成有所述隔离层的整个结构的表面上形成电介质层；以及在所述电介质层上形成第二导电层。
根据本发明的又一个示例性实施例的一种制造非易失性存储器件的方法，包括以下步骤：在半导体衬底之上形成叠层；在所述叠层上形成掩模图案；反复进行干法刻蚀工艺和湿法清洗工艺以将在所述掩模图案之间暴露的所述叠层刻蚀到第一深度；以及通过在所述叠层被刻蚀到所述第一深度时执行干法刻蚀工艺而将要刻蚀到目标深度的所述叠层图案化。
附图说明
图1是说明现有非易失性存储器件的已知特征的照片；以及
图2A至2L是说明根据本发明的制造非易失性存储器件的方法的截面图。
具体实施方式
在下文中，将参照附图详细描述本公开的一些示例性实施例。提供这些附图是为了使本领域技术人员能够根据本发明的示例性实施例来实施和使用本发明。
图2A至2L是说明根据本发明的制造非易失性存储器件的方法的截面图。
参见图2A，在半导体衬底200上顺序地形成栅绝缘层202、用于浮栅的第一导电层204、缓冲层206、以及硬掩模层HM。硬掩模层HM包括顺序形成的用于隔离的氮化物层208、氧化物层210、SiON层212、以及导电层214。在形成栅绝缘层202之前，还可以在半导体衬底200上形成由氧化物层形成的掩蔽绝缘层(未示出)。栅绝缘层202可以由氧化物层形成，第一导电层204可以由多晶硅层形成。虽然附图中仅示出了单元区的部分，但是还可以在形成第一导电层204之前在外围区(未示出)的半导体衬底200之上形成用于高电压晶体管的栅绝缘层。第一导电层204可以被形成为具有
Figure BSA00000671569300031
到
Figure BSA00000671569300032
Figure BSA00000671569300033
的厚度，用于隔离的氮化物层208可以被形成为具有
Figure BSA00000671569300034
到
Figure BSA00000671569300035
的厚度。氧化物层210、SiON层212、导电层214中的每个可以被形成为具有
Figure BSA00000671569300036
到
Figure BSA00000671569300037
的厚度。
参见图2B，形成光致抗蚀剂图案(未示出)，所述光致抗蚀剂图案用于定义将要形成沟槽的区域。光致抗蚀剂图案可以被形成为使得在将要形成沟槽的区域中形成开放部分，或者可以通过执行双图案化工艺来形成光致抗蚀剂图案。以下描述通过双图案化工艺来形成光致抗蚀剂图案的一个实例。在双图案化工艺中，形成比最终所要形成的图案具有更宽节距(pitch)的光致抗蚀剂图案。将在光致抗蚀剂图案之间暴露的导电层214图案化。在被图案化的导电层214的侧壁上形成间隔件216。间隔件216由与导电层214的材料具有不同刻蚀选择性的材料形成，可以由氮化物层或氧化物层形成。用于隔离的沟槽随后将被形成在间隔件216之间的区域中。
参见图2C，去除导电层214以暴露间隔件216之间的SiON层212。
参见图2D，通过利用间隔件216作为硬掩模来执行刻蚀工艺而将SiON层212、氧化物层210、以及用于隔离的氮化物层208图案化。缓冲层206可以在被图案化的叠层之间暴露或被部分地去除。
参见图2E，通过利用余下的间隔件216、余下的SiON层212、余下的氧化物层210、以及余下的氮化物层206作为硬掩模图案来执行刻蚀工艺而将缓冲层206、第一导电层204、栅绝缘层202图案化。在图案化缓冲层206、第一导电层204和栅绝缘层202时，去除间隔件216、SiON层212和氧化物层210。
参见图2F，通过利用余下的氮化物层206作为刻蚀掩模来执行第一次干法刻蚀而在暴露的半导体衬底200中形成沟槽220。在第一次干法刻蚀工艺中，沟槽220被形成为具有比最终目标深度更浅的深度。如果执行干法刻蚀工艺，由于干法刻蚀工艺所带来的残留物可能残留在整个结构的表面上。
参见图2G，执行用于去除残留的副产物的第一次清洗工艺。第一次清洗工艺包括湿法清洗工艺和干法清洗工艺。根据一个实例，先执行湿法清洗工艺，然后执行干法清洗工艺。执行第一次清洗工艺以便去除副产物，同时保持在第一次干法刻蚀工艺中形成的沟槽220的深度。可以利用H2SO4溶液、标准清洗(SC)-1溶液、或二者的混合物中的任一种来执行湿法清洗工艺。在一些实施例中，可以通过将半导体衬底加载到单独式的设备中并对半导体衬底施加异丙醇(IPA)来执行湿法清洗工艺。为了提高第一清洗工艺的效率，将IPA的温度升高到50℃至80℃。为此，可以通过将用于喷出IPA的喷嘴预加热而达到50℃至80℃的温度。利用氮气(N)和氩气(Ar)的混合气体来执行第一次干法清洗工艺。如果例如仅执行湿法清洗工艺，则刻蚀剂可能因表面张力的缘故而无法到达图案的底部，因为图案之间的间隔由于集成度的提高而缩小。在此情况下，可以通过执行后续的干法清洗工艺来去除残留在刻蚀剂未到达的部分中的副产物。优选地，可以执行第一次清洗工艺的湿法刻蚀工艺，直到沟槽形成到使得图案可能因清洗溶液而倾斜的深度为止，而当沟槽被形成在比这一深度更深的目标深度时湿法清洗工艺就不再被执行了。
参见图2H和2I，执行第n次干法刻蚀工艺(图2H)和第n次清洗工艺(图2I)。也就是，可以通过反复地执行工艺、诸如如以上结合图2F和图2G所述的增加沟槽220的深度的第一次干法刻蚀工艺以及去除副产物的第一次清洗工艺，将沟槽220形成为具有最终目标深度。
具体而言，利用干法清洗工艺来执行完成沟槽220的最后工艺，使得去除残留物，并且同时防止图案因在湿法清洗工艺中所使用的溶液而倾斜。
参见图2J，通过在沟槽220填充中绝缘材料来形成隔离层222。在形成隔离层222之前，可以在形成有沟槽220的整个结构的表面上形成内衬氧化物层(未示出)。用于隔离层222的绝缘材料是氧化物层，并且可以是例如高密度等离子体(HDP)层、旋涂电介质层(SOD)层、或二者的叠层中的任一种。
参见图2K，去除氮化物层208和缓冲层206，通过执行刻蚀工艺来降低隔离层222的高度。这里，隔离层222的高度降低，但未暴露栅绝缘层202。
参见图2L，在包括隔离层220和第一导电层204的整个表面上形成用于控制栅的第二导电层226和电介质层224。通过顺序地层叠氧化物层、氮化物层、以及氧化物层来形成电介质层224，或者，电介质层224由高电介质(高K)层形成。第二导电层226由多晶硅层形成。
随后，执行栅图案化工艺。
为了执行栅图案化工艺，在第二导电层226上形成掩模图案(未示出)，并且顺序地刻蚀在掩模图案之间暴露的叠层(即，第二导电层226、电介质层224、第一导电层204和栅绝缘层202)。这里，测量使被图案化的叠层倾斜的刻蚀深度，反复地执行干法刻蚀工艺和湿法清洗工艺直到达到测量的深度，并在达到测量的深度之后执行仅使用干法刻蚀工艺的栅图案化工艺。
如上所述，可以防止在形成沟槽220时图案倾斜的现象的发生，并且因为沟槽220是通过反复地执行干法刻蚀工艺和清洗工艺而形成的，还可以去除由刻蚀工艺带来的残留物。因此，可以提高半导体制造工艺的成品率，并且增加半导体器件的稳定性。
根据本发明的实施例，由于可以防止因刻蚀工艺所产生的副产物过多地淤积，故可以减少执行用于去除副产物的清洗工艺所花费的时间。因此，可以在形成用于隔离的沟槽时防止用于栅的叠层倾斜。因此，可以提高制造非易失性存储器件的工艺的成品率，并且可以增加非易失性存储器件的稳定性。

Claims (20)

1.一种制造非易失性存储器件的方法，包括以下步骤：
在半导体衬底之上形成栅绝缘层和第一导电层；
刻蚀所述第一导电层和所述栅绝缘层以暴露所述半导体衬底的一部分；
通过反复地执行干法刻蚀工艺和清洗工艺而将沟槽形成到所述半导体衬底的目标深度，所述干法刻蚀工艺用于刻蚀被暴露的所述半导体衬底，所述清洗工艺用于去除在所述干法刻蚀工艺中产生的残留物；
在所述沟槽内形成隔离层；
在形成有所述隔离层的整个结构的表面上形成电介质层；以及
在所述电介质层上形成第二导电层。
2.如权利要求1所述的方法，其中，执行所述干法刻蚀工艺以将被暴露的所述半导体衬底刻蚀得更深。
3.如权利要求1所述的方法，其中，执行所述清洗工艺以去除所述残留物，同时保持所述半导体衬底的刻蚀深度。
4.如权利要求1所述的方法，其中，所述清洗工艺包括湿法清洗工艺和干法清洗工艺。
5.如权利要求1所述的方法，其中，所述清洗工艺包括湿法清洗工艺，而在所述干法刻蚀工艺中所述半导体衬底被刻蚀到比所述目标深度更浅的设定深度。
6.如权利要求4所述的方法，其中，利用H2SO4溶液、标准清洗-1溶液、或H2SO4溶液与标准清洗-1溶液的混合物中的一种来执行所述湿法清洗工艺。
7.如权利要求4所述的方法，其中，通过将所述半导体衬底加载到单独式的设备中并向所述半导体衬底施加异丙醇来执行所述湿法清洗工艺。
8.如权利要求7所述的方法，其中，所述异丙醇具有50℃到80℃的温度。
9.如权利要求8所述的方法，其中，通过将用于喷出所述异丙醇的喷嘴预加热而达到所述温度。
10.如权利要求4所述的方法，其中，利用氮气和氩气的混合气体来执行所述干法清洗工艺。
11.如权利要求1所述的方法，其中，所述第一导电层由厚度为
Figure FSA00000671569200021
到
Figure FSA00000671569200022
的多晶硅层形成。
12.如权利要求1所述的方法，其中，所述第二导电层由多晶硅层形成。
13.一种制造非易失性存储器件的方法，包括以下步骤：
在半导体衬底上形成栅绝缘层和第一导电层；
刻蚀所述第一导电层和所述栅绝缘层以暴露所述半导体衬底的一部分；
通过反复地执行初步干法刻蚀工艺和湿法清洗工艺来形成具有比目标深度更浅的第一深度的沟槽，所述初步干法刻蚀工艺用于刻蚀被暴露的所述半导体衬底，所述湿法清洗工艺用于去除在所述初步干法刻蚀工艺中产生的残留物；
对所述沟槽执行第二干法刻蚀工艺以具有所述目标深度；
执行用于去除在所述第二干法刻蚀工艺中产生的残留物的干法清洗工艺；
在所述沟槽内形成隔离层；
在形成有所述隔离层的整个结构的表面上形成电介质层；以及
在所述电介质层上形成第二导电层。
14.如权利要求13所述的方法，其中，利用H2SO4溶液、标准清洗-1溶液、或H2SO4溶液与标准清洗-1溶液的混合物中的一种来执行所述湿法清洗工艺。
15.如权利要求13所述的方法，其中，通过将所述半导体衬底加载到单独式的设备中并向所述半导体衬底施加异丙醇来执行所述湿法清洗工艺。
16.如权利要求13所述的方法，其中，所述第一深度是使得在所述湿法清洗工艺中防止由在所述初步干法刻蚀工艺中刻蚀暴露的所述半导体衬底而形成在所述沟槽之间的图案倾斜的深度。
17.一种制造非易失性存储器件的方法，包括以下步骤：
在半导体衬底之上形成叠层；
在所述叠层上形成掩模图案；
反复进行干法刻蚀工艺和湿法清洗工艺以将在所述掩模图案之间暴露的所述叠层刻蚀到第一深度；以及
通过在所述叠层被刻蚀到所述第一深度时执行干法刻蚀工艺而将要刻蚀到目标深度的所述叠层图案化。
18.如权利要求17所述的方法，其中，所述叠层包括栅绝缘层、用于浮栅的第一导电层、电介质层、以及用于控制栅的第二导电层。
19.如权利要求17所述的方法，其中，利用H2SO4溶液、标准清洗-1溶液、或H2SO4溶液与标准清洗-1溶液的混合物中的一种来执行所述湿法清洗工艺。
20.如权利要求17所述的方法，其中，通过将所述半导体衬底加载到单独式的设备中并向所述半导体衬底施加异丙醇来执行所述湿法清洗工艺。
CN201210036265.8A 2011-02-17 2012-02-17 制造非易失性存储器件的方法 Active CN102751245B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110014211A KR101196918B1 (ko) 2011-02-17 2011-02-17 불휘발성 메모리 소자의 제조 방법
KR10-2011-0014211 2011-02-17

Publications (2)

Publication Number Publication Date
CN102751245A true CN102751245A (zh) 2012-10-24
CN102751245B CN102751245B (zh) 2016-09-14

Family

ID=46653081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210036265.8A Active CN102751245B (zh) 2011-02-17 2012-02-17 制造非易失性存储器件的方法

Country Status (3)

Country Link
US (1) US8765587B2 (zh)
KR (1) KR101196918B1 (zh)
CN (1) CN102751245B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591363A (zh) * 2016-07-07 2018-01-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN113228279A (zh) * 2021-03-31 2021-08-06 长江存储科技有限责任公司 用于形成半导体结构的方法
WO2023216303A1 (zh) * 2022-05-13 2023-11-16 长鑫存储技术有限公司 半导体结构及其制造方法、存储器
CN117894676A (zh) * 2024-03-15 2024-04-16 粤芯半导体技术股份有限公司 半导体结构的制备方法及半导体结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281244B1 (en) * 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US10811273B2 (en) 2017-09-12 2020-10-20 Tokyo Electron Limited Methods of surface restoration for nitride etching

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043246A (ja) * 2000-07-27 2002-02-08 Nec Corp 半導体装置の製造方法
CN101170086A (zh) * 2006-10-23 2008-04-30 三星电子株式会社 制备薄膜晶体管基底的方法
US20090253243A1 (en) * 2006-10-02 2009-10-08 Hye-Jin Cho Methods of Manufacturing Non-Volatile Memory Devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3490669B2 (ja) * 2000-07-18 2004-01-26 株式会社日立製作所 不揮発性材料のエッチング方法および装置
KR100815036B1 (ko) 2006-07-25 2008-03-18 동부일렉트로닉스 주식회사 반도체 소자의 소자 분리막 형성방법
KR20100076333A (ko) 2008-12-26 2010-07-06 주식회사 하이닉스반도체 불휘발성 메모리 소자의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043246A (ja) * 2000-07-27 2002-02-08 Nec Corp 半導体装置の製造方法
US20090253243A1 (en) * 2006-10-02 2009-10-08 Hye-Jin Cho Methods of Manufacturing Non-Volatile Memory Devices
CN101170086A (zh) * 2006-10-23 2008-04-30 三星电子株式会社 制备薄膜晶体管基底的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591363A (zh) * 2016-07-07 2018-01-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107591363B (zh) * 2016-07-07 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN113228279A (zh) * 2021-03-31 2021-08-06 长江存储科技有限责任公司 用于形成半导体结构的方法
CN113228279B (zh) * 2021-03-31 2024-04-09 长江存储科技有限责任公司 用于形成半导体结构的方法
WO2023216303A1 (zh) * 2022-05-13 2023-11-16 长鑫存储技术有限公司 半导体结构及其制造方法、存储器
CN117894676A (zh) * 2024-03-15 2024-04-16 粤芯半导体技术股份有限公司 半导体结构的制备方法及半导体结构

Also Published As

Publication number Publication date
US8765587B2 (en) 2014-07-01
KR20120094754A (ko) 2012-08-27
KR101196918B1 (ko) 2012-11-05
US20120214298A1 (en) 2012-08-23
CN102751245B (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
JP5970004B2 (ja) 半導体装置の製造方法
US8629035B2 (en) Method of manufacturing semiconductor device
KR101096186B1 (ko) 패턴의 무너짐을 방지하는 반도체장치 제조 방법
US7871910B2 (en) Flash memory device and method of fabricating the same
CN102751245A (zh) 制造非易失性存储器件的方法
KR102531315B1 (ko) 자체 정렬된 이중 패터닝
KR101799250B1 (ko) 실리콘-온-인슐레이터 기판으로 임베디드 메모리 디바이스를 제조하는 방법
KR100766232B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR100924611B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100772554B1 (ko) 비휘발성 메모리 소자의 소자 분리막 형성방법
KR101087778B1 (ko) 반도체 소자의 형성 방법
KR100538882B1 (ko) 반도체 소자의 제조 방법
US9123579B2 (en) 3D memory process and structures
KR20110001594A (ko) 수직채널형 비휘발성 메모리 장치의 제조방법
JP4330523B2 (ja) スプリットゲート型フラッシュメモリ素子のダミー層の形成方法
JP2009278098A (ja) フラッシュメモリ素子及びその製造方法
KR100932324B1 (ko) 플래시 메모리 소자의 제조 방법
US20080102617A1 (en) Method of Fabricating Flash Memory Device
US6551899B1 (en) Methods of fabricating memory cells for nonvolatile memory devices
US8178418B1 (en) Method for fabricating intra-device isolation structure
US7199013B2 (en) Semiconductor device and method for fabricating the same
KR20100011483A (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100611779B1 (ko) 반도체소자의 제조 방법
KR101087717B1 (ko) 반도체 메모리 소자의 제조방법
KR20120121175A (ko) 반도체 소자의 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant