KR20110001594A - 수직채널형 비휘발성 메모리 장치의 제조방법 - Google Patents
수직채널형 비휘발성 메모리 장치의 제조방법 Download PDFInfo
- Publication number
- KR20110001594A KR20110001594A KR1020090059175A KR20090059175A KR20110001594A KR 20110001594 A KR20110001594 A KR 20110001594A KR 1020090059175 A KR1020090059175 A KR 1020090059175A KR 20090059175 A KR20090059175 A KR 20090059175A KR 20110001594 A KR20110001594 A KR 20110001594A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate insulating
- layer
- open region
- insulating layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 32
- 239000010410 layer Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 5
- 239000011241 protective layer Substances 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 29
- 230000001681 protective effect Effects 0.000 claims description 23
- 238000002161 passivation Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005108 dry cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67075—Apparatus for fluid treatment for etching for wet etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 공정간 게이트절연막이 손상되는 것을 방지할 수 있는 수직채널형 비휘발성 메모리 장치 제조방법을 제공하기 위한 것으로, 이를 위한 본 발명의 수직채널형 비휘발성 메모리 장치 제조방법은, 기판상에 절연막과 도전막이 순차적으로 복수회 교번적층된 적층막을 형성하는 단계; 상기 적층막을 선택적으로 식각하여 상기 기판을 노출시키는 오픈영역을 형성하는 단계; 상기 오픈영역을 포함하는 구조물 전면에 게이트절연막 및 보호막을 순차적으로 형성하는 단계; 상기 보호막을 선택적으로 식각하여 상기 오픈영역 바닥면 상의 상기 게이트절연막을 노출시키는 단계; 잔류하는 상기 보호막을 마스크로 상기 게이트절연막을 식각하여 상기 오픈영역 내 상기 기판을 노출시키는 단계; 상기 보호막을 제거하는 단계; 및 상기 오픈영역에 도전물질을 매립하여 채널막을 형성하는 단계를 포함하고 있으며, 상술한 본 발명에 따르면, 게이트절연막 상에 보호막을 형성함으로써, 공정간 게이트절연막이 손상되는 것을 방지할 수 있는 효과가 있다.
수직채널, 게이트절연막, 채널
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 수직채널형 비휘발성 메모리 장치의 제조방법에 관한 것이다.
최근, 비휘발성 메모리 장치 예컨대, 플래시 메모리 장치의 집적도를 향상시키기 위한 목적으로 기판으로부터 수직으로 메모리셀을 배열하는 수직채널형 비휘발성 메모리 장치(vertical channel type non-volatile memory device)가 제안되었다.
도 1a 내지 도 1d 및 도 2a 내지 도 2d는 종래기술에 따른 수직채널형 비휘발성 메모리 장치의 제조방법을 도시한 공정도이다. 여기서, 도 1a 내지 도 1d는 평면도이고, 도 2a 내지 도 2d는 도 1a 내지 도 1d의 A-A'절취선을 따라 도시한 단면도이다.
도 1a 및 도 2a에 도시한 바와 같이, 기판(11)상에 제1절연막(12), 폴리실리 콘막(13), 제2절연막(14)을 순차적으로 형성한 후에 제2절연막(14), 폴리실리콘막(13), 제1절연막(12)을 선택적으로 식각하여 채널막 형성을 위한 오픈영역(15)을 형성한다. 이때, 폴리실리콘막(13)은 게이트전극으로 작용한다.
도 1b 및 도 2b에 도시한 바와 같이, 오픈영역(15)을 포함한 기판(11)의 전면에 게이트절연막(16)을 형성한다.
도 1c 및 도 2c에 도시한 바와 같이, 오픈영역(15) 하부의 기판(11) 표면이 노출되도록 게이트절연막(16)을 선택적으로 식각한다. 이때, 화살표는 식각각공정시 식각가스의 흐름을 도시한 것이다. 이하, 식각된 게이트절연막(16)의 도면부호를 '16A'로 변경하여 표기한다.
도 1d 및 도 2d에 도시한 바와 같이, 오픈영역(15)을 포함한 기판(11)의 전면에 도전물질을 증착하고, 제2절연막(14)의 상부면이 노출되도록 화학적기계적연마(CMP)를 실시한다. 이때, 오픈영역(15) 내부에 매립된 도전물질이 채널막(17)으로 작용한다.
그러나, 종래기술은 오픈영역(15) 하부의 기판(11)을 노출시키기 위하여 게이트절연막(16A)을 선택적으로 식각하는 과정에서 오픈영역(15)의 측벽에 형성된 게이트절연막(16A)이 손상되는 문제점이 있다(도 1c 및 도 2c의 참조). 이러한 게이트절연막(16A)의 손상으로 인해 게이트절연막(16A)이 불균일한 두께를 갖게됨에 따라 비휘발성 메모리 장치의 특성이 열화되는 문제점 특히, 문턱전압 분포가 불균일해지는 문제점이 발생한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 공정간 게이트절연막이 손상되는 것을 방지할 수 있는 수직채널형 비휘발성 메모리 장치 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 수직채널형 비휘발성 메모리 장치 제조방법은, 기판상에 절연막과 도전막이 순차적으로 복수회 교번적층된 적층막을 형성하는 단계; 상기 적층막을 선택적으로 식각하여 상기 기판을 노출시키는 오픈영역을 형성하는 단계; 상기 오픈영역을 포함하는 구조물 전면에 게이트절연막 및 보호막을 순차적으로 형성하는 단계; 상기 보호막을 선택적으로 식각하여 상기 오픈영역 바닥면 상의 상기 게이트절연막을 노출시키는 단계; 잔류하는 상기 보호막을 마스크로 상기 게이트절연막을 식각하여 상기 오픈영역 내 상기 기판을 노출시키는 단계; 상기 보호막을 제거하는 단계; 및 상기 오픈영역에 도전물질을 매립하여 채널막을 형성하는 단계를 포함한다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은 수직채널형 비휘발성 메모리 장치는 게이트절연막 상에 보호막을 형성함으로써, 게이트절연막이 손상되는 것을 방지할 수 있는 효과가 있다. 이를 통해, 전 기판에서 균일한 두께를 갖는 게이트절연막을 제공함으로써, 수직채널형 비휘발성 메모리 장치의 동작 특성이 열화되는 것을 방지함과 동시에 수직채널형 비휘발성 메모리 장치의 신뢰성을 향상시킬 수 있는 효과가 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
후술할 본 발명은 3차원 채널구조 즉, 수직채널형 비휘발성 메모리 장치의 게이트절연막을 구현하는 기술에서 게이트절연막의 식각공정시 필연적으로 발생할 수 밖에 없는 게이트절연막의 손상을 방지하기 위해 게이트절연막 식각 전에 게이트절연막 상에 게이트절연막과 식각선택비를 갖는 보호막을 형성하여 게이트절연막의 손상을 방지하는 것을 기술적 원리로 한다.
도 3a 내지 도 3e 및 도 4a 내지 도 4e는 본 발명의 일실시예에 따른 수직채널형 비휘발성 메모리 장치 제조방법을 도시한 공정도이다. 여기서, 도 3a 내지 도 3e는 평면도이고, 도 4a 내지 도 4e는 도 3a 내지 도 3e의 B-B'절취선에 따라 도시한 단면도이다.
도 3a 및 도 4a에 도시한 바와 같이, 기판(101)상에 제1절연막(102), 도전막(103), 제2절연막(104)을 차례로 증착한다.
기판(101)으로는 실리콘기판을 사용할 수 있고, 제1절연막(102)과 제2절연막(104)은 서로 동일한 물질로 형성할 수 있다. 예컨대, 제1 및 제2절연막(102, 104)은 산화막으로 형성할 수 있다.
도전막(103)은 게이트전극으로 작용하며, 도전성을 갖는 물질을 모두 사용할 수 있다. 예컨대, 도전막(103)은 실리콘막(예컨대, 폴리실리콘막, 실리콘게르마늄막 등), 금속성막(텅스텐막, 티타늄막 등)등을 사용할 수 있다.
여기서, 제1 및 제2절연막(102, 104)은 도전막(103) 사이, 기판(101)과 도전막(103) 사이 및 배선(미도시)과 도전막(103) 사이를 절연하는 역할을 수행하는 것으로, 상기 공정과정에서 통상적으로는 절연막과 도전막(103)이 순차적으로 교번 적층된 적층막을 형성한다. 여기서는, 제1절연막(102), 도전막(103) 및 제2절연막(104)가 순차적으로 적층된 형태만을 도시하였으나, 이는 설명의 편의를 위한 것으로, 본 발명의 실시예가 이에 한정됨을 의미하는 것은 아니다.
다음으로, 제2절연막(104) 상에 감광막패턴(미도시)을 형성한 후, 감광막패턴을 식각장벽(etch barrier)으로 제2절연막(104), 도전막(103), 제1절연막(102)을 순차적으로 식각하여 채널막을 위한 오픈영역(105)을 형성한다.
도 3b 및 도 4b에 도시한 바와 같이, 오픈영역(105)을 포함한 기판(101)의 전면에 게이트절연막(106)을 형성한다. 이때, 게이트절연막(106)은 산화막 예컨대, 실리콘산화막(SiO2)으로 형성할 수 있으며, 안정적인 채널을 형성하기 위해 오픈영역(105)의 측벽에 적어도 5Å 이상이 증착되도록 형성하는 것이 바람직하다.
다음으로, 게이트절연막(106)상에 보호막(107)을 형성한다. 이때, 보호막(107)은 후속 공정간 게이트절연막(106)이 손상되는 것을 방지하는 역할을 수행하는 것으로, 게이트절연막(106)과 식각선택비를 갖는 물질로 형성하는 것이 바람직하다. 따라서, 게이트절연막(106)을 산화막으로 형성한 경우에 보호막(107)은 질화막 예컨대, 실리콘질화막(Si3N4)으로 형성하는 것이 바람직하다. 이외에도, 보호막(107)은 게이트절연막(106)과 식각선택비를 갖는 물질은 모두 사용할 수 있다.
도 3c 및 도 4c에 도시한 바와 같이, 비등방성 건식식각을 통해 오픈영역(105)의 바닥면 상부에 형성된 보호막(107)을 선택적으로 제거한다. 이때, 오픈영역(105) 바닥면 상부에 형성된 보호막(107)이 제거됨과 동시에 제2절연막(104) 상부에 형성된 보호막(107)도 제거될 수 있다. 그리고, 오픈영역(105) 바닥면 상부의 보호막(107)을 선택적으로 제거함에 따라 오픈영역(105) 바닥면 상의 게이트 절연막(106) 표면이 노출된다. 여기서, 화살표는 보호막(107)을 선택적으로 제거하기 위한 식각공정시 식각가스의 흐름을 도시한 것이다.
보호막(107)을 선택적으로 제거하기 위한 식각공정시 기형성된 구조물 특히, 게이트절연막(106)이 손상되는 것을 방지하기 위하여 게이트절연막(106)-산화막-은 식각하지 않고 보호막(107)-질화막-만을 식각하는 가스 예컨대, 탄소(Carbon)와 불소(Fluorine)를 포함하는 가스를 사용하여 실시할 수 있다. 이때, 탄소와 불소를 포함하는 가스로는 C4F6, C4F8등을 사용할 수 있다.
도 3d 및 도 4d에 도시한 바와 같이, 선택적으로 제거된 보호막(107)을 마스 크로 이용하여 오픈영역(105) 바닥면 상의 게이트절연막(106)을 선택적으로 제거하여 오픈영역(105) 내 기판(101)의 표면을 노출시킨다. 이때, 오픈영역(105) 바닥면 상에 형성된 게이트절연막(106)이 제거됨과 동시에 제2절연막(104) 상부면에 형성된 게이트절연막(106)도 제거될 수 있다. 그리고, 게이트절연막(106)의 식각공정시 보호막(107)과 식각선택비가 높은 식각가스를 이용하여 게이트절연막(106)을 선택적으로 식각함이 바람직하다. 즉, 게이트절연막(106)에 대한 식각속도가 보호막(107)에 대한 식각속도보다 빠른 식각가스를 사용하여 실시하는 것이 바람직하다.
여기서, 식각공정간 보호막(107)이 마스크 즉, 식각장벽으로 작용하기 때문에 보호막(107)이 제거되어 노출된 게이트절연막(106)만이 식각되고, 보호막(107)이 덮여진 다른 부분의 게이트절연막(106)은 그대로 잔류하게 된다. 또한, 게이트절연막(106) 중에서 제거되는 부분을 제외한 다른 부분 즉, 오픈영역(105)의 측벽에 형성된 게이트절연막(106)은 보호막(107)으로 인해 식각공정간 손상되는 것을 방지할 수 있다.
도 3e 및 도 4e에 도시한 바와 같이, 보호막(107)을 제거한다. 이때, 보호막(107)을 제거하는 과정에서 기형성된 구조물이 손상되는 것을 방지하기 위해 보호막(107)은 습식식각법을 사용하여 제거하는 것이 바람직하다. 예컨대, 보호막(107)-질화막-은 인산용액을 사용하여 제거할 수 있다. 참고로, 인산용액은 질화막 식각용액으로 산화막에 대한 식각률이 매우 낮은 식각용액인 바, 보호막(107)을 제거하는 과정에서 산화막으로 이루어진 게이트절연막(106)의 손상을 방지할 수 있 다. 또한, 습식식각법을 사용하여 보호막(107)을 제거함에 따라 건식식각법 또는 건식세정법을 사용하여 보호막(107)을 제거하는 과정에서 발생할 수 있는 플라즈마 데미지를 원천적으로 방지할 수 있다.
다음으로, 오픈영역(105)을 포함한 기판(101)의 전면에 도전물질을 증착하고, 제2절연막(104)의 상부면이 노출되는 조건으로 평탄화공정을 실시하여 오픈영역(105)을 매립하는 채널막(108)을 형성한다. 이때, 평탄화공정은 화학적기계적연마법(CMP)을 사용하여 실시할 수 있다.
이와 같이, 본 발명은 수직채널형 비휘발성 메모리 장치는 게이트절연막(106) 상에 보호막(107)을 형성함으로써, 공정간 게이트절연막(106)이 손상되는 것을 방지할 수 있다. 이를 통해, 전 기판(101)에서 균일한 두께를 갖는 게이트절연막(106)을 제공함으로써, 수직채널형 비휘발성 메모리 장치의 동작 특성이 열화되는 것을 방지함과 동시에 수직채널형 비휘발성 메모리 장치의 신뢰성을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1d 및 도 2a 내지 도 2d는 종래기술에 따른 수직채널형 비휘발성 메모리 장치의 제조방법을 도시한 공정도.
도 3a 내지 도 3e 및 도 4a 내지 도 4e는 본 발명의 일실시예에 따른 수직채널형 비휘발성 메모리 장치 제조방법을 도시한 공정도.
* 도면의 주요 부분에 대한 부호의 설명
101 : 기판 102 : 제1절연막
103 : 도전막 104 : 제2절연막
105 : 오픈영역 106 : 게이트절연막
107 : 보호막 108 : 채널막
Claims (7)
- 기판상에 절연막과 도전막이 순차적으로 복수회 교번적층된 적층막을 형성하는 단계;상기 적층막을 선택적으로 식각하여 상기 기판을 노출시키는 오픈영역을 형성하는 단계;상기 오픈영역을 포함하는 구조물 전면에 게이트절연막 및 보호막을 순차적으로 형성하는 단계;상기 보호막을 선택적으로 식각하여 상기 오픈영역 바닥면 상의 상기 게이트절연막을 노출시키는 단계;잔류하는 상기 보호막을 마스크로 상기 게이트절연막을 식각하여 상기 오픈영역 내 상기 기판을 노출시키는 단계;상기 보호막을 제거하는 단계; 및상기 오픈영역에 도전물질을 매립하여 채널막을 형성하는 단계를 포함하는 수직채널형 비휘발성 메모리 장치 제조방법.
- 제1항에 있어서,상기 보호막은 상기 게이트절연막에 대하여 식각선택비를 갖는 물질로 형성하는 수직채널형 비휘발성 메모리 장치 제조방법.
- 제2항에 있어서,상기 게이트절연막은 산화막을 포함하는 수직채널형 비휘발성 메모리 장치 제조방법.
- 제3항에 있어서,상기 보호막은 질화막을 포함하는 수직채널형 비휘발성 메모리 장치 제조방법.
- 제4항에 있어서,상기 오픈영역 바닥면 상의 상기 게이트절연막을 노출시키는 단계는,탄소와 불소를 포함하는 가스를 사용하여 실시하는 수직채널형 비휘발성 메모리 장치 제조방법.
- 제1항에 있어서,상기 오픈영역 바닥면 상의 상기 게이트절연막을 노출시키는 단계는 비등방성 건식식각법을 사용하여 실시하는 수직채널형 비휘발성 메모리 장치 제조방법.
- 제1항에 있어서,상기 보호막을 제거하는 단계는 습식식각법을 사용하여 실시하는 수직채널형 비휘발성 메모리 장치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090059175A KR20110001594A (ko) | 2009-06-30 | 2009-06-30 | 수직채널형 비휘발성 메모리 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090059175A KR20110001594A (ko) | 2009-06-30 | 2009-06-30 | 수직채널형 비휘발성 메모리 장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110001594A true KR20110001594A (ko) | 2011-01-06 |
Family
ID=43610138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090059175A KR20110001594A (ko) | 2009-06-30 | 2009-06-30 | 수직채널형 비휘발성 메모리 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20110001594A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8916922B2 (en) | 2012-09-13 | 2014-12-23 | Samsung Electronics Co., Ltd. | Vertical memory devices and methods of manufacturing the same |
| US10020318B2 (en) | 2015-09-10 | 2018-07-10 | Samsung Electronics Co., Ltd. | Semiconductor device |
| CN113745238A (zh) * | 2020-08-12 | 2021-12-03 | 台湾积体电路制造股份有限公司 | 三维存储器件和方法 |
-
2009
- 2009-06-30 KR KR1020090059175A patent/KR20110001594A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8916922B2 (en) | 2012-09-13 | 2014-12-23 | Samsung Electronics Co., Ltd. | Vertical memory devices and methods of manufacturing the same |
| US9184178B2 (en) | 2012-09-13 | 2015-11-10 | Samsung Electronics Co., Ltd. | Vertical memory devices and methods of manufacturing the same |
| US10020318B2 (en) | 2015-09-10 | 2018-07-10 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US10468431B2 (en) | 2015-09-10 | 2019-11-05 | Samsung Electronics Co., Ltd. | Semiconductor device |
| CN113745238A (zh) * | 2020-08-12 | 2021-12-03 | 台湾积体电路制造股份有限公司 | 三维存储器件和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100799024B1 (ko) | 낸드 플래시 메모리 소자의 제조방법 | |
| US7910453B2 (en) | Storage nitride encapsulation for non-planar sonos NAND flash charge retention | |
| US8629035B2 (en) | Method of manufacturing semiconductor device | |
| KR102247954B1 (ko) | 임베디드 메모리를 위한 셀 경계 구조물 | |
| KR100649974B1 (ko) | 리세스드 플로팅게이트를 구비한 플래시메모리소자 및 그의제조 방법 | |
| KR20200001436A (ko) | 내장 메모리에 대하여 충진 윈도우를 개선하기 위한 방법 | |
| JP2010153458A (ja) | 半導体装置の製造方法および半導体装置 | |
| TWI721468B (zh) | 積體電路與用於形成積體電路的方法 | |
| KR20080011491A (ko) | 수직 채널 트랜지스터의 제조 방법 | |
| KR101087880B1 (ko) | 반도체 소자의 제조방법 | |
| KR20130036553A (ko) | 반도체 소자의 제조 방법 | |
| CN102751245A (zh) | 制造非易失性存储器件的方法 | |
| KR20110001594A (ko) | 수직채널형 비휘발성 메모리 장치의 제조방법 | |
| KR100580118B1 (ko) | 반도체 소자의 게이트 전극 패턴 형성방법 | |
| CN102315160A (zh) | 具有单侧接触的半导体器件及其制造方法 | |
| KR100801062B1 (ko) | 트렌치 소자 분리 방법, 이를 이용한 게이트 구조물 형성방법 및 불 휘발성 메모리 소자 형성 방법 | |
| JP2008004881A (ja) | 素子分離構造部の製造方法 | |
| US9123579B2 (en) | 3D memory process and structures | |
| KR20120138875A (ko) | 배선 구조물 및 이의 제조 방법 | |
| JP2009049138A (ja) | 半導体装置の製造方法 | |
| KR20080046483A (ko) | 반도체 장치 및 그 형성방법 | |
| KR101116726B1 (ko) | 반도체 소자의 리세스 게이트 형성방법 | |
| KR100946120B1 (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
| KR100723769B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
| KR100629694B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |