TWI721468B - 積體電路與用於形成積體電路的方法 - Google Patents

積體電路與用於形成積體電路的方法 Download PDF

Info

Publication number
TWI721468B
TWI721468B TW108122111A TW108122111A TWI721468B TW I721468 B TWI721468 B TW I721468B TW 108122111 A TW108122111 A TW 108122111A TW 108122111 A TW108122111 A TW 108122111A TW I721468 B TWI721468 B TW I721468B
Authority
TW
Taiwan
Prior art keywords
logic
substrate
trench
logic gate
gate electrode
Prior art date
Application number
TW108122111A
Other languages
English (en)
Other versions
TW202034496A (zh
Inventor
吳偉成
亞歷山大 卡爾尼斯基
張健宏
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202034496A publication Critical patent/TW202034496A/zh
Application granted granted Critical
Publication of TWI721468B publication Critical patent/TWI721468B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42352—Gate electrodes for transistors with charge trapping gate insulator with the gate at least partly formed in a trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申請案的各種實施例是關於一種IC及相關聯的形成方法。在一些實施例中，IC包括整合至基底中的記憶體區及邏輯區。記憶胞結構安置於記憶體區上。多個邏輯元件安置於邏輯區上。第一邏輯元件包括藉由第一邏輯閘極介電質與基底分隔開的第一邏輯閘極電極。第一邏輯閘極介電質沿基底的邏輯元件溝槽的表面安置，且第一邏輯閘極電極安置於邏輯元件溝槽內的第一邏輯閘極介電質上。藉由在邏輯元件溝槽內的配置第一邏輯閘極電極，可改良由後續平面化製程引起的金屬層損失及所得薄層電阻及臨限電壓變化以及失配問題。

Description

積體電路與用於形成積體電路的方法
本發明實施例是有關於積體電路與用於形成積體電路的方法。
積體電路(integrated circuit；IC)製造業在過去數十年內已經歷指數增長。隨著IC的發展，功能密度(亦即，每晶片區域的互連元件的數目)通常已增大同時幾何大小(亦即，可產生的最小組件(或管線))已減小。IC演進中的一些進展包含嵌入式記憶體技術及高κ金屬閘極(high κ metal gate；HKMG)技術。嵌入式記憶體技術是在同一半導體晶片上進行記憶體元件與邏輯元件的整合，使得記憶體元件支援邏輯元件的操作。高κ金屬閘極(HKMG)技術是使用金屬閘極電極及高κ閘極介電層的半導體元件的製造。
本申請的一些實施例提供一種積體電路(IC)，包括：整合至基底中的記憶體區、邏輯區以及邊界區，其中所述邊界區定義於所述記憶體區與所述邏輯區之間；安置於所述記憶體區上的記 憶胞結構，包括分別安置於所述基底上方的一對控制閘極電極以及安置於所述一對控制閘極電極的相對側面上的一對記憶體閘極電極；以及安置於所述邏輯區上的多個邏輯元件，包含第一邏輯元件，所述第一邏輯元件經組態以在第一電壓下操作且包括藉由第一邏輯閘極介電質與所述基底分隔開的第一邏輯閘極電極；其中所述第一邏輯閘極介電質沿所述基底的邏輯元件溝槽的表面安置，且所述第一邏輯閘極電極安置於所述邏輯元件溝槽內的所述第一邏輯閘極介電質上。
此外，本申請的其他實施例提供一種用於形成積體電路(IC)的方法，所述方法包括：提供包含記憶體區、邏輯區以及定義於所述記憶體區與所述邏輯區之間的邊界區的基底；自所述基底的頂部表面形成多個深溝槽，包含所述記憶體區中的記憶體隔離溝槽、所述邏輯區中的邏輯隔離溝槽、所述邊界區中的邊界溝槽以及位於所述邏輯隔離溝槽與所述邊界溝槽之間的所述邏輯區中的邏輯元件溝槽；將隔離材料填充於包含所述記憶體隔離溝槽、所述邏輯隔離溝槽、所述邊界溝槽以及所述邏輯元件溝槽的所述多個深溝槽中；自所述邏輯元件溝槽中移除所述隔離材料；將第一邏輯閘極介電質及第一邏輯閘極電極填充於所述邏輯元件溝槽中；以及在所述邏輯元件溝槽的相對側面上形成所述基底中的第一源極/汲極區及第二源極/汲極區。
另外，本申請的其他實施例提供一種積體電路(IC)，包括：基底的邏輯元件溝槽及邏輯隔離溝槽，自所述基底的頂部表面延伸至所述基底內的位置；第一邏輯元件，經組態以在第一電壓下操作且包括藉由第一邏輯閘極介電質與所述基底分隔開的第一邏 輯閘極電極；第二邏輯元件，包括藉由第二邏輯閘極介電質與所述基底分隔開的第二邏輯閘極電極，其中所述第二邏輯元件經組態以在小於所述第一電壓的第二電壓下操作；以及邏輯溝槽隔離結構，安置於所述邏輯隔離溝槽中且位於所述第一邏輯元件與所述第二邏輯元件之間；其中所述第一邏輯閘極介電質沿所述基底的所述邏輯元件溝槽的底部及側壁表面共形地安置，且所述第一邏輯閘極電極安置於所述邏輯元件溝槽內的所述第一邏輯閘極介電質上。
100:積體電路
102b:邊界溝槽
102l:邏輯隔離溝槽
102m:記憶體隔離溝槽
104:基底
104b:邊界區
104l、104l1、104l2:邏輯區
104m:記憶體區
104s:基底的頂部表面
106b:邊界隔離結構
106m:記憶體隔離結構
106l:邏輯溝槽隔離結構
108:記憶胞結構
110a、110b、110c、110d、110e:邏輯元件
110s:邏輯閘極電極的頂部表面
124:電荷捕獲層
126、128:記憶體源極/汲極區
130:記憶體通道
136:控制閘極介電層
138:選擇閘極電極
150:記憶體/控制閘極電極
152a、152b:邏輯源極/汲極區
154a、154b、154s:邏輯通道
156a、156b、156c、156d、156e:邏輯閘極介電質
158、158a、158b、158c、158d、158e:邏輯閘極電極
158b':金屬閘極電極
160:主要側壁間隔件
162:層間介電層
162l:下部ILD層
162u:上部ILD層
164:接觸通孔
166:接觸蝕刻終止層
168:邏輯元件溝槽
170、1706:硬質罩幕層
172:矽化物墊片
401a:第一氧化物層的第一部分
402a:第二氧化物層的第一部分
402b:第二氧化物層的第二部分
403a:第三氧化物層的第一部分
403b:第三氧化物層的第二部分
403c:第三氧化物層的第三部分
404a:第四氧化物層的第一部分
404b:第四氧化物層的第二部分
404c:第四氧化物層的第三部分
404d:第四氧化物層的第四部分
405a:第五氧化物層的第一部分
405b:第五氧化物層的第二部分
405c:第五氧化物層的第三部分
405d:第五氧化物層的第四部分
405e:第五氧化物層的第五部分
500、600、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300、2400、2500、2600:截面圖
502:下部墊片層
504:上部墊片層
602:記憶體介電層
602':前驅物層
604、1002、1302、2402:罩幕層
702:記憶體墊片層
902:邏輯元件前驅物
1102:控制閘極硬質罩幕
1104:記憶體閘極硬質罩幕
1202:虛設內襯層
1204:虛設頂蓋層
1502、1702:邏輯閘極介電層
1702a:第一部分
1702b:第二部分
1704:邏輯閘極層
1902:密封內襯
1902a:第一豎直區段
1902b:第二豎直區段
2700:流程圖
2702、2704、2706、2708、2710、2712、2714、2716、2718、2720、2722、2724:步驟
當結合附圖閱讀時，自以下詳細描述最佳地理解本揭露內容之態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，可出於論述清楚起見而任意地增加或減小各種特徵之尺寸。
圖1至圖3說明包括溝槽閘極高電壓電晶體的HKMG嵌入式記憶體積體電路(IC)的一些實施例的各種截面圖。
圖4說明包括溝槽閘極高電壓電晶體的積體電路(IC)的一些實施例的截面圖。
圖5至圖26說明用於形成包括高電壓HKMG元件的溝槽閘極結構的IC的方法的一些實施例的一系列截面圖。
圖27說明圖5至圖26的方法的一些實施例的流程圖。
本揭露內容提供用於實施本揭露之不同特徵的多個不同 實施例或實例。下文描述組件及配置之特定實例以簡化本揭露內容。當然，此等組件及配置僅為實例且不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或上之形成可包含第一特徵與第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露內容可在各種實例中重複附圖標號及/或字母。此重複是出於簡化及清楚的目的，且自身並不指示所論述之各種實施例及/或組態之間的關係。
此外，本文中為易於描述，可使用諸如「下方」、「在...下方」、「下部」、「在...上方」、「上部」以及類似術語的空間相對術語來描述一個元件或特徵與圖式中如所說明的另一元件或特徵的關係。除圖式中所描繪的定向以外，空間相對術語意欲涵蓋元件或設備在使用或操作中的不同定向。元件可以其他方式定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對描述詞可同樣相應地進行解釋。更甚至，術語「第一」、「第二」、「第三」、「第四」以及類似術語僅為通用標識符，且因而可在各種實施例中互換。舉例而言，當在一些實施例中可將元件(例如開口)稱作「第一」元件時，在其他實施例中可將所述元件稱作「第二」元件。
嵌入式記憶體為半導體行業中使用以改良積體電路(IC)性能的技術。嵌入式記憶體為非獨立式記憶體，其整合在具有邏輯核心且支援邏輯核心實現預期功能的相同晶片上。在嵌入式記憶體IC中，可存在多個不同邏輯元件，且在不同電壓準位下操作所述多個不同邏輯元件。舉例而言，高電壓元件可用於驅動記憶胞，且具有相對較高工作電壓準位。輸入/輸出元件可具有中等工作電 壓準位。且核心邏輯元件可具有相對較低工作電壓準位。為承受相對較高工作電壓準位，高電壓元件具有更大尺寸(例如擴大的元件區域及更厚的閘極介電)，此帶來了製造難題。首先，擴大的元件區域在拋光製程之後由於凹陷效應而導致較差元件高度均勻度。其次，更厚閘極介電用於高電壓元件。在平面化製程之後使元件的頂部表面平坦之後，形成用於高電壓元件的更薄閘極電極。因此，平面化製程可引發閘極金屬損失，其可引發薄層電阻及臨限電壓變化以及失配問題。
鑒於前述內容，本申請案的各種實施例是關於一種包括溝槽閘極高電壓電晶體的積體電路(IC)以及一種用於形成所述IC的方法。在一些實施例中，例如參看圖1，IC包括整合至基底104中且藉由邊界區104b分隔開的記憶體區104m及邏輯區104l。記憶胞結構108安置於記憶體區104m上。第一邏輯元件110a及第二邏輯元件110b安置於邏輯區104l上。第一邏輯元件110a包括藉由第一邏輯閘極介電質156a與基底104分隔開的第一邏輯閘極電極158a。第二邏輯元件110b包括藉由第二邏輯閘極介電質156b與基底104分隔開的第二邏輯閘極電極158b。第一邏輯元件110a經組態以在第一電壓下操作，所述第一電壓大於第二邏輯元件110b的第二電壓。第一邏輯閘極介電質156a及第一邏輯閘極電極158a安置於基底104的邏輯元件溝槽168內。因此，第一邏輯通道154a以「U」形狀建立在邏輯元件溝槽168的底部及側壁表面下方。與閘極電極及閘極介電自頂部表面堆疊在基底104上方的先前方法相比較，針對相同通道長度，外側元件區域可減小。並且，藉由在邏輯元件溝槽168內配置第一邏輯閘極介電質156a及 第一邏輯閘極電極158a，第一邏輯閘極電極158a的頂部表面降低(例如與基底104的頂部表面齊平)，且因此將不限制平面化窗口，且將不因平面化製程而受損。藉此，可改良由後續平面化製程引起的金屬層損失及所得薄層電阻及臨限電壓變化以及失配問題。
圖1展示根據一些實施例的IC 100的截面圖。IC 100具有基底104，所述基底104包含記憶體區104m及藉由邊界區104b分隔開的邏輯區104l。記憶胞結構108安置於記憶體區104m上，且第一邏輯元件110a及第二邏輯元件110b安置於邏輯區104l上。第一邏輯元件110a經組態以在第一電壓下操作。第二邏輯元件110b經組態以在小於第一電壓的第二電壓下操作。在一些實施例中，第一邏輯元件110a包括沿基底104的邏輯元件溝槽168的邊安置的第一對邏輯源極/汲極區152a。第一對邏輯源極/汲極區152a為具有第一摻雜類型(例如p型或n型)的重度摻雜半導體區。第一邏輯閘極介電層156a沿邏輯元件溝槽168的底部及側壁表面安置。第一邏輯閘極電極158a填充於邏輯元件溝槽168的剩餘空間中且上覆於第一邏輯閘極介電層156a。在一些實施例中，矽化物墊片172形成於第一邏輯電極158a上。矽化物墊片172可為或可包括例如鎳矽化物或一些其他合適的矽化物。儘管圖式中未示出，但矽化物墊片亦可形成於記憶體源極/汲極區126、記憶體源極/汲極區128以及邏輯源極/汲極區152a、邏輯源極/汲極區152b上。第一邏輯閘極電極158可為或可包括導電材料，例如摻雜多晶矽或一些其他合適的導電材料。第一邏輯閘極介電層156a可為或可包括例如氮化矽、氧化矽、高κ介電質、一些其他合適的介電質或前述內容的任何組合。如本文中及下文中所使用，高κ介電 質為具有大於約3.9的介電常數κ的介電質。在操作期間，藉由施加操作電壓，第一邏輯閘極電極158a控制載子經過第一邏輯通道154a在第一對邏輯源極/汲極區152a之間流動。第一邏輯通道154為具有第二摻雜類型(例如p型或n型)的經摻雜半導體區，所述第二摻雜類型與第一摻雜類型相對。藉由具有以「U」形狀安置於邏輯元件溝槽168的底部及側壁表面下方的第一邏輯通道154，第一邏輯元件110a的外側區域減小，且藉此使得IC 100更加緊密。藉由在邏輯元件溝槽168內配置邏輯閘極電極158a及第一邏輯閘極介電層156a，第一邏輯閘極電極158a的頂部表面110s降低，且藉此得到保護以免受後續層間介電形成及平面化製程損害。在一些實施例中，邏輯閘極電極158a的頂部表面110s與基底104的頂部表面104s齊平或幾乎齊平。
在一些實施例中，第二邏輯元件110b包括安置於基底104的最上部部分內的第二對邏輯源極/汲極區152b以及第二邏輯通道154b。第二邏輯閘極介電層156b上覆於第二邏輯通道154s，且第二邏輯閘極電極158b上覆於第二邏輯閘極介電層156b。第二邏輯閘極電極158可包括金屬。第二邏輯閘極電極158b亦可為或可包括其他導電材料，例如摻雜多晶矽或一些其他合適的導電材料。第二邏輯閘極介電層156b可為或可包括例如氮化矽、氧化矽、高κ介電質、一些其他合適的介電質或前述內容的任何組合。第二邏輯閘極介電層156b可具有小於第一邏輯閘極介電層156a的厚度的厚度。在一些實施例中，主要側壁間隔件160裝襯第二邏輯閘極電極158b及第二邏輯閘極介電層156b的側壁表面。主要側壁間隔件160可為或可包括例如氮化矽、氧化矽或一些其他合 適的介電質。第一邏輯元件110a及第二邏輯元件110b各自可為例如IGFET、MOSFET、DMOS元件、BCD元件、一些其他合適的電晶體元件或一些其他合適的半導體元件。
此外，在一些實施例中，接觸蝕刻終止層(contact etch stop layer；CESL)166沿基底104的頂部表面104s安置，覆蓋第一邏輯元件110a的頂部表面110s，沿主要側壁間隔件160的側壁表面向上延伸且藉由邏輯區104l內的主要側壁間隔件160與第二邏輯閘極電極158b的側壁表面分隔開。層間介電(inter-layer dielectric；ILD)層162安置於接觸蝕刻終止層(CESL)166上，填充且上覆於記憶胞結構108、第一邏輯元件110a與第二邏輯元件110b之間，且覆蓋第一邏輯元件110a及第二邏輯元件110b。層間介電(ILD)層162可為或可包括例如氧化矽、氮化矽、低κ介電質、一些其他合適的介電質或前述內容的任何組合。如本文中所使用，低κ介電質為具有小於約3.9的介電常數κ的介電質。此外，在一些實施例中，接觸通孔164延伸穿過層間介電(ILD)層162至第一邏輯源極/汲極區152a及第二邏輯源極/汲極區152b以及第一邏輯閘極電極158a及第二邏輯閘極電極158b。接觸通孔164為導電的，且可為或可包括例如鎢、鋁銅、銅、鋁、一些其他合適的金屬或一些其他合適的導電材料。
在一些實施例中，層間介電(ILD)層162可包括由相同材料或不同材料製成的多個介電層。舉例而言，層間介電(ILD)層162可包括相互堆疊的下部ILD層162l及上部ILD層162u。下部ILD層162l可具有與記憶胞結構108及/或第二邏輯元件110b的頂部表面齊平的頂部表面。可藉由平面化製程(可參照圖23作 為製造製程的一實例)來達成平坦的頂部表面。然而，第一邏輯元件110a具有低於下部ILD層162l的頂部表面的頂部表面，且在一些實施例中，與基底104的頂部表面齊平或實質上齊平。以此方式，第一邏輯元件110a將不因所述平面化製程而受損。
基底104可包括例如塊狀矽基底、第III-V族基底、絕緣層上矽(silicon-on-insulator；SOI)基底或一些其他合適的半導體基底。在一些實施例中，記憶胞結構108包括藉由一對記憶體通道130分隔開的個別記憶體源極/汲極區126以及共同記憶體源極/汲極區128。為易於說明，針對共用編號的組件，僅標記組件中的一者或組件中的一些，且可不標記具有相同陰影、對稱位置及/或重複結構的一些其他組件。舉例而言，僅將一對記憶體通道130中的一者標記為130，但沿共同記憶體源極/汲極區128與經標記記憶體通道130對稱的虛線表示所述一對記憶體通道中的另一者。個別記憶體源極/汲極區126及共同記憶體源極/汲極區128為具有第一摻雜類型(例如p型或n型)的經摻雜半導體區。記憶體通道130為具有第二摻雜類型(例如p型或n型)的經摻雜半導體區，所述第二摻雜類型與第一摻雜類型相對。
一對選擇閘極電極138、一對控制閘極介電層136、一對電荷捕獲層124以及一對記憶體/控制閘極電極150堆疊於記憶體通道130上。電荷捕獲層124安置於記憶體/控制閘極電極150與選擇閘極電極138之間。在一些實施例中，電荷捕獲層124可包括三層結構。舉例而言，在一些實施例中，三層結構可包括ONO結構，所述ONO結構具有第一介電層(例如二氧化矽層)、接觸第一介電層的氮化物層(例如氮化矽層)以及接觸氮化物層的第二 介電層(例如二氧化矽層)。在其他實施例中，三層結構可包括氧化物-奈米-晶體-氧化物(oxide-nano-crystal-oxide；ONCO)結構，所述氧化物-奈米-晶體-氧化物具有第一氧化物層、接觸第一氧化物層的晶體奈米-點(例如矽點)層以及接觸第一氧化物層及晶體奈米-點層的第二氧化物層。在一些實施例中，主要側壁間隔件160具有沿選擇閘極電極138及記憶體/控制閘極電極150的側壁安置的組件。在操作期間，電荷(例如電子)可經由源極/汲極區126注入至電荷捕獲層124以程式化記憶胞結構108。將低電壓施加至記憶體/控制閘極電極150有助於使汲極電流最小化且引起相對較小程式化功率。將高電壓施加至將電子吸引至電荷捕獲層124或自電荷捕獲層124排斥電子的選擇閘極電極138，得到高注入或移除效率。選擇閘極電極138及記憶體/控制閘極電極150可為或可包括例如摻雜多晶矽、金屬或一些其他合適的導電材料。控制閘極介電層136可為或可包括例如氧化矽或一些其他合適的介電質。
記憶胞結構108可為或可包括例如第三代嵌入式超級快閃(third generation embedded super flash；ESF3)記憶體、第一代嵌入式超級快閃(first generation embedded super flash；ESF1)記憶體、矽-氧化物-氮化物-氧化物-矽(silicon-oxide-nitride-oxide-silicon；SONOS)記憶體、金屬-氧化物-氮化物-氧化物-矽(metal-oxide-nitride-oxide-silicon；MONOS)記憶體或一些其他合適的記憶體類型。
在一些實施例中，多個隔離結構安置於基底104內。隔離結構可包括安置於記憶體區104m的記憶體隔離溝槽102m內的記憶體隔離結構106m、邏輯區104l的邏輯隔離溝槽102l內的邏 輯溝槽隔離結構106l以及邊界區104b的邊界溝槽102b內的邊界隔離結構106b。第一邏輯元件110a及第二邏輯元件110b藉由橫向位於第一邏輯元件110a與第二邏輯元件110b之間的邏輯溝槽隔離結構106l實體地且電性地分隔開。多個隔離結構可為或可包括例如淺溝槽隔離(shallow trench isolation；STI)結構、深溝槽隔離(deep trench isolation；DTI)結構或一些其他合適的隔離結構。在一些實施例中，記憶體隔離結構106m、邏輯溝槽隔離結構106l以及邊界隔離結構106b可延伸至基底104的相同或實質上相同的深度。
圖2說明包括溝槽閘極高電壓電晶體的HKMG嵌入式記憶體積體電路(IC)的一些替代性實施例的截面圖。為簡單起見，本文中並未重複上文已結合圖1描述的特徵。在圖1中，第一邏輯元件110a的通道長度(亦即，第一邏輯通道154a的長度)可小於形成第一邏輯閘極電極158a的導電材料的厚度及邏輯元件溝槽168的深度的兩倍的總和，且因此第一邏輯閘極電極158a及第一邏輯閘極介電質156a充分填充基底104的邏輯元件溝槽168。與圖1中所展示內容相比較，在圖2中，第一邏輯元件110a的通道長度可大於第一邏輯閘極電極158a的導電材料的厚度及邏輯元件溝槽168的深度的兩倍的總和。第一邏輯閘極介電質156a及第一邏輯閘極電極158a可不充分填充基底104的邏輯元件溝槽168。硬質罩幕層170安置於第一邏輯閘極電極158a上且填充於邏輯元件溝槽168的剩餘空間中。在一些實施例中，硬質罩幕層170可具有與基底104的頂部表面104s及/或第一邏輯閘極電極158a的頂部表面110s齊平的頂部表面。硬質罩幕層170可為或可包括介 電材料，諸如氮化矽、碳化矽、一些其他合適的介電質或前述內容的任何組合。
圖3說明包括溝槽閘極高電壓電晶體的HKMG嵌入式記憶體積體電路(IC)的一些替代性實施例的截面圖。為簡單起見，本文中並未重複上文已結合圖1及圖2描述的特徵。與圖1中所展示內容相比較，在圖2中，第一邏輯元件110a的通道長度可大於硬質罩幕層170的厚度、形成第一邏輯閘極電極158a的導電材料的厚度以及邏輯元件溝槽168的深度的兩倍的總和。第一邏輯閘極介電質156a、第一邏輯閘極電極158a以及硬質罩幕層170可不充分填充基底104的邏輯元件溝槽168。接觸蝕刻終止層(CESL)166及/或層間介電(ILD)層162安置於硬質罩幕層170上且填充於邏輯元件溝槽168的剩餘空間中。
上文結合圖1至圖3論述的邏輯區104l中的多個邏輯元件可包括具有不同尺寸及操作電壓的各種邏輯元件。圖4說明此等邏輯元件的實例的截面圖。如圖4中所展示，除上文所描述的第一邏輯元件110a及第二邏輯元件110b以外，第三邏輯元件110c、第四邏輯元件110d以及第五邏輯元件110e安置於基底104的邏輯區104l上。作為用於說明但非限制性目的實例，第一邏輯元件110a可表示經組態以在記憶體區104m(參看圖1至圖3)中驅動記憶胞結構108的高電壓元件。第二邏輯元件110b可表示類比元件。第三邏輯元件110c可表示輸入/輸出元件。第四邏輯元件110d可表示字元線元件。第五邏輯元件110e可表示核心邏輯元件。第一邏輯元件110a、第二邏輯元件110b、第三邏輯元件110c、第四邏輯元件110d以及第五邏輯元件110e的操作電壓按次序減 小，且相對應的閘極介電的厚度亦如此。由下至上，第一邏輯元件110a的第一閘極介電156a包括第一氧化物層的第一部分401a、第二氧化物層的第一部分402a、第三氧化物層的第一部分403a、第四氧化物層的第一部分404a以及第五氧化物層的第一部分405a。第二邏輯元件110b的第二邏輯閘極介電質156b包括第二氧化物層的第二部分402b、第三氧化物層的第二部分403b、第四氧化物層的第二部分404b以及第五氧化物層的第二部分405b。第三邏輯元件110c的第三閘極介電156c包括第三氧化物層的第三部分403c、第四氧化物層的第三部分404c以及第五氧化物層的第三部分405c。第四邏輯元件110d的第四閘極介電156d包括第四氧化物層的第四部分404d以及第五氧化物層的第四部分405d。第五邏輯元件110e的第五閘極介電156e包括第五氧化物層的第五部分405e。氧化物層(亦即，第一氧化物層、第二氧化物層、第三氧化物層、第四氧化物層或第五氧化物層)中的每一者的部分具有相同組成及厚度。在一些實施例中，儘管圖式中未示出，但高κ介電層安置於閘極介電的頂部上、相對應的邏輯閘極電極158a、邏輯閘極電極158b、邏輯閘極電極158c、邏輯閘極電極158d或邏輯閘極電極158e的正下方。
參看圖5至圖26，一系列截面圖500至截面圖2600說明用於形成包括溝槽閘極高電壓電晶體的IC的方法的一些實施例。
如圖5的截面圖500所說明，基底104製備為包含記憶體區104m及由邊界區104b連接的邏輯區104l。在一些實施例中，下部墊片層502形成為覆蓋基底104，且上部墊片層504形成為覆蓋下部墊片層502。下部墊片層502及上部墊片層504由不同材料 形成，且可例如由化學氣相沈積(chemical vapor deposition；CVD)、物理氣相沈積(physical vapor deposition；PVD)、濺鍍、熱氧化或一些其他合適的生長或沈積製程形成。如本文中所使用，具有後綴「(es)」的術語(例如製程)可為例如單數或複數。下部墊片層502可例如由氧化矽或一些其他合適的介電質形成，及/或上部墊片層504可例如由氮化矽或一些其他合適的介電質形成。
如圖6的截面圖600所說明，在記憶體區104m中使基底104凹入，且記憶體介電層602形成於記憶體區104m內。在一些實施例中，上部墊片層504經圖案化(根據罩幕層604)以形成與記憶體區104m相對應的開口且覆蓋邏輯區104l。前驅物層502'由基底104的頂部表面形成，且因此降低記憶體區104m內的基底104的頂部表面的高度。在一些實施例中，前驅物層602'為氧化物層且由濕式製程或熱製程形成。隨後部分地移除前驅物層602'，且前驅物層602'的下部剩餘部分形成記憶體介電層602。
如圖7的截面圖700所說明，記憶體墊片層702形成於記憶體區104m內的記憶體介電層602上。記憶體墊片層702可藉由沈積介電材料覆蓋記憶體區104m、邏輯區104l以及邊界區104b來形成。隨後執行平面化製程，且所述平面化製程可移除邏輯區104l內的記憶體墊片層702。記憶體介電層602可例如由氧化矽或一些其他合適的介電質形成，及/或記憶體墊片層702可例如由氮化矽或一些其他合適的介電質形成。
如圖8至圖9的截面圖800至截面圖900所說明，多個隔離結構形成於基底104內。在圖8中，執行蝕刻製程以形成延伸至基底104中的多個溝槽且分隔開第一邏輯區104l1與第二邏輯 區104l2，所述多個溝槽包含：記憶體區104m內的記憶體隔離溝槽102m、邊界區104b內的邊界溝槽102b、第一邏輯區104l1內的邏輯元件溝槽168以及邏輯區104l內的邏輯隔離溝槽102l。第一邏輯區104l1可例如支援下文形成的高電壓邏輯元件，然而第二邏輯區104l2可例如支援下文形成的核心邏輯元件。高電壓邏輯元件可例如為經組態以在比核心邏輯元件更高(例如數量級更高)的電壓下操作的邏輯元件。在一些實施例中，用於執行蝕刻製程的製程包括在上部墊片層504及記憶體墊片層702上以多個隔離結構的佈局形成罩幕層(例如圖式中未示出的光阻層)且使所述罩幕層圖案化。隨後在於適當位置具有罩幕層的情況下將蝕刻劑施加至記憶體墊片層702、記憶體介電層602、上部墊片層504、下部墊片層502以及基底104直至蝕刻劑達至基底104的所需深度為止，且此後移除罩幕層。在一些實施例中，記憶體隔離結構106m、邏輯溝槽隔離結構106l以及邊界隔離結構106b可延伸至基底104的相同或實質上相同的深度。在圖9中，用介電材料填充多個溝槽以形成多個隔離結構，包含安置於記憶體隔離溝槽102m內的記憶體隔離結構106m、邊界溝槽102b內的邊界隔離結構106b、邏輯元件溝槽168內的邏輯元件前驅物902以及邏輯隔離溝槽102l內的邏輯溝槽隔離結構106l。介電材料可例如由氧化矽或一些其他合適的介電材料形成，及/或可例如CVD、PVD、濺鍍或一些其他合適的沈積製程執行。可藉由首先側蝕下部墊片層502(例如氧化物墊片)繼之以在多個溝槽中生長內襯氧化物來形成多個隔離結構。隨後，用沈積的氧化物填充多個溝槽的其餘部分。接著，利用平面化製程移除過量(沈積的)氧化物。平面化製程可例如化學 機械拋光(chemical mechanical polish；CMP)或一些其他合適的平面化製程來執行。
如圖10至圖11的截面圖1000至截面圖1100所說明，執行一系列製造製程以便使記憶胞結構108形成於記憶體區104m上。製造製程中的一些在下文作為實例描述且不用於限制目的。在圖10中，在罩幕層1002覆蓋邏輯區104l及邊界區104b更接近於邏輯區104l的一部分的情況下，施加蝕刻製程以移除記憶體墊片層702、記憶體介電層602以及在記憶體區104m內的記憶體隔離結構106m的上部部分。可同時移除邊界隔離結構106b的左上部分。蝕刻製程可包括一系列乾式蝕刻製程及/或濕式蝕刻製程。可藉由光阻形成罩幕層1002。在圖11中，一對選擇閘極電極138、一對控制閘極介電層136、一對電荷捕獲層124以及一對記憶體/控制閘極電極150形成於基底104上。電荷捕獲層124形成在記憶體/控制閘電極150與選擇閘極電極138之間。在一些實施例中，控制閘極硬質罩幕1102及記憶體閘極硬質罩幕1104分別形成於選擇閘極電極138及記憶體/控制閘極電極150上。
如圖12的截面圖1200所說明，形成且圖案化虛設內襯層1202及虛設頂蓋層1204以覆蓋記憶胞結構108並且不覆蓋邏輯區104l。虛設內襯層1202可例如共形地形成。在一些實施例中，虛設內襯層1202由氧化矽或一些其他合適的介電質形成。在一些實施例中，虛設頂蓋層1204由多晶矽或一些其他合適的材料形成。此外，虛設內襯層1202及/或虛設頂蓋層1204可例如由CVD、PVD、一些其他合適的沈積製程或前述內容的任何組合繼之以平面化製程來形成。在一些實施例中，藉由形成覆蓋記憶體區104m 的光阻層(未示出)且使所述光阻層圖案化來執行圖案化製程。隨後在於適當位置具有光阻層的情況下施加蝕刻劑直至蝕刻劑達至基底104的上部表面為止，且此後剝離光阻層。
如圖13至圖14的截面圖1300至截面圖1400所說明，自邏輯元件溝槽168移除邏輯元件前驅物902(參看圖9)。在圖13中，形成且圖案化罩幕層1302以暴露邏輯元件溝槽168。在於適當位置具有罩幕層1302的情況下首先執行乾式蝕刻。在圖14中，執行濕式蝕刻以自邏輯元件溝槽168移除邏輯元件前驅物902(參看圖9)的殘餘物。
如圖15至圖16的截面圖1500至截面圖1600所說明，形成且圖案化第一邏輯閘極介電層1502。在圖15中，沿基底104的頂部表面104s形成第一邏輯閘極介電層1502，其沿邏輯元件溝槽168的底部表面及側壁表面延伸。第一邏輯閘極介電層1502可例如由CVD、PVD、一些其他合適的沈積製程或前述內容的任何組合形成。第一邏輯閘極介電層1502可包括一或多個氧化物或其他介電層，且可經形成且經圖案化為具有基底104的不同邏輯區中的不同組成及厚度。在圖16中，自第二邏輯區104l2內的基底104的頂部表面移除第一邏輯閘極介電層1502。亦可由於蝕刻製程而移除更接近於第二邏輯區104l2邏輯溝槽隔離結構106l的部分。蝕刻製程可包括乾式蝕刻及/或濕式蝕刻。
如圖17的截面圖1700所說明，第二邏輯閘極介電層1702、邏輯閘極層1704以及硬質罩幕層1706形成於第一邏輯區104l1內的第一邏輯閘極介電層1502上，且按所陳述的次序形成於第二邏輯區104l2內的基底104上。第二邏輯閘極介電層1702 及邏輯閘極層1704延伸至邏輯元件溝槽168中。與上文圖2及圖3中的相關論述類似，取決於所需元件尺寸，硬質罩幕層1706可或可不延伸至邏輯元件溝槽168中，且可或可不充分填充邏輯元件溝槽168。第二邏輯閘極介電層1702、邏輯閘極層1704以及硬質罩幕層1706可例如由CVD、PVD、一些其他合適的沈積製程或前述內容的任何組合形成。在一些實施例中，第二邏輯閘極介電層1702可包括一或多個氧化物或其他介電層，且可經形成且經圖案化為具有基底104的不同邏輯區中的不同組成及厚度。邏輯閘極層1704可包括導電材料，例如摻雜多晶矽或一些其他合適的導電材料。硬質罩幕層1706可為或可由例如氮化矽、氧化矽、高κ介電質、一些其他合適的介電質或前述內容的任何組合製成。
如圖18的截面圖1800所說明，對硬質罩幕層1706及邏輯閘極層1704執行一系列蝕刻製程以形成第一邏輯區104l1中的邏輯元件溝槽168內的第一邏輯閘極電極158a以及第二邏輯區104l2中的第二邏輯閘極電極158b。硬質罩幕層1706經圖案化且形成於第二邏輯閘極電極158b上。第二邏輯閘極介電層1702亦經蝕刻及部分地移除，留下邏輯元件溝槽168內的第一部分1702a及在第二邏輯閘極電極158b之下的第二部分1702b。在一些實施例中，第一部分1702a及第一邏輯閘極介電層1502共同地充當第一邏輯閘極電極158a的第一邏輯閘極介電質156a，且第二部分1702b充當第二邏輯閘極電極158b的第二邏輯閘極介電質156b。
如圖19的截面圖1900所說明，密封內襯1902形成為覆蓋且裝襯圖18的結構。密封內襯1902可例如共形地沈積，及/或可例如由CVD、PVD、一些其他合適的沈積製程或前述內容的任 何組合形成。密封內襯1902可為且或可由例如氮化矽、氧化矽、碳化矽、一些其他合適的介電質或前述內容的任何組合製成。
如圖20的截面圖2000所說明，對密封內襯1902執行回蝕製程以移除密封內襯1902的水平區段而不移除第一邏輯閘極電極158a上的第一豎直區段1902a及沿第二邏輯閘極電極158b的側壁的第二豎直區段1902b。第一豎直區段1902a及第二豎直區段1902b可覆蓋且密封第二邏輯閘極介電層1702的至少第一部分1702a及第二部分1702b。在一些實施例中，第一豎直區段1902a至少部分地保存至最終元件。在一些替代性實施例中，第一豎直區段1902可藉由回蝕製程完全移除。
如圖21的截面圖2100所說明，執行蝕刻製程以自記憶體區104m移除虛設頂蓋層1204及虛設內襯層1202(示出於圖20中)。蝕刻製程可包括一系列乾式蝕刻製程及/或濕式蝕刻製程。罩幕層(例如未示出的光阻層)可用於覆蓋邏輯元件110a、邏輯元件110b且保護所述邏輯元件110a、所述邏輯元件110b免受蝕刻。個別記憶體源極/汲極區126及共同記憶體源極/汲極區128形成於記憶體區104m內，分別毗鄰記憶胞結構108。並且，邏輯源極/汲極區152成對地形成於邏輯區104l內，其中每一對的源極/汲極區分別毗鄰邏輯閘極電極158a、邏輯閘極電極158b的相對側壁。在一些實施例中，用於形成源極/汲極區的製程包括對基底104進行的離子植入。在其他實施例中，除離子植入以外的一些製程用於形成源極/汲極區。在一些實施例中，矽化物墊片172形成於第一邏輯電極158a上。矽化物墊片172可為或可包括例如矽化鎳或一些其他合適的矽化物，且/或可由例如自對準矽化物製程或一些其他 合適的生長製程形成。儘管圖式中未示出，但矽化物墊亦可形成於個別記憶體源極/汲極區126及邏輯源極/汲極區152上。
亦由圖21的截面圖2100所說明，主要側壁間隔件160沿邏輯區104l內的第二邏輯閘極電極158b的側壁及沿記憶體區104m內的記憶胞結構108的側壁形成。在一些實施例中，主要側壁間隔件160由氧化矽、氮化矽、一些其他合適的介電質或前述內容的任何組合製成。在一些實施例中，用於形成主要側壁間隔件160的製程包括沈積覆蓋及裝襯圖20的結構的主要間隔物層。隨後對主要間隔物層執行回蝕製程以移除主要間隔物層的水平區段而不移除主要間隔物層的豎直區段。主要間隔物層可例如共形地沈積，及/或可例如由CVD、PVD、一些其他合適的沈積製程或前述內容的任何組合形成。在一些實施例中，主要側壁間隔件160由氧化矽、氮化矽、一些其他合適的介電質或前述內容的任何組合製成。
如圖22的截面圖2200所說明，接觸蝕刻終止層(CESL)166及下部層間介電(ILD)層162l形成為覆蓋圖21的結構。下部ILD層162l可例如由CVD、PVD、濺鍍或前述內容的任何組合繼之以平面化製程來沈積。下部ILD層162l可例如為氧化物、低κ介電質、一些其他合適的介電質或前述內容的任何組合。
如圖23的截面圖2300所說明，對下部層間介電(ILD)層162l及接觸蝕刻終止層(CESL)166執行平面化製程。平面化製程亦可移除控制閘極硬質罩幕1102、記憶體閘極硬質罩幕1104以及硬質罩幕層1706(參看圖22)且暴露相對應的閘極電極。平面化製程可例如為CMP或一些其他合適的平面化製程。下部ILD 層162l形成有與剩餘結構的頂部表面平面或實質上平面的頂部表面。平面化製程可例如為CMP或一些其他合適的平面化製程。平面化製程亦可凹進下部ILD層162l的頂部表面至約與第二邏輯閘極電極158b的頂部表面齊平，藉此暴露第二邏輯閘極電極158b。如圖18的相關論述，第一邏輯閘極介電質156a具有大於第二邏輯閘極介電質156b的厚度的厚度。若第一邏輯閘極介電質156a及第一邏輯閘極電極158a形成於基底104的頂部表面104s上，則第一邏輯閘極電極158a將比第二邏輯閘極電極158b薄。因此，第一邏輯閘極電極158a可受損或具有顯著均勻度問題。第一邏輯閘極介電質156a及第一邏輯閘極電極158a藉由凹入邏輯元件溝槽168中，第一邏輯閘極電極158a得到保護以免受下部ILD層162l的平面化製程損害。
如圖24至圖25的截面圖2400至截面圖2500所說明，在一些實施例中，隨後執行替換閘極製程。在圖24中，執行蝕刻製程以移除第二邏輯閘極電極158b(參看圖23)。在一些實施例中，在於適當位置具有罩幕層2402的情況下執行蝕刻製程以保護結構其他區，直至移除第二邏輯閘極電極158b為止。在圖25中，金屬閘極電極158b'隨後形成於第二邏輯閘極電極158b的位置中。金屬閘極電極158b'可例如為金屬、與第一邏輯閘極電極158a及第二邏輯閘極電極158b不同的材料或一些其他合適的導電材料。在一些實施例中，用於形成金屬閘極電極158b'的製程包括藉由例如CVD、PVD、無電極電鍍、電鍍或一些其他合適的生長或沈積製程來形成導電層。隨後對導電層執行平面化直至達至下部ILD層162l為止。平面化可例如由CMP或一些其他合適的平面化製 程來執行。與圖23的相關論述類似，第一邏輯閘極介電質156a及第一邏輯閘極電極158a藉由凹入邏輯元件溝槽168中，第一邏輯閘極電極158a得到保護以免受導電層的平面化製程損害。
如圖26的截面圖2600所說明，上部ILD層162u形成為覆蓋圖25的結構且具有為平面或實質上平面的頂部表面。上部ILD層162u可例如為氧化物、低κ介電質、一些其他合適的介電質或前述內容的任何組合。此外，上部ILD層162u可例如藉由沈積上部ILD層162u且隨後對上部ILD層162u的頂部表面執行平面化來形成。沈積可例如藉由CVD、PVD、濺鍍或前述內容的任何組合執行。平面化可例如由CMP或一些其他合適的平面化製程來執行。
亦由圖26的截面圖2600所說明，接觸通孔164形成為延伸穿過上部ILD層162u及下部ILD層162l至個別記憶體源極/汲極區126、邏輯源極/汲極區152。接觸通孔164亦可形成為耦接至共同記憶體源極/汲極區128、選擇閘極電極138、記憶體/控制閘極電極150、第一邏輯閘極電極158a及第二邏輯閘極電極158b或前述內容的任何組合。
參看圖27，提供一種用於形成包括高電壓HKMG元件的溝槽閘極結構的IC的方法的一些實施例的流程圖2700。IC可對應於例如圖5至圖26的IC。
在2702處，提供基底。基底包含記憶體區及由邊界區連接的邏輯區。在一些實施例中，下部墊片層形成為覆蓋基底，且上部墊片層形成為覆蓋下部墊片層。參見例如圖5。
在2704處，在記憶體區內使基底凹入。記憶體介電層形 成於記憶體區內。記憶體墊片層形成於記憶體區內的記憶體介電層上。參見例如圖6至圖7。
在2706處，多個隔離結構形成於基底內。執行蝕刻製程以形成延伸至基底中的多個溝槽。隨後，用介電材料填充多個溝槽以形成多個隔離結構。多個隔離結構可包含安置於記憶體隔離溝槽內的記憶體隔離結構、邊界溝槽內的邊界隔離結構、邏輯元件溝槽內的邏輯元件前驅物以及邏輯隔離溝槽內的邏輯溝槽隔離結構。參見例如圖8至圖9。
在2708處，記憶胞結構形成於記憶體區內。參見例如圖10至圖11。
在2710處，虛設頂蓋層形成於記憶體中，覆蓋記憶胞結構。參見例如圖12。
在2712處，自邏輯元件溝槽移除邏輯元件前驅物。參見例如圖13至圖14。
在2714處，在邏輯元件溝槽內形成第一邏輯閘極介電層且使所述第一邏輯閘極介電層圖案化。參見例如圖15至圖16。
在2716處，邏輯閘極層經沈積且經圖案化以形成邏輯元件溝槽內的第一邏輯閘極電極及第二邏輯區中的第二邏輯閘極電極。參見例如圖17至圖18。
在2718處，密封內襯經沈積且經圖案化以形成第一邏輯區中的豎直區段及第二邏輯區中的第二豎直區段，從而覆蓋且密封第二邏輯閘極介電層。參見例如圖19至圖20。
在2720處，源極/汲極區處於記憶體區及邏輯區中。參見例如圖21。
在2722處，形成下部層間介電層以填充記憶體區中的記憶體元件結構與邏輯區內的邏輯元件之間的空間。參見例如圖22至圖23。
在2724處，執行替換閘極製程以針對邏輯區內的邏輯元件藉由金屬閘極電極替換邏輯閘極電極。上部層間介電層形成於下部層間介電層上，所述下部層間介電層上覆於記憶體區中的記憶體元件結構及邏輯區內的邏輯元件。隨後可形成接觸件。參見例如圖24至圖26。
儘管本文中將圖27的流程圖2700說明且描述為一系列動作或事件，但應瞭解，不應以限制性意義來解釋此等動作或事件的所說明次序。舉例而言，除本文中所說明及/或所描述的動作或事件之外，一些動作可與其他動作或事件以不同次序及/或同時出現。此外，並非可需要所有經說明之動作以實施本文中描述的一或多個態樣或實施例，且本文中所描繪之動作中的一或多者可在一或多個單獨動作及/或階段中進行。
鑒於前述內容，本申請案的一些實施例是關於積體電路(IC)。IC包括整合至基底中的記憶體區、邏輯區以及邊界區。邊界區定義於記憶體區與邏輯區之間。記憶胞結構安置於記憶體區上，包括分別安置於基底之上的一對控制閘極電極以及安置於所述一對控制閘極電極的相對側面上的一對記憶體閘極電極。多個邏輯元件安置於邏輯區上，包含第一邏輯元件，所述第一邏輯元件經組態以在第一電壓下操作且包括藉由第一邏輯閘極介電質與基底分隔開的第一邏輯閘極電極。第一邏輯閘極介電質沿基底的邏輯元件溝槽的表面安置，且第一邏輯閘極電極安置於邏輯元件溝 槽內的第一邏輯閘極介電質上。
在本申請的實施例中，其中所述第一邏輯元件更包括：所述基底中的第一源極/汲極區及第二源極/汲極區，位於所述第一邏輯閘極電極的相對側面上；其中所述第一源極/汲極區及第二源極/汲極區具有與所述第一邏輯閘極電極的頂部表面共面的頂部表面。
在本申請的實施例中，其中所述第一邏輯閘極電極包括多晶矽。
在本申請的實施例中，其中所述第一邏輯閘極介電質包括：彼此共形地安置的氧化物層堆疊以及直接安置於所述氧化物層堆疊的頂部上的高κ介電層。
在本申請的實施例中，其中所述第一邏輯閘極電極在所述第一邏輯閘極介電質上方填充於所述邏輯元件溝槽的剩餘空間中。
在本申請的實施例中，所述的IC，更包括安置於所述邏輯元件溝槽內的所述第一邏輯閘極電極上的硬質罩幕層。
在本申請的實施例中，所述的IC，更包括層間介電(ILD)層，所述層間介電層在所述硬質罩幕層上方填充於所述邏輯元件溝槽的剩餘空間中。
在本申請的實施例中，所述的IC，更包括：第二邏輯元件，包括藉由第二邏輯閘極介電質與所述基底分隔開的第二邏輯閘極電極，其中所述第二邏輯元件經組態以在小於所述第一電壓的第二電壓下操作；其中所述第二邏輯閘極介電質直接安置於高於所述邏輯元件溝槽的所述表面的所述基底的頂部表面上。
在本申請的實施例中，其中所述第二邏輯閘極電極由金屬製成。
在本申請的實施例中，所述的IC，更包括：下部層間介電層，安置於所述記憶體區內的所述記憶胞結構與所述邏輯區內的所述多個邏輯元件之間，其中所述下部層間介電層具有與所述一對控制閘極電極及所述第二邏輯閘極電極的頂部表面齊平的平面頂部表面；上部層間介電層，上覆於所述下部層間介電層；以及接觸通孔，安置為經過所述上部層間介電層及所述下部層間介電層，達至所述第一邏輯閘極電極。
在本申請的實施例中，所述的IC，更包括：安置於所述邏輯區中的邏輯溝槽隔離結構，位於所述第一邏輯元件與所述第二邏輯元件之間，所述邏輯溝槽隔離結構包括安置於所述基底的邏輯隔離溝槽中的介電隔離結構；其中所述邏輯溝槽隔離結構具有與所述第一邏輯閘極電極的頂部表面共面的頂部表面。
在本申請的實施例中，所述的IC，更包括：第三邏輯元件，包括藉由第三邏輯閘極介電質與所述基底分隔開的第三邏輯閘極電極，其中所述第三邏輯元件經組態以在小於所述第二電壓的第三電壓下操作，且其中所述第三邏輯閘極介電質直接安置於高於所述邏輯元件溝槽的所述表面的所述基底的所述頂部表面上；其中所述第一邏輯元件的所述第一邏輯閘極介電質包括安置於所述基底上的第一氧化物層、安置於所述第一氧化物層上的第二氧化物層的第一部分以及安置於所述第二氧化物層的第一部分上的第三氧化物層的第一部分；其中所述第二邏輯元件的所述第二邏輯閘極介電質包括安置於所述基底上的所述第二氧化物層的 第二部分以及安置於所述第二氧化物層的所述第二部分上的所述第三氧化物層的第二部分；其中所述第三邏輯元件的所述第三邏輯閘極介電質包括安置於所述基底上的所述第三氧化物層的第三部分。
在本申請的實施例中，其中所述一對控制閘極電極及所述一對記憶體閘極電極包括多晶矽。
此外，本申請案的一些實施例是關於一種包括提供包含記憶體區、邏輯區以及定義於記憶體區與邏輯區之間的邊界區的基底的方法。所述方法更包括自基底的頂部表面形成多個深溝槽，包含記憶體區中的記憶體隔離溝槽、邏輯區中的邏輯隔離溝槽、邊界區中的邊界溝槽以及在邏輯隔離溝槽與邊界溝槽之間的邏輯區中的邏輯元件溝槽。所述方法更包括將隔離材料填充於多個深溝槽中，所述多個深溝槽包含記憶體隔離溝槽、邏輯隔離溝槽、邊界溝槽以及邏輯元件溝槽。所述方法更包括自邏輯元件溝槽移除隔離材料且將第一邏輯閘極介電質及第一邏輯閘極電極填充於邏輯元件溝槽中。所述方法更包括在邏輯元件溝槽的相對側面上形成基底中的第一源極/汲極區及第二源極/汲極區。
在本申請的實施例中，其中所述第一源極/汲極區及所述第二源極/汲極區形成為具有與所述第一邏輯閘極電極的頂部表面共面的頂部表面。
在本申請的實施例中，其中所述第一邏輯閘極介電質及所述第一邏輯閘極電極沿所述邏輯元件溝槽的表面共形地形成，且硬質罩幕層形成於所述第一邏輯閘極電極的頂部表面上，所述 第一邏輯閘極電極填充於所述邏輯元件溝槽的剩餘空間中。
在本申請的實施例中，在將所述隔離材料填充於所述多個深溝槽中之後，更包括：形成多層膜且使多層膜圖案化，以在所述記憶體區上形成多個記憶胞結構；以及在所述自所述邏輯元件溝槽移除所述隔離材料之前形成上覆於所述記憶胞結構的虛設頂蓋層。
此外，本申請案的一些實施例是關於積體電路(IC)。IC包括自基底的頂部表面延伸至基底內的位置的基底的邏輯元件溝槽及邏輯隔離溝槽。經組態以在第一電壓下操作的第一邏輯元件包括藉由第一邏輯閘極介電質與基底分隔開的第一邏輯閘極電極。第二邏輯元件包括藉由第二邏輯閘極介電質與基底分隔開的第二邏輯閘極電極。第二邏輯元件經組態以在小於第一電壓的第二電壓下操作。邏輯溝槽隔離結構安置於邏輯隔離溝槽中且位於第一邏輯元件與第二邏輯元件之間。第一邏輯閘極介電質沿基底的邏輯元件溝槽的底部表面及側壁表面共形地安置，且第一邏輯閘極電極安置於邏輯元件溝槽內的第一邏輯閘極介電質上。
在本申請的實施例中，其中所述第一邏輯閘極電極包括多晶矽，且所述第二邏輯閘極電極由金屬製成。
在本申請的實施例中，其中所述邏輯元件溝槽及所述邏輯隔離在所述基底內自所述基底的頂部表面延伸至相同深度。
前文概述若干實施例的特徵以使得本領域的技術人員可更佳地理解本揭露內容之態樣。本領域的技術人員應理解，其可易於使用本揭露內容作為設計或修改用於實現本文中所引入之實施例的相同目的及/或達成相同優點的其他方法及結構的基礎。本領 域的技術人員亦應認識到，此類等效構造並不脫離本揭露內容的精神及範疇，且本領域的技術人員可在不脫離本揭露內容的精神及範疇之情況下在本文中進行作出改變、替代以及更改。
100:積體電路
102b:邊界溝槽
102l:邏輯隔離溝槽
102m:記憶體隔離溝槽
104:基底
104b:邊界區
104l:邏輯區
104m:記憶體區
104s:基底的頂部表面
106b:邊界隔離結構
106m:記憶體隔離結構
106l:邏輯溝槽隔離結構
108:記憶胞結構
110a、110b:邏輯元件
110s:邏輯閘極電極的頂部表面
124:電荷捕獲層
126、128:記憶體源極/汲極區
130:記憶體通道
136:控制閘極介電層
138:選擇閘極電極
150:記憶體/控制閘極電極
152a、152b:邏輯源極/汲極區
154a、154b:邏輯通道
156a、156b:邏輯閘極介電質
158a、158b:邏輯閘極電極
160:主要側壁間隔件
162:層間介電層
162l:下部ILD層
162u:上部ILD層
164:接觸通孔
166:接觸蝕刻終止層
168:邏輯元件溝槽
172:矽化物墊片

Claims (10)

  1. 一種積體電路(IC)，包括：整合至基底中的記憶體區、邏輯區以及邊界區，其中所述邊界區定義於所述記憶體區與所述邏輯區之間；安置於所述記憶體區上的記憶胞結構，包括分別安置於所述基底上方的一對控制閘極電極以及安置於所述一對控制閘極電極的相對側面上的一對記憶體閘極電極；以及安置於所述邏輯區上的多個邏輯元件，包含第一邏輯元件，所述第一邏輯元件經組態以在第一電壓下操作且包括藉由第一邏輯閘極介電質與所述基底分隔開的第一邏輯閘極電極；其中所述第一邏輯閘極介電質沿所述基底的邏輯元件溝槽的表面安置，且所述第一邏輯閘極電極安置於所述邏輯元件溝槽內的所述第一邏輯閘極介電質上，其中所述第一邏輯閘極電極的頂部表面與所述基底的頂部表面齊平或實質上齊平。
  2. 如申請專利範圍第1項所述的IC，其中所述第一邏輯元件更包括：所述基底中的第一源極/汲極區及第二源極/汲極區，位於所述第一邏輯閘極電極的相對側面上；其中所述第一源極/汲極區及第二源極/汲極區具有與所述第一邏輯閘極電極的所述頂部表面共面的頂部表面。
  3. 如申請專利範圍第1項所述的IC，其中所述第一邏輯閘極介電質包括：彼此共形地安置的氧化物層堆疊以及直接安置於所述氧化物 層堆疊的頂部上的高κ介電層。
  4. 如申請專利範圍第1項所述的IC，更包括：第二邏輯元件，包括藉由第二邏輯閘極介電質與所述基底分隔開的第二邏輯閘極電極，其中所述第二邏輯元件經組態以在小於所述第一電壓的第二電壓下操作；其中所述第二邏輯閘極介電質直接安置於高於所述邏輯元件溝槽的所述表面的所述基底的頂部表面上。
  5. 一種用於形成積體電路(IC)的方法，所述方法包括：提供包含記憶體區、邏輯區以及定義於所述記憶體區與所述邏輯區之間的邊界區的基底；自所述基底的頂部表面形成多個深溝槽，包含所述記憶體區中的記憶體隔離溝槽、所述邏輯區中的邏輯隔離溝槽、所述邊界區中的邊界溝槽以及位於所述邏輯隔離溝槽與所述邊界溝槽之間的所述邏輯區中的邏輯元件溝槽；將隔離材料填充於包含所述記憶體隔離溝槽、所述邏輯隔離溝槽、所述邊界溝槽以及所述邏輯元件溝槽的所述多個深溝槽中；自所述邏輯元件溝槽中移除所述隔離材料；將第一邏輯閘極介電質及第一邏輯閘極電極填充於所述邏輯元件溝槽中；以及在所述邏輯元件溝槽的相對側面上形成所述基底中的第一源極/汲極區及第二源極/汲極區，其中所述第一邏輯閘極電極的頂部表面與所述基底的頂部表面齊平或實質上齊平。
  6. 如申請專利範圍第5項所述的用於形成積體電路的方 法，其中所述第一源極/汲極區及所述第二源極/汲極區形成為具有與所述第一邏輯閘極電極的所述頂部表面共面的頂部表面。
  7. 如申請專利範圍第5項所述的用於形成積體電路的方法，其中所述第一邏輯閘極介電質及所述第一邏輯閘極電極沿所述邏輯元件溝槽的表面共形地形成，且硬質罩幕層形成於所述第一邏輯閘極電極的頂部表面上，所述第一邏輯閘極電極填充於所述邏輯元件溝槽的剩餘空間中。
  8. 如申請專利範圍第5項所述的用於形成積體電路的方法，在將所述隔離材料填充於所述多個深溝槽中之後，更包括：形成多層膜且使多層膜圖案化，以在所述記憶體區上形成多個記憶胞結構；以及在所述自所述邏輯元件溝槽移除所述隔離材料之前形成上覆於所述記憶胞結構的虛設頂蓋層。
  9. 一種積體電路(IC)，包括：基底的邏輯元件溝槽及邏輯隔離溝槽，自所述基底的頂部表面延伸至所述基底內的位置；第一邏輯元件，經組態以在第一電壓下操作且包括藉由第一邏輯閘極介電質與所述基底分隔開的第一邏輯閘極電極；第二邏輯元件，包括藉由第二邏輯閘極介電質與所述基底分隔開的第二邏輯閘極電極，其中所述第二邏輯元件經組態以在小於所述第一電壓的第二電壓下操作；以及邏輯溝槽隔離結構，安置於所述邏輯隔離溝槽中且位於所述第一邏輯元件與所述第二邏輯元件之間；其中所述第一邏輯閘極介電質沿所述基底的所述邏輯元件溝 槽的底部及側壁表面共形地安置，且所述第一邏輯閘極電極安置於所述邏輯元件溝槽內的所述第一邏輯閘極介電質上，其中所述第一邏輯閘極電極的頂部表面與所述基底的頂部表面齊平或實質上齊平。
  10. 如申請專利範圍第9項所述的IC，其中所述邏輯元件溝槽及所述邏輯隔離溝槽在所述基底內自所述基底的所述頂部表面延伸至相同深度。
TW108122111A 2018-06-26 2019-06-25 積體電路與用於形成積體電路的方法 TWI721468B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862689893P 2018-06-26 2018-06-26
US62/689,893 2018-06-26
US16/404,983 2019-05-07
US16/404,983 US11189628B2 (en) 2018-06-26 2019-05-07 Trench gate high voltage transistor for embedded memory

Publications (2)

Publication Number Publication Date
TW202034496A TW202034496A (zh) 2020-09-16
TWI721468B true TWI721468B (zh) 2021-03-11

Family

ID=68981990

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108122111A TWI721468B (zh) 2018-06-26 2019-06-25 積體電路與用於形成積體電路的方法

Country Status (3)

Country Link
US (1) US11189628B2 (zh)
KR (1) KR102257468B1 (zh)
TW (1) TWI721468B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019113208B4 (de) * 2018-06-26 2022-08-25 Taiwan Semiconductor Manufacturing Co. Ltd. Integrierte Schaltung mit Grabengate-Hochvolttransistor für einen eingebetteten Speicher und Verfahren zu deren Herstellung
USD944081S1 (en) 2019-03-19 2022-02-22 Guardian Glass, LLC Sample box
US10991702B2 (en) * 2019-05-15 2021-04-27 Nanya Technology Corporation Semiconductor device and method of preparing the same
KR20220149828A (ko) * 2021-04-30 2022-11-09 삼성전자주식회사 반도체 소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060099762A1 (en) * 2004-11-08 2006-05-11 Hynix Semiconductor Inc. Method for manufacturing mosfet device in peripheral region
US20090020808A1 (en) * 2007-07-16 2009-01-22 Samsung Electronics Co., Ltd. Semiconductor integrated circuit devices and fabrication methods thereof
US20140167155A1 (en) * 2006-07-03 2014-06-19 Infineon Technologies Austria Ag Semiconductor component arrangement and method for producing thereof
US20160005756A1 (en) * 2014-07-07 2016-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Hkmg high voltage cmos for embedded non-volatile memory
US20170345841A1 (en) * 2016-05-27 2017-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Nvm memory hkmg integration technology
US20180151580A1 (en) * 2016-11-25 2018-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136393B2 (en) * 2013-11-15 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. HK embodied flash memory and methods of forming the same
US9735245B2 (en) 2014-08-25 2017-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Recessed salicide structure to integrate a flash memory device with a high κ, metal gate logic device
US10943996B2 (en) 2016-11-29 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device including non-volatile memories and logic devices
US10134748B2 (en) 2016-11-29 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cell boundary structure for embedded memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060099762A1 (en) * 2004-11-08 2006-05-11 Hynix Semiconductor Inc. Method for manufacturing mosfet device in peripheral region
US20140167155A1 (en) * 2006-07-03 2014-06-19 Infineon Technologies Austria Ag Semiconductor component arrangement and method for producing thereof
US20090020808A1 (en) * 2007-07-16 2009-01-22 Samsung Electronics Co., Ltd. Semiconductor integrated circuit devices and fabrication methods thereof
US20160005756A1 (en) * 2014-07-07 2016-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Hkmg high voltage cmos for embedded non-volatile memory
US20170345841A1 (en) * 2016-05-27 2017-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Nvm memory hkmg integration technology
US20180151580A1 (en) * 2016-11-25 2018-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof

Also Published As

Publication number Publication date
KR20200001542A (ko) 2020-01-06
US20190393229A1 (en) 2019-12-26
US11189628B2 (en) 2021-11-30
KR102257468B1 (ko) 2021-06-01
TW202034496A (zh) 2020-09-16

Similar Documents

Publication Publication Date Title
US11296100B2 (en) Cell boundary structure for embedded memory
US11282846B2 (en) Mask design for embedded memory
TWI578446B (zh) 含有並行形成的低及高電壓邏輯裝置的非揮發性記憶體陣列
US10868026B2 (en) Method to improve fill-in window for embedded memory
TWI721468B (zh) 積體電路與用於形成積體電路的方法
KR102093300B1 (ko) 메모리 및 로직을 집적하는 방법
US11264396B2 (en) Multi-type high voltage devices fabrication for embedded memory
US9842850B2 (en) High-K-last manufacturing process for embedded memory with silicon-oxide-nitride-oxide-silicon (SONOS) memory cells
TWI726689B (zh) 記憶體測試結構、積體電路以及形成積體電路的方法
US20230345717A1 (en) Floating gate test structure for embedded memory device
US20230380171A1 (en) Trench gate high voltage transistor for embedded memory
TWI722903B (zh) 積體電路與其形成方法
US11943921B2 (en) Embedded memory with improved fill-in window