KR20100076333A - 불휘발성 메모리 소자의 제조방법 - Google Patents

불휘발성 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR20100076333A
KR20100076333A KR1020080134344A KR20080134344A KR20100076333A KR 20100076333 A KR20100076333 A KR 20100076333A KR 1020080134344 A KR1020080134344 A KR 1020080134344A KR 20080134344 A KR20080134344 A KR 20080134344A KR 20100076333 A KR20100076333 A KR 20100076333A
Authority
KR
South Korea
Prior art keywords
gas
memory device
etching process
trench
nonvolatile memory
Prior art date
Application number
KR1020080134344A
Other languages
English (en)
Inventor
이병기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080134344A priority Critical patent/KR20100076333A/ko
Publication of KR20100076333A publication Critical patent/KR20100076333A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Abstract

본 발명은, 반도체 기판 상에 터널 절연막 및 제1 도전막을 형성하는 단계, 제1 도전막 및 터널 절연막을 패터닝하고, 반도체 기판의 일부를 제거하여 트렌치를 형성하기 위한 제1 식각 공정을 실시하는 단계, 트렌치를 포함한 반도체 기판의 표면에 잔류하는 식각 부산물을 제거하기 위한 제2 식각 공정을 실시하는 단계, 트렌치의 내부에 소자 분리막을 형성하는 단계를 포함하는 불휘발성 메모리 소자의 제조방법으로 이루어진다.
트렌치, 식각, 부산물, 잔류물, O2, CF4

Description

불휘발성 메모리 소자의 제조방법{Method of manufacturing non-volatile memory device}
본 발명은 불휘발성 메모리 소자의 제조방법에 관한 것으로, 특히 식각공정에 의한 불휘발성 메모리 소자의 전기적 특성 열화를 방지하기 위한 불휘발성 메모리 소자의 제조방법에 관한 것이다.
불휘발성 메모리 소자는 데이터가 저장되는 플로팅 게이트(floating gate) 및 구동전압을 전달하는 콘트롤 게이트(control gate)를 포함한다.
반도체 소자의 집적도가 증가함에 따라 플로팅 게이트와 소자 분리 영역의 정렬을 맞추기 위하여 자기 정렬 방식으로 소자 분리용 트렌치를 형성한다.
구체적으로 설명하면, 반도체 기판의 상부에 터널 절연막, 플로팅 게이트용 제1 도전막을 순차적으로 형성하고, 제1 도전막의 상부에 소자 분리용 마스크 패턴을 형성한 후 식각 공정을 실시하여 소자 분리용 트렌치를 형성할 수 있다.
도 1a 및 도 1b는 종래의 불휘발성 메모리 소자의 문제점을 설명하기 위한 사진이다.
도 1a 및 도 1b를 참조하면, 소자 분리용 트렌치(TC)를 형성하는 식각 공정을 수행한 후, 식각 공정에 사용된 식각 첨가물(가스 또는 용액)이 잔류하는 경우에 식각 첨가물에 의해 불휘발성 메모리 소자에 식각 손상(A)이 발생할 수 있다.
또는, 트렌치(TC)를 형성한 후, 트렌치(TC)의 내부(예를 들면, 트렌치의 저면)에 식각 잔류물(B)이 발생할 수 있다. 이처럼, 식각 잔류물(B)이 발생한 경우에도 식각 첨가물이 식각 잔류물(B)에 포함되어 있을 수 있으며, 이러한 경우에도 식각 첨가물이 반도체 기판(10)에 식각 손상을 발생시킬 수 있다.
본 발명이 해결하고자 하는 과제는, 소자 분리용 트렌치를 형성한 후, O2 및 CF4 가스를 사용하여 트렌치 내부에 잔류하는 식각 잔류물을 제거할 수 있고, 이로 인해 식각 손상을 방지할 수 있다.
또한, 트렌치의 표면을 따라 보호막을 형성하여 식각 잔류물에 의한 식각 손상을 더욱 방지할 수 있다.
본 발명에 따른 불휘발성 메모리 소자의 제조방법은, 반도체 기판 상에 터널 절연막 및 제1 도전막을 형성한다. 제1 도전막 및 터널 절연막을 패터닝하고, 반도체 기판의 일부를 제거하여 트렌치를 형성하기 위한 제1 식각 공정을 실시한다. 트렌치를 포함한 반도체 기판의 표면에 잔류하는 식각 부산물을 제거하기 위한 제2 식각 공정을 실시한다. 트렌치의 내부에 소자 분리막을 형성하는 단계를 포함하는 불휘발성 메모리 소자의 제조방법으로 이루어진다.
트렌치를 포함한 반도체 기판의 표면을 따라 보호막을 형성하는 단계를 더 포함한다.
제1 식각 공정은 HBr 가스 및 O2 가스의 혼합가스를 사용하여 실시하며, 제2 식각 공정은 O2 가스 및 CF4 가스를 사용하여 실시한다. 이때, CF4 가스는 O2 가스보 다 적은 량으로 주입하며, O2 가스는 100sccm 내지 500sccm을 주입하고, CF4 가스는 10sccm 내지 100sccm을 주입한다.
제2 식각 공정은 O2 가스, He 가스 및 CF4 가스를 사용하여 실시하며, 제2 식각 공정은 400W 내지 1000W의 소스 파워(source power), 1W 내지 50W의 바이어스 파워(bias power)를 가하여 실시하고, 4mT 내지 50mT으로 챔버 내부의 압력을 유지하며 실시한다.
보호막은 SiO2막 또는 SiN막으로 형성한다. 보호막은 O2 가스 및 N2 가스를 사용하여 실시하며, O2 가스는 100sccm 내지 500sccm을 주입하고, N2 가스는 50sccm 내지 500sccm을 주입하여 형성한다.
보호막은 400W 내지 1000W의 소스 파워(source power), 1W 내지 50W의 바이어스 파워(bias power)를 가하여 형성하며, 4mT 내지 50mT으로 챔버 내부의 압력을 유지하며 형성한다.
본 발명은, 소자 분리용 트렌치를 형성한 후, O2 및 CF4 가스를 사용하여 트렌치 내부에 잔류하는 식각 잔류물을 제거할 수 있고, 이로 인해 식각 손상을 방지할 수 있다. 또한, 트렌치의 표면을 따라 보호막을 형성하여 식각 잔류물에 의한 식각 손상을 더욱 방지할 수 있다. 이처럼, 식각 잔류물을 제거하고, 이후에도 잔 류물이 트렌치의 표면에 접하지 못하도록 보호막을 형성함으로써 식각 손상을 방지할 수 있고, 특히 플로팅 게이트의 식각 손상을 억제할 수 있으므로, 불휘발성 메모리 소자의 신뢰도를 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2a 내지 2f는 본 발명에 따른 불휘발성 메모리 소자의 제조방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 반도체 기판(200) 상에 전자(electron)의 터널링(tunneling)을 위한 터널 절연막(202) 및 플로팅 게이트(floating gate)용 제1 도전막(204)을 순차적으로 형성한다. 터널 절연막(202)은 산화막으로 형성할 수 있다. 제1 도전막(204)은 폴리실리콘막으로 형성할 수 있다. 예를 들면, 플로팅 게이트용 폴리실리콘막은, 언도프트(undoped) 폴리실리콘막과 도프트(doped) 폴리실리콘막을 순차적으로 적층하여 형성할 수 있다.
도 2b를 참조하면, 제1 도전막(204)의 상부에 소자분리 마스크 패턴(206)을 형성하고, 소자분리 마스크 패턴(206)에 따라 제1 식각 공정을 실시하여 트렌 치(TC)를 형성한다. 트렌치(TC)를 형성하기 위한 제1 식각 공정은 건식식각 공정으로 실시하는 것이 바람직하다. 구체적으로, 제1 식각 공정은 HBr 가스 및 O2 가스의 혼합가스를 사용하여 실시하는 것이 바람직하다.
한편, 트렌치(TC)를 형성하기 위한 제1 식각 공정 시 부산물이 발생하는데, 이러한 부산물이 제거되지 않고 잔류물(208)이 되어 트렌치(TC)의 표면에 잔류할 수 있다. 구체적으로, 잔류물(208)은 SiBrxOy(x, y는 자연수)계열의 폴리머(polymer)로 주로 형성된다.
도 2c를 참조하면, 잔류물(208)을 제거하기 위한 제2 식각 공정을 실시한다. 트렌치(TC)의 표면을 따라 형성된 잔류물(208)에는 트렌치(TC)를 형성하기 위한 식각 공정에 첨가되는 식각 첨가물이 포함되어 있을 수 있으므로, 잔류물(208)을 제거하는 것이 바람직하다. 제2 식각 공정을 구체적으로 설명하면 다음과 같다.
제2 식각 공정은 건식 식각 공정으로 실시하는 것이 바람직하며, 제1 식각 공정을 실시한 후에, 인시추(in-situ)로 실시할 수 있다. 바람직하게는, 제2 식각 공정은 O2 가스 및 CF4 가스를 반도체 기판(200)이 로딩(loading)된 챔버(chamber) 내에 주입하여 실시한다. 이때, O2 가스 대신에 O2 가스와 He 가스의 혼합가스를 사용할 수도 있다. 더욱 구체적으로, 제2 식각 공정은 400W 내지 1000W의 소스 파워(source power), 1W 내지 50W의 바이어스 파워(bias power)를 가할 수 있다. 이때, 바이어스 파워는 가하지 않을 수도 있다. 또한, 제2 식각 공정은 4mT 내지 50mT로 챔버 내부의 압력을 유지하는 것이 바람직하다. 식각 가스인 CF4 가스는 O2 가스보다 적은 량으로 주입하는 것이 바람직하며, 예를 들면, O2 가스는 100sccm 내지 500sccm을 주입하고, CF4 가스는 10sccm 내지 100sccm을 주입하는 것이 바람직하다.
이로써, 트렌치(TC)의 표면에 잔류물(208)을 포함한 식각 부산물들(P)을 제거할 수 있다.
도 2d를 참조하면, 트렌치(TC)의 표면을 보호하기 위한 보호막(210)을 더 형성한다. 보호막(210)은 SiO2막 또는 SiN막으로 형성할 수 있다. 또는, 제2 식각 공정으로 잔류물(208)이 일부 잔류하는 경우, 보호막(210)을 형성하면 SiBrxOy(x, y는 자연수)막이었던 일부 잔류물(208)을 식각 현상이 발생하지 않는 SiBrxOyNz막(x, y, z은 자연수)으로 변형시킬 수 있다. 보호막(210)을 형성하는 방법을 구체적으로 설명하면 다음과 같다.
보호막(210)을 형성하는 공정은 제2 식각 공정을 실시한 후에, 인시추(in-situ)로 실시할 수 있다. 바람직하게는, 보호막(210)은 O2 가스 및 N2 가스를 반도체 기판(200)이 로딩(loading)된 챔버(chamber) 내에 주입하여 실시한다. 또한, 보호막(210)은 챔버 내에 400W 내지 1000W의 소스 파워(source power), 1W 내지 50W의 바이어스 파워(bias power)를 가하여 형성할 수 있다. 이때, 바이어스 파워 인가는 생략할 수도 있다. 또한, 보호막(210)은 4mT 내지 50mT로 챔버 내부의 압력을 유지하면서 형성하는 것이 바람직하다. 식각 가스인 O2 가스는 100sccm 내지 500sccm을 주입하고, N2 가스는 50sccm 내지 500sccm을 주입하는 것이 바람직하다.
이처럼, 보호막(210)을 형성함으로써 트렌치(TC) 내부에 잔류할 수 있는 식각 부산물의 식각 특성을 저하시켜 식각 손상 발생을 더욱 방지할 수 있다.
도 2e를 참조하면, 트렌치(TC)의 내부에 소자 분리막(212)을 채우는 단계 및 소자분리 마스크 패턴(206)을 제거하는 단계를 수행한다. 구체적으로 설명하면, 트렌치(TC)의 내부에 절연물질을 채우고, 소자분리 마스크 패턴(206)이 드러나도록 평탄화공정을 실시하여 각각의 트렌치(TC)에 절연물질로 이루어진 소자 분리막(212)을 형성한다. 이어서, EFH(effective field height)를 조절하기 위해 소자 분리막(212)의 높이를 낮춘 후, 소자분리 마스크 패턴(206)을 제거한다. 또는, 소자분리 마스크 패턴(206)을 제거한 후에 EFH를 조절하기 위하여 소자 분리막(212)의 높이를 낮출 수도 있다. 이때, 소자 분리막(210)의 높이가 낮아지면서 노출되는 보호막(210)의 일부도 함께 제거될 수 있다.
도 2f를 참조하면, 노출된 소자 분리막(212), 보호막(210) 및 제1 도전막(204)의 표면을 따라 유전체막(214) 및 콘트롤 게이트(control gate)용 제2 도전막(216)을 순차적으로 형성한다. 유전체막(214)은 산화막, 질화막, 산화막을 적층하여 형성할 수 있으며, 제2 도전막(216)은 폴리실리콘막으로 형성할 수 있다. 예를 들면, 콘트롤 게이트용 폴리실리콘막은 도프트(doped) 폴리실리콘막으로 형성할 수 있다.
상술한 바와 같이, 트렌치(TC)를 형성한 후에, 식각 공정에 의한 부산물을 제거한 후, 트렌치(TC)의 표면을 보호하는 보호막을 더 형성함으로써 식각 공정 이후의 식각 손상 발생을 방지할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 및 도 1b는 종래의 불휘발성 메모리 소자의 문제점을 설명하기 위한 사진이다.
도 2a 내지 2f는 본 발명에 따른 불휘발성 메모리 소자의 제조방법을 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 12 : 제1 도전막
200 : 반도체 기판 202 : 터널 절연막
204 : 제1 도전막 206 : 소자분리 마스크 패턴
208 : 잔류물 210 : 보호막
212 : 소자 분리막 214 : 유전체막
216 : 제2 도전막

Claims (14)

  1. 반도체 기판 상에 터널 절연막 및 제1 도전막을 형성하는 단계;
    상기 제1 도전막 및 상기 터널 절연막을 패터닝하고, 상기 반도체 기판의 일부를 제거하여 트렌치를 형성하기 위한 제1 식각 공정을 실시하는 단계;
    상기 트렌치를 포함한 상기 반도체 기판의 표면에 잔류하는 식각 부산물을 제거하기 위한 제2 식각 공정을 실시하는 단계; 및
    상기 트렌치의 내부에 소자 분리막을 형성하는 단계를 포함하는 불휘발성 메모리 소자의 제조방법.
  2. 제1항에 있어서,
    상기 트렌치를 포함한 상기 반도체 기판의 표면을 따라 보호막을 형성하는 단계를 더 포함하는 불휘발성 메모리 소자의 제조방법.
  3. 제1항에 있어서,
    상기 제1 식각 공정은 HBr 가스 및 O2 가스의 혼합가스를 사용하여 실시하는 불휘발성 메모리 소자의 제조방법.
  4. 제1항에 있어서,
    상기 제2 식각 공정은 O2 가스 및 CF4 가스를 사용하여 실시하는 불휘발성 메모리 소자의 제조방법.
  5. 제4항에 있어서,
    상기 CF4 가스는 상기 O2 가스보다 적은 량으로 주입하는 불휘발성 메모리 소자의 제조방법.
  6. 제4항에 있어서,
    상기 O2 가스는 100sccm 내지 500sccm을 주입하고, 상기 CF4 가스는 10sccm 내지 100sccm을 주입하는 불휘발성 메모리 소자의 제조방법.
  7. 제1항에 있어서,
    상기 제2 식각 공정은 O2 가스, He 가스 및 CF4 가스를 사용하여 실시하는 불휘발성 메모리 소자의 제조방법.
  8. 제1항에 있어서,
    상기 제2 식각 공정은 400W 내지 1000W의 소스 파워(source power), 1W 내지 50W의 바이어스 파워(bias power)를 가하여 실시하는 불휘발성 메모리 소자의 제조방법.
  9. 제1항에 있어서,
    상기 제2 식각 공정은 4mT 내지 50mT으로 챔버 내부의 압력을 유지하며 실시하는 불휘발성 메모리 소자의 제조방법.
  10. 제2항에 있어서,
    상기 보호막은 SiO2막 또는 SiN막으로 형성하는 불휘발성 메모리 소자의 제조방법.
  11. 제2항에 있어서,
    상기 보호막은 O2 가스 및 N2 가스를 사용하여 실시하는 불휘발성 메모리 소자의 제조방법.
  12. 제11항에 있어서,
    상기 O2 가스는 100sccm 내지 500sccm을 주입하고, 상기 N2 가스는 50sccm 내지 500sccm을 주입하는 불휘발성 메모리 소자의 제조방법.
  13. 제2항에 있어서,
    상기 보호막은 400W 내지 1000W의 소스 파워(source power), 1W 내지 50W의 바이어스 파워(bias power)를 가하여 형성하는 불휘발성 메모리 소자의 제조방법.
  14. 제2항에 있어서,
    상기 보호막은 4mT 내지 50mT으로 챔버 내부의 압력을 유지하며 형성하는 불휘발성 메모리 소자의 제조방법.
KR1020080134344A 2008-12-26 2008-12-26 불휘발성 메모리 소자의 제조방법 KR20100076333A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080134344A KR20100076333A (ko) 2008-12-26 2008-12-26 불휘발성 메모리 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080134344A KR20100076333A (ko) 2008-12-26 2008-12-26 불휘발성 메모리 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20100076333A true KR20100076333A (ko) 2010-07-06

Family

ID=42638064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080134344A KR20100076333A (ko) 2008-12-26 2008-12-26 불휘발성 메모리 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20100076333A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765587B2 (en) 2011-02-17 2014-07-01 Hynix Semiconductor Inc. Method of manufacturing non-volatile memory devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765587B2 (en) 2011-02-17 2014-07-01 Hynix Semiconductor Inc. Method of manufacturing non-volatile memory devices

Similar Documents

Publication Publication Date Title
KR100854897B1 (ko) 반도체 소자의 게이트 형성 방법
KR20100013980A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20070051900A (ko) 비휘발성 메모리 디바이스, 반도체 디바이스 및 비휘발성메모리 디바이스 제조 방법
KR100745957B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100426487B1 (ko) 플래쉬 메모리 소자의 플로팅 게이트 형성 방법
JP2005530357A (ja) 導電スペーサで拡張されたフローティングゲート
US6977200B2 (en) Method of manufacturing split-gate memory
US20070232019A1 (en) Method for forming isolation structure in nonvolatile memory device
KR20090072089A (ko) 반도체 메모리 소자의 소자 분리막 형성 방법
KR100753038B1 (ko) 반도체 소자의 컨택 플러그 형성방법
KR20100076333A (ko) 불휘발성 메모리 소자의 제조방법
KR100824152B1 (ko) 플래시 메모리 소자의 제조 방법
KR20100138542A (ko) 불휘발성 메모리 소자의 게이트 패턴 형성방법
KR101038378B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100986632B1 (ko) 플래시 메모리의 컨트롤 게이트 제조방법
KR101009068B1 (ko) 반도체 소자의 제조 방법
KR101002447B1 (ko) 반도체 소자의 형성 방법
KR100958632B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20100076320A (ko) 비휘발성 메모리 소자의 제조방법
KR100998967B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR101094522B1 (ko) 불휘발성 메모리 소자 및 그의 제조방법
KR20040082482A (ko) 자기정렬 콘택 패드의 형성방법
KR100955672B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
KR100912961B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20080074490A (ko) 반도체 소자의 게이트 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination