CN117894676A - 半导体结构的制备方法及半导体结构 - Google Patents
半导体结构的制备方法及半导体结构 Download PDFInfo
- Publication number
- CN117894676A CN117894676A CN202410294585.6A CN202410294585A CN117894676A CN 117894676 A CN117894676 A CN 117894676A CN 202410294585 A CN202410294585 A CN 202410294585A CN 117894676 A CN117894676 A CN 117894676A
- Authority
- CN
- China
- Prior art keywords
- etching
- substrate
- cleaning
- groove section
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 247
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 230000008569 process Effects 0.000 claims abstract description 217
- 238000005530 etching Methods 0.000 claims abstract description 211
- 238000004140 cleaning Methods 0.000 claims abstract description 124
- 239000000758 substrate Substances 0.000 claims abstract description 106
- 238000006243 chemical reaction Methods 0.000 claims abstract description 95
- 239000007789 gas Substances 0.000 claims description 56
- 229920000642 polymer Polymers 0.000 claims description 41
- 238000004519 manufacturing process Methods 0.000 claims description 36
- 238000010494 dissociation reaction Methods 0.000 claims description 19
- 230000005593 dissociations Effects 0.000 claims description 19
- 239000012495 reaction gas Substances 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 8
- 229910052731 fluorine Inorganic materials 0.000 claims description 8
- 239000011737 fluorine Substances 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 6
- 230000007547 defect Effects 0.000 abstract description 20
- 238000002360 preparation method Methods 0.000 abstract description 8
- 235000012431 wafers Nutrition 0.000 description 17
- 239000006227 byproduct Substances 0.000 description 12
- 239000000047 product Substances 0.000 description 9
- 238000005108 dry cleaning Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 229910052717 sulfur Inorganic materials 0.000 description 4
- 239000011593 sulfur Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229920005573 silicon-containing polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本申请实施例涉及一种半导体结构的制备方法及半导体结构。半导体结构的制备方法包括：提供衬底；在刻蚀反应腔内对衬底执行第一刻蚀工艺，以形成深度小于沟槽预设深度的第一沟槽段；将衬底移出刻蚀反应腔后，对刻蚀反应腔执行第一清洁工艺；将衬底移入刻蚀反应腔后，对衬底执行第二清洁工艺；执行第一处理工艺，去除执行第二清洁工艺时在第一沟槽段内壁形成的第一氧化物层；执行第二处理工艺，以对第一沟槽段的底部进行处理；第二处理工艺包括各向同性刻蚀工艺；沿第一沟槽段对衬底执行至少一次刻蚀，形成沿着第一沟槽段继续向衬底内部延伸至预设深度的沟槽。如此可降低部分刻蚀缺陷发生的概率，并使形成的沟槽具有良好的形貌。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体结构的制备方法及半导体结构。
背景技术
深沟槽功率器件相较于平面功率器件，具有集成度高、导通电阻低、开关速度快、开关损耗小等特点。深沟槽功率器件包括超结晶体管、垂直双扩散金属氧化物半导体场效应晶体管、绝缘栅双极型晶体管等。不断提升深沟槽功率器件的耐压水平是本领域的重点研发方向。深沟槽功率器件的耐受电压与深沟槽的深度呈正相关，随着半导体功率器件中深沟槽深度的不断增加，对半导体功率器件制造行业也提出了更高的要求。
深沟槽刻蚀一直是功率器件制造领域的技术难题。因为深沟槽的深宽比较大，刻蚀时间长，刻蚀过程中产生的副产物多，随着刻蚀时间的延长，越来越多的副产物聚集在刻蚀反应腔内，容易对晶圆表面造成污染，因此极易产生部分刻蚀缺陷（partial etchdefect），造成产品良率损失。
发明内容
有鉴于此，本申请实施例为解决背景技术中存在的至少一个问题而提供一种半导体结构的制备方法及半导体结构。
第一方面，本申请实施例提供了一种半导体结构的制备方法，所述方法包括：
提供衬底；
在刻蚀反应腔内对所述衬底执行第一刻蚀工艺，以在所述衬底上的沟槽预设形成位置形成深度小于所述沟槽预设深度的第一沟槽段；
将所述衬底移出所述刻蚀反应腔后，对所述刻蚀反应腔执行第一清洁工艺，去除所述刻蚀反应腔的内壁的聚合物；
将所述衬底移入所述刻蚀反应腔后，对所述衬底执行第二清洁工艺，以去除所述第一沟槽段内的聚合物；
执行第一处理工艺，去除执行所述第二清洁工艺时在所述第一沟槽段内壁形成的第一氧化物层；
执行第二处理工艺，以对所述第一沟槽段的底部进行处理；所述第二处理工艺包括各向同性刻蚀工艺；
沿所述第一沟槽段对所述衬底执行至少一次刻蚀，形成沿着所述第一沟槽段继续向所述衬底内部延伸至所述预设深度的所述沟槽。
结合本申请的第一方面，在一可选实施方式中，对所述刻蚀反应腔执行第一清洁工艺，包括：
依次通入第一清洁气体和第二清洁气体，在解离频率为1000W-1500W下，对所述刻蚀反应腔的内壁进行清洁；所述第一清洁气体包括含氟气体；所述第二清洁气体包括含氧气体；所述第一清洁气体的流量为150sccm-400sccm；所述第二清洁气体的流量为150sccm-300sccm。
结合本申请的第一方面，在一可选实施方式中，对所述衬底执行第二清洁工艺，包括：
通入第三清洁气体，在解离频率为600W-1000W下，对所述第一沟槽段进行清洁；所述第三清洁气体的流量为400sccm-600sccm。
结合本申请的第一方面，在一可选实施方式中，所述第三清洁气体包括含氧气体。
结合本申请的第一方面，在一可选实施方式中，所述执行第一处理工艺，包括：
通入第一反应气体，在解离功率为500W-700W下，去除所述第一氧化物层；所述第一反应气体的流量为150sccm-170sccm。
结合本申请的第一方面，在一可选实施方式中，所述执行第二处理工艺，包括：
通入第二反应气体和第三反应气体，在解离功率为600W-900W下，对所述第一沟槽段的底部轮廓进行圆滑处理并增大所述第一沟槽段底部的宽度；
所述第二反应气体的流量为10sccm-30sccm，所述第三反应气体的流量为10sccm-40sccm。
结合本申请的第一方面，在一可选实施方式中，所述沿所述第一沟槽段对所述衬底执行至少一次刻蚀，包括：
对所述衬底执行第二刻蚀工艺，形成沿着所述第一沟槽段继续向所述衬底内部延伸至一定深度的第二沟槽段；所述第一沟槽段和所述第二沟槽段的深度之和小于所述预设深度；
将所述衬底移出所述刻蚀反应腔后，对所述刻蚀反应腔执行第三清洁工艺，去除所述刻蚀反应腔的内壁的聚合物；
将所述衬底移入所述刻蚀反应腔后，对所述衬底执行第四清洁工艺，以去除所述第一沟槽段和所述第二沟槽段内的聚合物；
执行第三处理工艺，去除执行所述第四清洁工艺时在所述第一沟槽段和所述第二沟槽段内壁形成的第二氧化物层；
执行第四处理工艺，以对所述第二沟槽段的底部进行处理；所述第四处理工艺包括各向同性刻蚀工艺；
对所述衬底执行第三刻蚀工艺，形成沿着所述第二沟槽段继续向所述衬底内部延伸至所述预设深度的第三沟槽段。
结合本申请的第一方面，在一可选实施方式中，所述第三清洁工艺、所述第四清洁工艺、所述第三处理工艺和所述第四处理工艺的工艺条件分别与所述第一清洁工艺、所述第二清洁工艺、所述第一处理工艺和所述第二处理工艺的工艺条件相同。
结合本申请的第一方面，在一可选实施方式中，所述第一沟槽段、所述第二沟槽段和所述第三沟槽段在所述衬底厚度方向上的延伸深度均小于或者等于3μm。
第二方面，本申请实施例提供了一种半导体结构，所述半导体结构采用如前述实施例中任一所述的半导体结构的制备方法中的步骤制备得到。
本申请实施例所提供的半导体结构的制备方法及半导体结构，包括：提供衬底；在刻蚀反应腔内对所述衬底执行第一刻蚀工艺，以在所述衬底上的沟槽预设形成位置形成深度小于所述沟槽预设深度的第一沟槽段；将所述衬底移出所述刻蚀反应腔后，对所述刻蚀反应腔执行第一清洁工艺，去除所述刻蚀反应腔的内壁的聚合物；将所述衬底移入所述刻蚀反应腔后，对所述衬底执行第二清洁工艺，以去除所述第一沟槽段内的聚合物；执行第一处理工艺，去除执行所述第二清洁工艺时在所述第一沟槽段内壁形成的第一氧化物层；执行第二处理工艺，以对所述第一沟槽段的底部进行处理；所述第二处理工艺包括各向同性刻蚀工艺；沿所述第一沟槽段对所述衬底执行至少一次刻蚀，形成沿着所述第一沟槽段继续向所述衬底内部延伸至所述预设深度的所述沟槽。
本申请具有如下有益效果：本申请实施例中，通过首先形成深度小于沟槽预设深度的第一沟槽段，并在形成第一沟槽段之后进行第一清洁工艺、第二清洁工艺、第一处理工艺和第二处理工艺，接下来再沿第一沟槽段继续刻蚀衬底形成具有预设深度的沟槽。如此，可以避免一步完整的刻蚀形成沟槽容易在刻蚀反应腔内产生较多刻蚀副产物的问题，同时通过第一清洁工艺和第二清洁工艺对刻蚀反应腔的内壁的聚合物和第一沟槽段内的聚合物进行去除，可有效降低部分刻蚀缺陷发生的概率。而且通过第一处理工艺和第二处理工艺对第一沟槽段的内壁和底部进行处理，可以使得形成的沟槽具有良好的形貌，提升产品良率。
本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为相关技术中的半导体结构在制备过程中的流程示意图；
图2为相关技术中的半导体结构在制备过程中的俯视结构的电镜图；
图3为相关技术中的半导体结构在制备过程中的剖面结构的电镜图；
图4为本申请实施例提供的一种半导体结构的制备方法的流程示意图；
图5为本申请实施例提供的半导体结构在制备过程中形成第一沟槽段的剖面结构示意图；
图6为本申请实施例提供的半导体结构在制备过程中对第一沟槽段的底部进行处理的剖面结构示意图；
图7为本申请实施例提供的半导体结构在制备过程中形成沟槽的剖面结构示意图；
图8为本申请实施例提供的半导体结构在制备过程中形成第二沟槽段的剖面结构示意图；
图9为本申请实施例提供的半导体结构在制备过程中对第二沟槽段的底部进行处理的剖面结构示意图；
图10为本申请实施例提供的半导体结构在制备过程中形成第三沟槽段的剖面结构示意图；
图11为本申请实施例中的半导体结构在制备过程中的剖面结构的电镜图；
图12为本申请实施例提供的另一种半导体结构的制备方法的流程示意图。
附图标记：
10-衬底；111-第一沟槽段；112-第二沟槽段；113-第三沟槽段；11-沟槽。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向（旋转90度或其它取向）并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本申请，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。
图1为相关技术中的半导体结构在制备过程中的流程示意图。具体包括沟槽的刻蚀过程。
请参考图1，相关技术中，沟槽是在刻蚀反应腔内进行一步完整的刻蚀形成的，但是随着功率器件中沟槽的深度不断增加，沟槽的刻蚀时间变长，刻蚀产生的副产物越来越多，副产物容易聚集在刻蚀反应腔的内壁形成聚合物（polymer）。请参考图2，聚合物掉落在晶圆表面会产生部分刻蚀缺陷（如图中虚线框所示），降低晶圆良率。相关技术中，请继续参考图1，在一步完整的刻蚀形成沟槽之后，对刻蚀反应腔进行干法清洁（dry clean），以去除刻蚀反应腔的内壁的聚合物。
申请人研究发现，将相关技术中一步完整的沟槽刻蚀分为两步或两步以上进行，并在两步刻蚀步骤中间加入干法清洁过程，以去除刻蚀反应腔的内壁的聚合物，能显著减少部分刻蚀缺陷的发生，提升晶圆良率。示例性的，以将一步完整的沟槽刻蚀分为两步刻蚀为例，首先，刻蚀衬底形成第一沟槽段，第一沟槽段的深度小于沟槽的预设深度；其次，对刻蚀反应腔进行干法清洁处理；再者，沿着第一沟槽段继续刻蚀衬底，以使第一沟槽段的底面向下延伸至沟槽的预设深度，以形成沟槽。
但申请人同时发现，将一步完整的沟槽刻蚀分为两步或者两步以上进行刻蚀，并在两步刻蚀步骤中间加入干法清洁过程，虽然可以较好地降低部分刻蚀缺陷发生的概率，但是最后形成的沟槽的侧壁容易产生轮廓变形的问题。这是由于在沟槽的刻蚀工艺中，随着刻蚀深度的增加，刻蚀反应物的供给和刻蚀副产物排出速率逐渐受限，使得刻蚀速率有所降低，导致沟槽的宽度随着刻蚀深度的增加而减小，沟槽内未及时排出的刻蚀副产物容易聚集形成聚合物残留在沟槽内，而且衬底暴露在含氧气氛下也会在第一沟槽段的内壁形成氧化物，进而影响下一步的刻蚀，使得下一步刻蚀形成的沟槽段的侧壁难以与第一沟槽段的侧壁保持相同或者比较接近的倾斜角度，因此分步刻蚀后形成的沟槽的侧壁轮廓容易出现变形。请参考图3，分两步刻蚀形成的沟槽（如图中虚线框所示）的内壁出现了双斜坡轮廓（slope profile），难以满足生产制造的实际需求。
基于此，本申请实施例提供了一种半导体结构的制备方法。图4为本申请实施例提供的半导体结构的制备方法的流程示意图；如图4所示，该方法包括：
步骤S101，提供衬底；
步骤S102，在刻蚀反应腔内对衬底执行第一刻蚀工艺，以在衬底上的沟槽预设形成位置形成深度小于沟槽预设深度的第一沟槽段；
步骤S103，将衬底移出刻蚀反应腔后，对刻蚀反应腔执行第一清洁工艺，去除刻蚀反应腔的内壁的聚合物；
步骤S104，将衬底移入刻蚀反应腔后，对衬底执行第二清洁工艺，以去除第一沟槽段内的聚合物；
步骤S105，执行第一处理工艺，去除执行第二清洁工艺时在第一沟槽段内壁形成的第一氧化物层；
步骤S106，执行第二处理工艺，以对第一沟槽段的底部进行处理；第二处理工艺包括各向同性刻蚀工艺；
步骤S107，沿第一沟槽段对衬底执行至少一次刻蚀，形成沿着第一沟槽段继续向衬底内部延伸至预设深度的沟槽。
可以理解的，通过上述方法，首先形成深度小于沟槽预设深度的第一沟槽段，并在形成第一沟槽段之后进行第一清洁工艺、第二清洁工艺、第一处理工艺和第二处理工艺，接下来再沿第一沟槽段继续刻蚀衬底形成具有预设深度的沟槽。如此，可以避免一步完整的刻蚀形成沟槽容易在刻蚀反应腔内产生较多刻蚀副产物的问题，同时通过第一清洁工艺和第二清洁工艺对刻蚀反应腔的内壁的聚合物和第一沟槽段内的聚合物进行去除，可有效降低部分刻蚀缺陷发生的概率。而且通过第一处理工艺和第二处理工艺对第一沟槽段的内壁和底部进行处理，可以使得形成的沟槽具有良好的形貌，提升产品良率。
下面，结合图5至图10示出的半导体结构的制备方法在半导体结构制备过程中的结构剖面示意图，对本申请实施例提供的半导体结构的制备方法及其有益效果做进一步详细说明。
首先，请参考图5，执行步骤S101，提供衬底10。
这里，衬底10例如可以为单质半导体材料衬底（例如为硅衬底、锗衬底等）、复合半导体材料衬底（例如为锗硅衬底等），或绝缘体上硅衬底、绝缘体上锗衬底等。在一具体实施例中，衬底可以为经掺杂或未经掺杂的硅衬底。
接下来，请继续参考图5，执行步骤S102，在刻蚀反应腔内对衬底10执行第一刻蚀工艺，以在衬底10上的沟槽预设形成位置形成深度小于沟槽预设深度的第一沟槽段111。
示例性的，执行第一刻蚀工艺可以采用干法刻蚀工艺，例如电感耦合等离子体刻蚀工艺完成。具体地，可以首先在衬底10的表面形成光刻胶层，其中，光刻胶层具有暴露沟槽预设形成位置的开口，其次，可以以光刻胶层为掩膜刻蚀衬底10以形成第一沟槽段111。
需要说明的是，本申请实施例中沟槽的预设深度可以根据半导体功率器件的实际需求进行设置，例如目前部分硅基半导体功率器件中沟槽深度需要达到6μm以上。在此对沟槽的预设深度不作具体限定。
还需要说明的是，形成的第一沟槽段111的深度可以根据沟槽的预设深度以及实际的刻蚀工艺等条件进行设置。上述的执行第一刻蚀工艺，形成第一沟槽段111，可以是通过一步刻蚀形成第一沟槽段111，也可以是通过至少两步刻蚀形成第一沟槽段111。在通过至少两步刻蚀形成第一沟槽段111的情况下，在两步刻蚀步骤之间还可以执行与第一清洁工艺、第二清洁工艺、第一处理工艺以及第二处理工艺相同或者相似的工艺，以使得第一沟槽段111的侧壁具有较好的轮廓形貌。
接下来，执行步骤S103，将衬底10移出刻蚀反应腔后，对刻蚀反应腔执行第一清洁工艺，去除刻蚀反应腔的内壁的聚合物。
本申请实施例中刻蚀反应腔的内壁的聚合物主要是刻蚀过程中的副产物聚集而成的，例如包括含硅的聚合物、含硫的聚合物等。去除刻蚀反应腔的内壁的聚合物，可以避免在刻蚀反应腔内进行后续刻蚀工艺时导致更多的副产物聚集在反应腔的内壁，从而可以有效地避免刻蚀反应腔内壁的聚合物掉落在晶圆表面形成部分刻蚀缺陷，提升产品良率。
在一些实施例中，对刻蚀反应腔执行第一清洁工艺，可以包括：依次通入第一清洁气体和第二清洁气体，在解离频率为1000W-1500W下，对刻蚀反应腔的内壁进行清洁；第一清洁气体包括含氟气体；第二清洁气体包括含氧气体；第一清洁气体的流量为150sccm-400sccm；第二清洁气体的流量为150sccm-300sccm。
示例性的，在形成第一沟槽段111之后，可以在刻蚀反应腔内进行含氟气体和含氧气体的等离子体启辉清洗步骤。这一步骤可以在一定的解离功率以及一定流量的清洁气体条件下进行，经一段时间的等离子体启辉后，随着清洁气体与聚合物生成挥发性产物，并将这些挥发性产物抽排到刻蚀反应腔外，可达到清除刻蚀反应腔的内壁的目的。
需要说明的是，本申请实施例在将衬底10移出刻蚀反应腔后，对刻蚀反应腔执行第一清洁工艺，可以避免在执行第一清洁工艺的过程中对衬底10造成部分刻蚀。
在实际制备工艺中，首先，可以在解离功率为1000W-1500W下，向刻蚀反应腔内通入SF6气体，通入流量例如可以为150sccm-400sccm，刻蚀反应腔内的压力例如可以为50mtorr-80mtorr，温度可以为50℃-70℃，偏执电压可以为0V，清洁时间可以为90s-180s。接下来，可以在解离功率为1000W-1500W下，向刻蚀反应腔内通入O2，通入流量例如可以为150sccm-300sccm，刻蚀反应腔内的压力例如可以为10mtorr-30mtorr，温度可以为50℃-70℃，偏执电压可以为0V，清洁时间可以为30s-100s。
本申请实施例中，首先通入SF6气体进行清洁，可以去除刻蚀反应腔的内壁的含硅的聚合物，然后通入O2进行清洁，可以去除刻蚀反应腔的内壁的含硫的聚合物。由于是先通入SF6气体进行清洁，再通入O2进行清洁，在通入O2进行清洁的步骤中还可以去除SF6气体残留的硫元素，避免残留的硫元素在后续刻蚀工艺中形成含硫的副产物，污染刻蚀反应腔。
接下来，执行步骤S104，将衬底10移入刻蚀反应腔后，对衬底10执行第二清洁工艺，以去除第一沟槽段111内的聚合物。
在一些实施例中，对衬底10执行第二清洁工艺，可以包括：通入第三清洁气体，在解离频率为600W-1000W下，对第一沟槽段111进行清洁；第三清洁气体的流量为400sccm-600sccm。
这里，第三清洁气体可以包括含氧气体，例如O2或者O3等。
本申请实施例中，通入含氧气体对第一沟槽段111内的聚合物进行清洁，可以进一步降低部分刻蚀缺陷发生的概率。
示例性的，可以在解离频率为600W-1000W下，向刻蚀反应腔内通入O2，通入流量例如可以为400sccm-600sccm，刻蚀反应腔内的压力例如可以为8mtorr-20mtorr，温度可以为50℃-70℃，偏执电压可以为0V，清洁时间可以为20s-30s。在上述条件下，含氧气体与聚合物发生反应生成挥发性产物后被抽排至刻蚀反应腔外。
接下来，请继续参考图5，执行步骤S105，执行第一处理工艺，去除执行第二清洁工艺时在第一沟槽段111内壁形成的第一氧化物层（图中未示出）。
在一些实施例中，上述执行第一处理工艺，可以包括：通入第一反应气体，在解离功率为500W-700W下，去除第一氧化物层；第一反应气体的流量为150sccm-170sccm。
由于上述的第二清洁工艺中包含通入含氧气体对衬底10进行清洁的步骤，因此在清洁工艺中会在第一沟槽段111的内壁生成氧化物层。例如当衬底10的材料包括硅时，清洁工艺中会在第一沟槽段111的内壁生成氧化硅层。本申请实施例中，通过去除在第一沟槽段111内壁形成的第一氧化物层，暴露衬底10的表面，可为下一步的第二处理工艺做好准备。
示例性的，可以在解离频率为500W-700W下，向刻蚀反应腔内通入含氟气体，例如CF4气体，通入流量例如可以为150sccm-170sccm，刻蚀反应腔内的压力例如可以为5mtorr-8mtorr，温度可以为50℃-70℃，偏执电压可以为185V-200V，清洁时间可以为20s-30s，以去除第一氧化物层。
接下来，请参考图6，执行步骤S106，执行第二处理工艺，以对第一沟槽段111的底部进行处理；第二处理工艺包括各向同性刻蚀工艺。
本申请实施例中的第二处理工艺例如可以为电感耦合等离子体刻蚀工艺。电感耦合等离子体刻蚀的离子解离率较低，会产生较多的活性自由基参与刻蚀反应，由于自由基不带电荷，其刻蚀过程为各向同性刻蚀，从而使得电感耦合等离子体刻蚀呈现出各向同性刻蚀的特性。
在一些实施例中，上述执行第二处理工艺，可以包括：通入第二反应气体和第三反应气体，在解离功率为600W-900W下，对第一沟槽段111的底部轮廓进行圆滑处理并增大第一沟槽段111底部的宽度；第二反应气体的流量为10sccm-30sccm，第三反应气体的流量为10sccm-40sccm。
示例性的，可以在解离频率为600W-900W下，向刻蚀反应腔内通入含氟气体和含氧气体，其中，含氟气体（更具体地，例如为SF6）的通入流量例如可以为10sccm-30sccm，含氧气体（更具体地，例如为O2）的通入流量例如可以为10sccm-40sccm，刻蚀反应腔内的压力例如可以为20mtorr-70mtorr，温度可以为50℃-70℃，偏执电压可以为0V，清洁时间可以为10s-30s，以对第一沟槽段111的底部进行处理。
在上述的第一处理工艺中，已经去除了第一沟槽段111内壁的第一氧化物层，因此，本申请实施例中，可以较容易地通过含氟气体和含氧气体对第一沟槽段111的内壁进行处理，通过各向同性刻蚀，对第一沟槽段111的底部轮廓进行圆滑处理，并增大第一沟槽段111底部的宽度，从而使得后续沿第一沟槽段111继续刻蚀衬底10形成的沟槽段的侧壁与第一沟槽段111的侧壁具有相同或者比较接近的倾斜角度，保障最后形成的沟槽具有良好的轮廓形貌。
最后，请参考图7，执行步骤S107，沿第一沟槽段111对衬底10执行至少一次刻蚀，形成沿着第一沟槽段111继续向衬底10内部延伸至预设深度的沟槽11。
在一些实施例中，请参考图8至图10，执行步骤S107，可以包括以下步骤：
对衬底10执行第二刻蚀工艺，形成沿着第一沟槽段111继续向衬底10内部延伸至一定深度的第二沟槽段112（请参考图8）；第一沟槽段111和第二沟槽段112的深度之和小于预设深度；
将衬底10移出刻蚀反应腔后，对刻蚀反应腔执行第三清洁工艺，去除刻蚀反应腔的内壁的聚合物；
将衬底10移入刻蚀反应腔后，对衬底10执行第四清洁工艺，以去除第一沟槽段111和第二沟槽段112内的聚合物；
执行第三处理工艺，去除执行第四清洁工艺时在第一沟槽段111和第二沟槽段112内壁形成的第二氧化物层（图中未示出）；
执行第四处理工艺，以对第二沟槽段112的底部进行处理（请参考图9）；第四处理工艺包括各向同性刻蚀工艺；
对衬底10执行第三刻蚀工艺，形成沿着第二沟槽段112继续向衬底10内部延伸至预设深度的第三沟槽段113（请参考图10）。
本申请实施例中，第一沟槽段111、第二沟槽段112和第三沟槽段113共同构成沟槽11。执行第二刻蚀工艺和执行第三刻蚀工艺的方法可以参照上述实施例中的执行第一刻蚀工艺的方法进行理解。执行第三清洁工艺、执行第四清洁工艺、执行第三处理工艺和执行第四处理工艺的方法可以分别参照上述实施例中的执行第一清洁工艺、执行第二清洁工艺、执行第一处理工艺和执行第二处理工艺的方法进行理解。
在一些实施例中，第三清洁工艺、第四清洁工艺、第三处理工艺和第四处理工艺的工艺条件可以分别与第一清洁工艺、第二清洁工艺、第一处理工艺和第二处理工艺的工艺条件相同。在一些其他实施例中，也不排除执行第三清洁工艺、执行第四清洁工艺、执行第三处理工艺和执行第四处理工艺的工艺条件分别与执行第一清洁工艺、执行第二清洁工艺、执行第一处理工艺和执行第二处理工艺的工艺条件不相同的情况，具体可以根据实际工艺进行设置。
本申请实施例中形成预设深度的沟槽11分为三步刻蚀步骤，并在相邻的刻蚀步骤之间增加了对刻蚀反应腔、衬底10的清洁工艺和对第一沟槽段111、第二沟槽段112的处理工艺，可以进一步减少聚集在刻蚀反应腔的内壁和第一沟槽段111、第二沟槽段112内的聚合物，以进一步降低部分刻蚀缺陷发生的概率，同时可以保障最后形成的沟槽11的侧壁具有良好的轮廓形貌。
可以理解，随着沟槽11预设深度的增加，或者为了更好地降低部分刻蚀缺陷发生的概率，本申请实施例中形成沟槽11可以分为四步或者四步以上的刻蚀步骤，并至少在两个相邻的刻蚀步骤之间增加对刻蚀反应腔和衬底10的清洁工艺以及对中间沟槽段的处理工艺。具体地，例如可以根据实际刻蚀工艺特性选择在部分相邻的刻蚀步骤之间增加对刻蚀反应腔和衬底10的清洁工艺以及对中间沟槽段的处理工艺，也可以在每相邻的两个刻蚀步骤之间增加对刻蚀反应腔和衬底10的清洁工艺以及对中间沟槽段的处理工艺。这里对中间沟槽段的处理工艺可以参照上述实施例中对第一沟槽段111进行的第一处理工艺和第二处理工艺进行理解。
在一些实施例中，第一沟槽段111、第二沟槽段112和第三沟槽段113在衬底10厚度方向上的延伸深度均小于或者等于3μm。
本申请实施例中，在一次刻蚀步骤中形成的沟槽段的深度小于或者等于3μm，可以避免在一次刻蚀中形成的刻蚀副产物过多，进而减少聚合物在刻蚀反应腔的内壁聚集和在沟槽段内的残留，从而进一步降低聚合物掉落在晶圆表面引起部分刻蚀缺陷的概率。而且，在一次刻蚀步骤之后，可以通过对刻蚀反应腔和衬底10分别执行清洁工艺，有效去除刻蚀反应腔的内壁以及沟槽段内的聚合物，避免聚合物在刻蚀反应腔的内壁以及沟槽段内的持续积累。
表1中为采用相关技术中的半导体结构的制备方法和本申请实施例中的半导体结构的制备方法制备半导体结构时，晶圆出现缺陷的概率和出现缺陷的晶圆的良率降低百分比。
表1
从表1中可以看出，相关技术中，晶圆出现缺陷的概率为2%，出现缺陷的晶圆的良率降低百分比为0.5%-10%。本申请实施例中，晶圆出现缺陷的概率降低为0.4%，出现缺陷的晶圆的良率降低百分比为0.1-1%。由此可知，本申请实施例提供的半导体结构的制备方法可以显著降低因部分刻蚀缺陷导致的良率降低问题，可有效改善生产质量。
图11为本申请中的半导体结构在制备过程中的剖面结构的电镜图。如图11所示，本申请实施例提供的半导体结构的制备方法形成的沟槽（如图中虚线框所示）的侧壁具有较为平直的轮廓，整个沟槽具有良好的轮廓形貌，可较好地满足实际生产的需求，使得最终形成的功率器件的性能优良。
具体地，请参考图12，半导体结构的制备方法可以包括如下步骤：
步骤1：在刻蚀反应腔内进行1/2深沟槽刻蚀（在刻蚀反应腔内对衬底10执行第一刻蚀工艺）。
步骤2：对刻蚀反应腔进行干法清洁（对刻蚀反应腔执行第一清洁工艺）。
步骤3：在刻蚀反应腔内对晶圆进行用氧气清洁聚合物过程（对衬底10执行第二清洁工艺）。
步骤4：在刻蚀反应腔对晶圆进行氧化硅刻蚀步骤（执行第一处理工艺）。
步骤5：在刻蚀反应腔对晶圆进行各向同性刻蚀过程（执行第二处理工艺）。
步骤6：在刻蚀反应腔内进行剩余1/2深沟槽刻蚀（沿第一沟槽段111对衬底10执行至少一次刻蚀）。
步骤7：对刻蚀反应腔进行干法清洁。
本申请实施例中，可以将相关技术中深沟槽刻蚀的一步刻蚀过程分为两至三步刻蚀步骤完成，在分割后的刻蚀步骤中间加入对刻蚀反应腔的干法清洁过程，能显著降低出现部分刻蚀缺陷的问题，提高生产质量。为了解决因分步骤刻蚀而导致的沟槽侧壁的轮廓变化。本申请实施例中，在对刻蚀反应腔的干法清洁过程之后，在对晶圆的二次（包括第二次、第三次）刻蚀前还可以加入对晶圆的氧气清洁聚合物过程、氧化硅刻蚀步骤、各向同性刻蚀过程，以此消除第二步刻蚀或第三步刻蚀造成的沟槽侧壁轮廓变形问题，使得刻蚀得到的沟槽具有角度较为一致的侧壁。本申请实施例在显著降低出现部分刻蚀缺陷的概率的同时，使得形成的沟槽具有良好的轮廓形貌，能够较好地满足实际生产需求，提升产品良率。
基于此，本申请实施例还提供一种半导体结构，其采用如前述任一实施例提供的半导体结构的制备方法中的步骤制备得到。
需要说明的是，本申请提供的半导体结构实施例与半导体结构的制备方法实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。
应当理解，以上实施例均为示例性的，不用于包含本申请所包含的所有可能的实施方式。在不脱离本公开的范围的情况下，还可以在以上实施例的基础上做出各种变形和改变。同样的，也可以对以上实施例的各个技术特征进行任意组合，以形成可能没有被明确描述的本申请的另外的实施例。因此，上述实施例仅表达了本申请的几种实施方式，不对本申请专利的保护范围进行限制。
Claims (10)
1.一种半导体结构的制备方法，其特征在于，所述方法包括：
提供衬底；
在刻蚀反应腔内对所述衬底执行第一刻蚀工艺，以在所述衬底上的沟槽预设形成位置形成深度小于所述沟槽预设深度的第一沟槽段；
将所述衬底移出所述刻蚀反应腔后，对所述刻蚀反应腔执行第一清洁工艺，去除所述刻蚀反应腔的内壁的聚合物；
将所述衬底移入所述刻蚀反应腔后，对所述衬底执行第二清洁工艺，以去除所述第一沟槽段内的聚合物；
执行第一处理工艺，去除执行所述第二清洁工艺时在所述第一沟槽段内壁形成的第一氧化物层；
执行第二处理工艺，以对所述第一沟槽段的底部进行处理；所述第二处理工艺包括各向同性刻蚀工艺；
沿所述第一沟槽段对所述衬底执行至少一次刻蚀，形成沿着所述第一沟槽段继续向所述衬底内部延伸至所述预设深度的所述沟槽。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，对所述刻蚀反应腔执行第一清洁工艺，包括：
依次通入第一清洁气体和第二清洁气体，在解离频率为1000W-1500W下，对所述刻蚀反应腔的内壁进行清洁；所述第一清洁气体包括含氟气体；所述第二清洁气体包括含氧气体；所述第一清洁气体的流量为150sccm-400sccm；所述第二清洁气体的流量为150sccm-300sccm。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，对所述衬底执行第二清洁工艺，包括：
通入第三清洁气体，在解离频率为600W-1000W下，对所述第一沟槽段进行清洁；所述第三清洁气体的流量为400sccm-600sccm。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述第三清洁气体包括含氧气体。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述执行第一处理工艺，包括：
通入第一反应气体，在解离功率为500W-700W下，去除所述第一氧化物层；所述第一反应气体的流量为150sccm-170sccm。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述执行第二处理工艺，包括：
通入第二反应气体和第三反应气体，在解离功率为600W-900W下，对所述第一沟槽段的底部轮廓进行圆滑处理并增大所述第一沟槽段底部的宽度；
所述第二反应气体的流量为10sccm-30sccm，所述第三反应气体的流量为10sccm-40sccm。
7.根据权利要求1至6中任一项所述的半导体结构的制备方法，其特征在于，所述沿所述第一沟槽段对所述衬底执行至少一次刻蚀，包括：
对所述衬底执行第二刻蚀工艺，形成沿着所述第一沟槽段继续向所述衬底内部延伸至一定深度的第二沟槽段；所述第一沟槽段和所述第二沟槽段的深度之和小于所述预设深度；
将所述衬底移出所述刻蚀反应腔后，对所述刻蚀反应腔执行第三清洁工艺，去除所述刻蚀反应腔的内壁的聚合物；
将所述衬底移入所述刻蚀反应腔后，对所述衬底执行第四清洁工艺，以去除所述第一沟槽段和所述第二沟槽段内的聚合物；
执行第三处理工艺，去除执行所述第四清洁工艺时在所述第一沟槽段和所述第二沟槽段内壁形成的第二氧化物层；
执行第四处理工艺，以对所述第二沟槽段的底部进行处理；所述第四处理工艺包括各向同性刻蚀工艺；
对所述衬底执行第三刻蚀工艺，形成沿着所述第二沟槽段继续向所述衬底内部延伸至所述预设深度的第三沟槽段。
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，所述第三清洁工艺、所述第四清洁工艺、所述第三处理工艺和所述第四处理工艺的工艺条件分别与所述第一清洁工艺、所述第二清洁工艺、所述第一处理工艺和所述第二处理工艺的工艺条件相同。
9.根据权利要求7所述的半导体结构的制备方法，其特征在于，所述第一沟槽段、所述第二沟槽段和所述第三沟槽段在所述衬底厚度方向上的延伸深度均小于或者等于3μm。
10.一种半导体结构，其特征在于，所述半导体结构采用权利要求1至9中任一项所述的半导体结构的制备方法制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410294585.6A CN117894676B (zh) | 2024-03-15 | 2024-03-15 | 半导体结构的制备方法及半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410294585.6A CN117894676B (zh) | 2024-03-15 | 2024-03-15 | 半导体结构的制备方法及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117894676A true CN117894676A (zh) | 2024-04-16 |
| CN117894676B CN117894676B (zh) | 2024-05-28 |
Family
ID=90643198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410294585.6A Active CN117894676B (zh) | 2024-03-15 | 2024-03-15 | 半导体结构的制备方法及半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117894676B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102041508A (zh) * | 2009-10-23 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀沟槽的方法 |
| CN102751245A (zh) * | 2011-02-17 | 2012-10-24 | 海力士半导体有限公司 | 制造非易失性存储器件的方法 |
| CN103400796A (zh) * | 2013-08-14 | 2013-11-20 | 上海华力微电子有限公司 | 双深度浅沟道隔离槽的刻蚀工艺 |
| CN104143522A (zh) * | 2013-05-09 | 2014-11-12 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽的形成方法 |
| US20210242032A1 (en) * | 2018-08-24 | 2021-08-05 | Lam Research Corporation | Metal-containing passivation for high aspect ratio etch |
| CN116230630A (zh) * | 2023-03-31 | 2023-06-06 | 上海华力微电子有限公司 | 半导体器件及其制造方法 |
| CN117476450A (zh) * | 2023-10-27 | 2024-01-30 | 华虹半导体(无锡)有限公司 | 一种解决高深宽比深沟槽形貌问题的刻蚀方法 |
-
2024
- 2024-03-15 CN CN202410294585.6A patent/CN117894676B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102041508A (zh) * | 2009-10-23 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀沟槽的方法 |
| CN102751245A (zh) * | 2011-02-17 | 2012-10-24 | 海力士半导体有限公司 | 制造非易失性存储器件的方法 |
| CN104143522A (zh) * | 2013-05-09 | 2014-11-12 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽的形成方法 |
| CN103400796A (zh) * | 2013-08-14 | 2013-11-20 | 上海华力微电子有限公司 | 双深度浅沟道隔离槽的刻蚀工艺 |
| US20210242032A1 (en) * | 2018-08-24 | 2021-08-05 | Lam Research Corporation | Metal-containing passivation for high aspect ratio etch |
| CN116230630A (zh) * | 2023-03-31 | 2023-06-06 | 上海华力微电子有限公司 | 半导体器件及其制造方法 |
| CN117476450A (zh) * | 2023-10-27 | 2024-01-30 | 华虹半导体(无锡)有限公司 | 一种解决高深宽比深沟槽形貌问题的刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117894676B (zh) | 2024-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI425578B (zh) | 製造半導體元件之凹陷閘極之方法 | |
| CN106935635B (zh) | 半导体结构的形成方法 | |
| JP2014209622A5 (zh) | ||
| KR100255405B1 (ko) | 드라이에칭방법 | |
| CN1750234A (zh) | 形成半导体器件精细图形的方法及用其形成接触的方法 | |
| CN108206131A (zh) | 半导体结构以及半导体结构的形成方法 | |
| JP4738194B2 (ja) | エッチング方法及び半導体装置の製造方法 | |
| CN117747535B (zh) | 浅沟槽隔离结构、半导体结构及制备方法 | |
| CN110911344B (zh) | 半导体衬底浅沟槽制作方法及半导体衬底浅沟槽结构 | |
| CN117894676B (zh) | 半导体结构的制备方法及半导体结构 | |
| CN106504982B (zh) | 一种基片的刻蚀方法 | |
| US20080102624A1 (en) | Method of fabricating semiconductor device with recess gate | |
| US20190305105A1 (en) | Gate skirt oxidation for improved finfet performance and method for producing the same | |
| TW201901776A (zh) | 磊晶矽上之非晶矽的選擇性蝕刻 | |
| US7604750B2 (en) | Method for fabricating semiconductor device | |
| KR20210023906A (ko) | 황 원자를 함유하는 가스 분자를 사용한 플라즈마 에칭 방법 | |
| JP5041696B2 (ja) | ドライエッチング方法 | |
| WO2013157235A1 (ja) | 堆積物除去方法及びガス処理装置 | |
| US9401310B2 (en) | Method to form trench structure for replacement channel growth | |
| KR101711647B1 (ko) | 도전성 라인 사이의 유전 물질 제거 방법 | |
| CN102148152A (zh) | 高掺杂注入光刻胶的剥离工艺 | |
| KR100373460B1 (ko) | 고효율 ＳｉＣ 소자제작을 위한 건식식각 공정 | |
| JPH04208528A (ja) | 半導体装置の製造方法 | |
| CN114512541B (zh) | 一种半导体衬底的沟槽栅蚀刻方法及器件 | |
| CN112864092B (zh) | 半导体结构的形成方法、晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |