DE102012206405B4 - Verfahren zur Erzielung erhöhter Bauteilzuverlässigkeit eines Halbleiterbauelements durch Bereitstellen günstigerer Prozessbedingungen beim Aufwachsen einer Schicht mit großem ε - Google Patents

Verfahren zur Erzielung erhöhter Bauteilzuverlässigkeit eines Halbleiterbauelements durch Bereitstellen günstigerer Prozessbedingungen beim Aufwachsen einer Schicht mit großem ε Download PDF

Info

Publication number
DE102012206405B4
DE102012206405B4 DE102012206405A DE102012206405A DE102012206405B4 DE 102012206405 B4 DE102012206405 B4 DE 102012206405B4 DE 102012206405 A DE102012206405 A DE 102012206405A DE 102012206405 A DE102012206405 A DE 102012206405A DE 102012206405 B4 DE102012206405 B4 DE 102012206405B4
Authority
DE
Germany
Prior art keywords
forming
dielectric material
layer
dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102012206405A
Other languages
English (en)
Other versions
DE102012206405A1 (de
Inventor
Elke Erben
Martin Trentzsch
Richard Carter
Carsten Grass
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Priority to DE102012206405A priority Critical patent/DE102012206405B4/de
Priority to US13/793,401 priority patent/US20130280873A1/en
Publication of DE102012206405A1 publication Critical patent/DE102012206405A1/de
Application granted granted Critical
Publication of DE102012206405B4 publication Critical patent/DE102012206405B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Abstract

Bei der Herstellung komplexer Schaltungselemente, etwa von Transistoren, Kondensatoren und dergleichen, unter Anwendung einer Kombination aus einem konventionellen dielektrischen Material und einem dielektrischen Material mit großem ε werden ein verbessertes Leistungsverhalten und eine höhere Zuverlässigkeit erreicht, indem ein hafniumoxidbasiertes dielektrisches Material mit großem ε auf einer konventionellen dielektrischen Schicht mit einer vorausgehenden Oberflächenbehandlung hergestellt wird, wobei beispielsweise APM bei Raumtemperatur angewendet wird. Auf diese Weise können aufwendige Transistoren mit verbessertem Leistungsverhalten und mit besserer Gleichmäßigkeit der Schwellwertspannungseigenschaften erhalten werden, wobei auch ein vorzeitiger Ausfall auf Grund eines dielektrischen Durchschlags, auf Grund des Einfangs von energiereichen Ladungsträgern und dergleichen, reduziert wird.

Description

  • Gebiet der vorliegenden Erfindung
  • Generell betrifft die vorliegende Erfindung integrierte Schaltungen, die moderne Schaltungselemente, etwa Transistoren, Kondensatoren und dergleichen aufweisen, die Strukturen mit hoher Kapazität enthalten, die wiederum ein Dielektrikum mit großem ε enthalten, etwa in Form von Metallgatestrukturen mit großem ε.
  • Beschreibung des Stands der Technik
  • Die Herstellung moderner integrierter Schaltungen, etwa von CPUs, Speicherbauelementen, ASICs (anwendungsspezifischen integrierten Schaltungen) und dergleichen macht es erforderlich, dass eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche entsprechend einem spezifizierten Schaltungsaufbau hergestellt werden, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die das Leistungsvermögen der integrierten Schaltungen ganz wesentlich bestimmen. Generell wird eine Vielzahl an Prozesstechnologien aktuell eingesetzt, wobei für viele Arten komplexer Schaltungen, die Feldeffekttransistoren enthalten, die MOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der MOS-Technologie werden Millionen an Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, so genannte pn-Übergänge, die durch eine Grenzfläche aus stark dotierten Gebieten, die als Drain- und Sourcegebiete bezeichnet werden, und einem leicht dotierten oder nicht dotierten Gebiet, etwa einem Kanalgebiet, gebildet sind, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit beeinflusst die Leitfähigkeit des Kanalgebiets das Leistungsvermögen von MOS-Transistoren ganz wesentlich, wodurch eine Verringerung der Gatelänge ein wesentliches Entwurfskriterium ist, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Gegenwärtig wird der Großteil der integrierten Schaltungen auf der Grundlage von Silizium hergestellt auf Grund dessen nahezu unbegrenzter Verfügbarkeit, auf Grund der gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde. Daher bleibt mit hoher Wahrscheinlichkeit in der absehbaren Zukunft Silizium das Material der Wahl für Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die große Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolierung unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht somit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie beispielsweise für Ausheizprozesse erforderlich sind, um Dotierstoffe zu aktivieren und um Kristallschäden auszuheilen, ohne die elektrischen Eigenschaften der Grenzfläche zu beinträchtigen.
  • Aus den zuvor dargelegten Gründen werden dielektrische Materialien auf Siliziumdioxidbasis vorzugsweise als Gateisolationsschicht in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium oder metallenthaltenden Materialien aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern des Bauteilleistungsverhaltens von Feldeffekttransistoren ist die Länge des Kanalgebiets kontinuierlich verkleinert worden, um die Schaltgeschwindigkeit und den Durchlassstrom zu verbessern. Da das Transistorleistungsverhalten durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, so dass damit der gewünschte Durchlassstrom bei einer vorgegebenen Versorgungsspannung erreicht wird, muss ein gewisser Grad an kapazitiver Kopplung aufrecht erhalten werden, die durch den Kondensator bereitgestellt wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Es zeigt sich, dass die Verringerung der Kanallänge eine höhere kapazitive Kopplung erfordert, um das so genannte Kurzkanalverhalten während des Transistorgebiets zu vermeiden. Aggressiv skalierte Transistorbauelemente mit einer relativ geringen Versorgungsspannung und somit mit einer reduzierten Schwellwertspannung bzw. Einsetzspannung leiden häufig an einer exponentiellen Zunahme des Leckstromes auf Grund der erforderlichen kapazitiven Kopplung der Gateelektrode an das Kanalgebiet, die erreicht wird, indem die Dicke der Siliziumdioxidschicht reduziert wird. Beispielsweise macht eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm erforderlich.
  • In derartigen modernen Transistorelementen hängen die Zuverlässigkeit und die Lebensdauer wesentlich von den Kurzkanaleffekten ab, d. h. von der Stoßionisation und dem Einfang energiereicher Ladungsträger in dem Gatedielektrikumsmaterial, wobei auch Gateleckströme deutlich zunehmen, wenn Gatedielektrika auf Siliziumdioxidbasis mit einer reduzierten Dicke verwendet werden. Da beispielsweise die Bauteilabmessungen stärker reduziert wurden als die Versorgungsspannungen, haben sich die resultierenden elektrischen Feldstärken in dem Gatedielektrikumsmaterial deutlich erhöht, während gleichzeitig die Schwellwertspannung der Transistoren, d. h. die Spannung, bei der sich ein leitender Kanal in dem Kanalgebiet ausbildet, reduziert worden ist, um damit den Durchlassstrom und die Schaltgeschwindigkeit modernster Transistoren zu verbessern. Daher beeinflusst die Qualität des Gatedielektrikumsmaterials das Transistorverhalten wesentlich, während gleichzeitig eine hohe Stabilität der Schwellwertspannung des Transistors über die vorgesehene Lebensdauer erforderlich ist, um die Bauteilqualifikation zu erfüllen. Bei einer weiteren Verringerung der kritischen Abmessungen von Transistorelementen spielt ein lange bekannter Effekt zunehmend eine größere Rolle für CMOS-Bauelemente, wenn Schwellwertspannungen und zu einem geringeren Grade auch die Versorgungsspannungen weiterhin verringert werden. In den späten 60iger Jahren wurde beobachtet, dass das Anlegen einer Spannung, etwa einer negativen Spannung, in Verbindung mit thermischer Verspannung in der Gateelektrode eines MOS-Transistors zu einer Verschiebung der Schwellwertspannung führen kann. Dieser Effekt, der auch als „vorspannungsbedingte Temperaturinstabilität oder Einprägung von Ladungsträgern” bekannt ist, ist hauptsächlich in PMOS-Transistoren vorhanden, beeinflusst jedoch in gewissem Umfang die NMOS-Transistoren und wurde nicht besonders relevant für Halbleiterbauelemente in den folgenden Jahren auf Grund des geringen Einflusses auf das gesamte Bauteilleistungsverhalten von Bauelementen erachtet, insbesondere da zunehmend NMOS-Bauelemente entwickelt wurden. Diese Situation änderte sich mit der Einführung komplexer CMOS-Bauelemente, die Logikschaltungen mit großem Leistungsvermögen enthalten, in denen Millionen an Signalknoten mit PMOS- und NMOS-Transistoren üblicherweise vorgesehen sind. In diesen Bauelementen wurden die Schwellwertspannungen und die Versorgungsspannungen zunehmend verringert, während andererseits die elektrische Feldstärke in den Gatedielektrika zugenommen hat. Unter derartigen Bedingungen übt eine Änderung der Schwellwertspannung einen möglicherweise noch höheren Einfluss aus, da sich die Variabilität beim Transistorbetrieb auf Grund des deutlich höheren Anteils einer Verschiebung der Schwellwertspannung zunehmen kann. Ferner können die Betriebszustände der Transistoren, die zum Anlegen von Spannungspulsen, etwa von negativen und positiven Spannungen, an die Gateelektrode von MOS-Transistoren führen, von dem betrachteten Signalweg und den gesamten Betriebsbedingungen abhängen, wodurch sich im Wesentlich nicht vorhersagbare Schwellwertverschiebungen innerhalb der Lebensdauer des Bauelements ergeben können. Beispielsweise kann eine Verschiebung der Schwellwertspannung über die akkumulierte Betriebsdauer schließlich zu einer Verletzung von Zeitspezifizierungen des Bauelements führen, so dass eine weitere Verwendung des Bauelements trotz der Tatsache nicht möglich ist, dass kein wesentlicher Fehler aufgetreten ist.
  • Generell ist dieser Effekt auch mit der Qualität des Dielektrikumsmaterials und insbesondere mit der Qualität der Grenzfläche zwischen dem Halbleitermaterial in dem Kanalgebiet und dem Gatedielektrikumsmaterial verknüpft. In diesem Falle wird unter gewissen Betriebsbedingungen, etwa bei erhöhten Temperaturen oder anderen Belastungssituationen, eine Ladungsträgerfalle in der Nähe der Grenzfläche geschaffen, wobei insbesondere Löcher eingefangen werden, woraus sich eine merkliche Verschiebung der Schwellwertspannung durch lokalisierte positive Grenzflächenzustände und die zusätzlich eingefangenen Ladungsträger ergibt.
  • Im Hinblick auf das Reduzieren von Kurzkanaleffekten und unerwünschter Gateleckströme wurde das Ersetzen von Siliziumdioxid oder zumindest eines Teils davon als Material für Gateisolationsschichten in Betracht gezogen. Mögliche alternative dielektrische Materialien enthalten solche Materialien, die eine deutlich höhere Permittivität besitzen, so dass eine physikalisch größere Dicke einer entsprechend hergestellten Gateisolationsschicht dennoch eine kapazitive Kopplung ergibt, die ansonsten durch ein extrem dünnes siliziumdioxidbasiertes Material erreicht wird. Es wurde daher vorgeschlagen, Materialien auf Siliziumdioxidbasis zumindest teilweise durch Materialien mit einer größeren Dielektrizitätskonstante zu ersetzen, etwa durch dielektrische Materialien auf Hafniumbasis, auf Basis von Zirkonoxid und dergleichen, wobei dielektrische Materialien auf Grundlage von Hafnium zu den dominierenden Materialien für die Herstellung von dielektrischem Material mit großem ε geworden sind, d. h. für ein dielektrisches Material mit einer Dielektrizitätskonstante ε von 10,0 oder höher. Hafniumdioxidbasierte Materialien zeigen verbesserte Materialeigenschaften im Hinblick auf den ε-Wert, im Hinblick auf die thermische Stabilität, die physikalische Skalierbarkeit und dergleichen, wobei auch die Integration in den CMOS-Prozess in Bezug auf die Steuerung der Grenzflächeneigenschaften, im Hinblick auf die Ätzchemien und dergleichen besser ist im Vergleich zu anderen Kandidaten für Materialien mit großem ε. In einigen konventionellen Vorgehensweisen wird ein „konventionelles” Gatedielektrikumsmaterial, etwa Siliziumdioxid, Siliziumoxinitrid, und dergleichen, auf dem Halbleitermaterial des Kanalgebiets hergestellt, woran sich das dielektrische Material mit großem ε anschließt, das dann durch ein geeignetes leitendes Material abgedeckt wird, etwa durch Titannitrid, Tantalnitrid und dergleichen, wobei in Verbindung damit auch geeignete Metallsorten, etwa Lanthan, Aluminium, und dergleichen, vorgesehen, werden, um die Austrittsarbeit einzustellen, wie dies für n-Kanaltransistoren bzw. p-Kanaltransistoren erforderlich ist. In einigen konventionellen Vorgehensweise ist eine weitere Anpassung der elektrischen Konfiguration des Halbleitermaterials in dem Kanalgebiet im Hinblick auf die Austrittsarbeit erforderlich, was bewerkstelligt wird, indem ein geeignetes Halbleitermaterial vorgesehen wird, um die erforderliche Bandlückenverschiebung zu erreichen. Zu diesem Zweck wird in dem p-Kanaltransistor eine Silizium/Germaniumhalbleitermischung oder Legierung vorgesehen mit einer spezifizierten Dicke und einer spezifizierten Germaniumkonzentration, um die erforderliche Bandlückenverschiebung und somit eine gewünschte Schwellwertspannung des p-Kanaltransistors zu schaffen.
  • Obwohl die Verwendung von Gatedielektrikumsmaterialien mit großem ε eine weitere Skalierung der Kanallänge kritischer Transistoren ermöglicht, zeigt sich dennoch, dass ausgeprägte Instabilitäten in der Schwellwertspannung und eine beeinträchtigte Zuverlässigkeit des dielektrischen Gatematerials mit großem ε zu einer deutlich geringeren Produktionsausbeute und zu einem vorzeitigen Ausfall empfindlicher elektronischer Bauelemente führen können. Ohne die vorliegende Anmeldung auf die folgende Erläuterung einschränken zu wollen, so wird dennoch angenommen, dass die Grenzflächeneigenschaften einer Grenzfläche, die zwischen dem siliziumdioxidbasierten dielektrischen Material und dem hafniumbasierten dielektrischen Material mit großem ε gebildet ist, eine wichtige Rolle im Hinblick auf die Durchbruchsspannung, die Schwellwertspannungsverschiebung und dergleichen spielt. Bei einer weiteren Skalierung der gesamten Bauteilabmessungen bestimmen beispielsweise die Eigenschaften des Grenzflächenbereichs zwischen dem konventionellen dielektrischen Material und dem dielektrischen Material mit großem ε zunehmend das Gesamtleistungsverhalten und das Zuverlässigkeitsverhalten komplexer Gateelektrodenstrukturen. Anderseits werden hafniumbasierte Gatedielektrikumsmaterialien weiterhin eine wichtige Rolle in künftigen Bauteilgenerationen auf Grund der besseren Materialeigenschaften von hafniumbasierten dielektrischen Materialien mit großem ε spielen.
  • Die DE 699 28 916 T2 offenbart ein Reinigungsverfahren, das Ammoniumhydroxid und Sauerstoff verwendet.
  • Die DE 10 2009 039 419 A1 behandelt allgemein dielektrische Gateisolierschichten und ihre Herstellung.
  • Im Hinblick auf die zuvor beschriebene Situation ist es die Aufgabe der vorliegenden Erfindung Fertigungstechniken für die Herstellung von dielektrischen Materialien mit großem ε auf der Grundlage von Hafnium in komplexen Halbleiterbauelementen bereitzustellen, wobei eines oder mehrere der oben erkannten Probleme vermieden oder deren Auswirkung reduziert werden.
  • Überblick über die vorliegende Erfindung
  • Die vorliegende Erfindung stellt generell Fertigungstechniken bereit, um ein dielektrisches Materialsystem oder eine Schicht in modernen Halbleiterbauelementen auf der Grundlage eines konventionellen dielektrischen Materials, etwa auf der Grundlage von Siliziumdioxid, stickstoffenthaltendem Siliziumdioxid und dergleichen, in Verbindung mit einem hafniumbasierten dielektrischen Material mit großem ε herzustellen. Es wurde erkannt, dass die Eigenschaften einer Grenzfläche, die zwischen der dielektrischen Schicht mit konventioneller Konfiguration und dem hafniumbasierten dielektrischen Material mit großem ε gebildet ist, wesentlich verbessert werden kann während eines zyklischen Abscheideprozesses, etwa bei einem ALD-(Atomlagenabscheide-)Prozess, indem Oberflächenbedingungen des konventionellen dielektrischen Materials vor dem Ausführen des ersten Zyklus des zyklischen Abscheideprozesses entsprechend eingestellt werden. Ohne die vorliegende Erfindung auf die folgende Erläuterung einschränken zu wollen, wird angenommen, dass die Herstellung eines Hafniumoxidmaterials auf der Grundlage eines ALD-Prozesses zu besseren Grenzflächeneigenschaften führt, indem die Anwesenheit von OH-Gruppen vor dem Ausführen des ersten Hafniumabscheidezyklus in Betracht gezogen wird, wobei eine entsprechende Aufbereitung oder Konditionierung der freiliegenden Oberfläche des konventionellen dielektrischen Materials auf der Grundlage einer geeigneten nasschemischen Behandlung ausgeführt wird. Beispielsweise werden in einigen hierin offenbarten anschaulichen Ausführungsformen Ammoniumhydroxid und Wasserstoffperoxid gemeinsam verwendet, um bessere Oberflächenbedingungen zu schaffen. Auf diese Weise kann die gesamte Stabilität der Grenzfläche zwischen dem konventionellen dielektrischen Material und dem dielektrischen Material mit großem ε auf Hafniumoxidbasis verbessert werden, beispielsweise in Bezug auf nachfolgende Hochtemperaturprozesse, während auch das Leckstromverhalten bei einer vorgegebenen Gesamtdicke verbessert ist. In anderen Fällen können generell die Eigenschaften kapazitiver Strukturen, etwa von Kondensatoren und dergleichen, deutlich im Hinblick auf das Leistungsvermögen und die Gesamtzuverlässigkeit verbessert werden.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden einer ersten dielektrischen Schicht auf einem Halbleitergebiet eines Halbleiterbauelements. Das Verfahren umfasst ferner das Ausführen einer Oberflächenbehandlung an der ersten dielektrischen Schicht unter Anwendung einer Mischung aus Ammoniumhydroxid und Wasserstoffperoxid derart, dass eine Oberfläche der ersten dielektrischen Schicht für eine nachfolgende Abscheidung einer zweiten dielektrischen Schicht auf der Grundlage von Hafniumoxid aufbereitet wird. Des weiteren umfasst das Verfahren das Bilden der zweiten dielektrischen Schicht auf der aufbereiteten Oberfläche durch Ausführen eines zyklischen Abscheideprozesses.
  • Ein weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden einer dielektrischen Schicht auf Oxidbasis auf einem aktiven Gebiet eines Transistors eines Halbleiterbauelements. Ferner umfasst das Verfahren das Aufbereiten einer Oberfläche der oxidbasierten dielektrischen Schicht für eine nachfolgende Abscheidung eines dielektrischen Materials mit großem ε auf Basis von Hafniumoxid durch Ausführen einer nasschemischen Behandlung derart, dass die Anzahl an OH-Gruppen an der Oberfläche erhöht wird. Das Verfahren umfasst ferner das Bilden des dielektrischen Materials mit großem ε auf Hafniumoxidbasis durch einen zyklischen Abscheideprozess. Des weiteren umfasst das Verfahren das Bilden einer Gateelektrodenstruktur des Transistors durch Bilden zumindest eines Elektrodenmaterials über dem dielektrischen Material mit großem ε auf Hafniumoxidbasis.
  • Ein noch weiteres anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines Gatedielektrikumsmaterials eines Transistors. Das Verfahren umfasst das Bilden eines oxidbasierten dielektrischen Materials auf einem aktiven Gebiet des Transistors. Ferner wird eine Oberfläche des oxidbasierten dielektrischen Materials aufbereitet, indem ein nasschemischer Prozess auf der Grundlage von Ammoniumhydroxid und Wasserstoffperoxid angewendet wird. Das Verfahren umfasst ferner das Bilden einer Hafniumoxidschicht auf der aufbereiteten Oberfläche, während der Einbau einer Nicht-Hafniumsorte und einer Nicht-Sauerstoffsorte unterdrückt wird.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch eine Querschnittsansicht eines Halbleiterbauelements während der Herstellung eines „konventionellen” dielektrischen Materials als ein Teil einer komplexen dielektrischen Schicht mit großem ε oder eines Schichtsystems gemäß anschaulichen Ausführungsformen;
  • 1b schematisch das Halbleiterbauelement während einer Oberflächenbehandlung zum geeigneten Aufbereiten einer freiliegenden Oberfläche des zuvor hergestellten dielektrischen Materials für eine nachfolgende Abscheidung eines dielektrischen Materials mit großem ε auf Hafniumbasis gemäß anschaulichen Ausführungsformen zeigt;
  • 1c bis 1f schematisch Querschnittsansichten des Halbleiterbauelements während diverser Zyklen eines ALD-Prozesses zur Ausbildung eines hafniumoxidbasierten dielektrischen Materials mit großem ε gemäß anschaulichen Ausführungsformen zeigen;
  • 1g schematisch eine Querschnittsansicht des Halbleiterbauelements mit einer dielektrischen Schicht oder einem Materialsystem mit einem konventionellen dielektrischen Material und einem hafniumoxidbasierten dielektrischen Material mit großem ε mit verbesserten Grenzflächeneigenschaften gemäß anschaulichen Ausführungsformen zeigt;
  • 2a bis 2c schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung eines Transistors mit einer Gateelektrodenstruktur zeigen, die auf der Grundlage einer Prozesssequenz hergestellt wird, wie sie zuvor mit Bezug zu den 1a bis 1f beschrieben ist;
  • 3a bis 3d schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn eine Gateelektrodenstruktur auf der Grundlage eines verbesserten dielektrischen Materials mit großem ε in einem Austauschgateverfahren gemäß noch weiteren anschaulichen Ausführungsformen hergestellt wird; und
  • 4a und 4b schematisch Messergebnisse zeigen, die aus konventionell hergestellten Transistoren und aus Transistoren gewonnen werden, die auf der Grundlage einer Gateelektrodenstruktur aufgebaut sind, die ein verbessertes dielektrisches Material mit großem ε gemäß anschaulichen Ausführungsformen enthalten.
  • Detaillierte Beschreibung
  • Die vorliegende Erfindung stellt Fertigungstechniken bereit, in denen komplexe dielektrische Schichten mit großem ε oder entsprechende Materialsysteme, beispielsweise zur Verwendung in kapazitiven Strukturen, etwa als Elektrodenstrukturen und dergleichen, bereitgestellt werden, wobei ein hafniumoxidbasiertes dielektrisches Material mit großem ε auf einem „konventionellen” dielektrischen Material, etwa Siliziumdioxid, stickstoffangereichertem Siliziumdioxid und dergleichen gebildet wird. Zu diesem Zweck wurde erkannt, dass die Eigenschaften einer zwischen diesen beiden Materialien ausgebildeten Grenzfläche wesentlich verbessert werden können, indem eine geeignete Oberflächenbehandlung vor dem Abscheiden des hafniumoxidbasierten dielektrischen Materials angewendet wird. Zu diesem Zweck wird in einigen anschaulichen Ausführungsformen eine Mischung aus Ammoniumhydroxid und Wasserstoffperoxid (APM) während einer nasschemischen Oberflächenbehandlung eingesetzt, wodurch die reinigende Oberfläche der darunter liegenden dielektrischen Schicht für die nachfolgende Abscheidung des hafniumoxidbasierten Materials aufbereitet wird. Geeignete Mischungen der zuvor genannten Komponenten können effizient auf der Grundlage verfügbarer Rezepte hergestellt werden, da APM häufig in anderen Fertigungsphasen verwendet wird, um eine saubere Oberfläche, beispielsweise von Halbleitergebieten und dergleichen, bereitzustellen. In einigen anschaulichen Ausführungsformen wird eine Prozesstemperatur der Oberflächenbehandlung, d. h. eine Temperatur der zu behandelnden Oberfläche sowie eine Temperatur der Prozessumgebung, in der die Oberflächenbehandlung ausgeführt wird, auf einen relativ geringen Temperaturwert festgelegt, beispielsweise auf ungefähr Raumtemperatur, während in anderen Fällen ein Temperaturbereich von 10 Grad C bis 40 Grad C oder 15 Grad C bis 30 Grad C effizient angewendet wird. Ohne die vorliegende Erfindung auf die folgenden Angaben einschränken zu wollen, so wird dennoch angenommen, dass eine Oberflächenbehandlung, die die Menge an verfügbaren OH-Gruppen erhöht, unmittelbar vor dem ersten Abscheidezyklus zum Abscheiden eines hafniumoxidbasierten Materials zu einem verbesserten zweidimensionalen Wachstum des Hafniumoxidmaterials im Vergleich zu konventionellen Strategien führt, in denen eine derartige Oberflächenaufbereitung auf der Grundlage einer nasschemischen Behandlung, beispielsweise unter Anwendung von APM, nicht angewendet wird.
  • Ferner wird in einigen anschaulichen Ausführungsformen der zyklische Abscheideprozess auf der Grundlage von siliziumfreien Vorstufengasen ausgeführt, so dass der Einbau einer Siliziumsorte in das hafniumoxidbasierte dielektrische Material mit großem ε im Wesentlichen vermieden wird, wodurch bessere Leistungseigenschaften des resultierenden dielektrischen Materialsystems erreicht werden. Beispielsweise wird häufig ein dielektrisches Material mit großem ε in Form von HfSiON in modernen Halbleiterbauelementen eingesetzt, wobei jedoch gemäß den hierin offenbarten Prinzipien dieses Material als weniger effizient erkannt wurde. Somit wird in anderen anschaulichen Ausführungsformen zusätzlich zur Vermeidung der Anwesenheit eines siliziumenthaltenden Vorstufengases auch die Anwesenheit eines stickstoffenthaltenden Vorstufengases vermieden, wobei dies so zu verstehen ist, dass Vorstufengase, die Silizium und/oder Stickstoff in der stöchiometrischen Formel enthalten nicht verwendet werden, wobei jedoch gewisse Prozessunzulänglichkeiten dennoch zur Anwesenheit einer gewissen sehr geringen Menge dieser Atomsorten führen kann. In diesem Sinne ist auch der Begriff „siliziumfreies Vorstufengas” oder „stickstofffreies Vorstufengas” zu verstehen.
  • Die hierin offenbarten Prinzipien können auch effizient bei der Herstellung von Schaltungselementen, etwa von Gateelektrodenstrukturen moderner Transistoren, von Kondensatoren und dergleichen, eingesetzt werden, wobei verbesserte Eigenschaften im Hinblick auf das Leistungsverhalten und die Zuverlässigkeit erreicht werden, wodurch eine weitere Skalierung der betrachteten Schaltungselemente möglich ist.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 in einer Fertigungsphase, in der eine Halbleiterschicht 102 über einem Substrat 101 hergestellt wird, das ein beliebiges geeignetes Trägermaterial repräsentiert, um darüber die Halbleiterschicht 102 zu erzeugen. In anschaulichen Ausführungsformen repräsentiert die Halbleiterschicht 102 ein siliziumenthaltendes Halbleitermaterial, etwa ein Silizium/Germanium-Material, ein im Wesentlichen reines Siliziummaterial mit Ausnahme von Dotierstoffen und dergleichen. Ferner sollte beachtet werden, dass das Substrat 101 und die Halbleiterschicht 102 eine SOI-(Silizium-auf-Isolator-)Konfiguration zumindest in gewissen Bereichen des Bauelements 100 bilden können, wenn dies für die gesamte Bauteilteilgestaltung erforderlich ist. In anderen Fällen steht die Halbleiterschicht 102 in direktem Kontakt mit einem kristallinen Halbleitermaterial des Substrats 101, wodurch eine Vollsubstratkonfiguration gebildet wird. In der gezeigten Fertigungsphase ist ferner die Halbleiterschicht 102 lateral in eine Vielzahl an Halbleitergebieten oder aktiven Gebieten geteilt, wobei der Einfachheit halber ein einzelnes aktives Gebiet 102a dargestellt ist. Es sollte beachtet werden, dass das aktive Gebiet 102a ein Halbleitergebiet repräsentieren soll, in und über welchem ein Schaltungselement, etwa ein Transistor oder ein Kondensator, herzustellen ist. Die laterale Abgrenzung des aktiven Gebiets 102a kann durch eine Isolationsstruktur 102b, etwa eine flache Grabenisolation und dergleichen, erfolgen. Ferner ist eine dielektrische Schicht 161 auf dem aktiven Gebiet 102a mit einer geeigneten Materialzusammensetzung und Dicke so ausgebildet, dass diese den Erfordernissen einer dielektrischen Materialschicht oder eines Materialsystems genügen, die bzw. das auf der Basis der Schicht 161 herzustellen ist.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Das aktive Gebiet 102a kann hergestellt werden, indem eine geeignete Dotierstoffsorte beispielsweise durch epitaktisches Aufwachsen, durch Implantationstechniken und dergleichen, eingebaut wird, wobei vor oder nach dem Einbau der jeweiligen Dotierstoffsorte die Isolationsstruktur 102b hergestellt werden kann, beispielsweise durch Ausführen gut etablierter Lithographie-, Ätz-, Abscheide-, Ausheiz- und Einebnungstechniken. Beispielsweise kann die Isolationsstruktur 102b auf der Grundlage von Siliziumdioxid, Siliziumnitrid oder einer Kombination davon hergestellt werden. Daraufhin wird ein Prozess 103 so angewendet, dass die „konventionelle” dielektrische Sicht 161 mit einer gewünschten Dicke 161t hergestellt wird, die in anspruchsvollen Fällen bei 1 nm und weniger liegt. Zu diesem Zweck sind gut etablierte Oxidationsprozesse verfügbar, beispielsweise für die Herstellung eines oxidbasierten dielektrischen Materials aus dem aktiven Gebiet 102a, das aus Siliziummaterial aufgebaut ist, während in anderen Fällen eine Silizium/Germanium-Legierung vorgesehen ist, zumindest an einem Oberflächenbereich des aktiven Gebiets 102a. Bei Bedarf kann ferner eine gewisse Menge an Stickstoff in die Schicht 161 während des Prozesses 103 eingebaut werden. Auf diese Weise können gut bekannte Eigenschaften einer Grenzfläche zwischen einem Siliziummaterial und einem siliziumdioxidbasierten Material oder die Grenzflächeneigenschaften einer Silizium/Germanium-Legierung mit einem entsprechenden Oxidmaterial vorteilhaft ausgenutzt werden, wenn ein dielektrisches Materialsystem hergestellt wird, das eine erhöhte Dielektrizitätskonstante im Vergleich zu den üblicherweise verwendeten dielektrischen Materialien besitzt.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einer Prozessumgebung 180, die geeignet gestaltet ist, um eine Oberflächenbehandlung 104 auszuführen, so dass eine freiliegende Oberfläche 161s der dielektrischen Schicht 161 aufbereitet wird. In einer anschaulichen Ausführungsform repräsentiert die Prozessumgebung 180 eine Abscheidekammer, die auch für eine nachfolgende Abscheidung eines hafniumoxidbasierten dielektrischen Materials mit großem ε verwendet wird. Auf diese Weise kann ein Einfluss einer weiteren Prozessatmosphäre, die auf die behandelte Oberfläche 161s einwirken könnte, im Wesentlichen vermieden werden. Es sollte jedoch beachtet werden, dass in anderen anschaulichen Ausführungsformen die Oberflächenbehandlung 105 in einer beliebigen geeigneten Prozessumgebung angewendet wird, sofern geeignete Transportbedingungen des Bauelements 100 zu einer entsprechenden Abscheideanlage sichergestellt sind, ohne dass eine unerwünschte Wechselwirkung mit der Reinraumatmosphäre und dergleichen stattfindet.
  • Die Behandlung 104 kann in Form eines nasschemischen Prozesses angewendet werden, die etwa so ausgeführt wird, dass die Oberfläche 161s beispielsweise im Hinblick auf Kontaminationsstoffe und dergleichen gereinigt wird, wobei auch die Anzahl an OH-Gruppen erhöht wird, die für die Oberflächenreaktion während des nachfolgenden Abscheideprozesses verfügbar sind. In anschaulichen Ausführungsformen umfasst die Behandlung oder der nasschemische Prozess 104 das Anwenden einer Mischung aus Ammoniumhydroxid und Wasserstoffperoxid, da diese Mischung als sehr effektiv bei der Schaffung besserer Aufwachsbedingungen während des nachfolgenden zyklischen Abscheideprozesses erkannt wurde. Zu diesem Zweck wird eine entsprechende Mischung in einem geeigneten Mischverhältnis vorgesehen, das effizient auf der Grundlage von Experimenten festgelegt werden kann, während in anderen Fällen gut etablierte Rezepte eingesetzt werden, da APM auch häufig als ein Reinigungsmittel oder als eine nasschemische Ätzchemie in anderen Fertigungsphasen eingesetzt wird. In einigen anschaulichen Ausführungsformen wird ferner die Prozesstemperatur in der Umgebung 180 auf einen Bereich von 10 Grad C bis 40 Grad C oder 15 Grad C bis 30 Grad C eingestellt, während in anderen Fällen die Prozessumgebung 180 thermisch mit der Umgebung gekoppelt ist, so dass während des Prozesses 104 im Wesentlichen Raumtemperatur vorherrscht. Auf diese Weise kann eine sehr effiziente und unaufwendige Prozesssteuerung erreicht werden, da bei Betrieb bei Raumtemperatur ein höherer Grad an Prozessrobustheit erreicht wird. Ferner kann auch die Prozesszeit des Prozesses 104 effizient auf der Grundlage von Experimenten festgelegt werden, in denen Prozessparameter, etwa die Einwirkdauer und das Mischungsverhältnis variiert werden, während die resultierenden Bauteileigenschaften gemessen werden, um damit einen geeigneten Satz an Prozessparametern festzulegen. Wie nachfolgend erläutert ist, können geeignete Leistungseigenschaften des resultierenden dielektrischen Materials mit großem ε oder des entsprechenden Materialsystems effizient auf der Grundlage von Leistungseigenschaften von Transistoren, Kondensatoren und dergleichen festgelegt werden.
  • 1c zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist das Bauelement 100 in einer geeigneten Prozessumgebung angeordnet, die das Ausführen eines zyklischen Abscheideprozesses ermöglicht. In der gezeigten Ausführungsform wird die Prozessumgebung 180 verwendet, wodurch übermäßige Transportaktivitäten vermieden werden und ein Einfluss von Transportatmosphären verringert wird, nachdem die Oberflächenbehandlung 104 aus 1c ausgeführt wurde. Wie gezeigt, wird ein zyklischer Abscheideprozess oder ein ALD-Prozess 105 in der Umgebung 180 angewendet, wobei ein zyklischer Abscheideprozess als Prozess zu verstehen ist, in welchem ein CVD-artiges(chemische Dampfabscheide-)Abscheideverhalten auf der Grundlage von Oberflächenreaktionen erreicht wird, die mehr oder minder selbstbegrenzend sind, wodurch das Abscheiden einer speziellen vorläufigen Materialschicht ermöglicht wird, die nachfolgend der Einwirkung einer weiteren Vorstufengaskomponente ausgesetzt wird, so dass die gewünschten Materialzusammensetzung gebildet wird, wobei mehrere derartige Zyklen wiederholt werden können, um damit die schließlich gewünschte Schichtdicke zu erreichen. D. h., eine ALD-Abscheidetechnik oder zyklische Abscheidetechnik führt zu einer Reihe von selbstbegrenzenden Oberflächenreaktionen und ist damit relativ unempfindlich im Hinblick auf Änderung bei der Zufuhr von Vorstufengasen und dergleichen. Abhängig von dem Prozessrezept kann ferner ein im Wesentlichen nicht aktivierter Prozess eingerichtet werden, wodurch ebenfalls die Temperaturabhängigkeit des resultierenden Prozesses reduziert wird. Somit führt ein ALD-Prozess oder ein zyklischer Abscheideprozess zu einer an sich hohen Prozessrobustheit mit einem geringen Einbau von Fremdstoffen, wobei eine genaue Steuerung der Dicke erreicht wird. Es wurde erkannt, dass zusätzlich zu diesen Eigenschaften eines ALD-Prozesses das Gesamtverhalten des Abscheideprozesses verbessert werden kann, indem die Behandlung 104 aus 1b auf die freiliegende Oberfläche 161s angewendet wird, wodurch bessere Aufwachsbedingungen geschaffen werden, was beispielsweise zu einem relativ schnellen Schließen der aufwachsenden dielektrischen Materialschicht führt. Es wird angenommen, dass insbesondere die Anzahl und somit die Plätze mit reaktiven OH-Gruppen erhöht wird, wodurch zu einer schnell wachsenden Schicht auf der Oberfläche 161s beigetragen wird. In einem ersten Zyklus 105a des Prozesses 105 wird ein Vorstufengas in die Umgebung 180 zugeführt, das Hafnium aufweist, wobei das Vorstufengas mit der aufbereiteten Oberfläche 161s so reagiert, dass eine ausreichende Haftung der Hafniumsorte an der Oberfläche 161s möglich ist, beispielsweise eine Haftung an den darin enthaltenen OH-Gruppen 161m. Beispielsweise wird Hafniumchlorid (HfCl4) als ein Vorstufengas verwendet, wobei jedoch andere Vorstufengase abhängig von der gesamten Prozessstrategie ebenfalls eingesetzt werden können.
  • 1d zeigt schematisch das Bauelement 100 während eines weiteren Schritts des zyklischen Abscheideprozesses, der als Schritt 105b angegeben ist, in welchem eine geeignete inerte Gaskomponente zugeführt wird, um die Umgebung 180 zu spülen. Wie zuvor erläutert ist, hat während des vorhergehenden Abscheidezyklus 105a aus 1c die Hafniumsorte 162n mit der Oberfläche 161s eine Reaktion ausgeführt, wodurch Oberflächenbereiche 162a erzeugt werden, die als eine „vorläufige” Materialschicht eines dielektrischen Materials mit großem ε, das noch herzustellen ist, betrachtet werden können.
  • 1e zeigt schematisch das Halbleiterbauelement 100 während eines weiteren Zyklus oder Schrittes 105c, in welchem ein Oxidationsmittel, etwa H2O und dergleichen zugeführt wird, so dass ein hafniumoxidbasiertes Material auf der Oberfläche 161s gebildet wird. Somit können in dieser Phase die vorläufigen Schichtbereiche 162a Hafniumoxid möglicherweise in Verbindung mit anderen Sorten, etwa Wasserstoff, Chlor und dergleichen aufweisen, wobei dies von der Art der verwendeten Vorstufengase abhängt.
  • Wie zuvor erläutert ist, werden in einigen anschaulichen Ausführungsformen die Zyklen 105a (siehe 1c) und 105c auf der Grundlage siliziumfreier und stickstofffreier Vorstufengase ausgeführt, um den Einbau dieser Sorten in die Schicht 162a effizient zu unterdrücken.
  • 1f zeigt schematisch das Bauelement 100 während eines weiteren Schrittes oder Zyklus 105d, in welchem ein inertes Spülgas so zugeführt wird, dass unerwünschte Gaskomponenten effizient entfernt werden. Somit enthalten die vorläufige Schicht oder die Schichtbereiche 162a Hafniumoxid, ohne dass im Wesentlichen Siliziumsorten oder Stickstoffsorten eingebaut sind. Danach können die Schritte oder Zyklen, wie sie in den 1c bis 1f gezeigt sind, wiederholt werden, um eine dielektrische Schicht auf der Grundlage von Hafniumoxid mit einer gewünschten Dicke und Gleichmäßigkeit zu schaffen. Ohne die vorliegende Erfindung auf die folgende Erläuterung einschränken zu wollen, so wird dennoch angenommen, dass ein erhöhtes zweidimensionales Wachstum beim Ausführen des zyklischen Abscheideprozesses 105 erreicht wird, so dass eine im Wesentlichen geschlossene Schicht des hafniumoxidbasierten dielektrischen Materials einer geringeren Anzahl an Wiederholungen im Vergleich zu konventionellen Strategien erreicht wird. Beispielsweise deuten entsprechende Messungen an, dass eine im Wesentlichen geschlossene Oberfläche, d. h. eine im Wesentlichen kontinuierliche Schicht 162a, nach ungefähr 10 Durchlaufen der zuvor beschriebenen Zyklen oder Schritte erhalten wird. Das verbesserte zweidimensionale Wachstum der Schicht 162a führt somit zu besseren Grenzflächeneigenschaften im Hinblick auf die darunter liegende Schicht 161, wodurch diese Grenzfläche während der weiteren Bearbeitung des Bauelements 100 eine höhere Robustheit verliehen wird, beispielsweise im Hinblick auf Hochtemperaturprozesse und dergleichen.
  • 1g zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein dielektrisches Material mit großem ε 162, das auch als eine hafniumoxidbasierte dielektrische Schicht bezeichnet wird, mit einer gewünschten Dicke 162t auf der dielektrischen Schicht 161 gebildet, wodurch mit dieser Schicht eine Grenzfläche 163f erzeugt wird. Wie zuvor erläutert ist, kann die hafniumoxidbasierte Schicht 162 eine Dicke aufweisen, die mit hoher Genauigkeit auf der Grundlage der Anzahl der gesamten angewendeten Zyklen eingestellt wird, wobei das verbesserte zweidimensionale Wachstum zu besseren Grenzflächeneigenschaften im Vergleich zu einem konventionell hergestellten hafniumoxidbasierten dielektrischen Material mit der gleichen Dicke führt. Ferner besitzen in einigen anschaulichen Ausführungsformen, wie dies zuvor erläutert ist, die dielektrische Schicht mit großem ε 162 eine Materialzusammensetzung, die im Wesentlichen mit der stöchiometrischen Formel von Hafniumdioxid übereinstimmt, während in anderen Fällen eine gewisse Abweichung von dem stöchiometrischen Verhältnis von Hafniumdioxid eingestellt wird, wobei jedoch lediglich nicht signifikante Mengen an Silizium und Stickstoff vorhanden sind. Die dielektrische Schicht 161 und die dielektrische Schicht mit großem ε 162 bilden somit in Kombination ein dielektrisches Material oder ein Materialsystem 163, das als eine Kondensatordielektrikumsschicht, als eine Gatedielektrikumsschicht und dergleichen verwendet werden kann. Somit liefert die Schicht 163 eine physikalische Dicke, die für das Beibehalten entsprechender Leckströme auf einem akzeptablen Niveau geeignet ist, während dennoch ein ε-Wert und somit eine kapazitive Kopplung bereitgestellt werden, die vergleichbar ist zu einer extrem dünnen Siliziumdioxidschicht. Beispielsweise kann durch das Einstellen der Dicke der Schicht 161 auf einen Wert von 0,8 nm und weniger und Auswahl der Dicke 126t des hafniumbasierten dielektrischen Materials mit großem ε auf 3 nm und weniger eine Siliziumdioxidäquivalentdicke von 1,2 nm und weniger erreicht werden, jedoch mit Leckstrompegeln, die deutlich geringer sind im Vergleich zu einer Siliziumdioxidschicht mit einer Dicke von 1,2 nm und weniger. Ferner weist die dielektrische Schicht 163 eine bessere Zuverlässigkeit und eine höhere Durchbruchspannung im Vergleich zu einem konventionell hergestellten dielektrischen Material auf, das im Wesentlichen die gleiche Materialzusammensetzung besitzt, wobei dieser Unterschied in der Oberflächenbehandlung 104 (siehe 1b) gesehen wird.
  • Die zuvor beschriebene Fertigungssequenz und das daraus resultierende dielektrische Material 163 kann effizient verwendet werden, um in Schaltungselemente, etwa Kondensatoren, Transistoren und dergleichen eingebaut zu werden. In den folgenden weiteren anschaulichen Ausführungsformen, die im Zusammenhang mit den 2a bis 2c und den 3a bis 3d beschrieben sind, werden komplexe Transistoren beschrieben, in denen Gateelektrodenstrukturen auf der Grundlage eines hafniumoxidbasierten dielektrischen Materials mit großem ε bereitgestellt werden. Es sollte jedoch beachtet werden, dass das verbesserte hafniumoxidbasierte dielektrische Material mit großem ε in Verbindung mit dem darunter liegenden konventionellen dielektrischen Material auch in Kondensatoren und dergleichen verwendet werden kann.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Substrat 201 und einer Halbleiterschicht 202, in welcher ein aktives Gebiet 202a lateral durch eine Isolationsstruktur 202b abgegrenzt ist. Im Hinblick auf diese Komponenten ist zu beachten, dass die gleichen Kriterien gelten können, wie sie auch zuvor mit Bezug zu dem Bauelement 100 erläutert sind. Ferner wird in der gezeigten Fertigungsphase ein Gateschichtstapel 260s über dem aktiven Gebiet 202a hergestellt und dieser enthält ein dielektrisches Material oder eine Schicht 263, die wiederum aus einer ersten dielektrischen Schicht 261 und einer zweiten hafniumoxidbasierten dielektrischen Schicht mit großem ε 262 in Verbindung mit einem oder mehreren Elektrodenmaterialien 264, 265 aufgebaut ist, möglicherweise mit einem nachfolgenden geeigneten Deckmaterial oder Materialsystem 266. Es sollte beachtet werden, dass die dielektrische Schicht 263, die eine Gatedielektrikumsschicht repräsentiert, eine geeignete Konfiguration aufweist, wie sie für die Gateelektrodenstruktur erforderlich ist, die aus dem Gateschichtstapel 260s in einer späteren Fertigungsphase herzustellen ist. Beispielsweise besitzen die Schichten 261 und 262 Eigenschaften, wie sie zuvor mit Bezug zu den Schichten 161 und 162 des Bauelements 100 erläutert sind. Folglich können verbesserte Grenzflächeneigenschaften an einer Grenzfläche 263f zwischen den Schichten 261 und 262 erreicht werden, was wiederum zu einem besseren Leistungsverhalten und einer höheren Zuverlässigkeit der resultierenden Gateelektrodenstruktur führt.
  • Das in 2a gezeigte Bauelement 200 kann auf der Grundlage von Prozesstechniken hergestellt werden, wie sie auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind. D. h., die Komponenten 202a, 202b und die dielektrische Materialschicht 263 können Übereinstimmung mit Prozessstrategien hergestellt werden, wie sie zuvor beschrieben sind. Zu beachten ist, dass insbesondere das aktive Gebiet 202a in einigen Bauteilbereichen eine Silizium/Germanium-Legierung (nicht gezeigt) oder eine andere Halbleiterlegierung aufweisen kann, um damit eine Verschiebung der resultierenden Schwellwertspannung zu ermöglichen, wie dies für einige Arten von herzustellenden Transistoren erforderlich sein kann. Nach der Fertigstellung der hafniumoxidbasierten dielektrischen Schicht mit großem ε 262 auf der Grundlage eines zyklischen Abscheideprozesses, wie er zuvor erläutert ist, wird die Bearbeitung fortgesetzt, indem das Elektrodenmaterial 264, etwa in Form von Tantalnitrid, Titannitrid, und dergleichen hergestellt wird. Abhängig von der gesamten Prozessstrategie werden dazu ein oder mehrere Abscheide- und Strukturierungsprozesse ausgeführt, um eine Austrittsarbeitsmetallschicht, beispielsweise in Form von einer Aluminiumschicht, einer Lanthanschicht und dergleichen, in Verbindung mit einer geeigneten metallenthaltenden Materialschicht über dem aktiven Gebiet 202a herzustellen, wobei dies von der Leitfähigkeitsart eines in und über dem aktiven Gebiet 202a herzustellenden Transistors abhängt. Es sollte ferner beachtet werden, dass die Einstellung einer geeigneten Austrittsarbeit die Diffusion einer geeigneten Austrittsarbeitsmetallsorte in das Material 262 und möglicherweise bis zur Grenzfläche 263f beinhalten kann, wobei die verbesserten Grenzflächeneigenschaften ebenfalls zu einer besseren Prozessrobustheit beim Einstellen der Austrittsarbeit des Gateschichtstapels 260s und somit der Schwellwertspannung eines noch herzustellenden Transistors führen. Daraufhin wird das Elektrodenmaterial 265 beispielsweise in Form von Silizium, Silizium/Germanium und dergleichen auf der Grundlage gut etablierter Abscheidetechniken hergestellt, woran sich die Abscheidung eines oder mehrerer Opfermaterialien anschließt, etwa der Schicht oder des Schichtsystems 266. Als nächstes werden aufwendige Lithographie- und Strukturierungsstrategien angewendet, um eine geeignete Ätzmaske zu erzeugen, beispielsweise aus dem Opfermaterial 266, die dann für die Strukturierung des Gateschichtstapels 260s verwendet wird.
  • 2b zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird eine Gateelektrodenstruktur 260 auf dem aktiven Gebiet 202a hergestellt und weist dabei das Gatedielektrikumsmaterial 263 und die Elektrodenmaterialien 264, 265 auf, woran sich die Deckschicht 266 anschließt. Diese Materialien besitzen eine geeignete laterale Abmessung, so dass dies den Entwurfsregeln entspricht. Beispielsweise beträgt eine Gatelänge 50 nm und deutlich weniger. In der gezeigten Fertigungsphase ist ferner ein Abstandshalter bzw. eine Beschichtung 267 an Seitenwänden der Materialien 263, 264, 265 so vorgesehen, dass insbesondere die empfindlichen Materialien 263 und 264 während der weiteren Bearbeitung des Bauelements 200 geschützt sind. Beispielsweise wird in komplexen Anwendungen eine verformungsinduzierende Halbleiterlegierung (nicht gezeigt), etwa eine Silizium/Germanium-Legierung, eine Silizium/Kohlenstofflegierung und dergleichen, zumindest in einige der aktiven Gebiete 202a eingebaut, um das gesamte Leistungsverhalten eines entsprechenden Transistors zu verbessern. Während einer entsprechenden Prozesssequenz bewahrt der Abstandshalter 267 die Integrität der empfindlichen Materialien 263 und 264. Während weiterer Prozesse für die Fertigstellung der grundlegenden Transistorkonfiguration kann in ähnlicher Weise der Abstandshalter 267 die Unversehrtheit dieser Materialien bewahren und somit eine höhere Robustheit und Stabilität der resultierenden Transistoreigenschaften sicherstellen.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Transistor 250 in und über dem aktiven Gebiet 202a ausgebildet und weist Drain- und Sourcegebiete 252 auf, die lateral ein Kanalgebiet 252 einschließen, über welchem die Gateelektrodenstruktur 260 ausgebildet ist und damit den Stromfluss durch das Kanalgebiet 252 steuern kann. Die Gateelektrodenstruktur 260 umfasst die Materialien 263, 264, 265, wie dies zuvor erläutert ist, in Verbindung mit einer geeignet dimensionierten Abstandshalterstruktur 268, die zum Festlegen des lateralen und vertikalen Profils der Drain- und Sourcegebiete 251 verwendet wird. Der Transistor 250 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, in der der Einbau von verformungsinduzierenden Materialien (nicht gezeigt) bei Bedarf enthalten sein kann und wobei die Herstellung der Source- und Draingebiete 251, beispielsweise durch Implantationsprozesse, epitaktische Aufwachstechniken, und dergleichen mit enthalten ist. Ferner können Hochtemperaturprozesse angewendet werden, falls diese erforderlich sind, um das endgültige laterale und vertikale Profil der Drain- und Sourcegebiete 251 einzustellen. Auf Grund der besseren Eigenschaften der dielektrischen Schicht 263, wie dies zuvor erläutert ist, werden die zuvor eingestellten elektronischen Eigenschaften nicht in unerwünschter Weise beeinflusst, wodurch eine bessere Bauteilgleichmäßigkeit und Stabilität erreicht werden. Ferner wird generell ein besseres Leistungsverhalten des Transistors 250 erreicht, wie dies nachfolgend detaillierter beschrieben ist.
  • Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen das Elektrodenmaterial 265 in einer späteren Fertigungsphase entfernt wird, beispielsweise nach der Herstellung einer entsprechenden Kontaktebene und nach dem selektiven Entfernen des Materials 265 auf der Grundlage gut etablierter selektiver Ätzrezepte. Daraufhin kann zumindest ein weiteres gut leitendes Elektrodenmaterial, etwa ein Metall oder eine Metalllegierung, abgeschieden werden, wodurch das Leistungsvermögen der resultierenden Gateelektrodenstruktur 260 weiter verbessert wird.
  • Es sollte beachtet werden, dass die verbesserten Eigenschaften des hafniumoxidbasierten dielektrischen Materials mit großem ε in Verbindung mit dem darunter liegenden konventionellen dielektrischen Material eine sehr effiziente Einstellung von Transistoreigenschaften in einer frühen Fertigungsphase ermöglichen. In anderen Fällen wird die Gatedielektrikumsschicht mit einem hafniumoxidbasierten dielektrischen Material mit großem ε in einer späten Fertigungsphase bereitgestellt, d. h. nach der Fertigstellung der eigentlichen Transistorkonfiguration, indem ein so genannter Austauschgateprozess angewendet wird.
  • 3a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 300 in einer fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Transistor 350 in und über einem aktiven Gebiet 302a ausgebildet, das wiederum lateral durch Isolationsgebiete 302b in einer Halbleiterschicht 302 begrenzt ist. Die Schicht 302 ist auf einem Substrat 301 ausgebildet, um etwa eine SOI-Architektur oder eine Vollsubstratkonfiguration zu bilden, wie dies auch zuvor mit Bezug zu dem Bauelement 100 erläutert ist. In der gezeigten Fertigungsphase umfasst der Transistor 350 Drain- und Sourcegebiete 351 und ein Kanalgebiet 352, deren laterales und vertikales Dotierstoffprofil im Wesentlichen durch zuvor ausgeführte Prozesse festgelegt sind, etwa durch Implantation- und Ausheizprozesse. Ferner ist eine Gateelektrodenstruktur 360 so vorgesehen, dass diese als eine Austauschgatestruktur dient, die dazu verwendet wird, den grundlegenden Transistoraufbau herzustellen und die lateralen Abmessungen der Gateelektrodenstruktur 360 zu definieren, wobei deren elektronischen Eigenschaften noch einzustellen sind, indem ein geeignetes Gatedielektrikumsmaterial in Verbindung mit einem oder mehreren Elektrodenmaterialien bereitgestellt wird. Zu diesem Zweck kann die Gateelektrodenstruktur 360 eine entsprechende Gateöffnung oder einen Gategraben 360o aufweisen, dessen laterale Abmessungen im Wesentlichen durch eine Abstandshalterstruktur 368 festgelegt sind. Ferner kann der Transistor 350 und somit auch die Gateelektrodenstruktur 360 lateral in einer Kontaktebene 320 eingebettet sein, die eine dielektrische Schicht 321, etwa eine Siliziumnitridschicht, in Verbindung mit einer weiteren dielektrischen Schicht 322, etwa einer Siliziumdioxidschicht, und dergleichen, aufweist.
  • Der Transistor 350 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, wobei die Gateelektrodenstruktur 360 in einer frühen Fertigungsphase so hergestellt wird, dass sie den Entwurfsregeln im Hinblick auf die lateralen Abmessungen entspricht, woran sich die Herstellung der Drain- und Sourcegebiete 351 unter Anwendung einer geeigneten Prozessstrategie anschließt. Daraufhin wird die Kontaktebene 320 durch Abscheide- und Einebnungstechniken hergestellt, wobei auch ein Platzhaltermaterial (nicht gezeigt), etwa ein Polysiliziummaterial und dergleichen, der Gateelektrodenstruktur 360 freigelegt wird. Daraufhin wird ein selektiver Ätzprozess angewendet, um die Gateöffnung 360o zu erzeugen, wobei ein dielektrisches Material, etwa Siliziumdioxid und dergleichen (nicht gezeigt) als eine Ätzstoppschicht eingesetzt werden kann, wobei diese nachfolgend auf der Grundlage sehr selektiver Ätzrezepte entfernt werden kann. Somit ist in der gezeigten Ausführungsform ein Oberflächenbereich des aktiven Gebiets 302a freigelegt, so dass die Herstellung einer ersten dielektrischen Schicht in Form einer dünnen „konventionellen” Basisschicht möglich ist.
  • 3b zeigt schematisch das Halbleiterbauelement 300 in einer weiter fortgeschriebenen Fertigungsphase. Wie gezeigt, ist eine erste dielektrische Schicht 361, etwa eine Siliziumdioxidschicht und dergleichen, auf dem freiliegenden Bereich des aktiven Gebiets 302a in der Gateöffnung 360 ausgebildet. Die Schicht 361 kann auf der Grundlage nasschemischer Oxidationsrezepte hergestellt werden, um ein genau definiertes Siliziumdioxidmaterial oder ein Silizium/Germaniumoxidmaterial mit genau gesteuerter Dicke im Bereich von 1 nm und deutlich weniger herzustellen, wie dies auch zuvor erläutert ist. Daraufhin wird eine Oberflächenbehandlung oder ein nasschemischer Prozess 304 angewendet, ähnlich zu dem Prozess 104, wie er zuvor mit Bezug zu 1b erläutert ist, so dass eine Oberfläche der Schicht 361 für einen nachfolgenden zyklischen Abscheideprozess aufbereitet wird. Beispielsweise wird eine Ammoniumhydroxid/Wasserstoffperoxid-Mischung bei Raumtemperatur angewendet, so dass verbesserte Aufwachsbedingungen für den nachfolgenden Abscheideprozess geschaffen werden. Die Abscheidung eines hafniumoxidbasierten Materials kann in ähnliche Weise bewerkstelligt werden, wie dies zuvor mit Bezug zu dem Bauelement 100 erläutert ist, wodurch eine präzise Festlegung der resultierenden Schichtdicke erreicht wird.
  • 3c zeigt schematisch das Halbleiterbauelement 300 nach der Herstellung eines hafniumoxidbasierten dielektrischen Materials mit großem ε 362, das in Verbindung mit der dielektrischen Schicht 361 eine Gatedielektrikumsschicht 363 bildet, die verbesserte Grenzflächeneigenschaften an einer Grenzfläche 363s besitzt, wie dies auch zuvor erläutert ist. Es sollte beachtet werden, dass jegliche Grenzflächeneigenschaften der Schicht 362 und eines anderen dielektrischen Materials außerhalb der dielektrischen Schicht 361 weniger relevant für die Gesamteigenschaften der Gateelektrodenstruktur 360 sind.
  • 3d zeigt schematisch das Halbleiterbauelement 300 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst die Gateelektrodenstruktur 360 die Gatedielektrikumsschicht 363, die aus den dielektrischen Schichten 361 und 362 aufgebaut ist, wobei die Schicht 362 auch auf inneren Seitenwandbereichen der Gateelektrodenstruktur 360 vorgesehen sein kann. Ferner ist ein erstes Elektrodenmaterial 364, das in geeigneter Weise so ausgewählt ist, dass eine gewünschte Austrittsarbeit erreicht wird, vorgesehen, beispielsweise in Form von Titannitrid, Tantalnitrid oder einer Kombination davon, möglicherweise mit einer geeigneten Austrittsarbeitsmetallschicht. Ferner kann ein weiteres gut leitendes Elektrodenmaterial 369, etwa Aluminium, eine Aluminiumlegierung, und dergleichen, in der Gateelektrodenstruktur 360 ausgebildet sein, wodurch der Struktur 360 eine bessere Leitfähigkeit verliehen wird. Die Gateelektrodenstruktur 360, wie sie in 3d gezeigt ist, kann auf der Grundlage geeigneter Prozessstrategien für die Bereitstellung des Materials 364 bereitgestellt werden, wobei das Abscheiden unterschiedlicher Materialschichten und das Strukturieren zumindest einiger dieser Materialschichten enthalten ist, um damit ein geeignetes zusammengesetztes Material 364 für eine entsprechende Art an Gateelektrodenstruktur bereitzustellen. Daraufhin wird das Material 369 auf der Grundlage eines geeigneten Abscheiderezeptes aufgebracht und überschüssiges Material wird abgetragen, beispielsweise durch Anwenden einer geeigneten Einebnungstechnik.
  • Folglich kann das Gatedielektrikumsmaterial 363 mit den verbesserten Grenzflächeneigenschaften auch im Zusammenhang eines Austauschgateverfahrens bereitgestellt werden, wodurch ein höherer Grad an Flexibilität bei der Herstellung komplexer Metallgateelektrodenstrukturen mit großem ε erreicht wird.
  • Wie zuvor erläutert ist, führen die besseren Eigenschaften eines Gatedielektrikumsmaterials oder eines Kodensatordielektrikumsmaterials zu einem insgesamt besseren Leistungsverhalten der zugehörigen Schaltungselemente.
  • 4a zeigt schematisch eine Graphen, der Messergebnisse darstellt, die n-Kanaltransistoren entsprechen, die gemäß Prozesstechniken hergestellt sind, wie sie zuvor mit Bezug zu den Transistoren 250 oder 350 beschrieben sind (siehe 2c und 3d) im Vergleich zu entsprechenden Transistoren, die auf der Grundlage einer konventionellen Strategie hergestellt sind, d. h. ohne das Vorsehen eines Gatedielektrikumsmaterials mit den verbesserten Eigenschaften. In 4a sind Messpunkte, die den konventionellen Bauelementen entsprechen, durch die Kurve A dargestellt, während die Transistoren gemäß der vorliegenden Erfindung durch die Kurve B dargestellt sind. In 4a ist ein typischer Graph für die Darstellung des Leistungsvermögens von Transistoren gezeigt, wobei der Sperrstrom in willkürlichen Einheiten entlang der vertikalen Achse aufgetragen ist, während der Durchlassstrom der Transistoren entlang der horizontalen Achse in willkürlichen Einheiten aufgetragen ist. Wie gezeigt, weisen im Vergleich zu konventionellen Bauelementen die Transistoren der vorliegenden Erfindung generell einen höheren Durchlassstrom bei einem vorgegebenen Sperrstromwert auf, wodurch eine deutliche Leistungssteigerung angezeigt wird.
  • 4b ist ein Graph, in welchem die Gateleckströme entlang der vertikalen Achse aufgetragen sind, während die effektive Dicke einer Gatedielektrikumsschicht entlang der horizontalen Achse aufgetragen ist, wobei beide Achsen in willkürlichen Einheiten angegeben sind. Wie aus 4b hervorgeht, ist für den gleichen Pegel an Gateleckstrom die wirksame Dicke des Gatedielektrikumsmaterials kleiner im Vergleich zu konventionellen Transistoren, wodurch eine erhöhte kapazitive Kopplung bei vorgegebenem Gateleckstrom angezeigt wird. Das bedeutet, dass generell auch eine kleinere physikalische Dicke angewendet wird, um die kapazitive Kopplung zwischen einer Gateelektrode und dem Kanalgebiet eines Transistors weiter zu erhöhen, ohne dass die resultierenden Gateleckströme größer werden. In anderen Fällen kann für eine vorgegebene physikalische Dicke der Gatedielektrikumsschicht ein geringerer Gateleckstrompegel erreicht werden, wodurch das Leistungsverhalten und die Zuverlässigkeit der Transistoren deutlich verbessert werden. D. h., beim Einrichten einer gegebenen physikalischen Dicke des Gatedielektrikumsmaterials, das das hafniumoxidbasierte dielektrische Material mit großem ε enthält, kann eine erhöhte dielektrische Durchlassspannung und eine geringe Schwellwertverschiebung, die durch den Einfang von energiereichen Ladungsträger hervorgerufen wird, und dergleichen beobachtet werden in Transistorbauelementen, die gemäß den hierin offenbarten Prinzipien hergestellt sind.
  • Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken bereit, in denen die Zuverlässigkeit von Bauelementen mit einem dielektrischen Material mit großem ε erhöht wird, indem Eigenschaften einer Grenzfläche zwischen einem konventionellen dielektrischen Material, etwa einem siliziumoxidbasierten Material, und einem hafniumoxidbasierten dielektrischen Material mit großem ε, verbessert werden. Diesbezüglich wurde erkannt, dass eine Oberflächenbehandlung vor dem ALD-Prozess deutlich die Wachstumsbedingungen verbessert, indem das zweidimensionale Aufwachsen des hafniumbasierten Oxidmaterials verbessert wird. Wenn das kombinierte dielektrische Material in einem Transistor oder einem Kondensator eingesetzt wird, können das Leistungsverhalten und die Zuverlässigkeit deutlich verbessert werden. Des weiteren kann eine insgesamt bessere Prozessrobustheit erreicht werden, da das kombinierte dielektrische Material weniger empfindlich ist im Hinblick auf Einflüsse, die durch hohe Temperatur und/oder durch sauerstoffbezogene Prozessschritte hervorgerufen werden, wie sie typischerweise zur Herstellung komplexer Transistoren oder Kondensatoren erforderlich sind.

Claims (20)

  1. Verfahren mit: Bilden einer ersten dielektrischen Schicht auf einem Halbleitergebiet eines Halbleiterbauelements; Ausführen einer Oberflächenbehandlung an der ersten dielektrischen Schicht unter Anwendung einer Mischung aus Ammoniumhydroxid und Wasserstoffperoxid derart, dass eine Oberfläche der ersten dielektrischen Schicht für eine nachfolgende Abscheidung einer zweiten dielektrischen Schicht auf der Grundlage von Hafniumoxid aufbereitet wird; und Bilden der zweiten dielektrischen Schicht auf der aufbereiteten Oberfläche durch Ausführen eines zyklischen Abscheideprozesses.
  2. Verfahren nach Anspruch 1, wobei Bilden der ersten dielektrischen Schicht umfasst: Bilden eines silizium- und sauerstoffenthaltenden dielektrischen Materials auf dem Halbleitergebiet.
  3. Verfahren nach Anspruch 1, wobei Bilden der zweiten dielektrischen Schicht umfasst: Ausführen des zyklischen Abscheideprozesses auf der Grundlage von siliziumfreien Vorstufengasen.
  4. Verfahren nach Anspruch 1, wobei Ausführen der Oberflächenbehandlung umfasst: Einstellen einer Prozesstemperatur derart, dass diese im Bereich von 10°C bis 40°C liegt.
  5. Verfahren nach Anspruch 4, wobei die Prozesstemperatur so eingestellt wird, dass diese im Bereich von 15°C bis 30°C liegt.
  6. Verfahren nach Anspruch 1, wobei das Anwenden des zyklischen Abscheideprozesses umfasst: Wiederholen einer Sequenz aus Prozessschritten, die das Einwirken auf die aufbereitete Oberfläche mit einem hafniumenthaltenden Vorstufenmaterial und einem oxidationsmittelenthaltenden Vorstufenmaterial und einem dazwischenliegenden Spülschritt enthalten.
  7. Verfahren nach Anspruch 1, wobei die erste dielektrische Schicht mit einer Dicke von 1 nm oder weniger hergestellt wird.
  8. Verfahren nach Anspruch 1, wobei die zweite dielektrische Schicht mit einer Dicke von 3 nm oder weniger hergestellt wird.
  9. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer Gateelektrodenstruktur eines Transistors durch Verwenden der ersten und der zweiten dielektrischen Schicht als eine Gateisolationsschicht.
  10. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines Kondensators unter Anwendung der ersten und der zweiten dielektrischen Schicht als ein Kondensatordielektrikum.
  11. Verfahren mit: Bilden einer oxidbasierten dielektrischen Schicht auf einem aktiven Gebiet eines Transistors eines Halbleiterbauelements; Aufbereiten eine Oberfläche der oxidbasierten dielektrischen Schicht für eine nachfolgende Abscheidung eines hafniumoxidbasierten dielektrischen Materials mit großem ε durch Ausführen einer nasschemischen Behandlung derart, dass die Anzahl an OH-Gruppen an der Oberfläche erhöht wird; Bilden des hafniumoxidbasierten dielektrischen Materials mit großem ε durch einen zyklischen Abscheideprozesse; und Bilden einer Gateelektrodenstruktur des Transistors durch Erzeugen mindestens eines Elektrodenmaterials über dem hafniumoxidbasierten dielektrischen Material mit großem ε.
  12. Verfahren nach Anspruch 11, wobei Ausführen einer nasschemischen Behandlung zur Erhöhung einer Anzahl an OH-Gruppen an der Oberfläche umfasst: Anwenden einer Mischung aus Ammoniumhydroxid und Wasserstoffperoxid.
  13. Verfahren nach Anspruch 12, wobei die nasschemische Behandlung mit einer Prozesstemperatur im Bereich von 10°C bis 40°C ausgeführt wird.
  14. Verfahren nach Anspruch 11, wobei Bilden der Gateelektrodenstruktur umfasst: Bilden eines Gateschichtstapels, der die oxidbasierte dielektrische Schicht, das hafniumoxidbasierte dielektrische Material mit großem ε und das mindestens eine Elektrodenmaterial enthält, und Strukturieren des Gateschichtstapels.
  15. Verfahren nach Anspruch 11, wobei Bilden der Gateelektrodenstruktur umfasst: Bilden des hafniumoxidbasierten dielektrischen Materials mit großem ε vor dem Bilden von Drain- und Sourcegebieten des Transistors und Bilden eines Elektrodenmaterials oder mehrerer Elektrodenmaterialien des mindestens einen Elektrodenmaterials nach dem Bilden der Drain- und Sourcegebiete.
  16. Verfahren nach Anspruch 11, wobei Bilden der Gateelektrodenstruktur umfasst: Bilden des hafniumoxidbasierten dielektrischen Materials mit großem ε und des mindestens einen Elektrodenmaterials nach dem Bilden von Drain- und Sourcegebieten des Transistors.
  17. Verfahren nach Anspruch 11, wobei Anwenden des zyklischen Abscheideprozesses umfasst: Verwenden von siliziumfreien Vorstufengasen zur Herstellung des hafniumoxidbasierten dielektrischen Materials mit großem ε als ein siliziumfreies dielektrisches Material.
  18. Verfahren nach Anspruch 11, wobei die oxidbasierte dielektrische Schicht als ein siliziumenthaltendes Oxidmaterial hergestellt wird.
  19. Verfahren zur Herstellung eines Gatedielektrikumsmaterials eines Transistors, wobei das Verfahren umfasst: Bilden eines oxidbasierten dielektrischen Materials auf einem aktiven Gebiet des Transistors; Aufbereiten einer Oberfläche des oxidbasierten dielektrischen Materials durch Anwenden eines nasschemischen Prozesses auf der Grundlage von Ammoniumhydroxid und Wasserstoffperoxid; und Bilden einer Hafniumoxidschicht auf der aufbereiteten Oberfläche, wobei der Einbau einer Nicht-Hafniumsorte und einer Nicht-Sauerstoffsorte unterdrückt ist.
  20. Verfahren nach Anspruch 19, wobei der nasschemische Prozess mit einer Prozesstemperatur im Bereich von 15°C bis 30°C angewendet wird.
DE102012206405A 2012-04-18 2012-04-18 Verfahren zur Erzielung erhöhter Bauteilzuverlässigkeit eines Halbleiterbauelements durch Bereitstellen günstigerer Prozessbedingungen beim Aufwachsen einer Schicht mit großem ε Expired - Fee Related DE102012206405B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102012206405A DE102012206405B4 (de) 2012-04-18 2012-04-18 Verfahren zur Erzielung erhöhter Bauteilzuverlässigkeit eines Halbleiterbauelements durch Bereitstellen günstigerer Prozessbedingungen beim Aufwachsen einer Schicht mit großem ε
US13/793,401 US20130280873A1 (en) 2012-04-18 2013-03-11 Enhanced device reliability of a semiconductor device by providing superior process conditions in high-k film growth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012206405A DE102012206405B4 (de) 2012-04-18 2012-04-18 Verfahren zur Erzielung erhöhter Bauteilzuverlässigkeit eines Halbleiterbauelements durch Bereitstellen günstigerer Prozessbedingungen beim Aufwachsen einer Schicht mit großem ε

Publications (2)

Publication Number Publication Date
DE102012206405A1 DE102012206405A1 (de) 2013-10-24
DE102012206405B4 true DE102012206405B4 (de) 2013-11-07

Family

ID=49290135

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012206405A Expired - Fee Related DE102012206405B4 (de) 2012-04-18 2012-04-18 Verfahren zur Erzielung erhöhter Bauteilzuverlässigkeit eines Halbleiterbauelements durch Bereitstellen günstigerer Prozessbedingungen beim Aufwachsen einer Schicht mit großem ε

Country Status (2)

Country Link
US (1) US20130280873A1 (de)
DE (1) DE102012206405B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583557B2 (en) * 2014-08-26 2017-02-28 GlobalFoundries, Inc. Integrated circuits including a MIMCAP device and methods of forming the same for long and controllable reliability lifetime
US9911806B2 (en) * 2015-05-22 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Solvent-based oxidation on germanium and III-V compound semiconductor materials
US10126354B1 (en) 2017-06-28 2018-11-13 Globalfoundries Inc. Assessment of HCI in logic circuits based on AC stress in discrete FETs
CN113468845A (zh) * 2020-03-31 2021-10-01 中芯国际集成电路制造(上海)有限公司 工艺制造方法、阈值电压的调节方法、设备和存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69928916T2 (de) * 1998-03-30 2006-06-14 Fsi International Chaska Prozess zur entfernung von organischem material
DE102009039419A1 (de) * 2009-08-31 2011-03-03 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Bewahren der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154779B2 (en) * 2004-01-21 2006-12-26 Sandisk Corporation Non-volatile memory cell using high-k material inter-gate programming

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69928916T2 (de) * 1998-03-30 2006-06-14 Fsi International Chaska Prozess zur entfernung von organischem material
DE102009039419A1 (de) * 2009-08-31 2011-03-03 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Bewahren der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas

Also Published As

Publication number Publication date
DE102012206405A1 (de) 2013-10-24
US20130280873A1 (en) 2013-10-24

Similar Documents

Publication Publication Date Title
DE102009015747B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht
DE102007063270B4 (de) Verfahren zur Verringerung zur Erzeugung von Ladungseinfangstellen in Gatedielektrika in MOS-Transistoren durch Ausführen einer Wasserstoffbehandlung
DE102009047307B4 (de) Verfahren zur Vergrößerung der Stabilität eines Gatedielektrikums mit großem ε in einem Gatestapel mit großem ε durch eine sauerstoffreiche Titannitriddeckschicht
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE102009031110B4 (de) Verbesserte Deckschichtintegrität in einem Gatestapel durch Verwenden einer Hartmaske für die Abstandshalterstrukturierung
DE102012215988B4 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε
DE102007004862B4 (de) Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust
DE102009055393B4 (de) Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102009035418B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen
DE102009021484B4 (de) Höhere Gleichmäßigkeit einer Kanalhalbleiterlegierung durch Herstellen von STI-Strukturen nach dem Aufwachsprozess
DE102008063402B4 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
DE102008063432B4 (de) Verfahren zum Einstellen der Verformung, die in einem Transistorkanal eines FET hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial
DE102010064291B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102008016437B3 (de) Verfahren zur Einkapselung eines Gatestapels mit großem ε durch Bilden einer Beschichtung bei zwei unterschiedlichen Prozesstemperaturen
DE102007001134A1 (de) Halbleiterbauelement mit einem Gate und Verfahren zur Herstellung desselben
DE102011005718B4 (de) Verfahren zum Verringern der Äquivalenzdicke von Dielektriika mit großem ε in Feldeffekttranistoren durch Ausführen eines Ausheizprozesses bei geringer Temperatur
DE102010063774B4 (de) Herstellung einer Kanalhalbleiterlegierung mittels einer Nitridhartmaskenschicht und einer Oxidmaske
DE102012206405B4 (de) Verfahren zur Erzielung erhöhter Bauteilzuverlässigkeit eines Halbleiterbauelements durch Bereitstellen günstigerer Prozessbedingungen beim Aufwachsen einer Schicht mit großem ε
DE102013206295B4 (de) Verfahren zur Herstellung von FET-Transistorelementen mit höherer Stabilität der Transistoreigenschaften bei früh gebildetem High-k/Metallgate
DE102010028459B4 (de) Reduzierte STI-Topographie in Metallgatetransistoren mit großem ε durch Verwendung einer Maske nach Abscheidung einer Kanalhalbleiterlegierung
DE102009039419B4 (de) Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement
DE102009010846B4 (de) Verfahren zum Herstellen einer Gateelektrodenstruktur mit großem ε zum Erhöhen deren Integrität durch Einschluss einer Metalldeckschicht nach der Abscheidung
DE102011090169A1 (de) Strukturierung empfindlicher metallenthaltender Schichten mit erhöhter Maskenmaterialhaftung durch Bereitstellen einer modifizierten Oberflächenschicht
DE102009047311B4 (de) Verfahren zur Herstellung von Gatestrukturen mit verbesserten Grenzflächeneigenschaften zwischen einer Kanalhalbleiterlegierung und einem Gatedielektrikum mittels eines Oxidationsprozesses

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R006 Appeal filed
R007 Decision rectified on appeal
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20140208

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee