CN103681351A - 在半导体结构中形成材料层的方法 - Google Patents

在半导体结构中形成材料层的方法 Download PDF

Info

Publication number
CN103681351A
CN103681351A CN201310386403.XA CN201310386403A CN103681351A CN 103681351 A CN103681351 A CN 103681351A CN 201310386403 A CN201310386403 A CN 201310386403A CN 103681351 A CN103681351 A CN 103681351A
Authority
CN
China
Prior art keywords
material layer
layer
post
silicon dioxide
treatment process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310386403.XA
Other languages
English (en)
Other versions
CN103681351B (zh
Inventor
C·格拉斯
M·特伦茨施
B·巴哈
P·科罗顿泰勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN103681351A publication Critical patent/CN103681351A/zh
Application granted granted Critical
Publication of CN103681351B publication Critical patent/CN103681351B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及在半导体结构中形成材料层的方法，本发明的一种方法包括在半导体结构上沉积第一材料层的第一部分；执行后处理制程的第一轮以至少将该第一材料层的该第一部分改性；在该后处理制程的该第一轮后，沉积该第一材料层的第二部分，而该第二部分由与该第一部分基本相同的材料构成；以及在该第一材料层的该第二部分的该沉积后，执行该后处理制程的第二轮以至少将该第一材料层的该第二部分改性。

Description

在半导体结构中形成材料层的方法
技术领域
一般而言，本发明涉及集成电路领域，尤其涉及在半导体结构上形成材料。
背景技术
集成电路通常包括大量电路组件，其尤其包括场效应晶体管。在一场效应晶体管中，可通过栅极绝缘层而将栅极电极与沟道区分离，该分离提供该栅极电极与该沟道区之间的电性绝缘。在邻近该沟道区处形成源极区域及漏极区域。该沟道区域、该源极区域以及该漏极区域可在半导体材料中形成，其中，该沟道区域的掺杂与该源极区域及该漏极区域的掺杂相反。这样，在该源极区域与该沟道区域之间以及在该沟道区域与该漏极区域之间具有pn过渡。
依据施加于该栅极电极的电压，可在开启状态（其中，在该源极区域与该漏极区域之间具有较高的电导）与关闭状态（其中，在该源极区域与该漏极区域之间具有较低的电导）之间切换该场效应晶体管。依据沟道区域的掺杂，人们可区分n沟道晶体管（其中，在开启状态中源极区域与漏极区域之间的电导基本由电子提供）与p沟道晶体管（其中，在源极区域与漏极区域之间的电导基本由空穴提供）。
在场效应晶体管的小型化中，可能产生特定的问题。该些问题可能包括沟道区域的电导降低。业界建议设置包括硅-锗的沟道区域以增加沟道区域的电导。尤其，硅-锗可提供较大的空穴迁移率，从而使硅-锗沟道区域尤其有助于增加p沟道晶体管的沟道区域的电导。
在场效应晶体管的小型化中可能发生的进一步问题可能包括晶体管的驱动电流对沟道长度的依赖。驱动电流受栅极电极与沟道区域之间的电容影响，该影响相应依赖于栅极绝缘层的厚度及其介电常数。
传统上，栅极绝缘层由二氧化硅构成。不过，以当前集成电路中使用的场效应晶体管的尺寸，要求由基本纯的二氧化硅构成的栅极绝缘层须具有极小厚度，以使晶体管获得适当的驱动电流。不过，极薄的栅极绝缘层可能具有与其关联的问题，其尤其包括由穿透该栅极绝缘层的载流子穿隧引起的漏电流。为避免此类问题，与二氧化硅相比具有较大介电常数的材料（表示为“高k材料”）可用于形成栅极绝缘层。与具有较低介电常数的相同厚度的栅极绝缘层相比，栅极绝缘层的较高介电常数可增加栅极电极与沟道区之间的电容，因此栅极绝缘层的较大介电常数允许以栅极绝缘层的较大厚度获得较高电容。
包括高k材料的栅极绝缘层可包括形成于硅-锗或硅沟道区上的较薄的二氧化硅层，以及形成于该二氧化硅层上的高k材料层。该二氧化硅层可将该硅-锗或硅沟道区的表面钝化，且其与在该沟道区的半导体材料上直接沉积高k材料相比，可降低接口态的程度。
不过，如上所述的包括高k材料的栅极绝缘层的场效应晶体管可具有与其关联的特定问题。
在栅极绝缘层的二氧化硅与沟道区域之间的接口处，可发生栅极氧化物完整性（Gate Oxide Integrity；GOI）缺陷，其包括具有局部降低的栅极绝缘层击穿电压的位置。GOI缺陷可增加失效机制的可能性，例如时间相关介电击穿（Time Dependent Dielectric Breakdown；TDDP），其中，栅极绝缘层的介电击穿是由长时间施加较低电场引发。
如上所述的具有包括高k材料的栅极绝缘层的场效应晶体管中可能发生的问题也可包括偏压温度不稳定性（Bias TemperatureInstability；BTI）。BTI（包括p沟道晶体管中的负偏压温度不稳定性（Negative Bias Temperature Instability；NBTI）以及n沟道晶体管中的正偏压温度不稳定性（Positive Bias Temperature Instability；PBTI））可导致晶体管的阈值电压在一段时间内变化，其可负面影响设置该晶体管的集成电路的功能性。在沟道区城与栅极绝缘层之间的接口处的缺陷及/或栅极绝缘层内的缺陷，尤其是栅极绝缘层中的二氧化硅层内的缺陷，可增加发生偏压温度不稳定性的可能性。
将栅极绝缘层的厚度及/或包括二氧化硅的栅极绝缘层的部分的厚度增加可提升栅极氧化物完整性，尤其是相对于时间相关介电击穿以及偏压温度不稳定性。不过，增加栅极绝缘层的厚度可负面影响栅极电极与沟道区城之间的电容，且可能导致场效应晶体管的阈值电压增加。这样负面影响了该场效应晶体管的性能，且可能发生违反规格限制。尽管通过将栅极绝缘层中二氧化硅的增加的厚度与氮化结合可减轻该些问题的其中一些，但该氮化可与设置该场效应晶体管的集成电路装置的劣化关联，且会增加制造成本。针对上述情形，本发明涉及能够提升栅极绝缘层的质量的制造技术，尤其是除了包括与二氧化硅相比具有较大介电常数的材料层外还包括二氧化硅层的栅极绝缘层中二氧化硅的质量，同时避免或至少减轻一个或多个上述问题的影响。
而且，本发明涉及能够提升材料层的质量的制造技术，该材料层的形成包括沉积制程以及在该沉积制程后执行的后处理制程，尤其是基于透过该沉积制程中所沉积的材料的种类的扩散的后处理制程。
发明内容
本发明揭露的一种方法，包括在半导体结构上沉积第一材料层的第一部分；执行后处理制程的第一轮以至少将该第一材料层的该第一部分改性；在该后处理制程的该第一轮后，沉积该第一材料层的第二部分，而该第二部分由与该第一部分基本相同的材料构成；以及在该第一材料层的该第二部分的该沉积后，执行该后处理制程的第二轮以至少将该第一材料层的该第二部分改性。
本发明揭露的一种形成场效应晶体管的方法，包括设置包括半导体材料的半导体结构；在该半导体材料上形成栅极绝缘层，其中，该栅极绝缘层的形成包括执行化学气相沉积制程的第一轮以在该半导体材料上沉积二氧化硅层的第一部分；在该化学气相沉积制程的该第一轮后，执行等离子氧化制程的第一轮，其中，在该等离子氧化制程中，将与该二氧化硅层的该第一部分邻近的该半导体材料的部分氧化；在该等离子氧化制程的该第一轮后，执行该化学气相沉积制程的第二轮以在该二氧化硅层的该第一部分上沉积该二氧化硅层的第二部分；以及在该化学气相沉积制程的该第二轮后，执行该等离子氧化制程的第二轮；该方法还包括在该栅极绝缘层上方形成栅极电极。
附图说明
进一步的具体实施例是定义于所附权利要求中，并通过下面参照附图所作的详细说明而变得更加清楚，其中：
图1a至1g显示依据一说明性具体实施例的方法的不同阶段中半导体结构的示意剖视图；以及
图2a及2b显示依据一说明性具体实施例的方法的不同阶段中半导体结构的示意剖视图。
具体实施方式
尽管参照下面的详细说明以及附图中描述的具体实施例来说明本发明，但应当理解，下面的详细说明以及附图并非意图将本发明主题限于所揭露的特定具体实施例。相反，所述具体实施例仅示例本发明的各种态样，本发明的范围是由所附权利要求定义。
本发明提供在半导体结构上沉积材料层的两个或更多部分的方法。该材料层的该些部分可由基本相同的材料构成。在沉积该材料层的每一部分后，可执行一轮后处理制程。在每轮该后处理制程中，至少将该后处理制程的该轮之前沉积的该材料层的该部分改性。在具体实施例中，该材料层的各该部分可包括二氧化硅且可通过一轮化学气相沉积制程沉积。该化学气相沉积制程可为高温氧化物制程，其中，通过在约605℃至约850℃的范围内的沉积温度下在硅烷与氧化亚氮之间的化学反应产生二氧化硅。该后处理制程可包括等离子氧化制程，其中，该半导体结构暴露于包括氧的气体中的放电，例如射频放电创建的氧化环境。该等离子氧化制程可为解耦氧化制程，并可通过已知的解耦等离子源执行。在每轮该等离子氧化制程中，氧离子、原子和/或分子可与在该后处理制程的该轮之前沉积的该二氧化硅层的该部分的二氧化硅化学反应。这样，可将该沉积的二氧化硅致密化，并可将该沉积的二氧化硅中的开放空位饱和，从而可提升该二氧化硅层的质量。
在具体实施例中，该方法可用于形成包括在场效应晶体管的栅极绝缘层中的二氧化硅层。尤其，该二氧化硅层可设置于包括硅-锗和/或硅的沟道区与比二氧化硅具有更大介电常数的高k材料之间。在此类具体实施例中，在沉积该二氧化硅层的第一部分后执行的该后处理制程的该轮中，可将与该二氧化硅层的该第一部分邻近的该沟道区的该半导体材料的部分氧化，从而除了将该二氧化硅中的开放空位饱和外，可在该二氧化硅与该硅-锗和/或该硅的接口处获得再生长。为了产生所定义的再生长，可相应调整该等离子氧化制程的参数，例如等离子功率、该等离子氧化制程的持续时间以及气体流量，尤其是氧流量。
在沉积该二氧化硅层的第二、第三或任意附加部分后执行的该后处理制程的该轮中，该二氧化硅层的该第一部分以及可选择的其它较早沉积的部分可将氧向该硅锗和/或硅半导体材料与该二氧化硅层之间的接口的扩散降低，从而可限制再氧化。这样，可避免或至少减轻接口处的半导体材料的过多氧化的负面效应，例如锗堆积（在半导体材料包括锗，例如硅-锗的情况下），不良接口及/或该场效应晶体管的阈值电压的变动。不过，可基本在整个二氧化硅层，包括其第二、第三或任意附加部分中实现该沉积的二氧化硅的致密化及开放空位的饱和。
这样，针对该二氧化硅层的最终厚度的较宽范围，可将所定义的再生长、缺陷数量的减少及/或开放空位的饱和实现。这可提升该栅极绝缘层的可靠性(尤其相对于偏压温度不稳定性及时间相关的介电击穿)而可提升包括场效应晶体管的集成电路的性能，其中，栅极绝缘层是如这里所述地形成，以及可降低制造成本。
本发明的主题不限于形成二氧化硅层以设置栅极绝缘层的具体实施例。在其它具体实施例中，这里所述的方法可用于形成用于栅极绝缘以外的其它目的的二氧化硅层。
而且，本发明的主题不限于通过化学气相沉积制程而沉积二氧化硅并在沉积该二氧化硅层的每一部分后作为后处理来执行等离子氧化的具体实施例。相反，这里所述的方法可应用于已沉积层的多种后处理，且当后处理制程受限于透过该已沉积层的扩散时尤其有利。也可使用二氧化硅以外的其它材料。
下面参照图1a至1g、2a及2b描述进一步的具体实施例。
图1a显示依据一具体实施例的制造制程的第一阶段中半导体结构100的示意剖视图。
半导体结构100包括基板101，在该基板上方形成半导体层103。基板101可代表任意适当的载体材料，例如半导体材料、与绝缘材料结合的半导体材料及其类似的。
在具体实施例中，与基板101结合的半导体材料103可形成绝缘体上硅（silicon-on-insulator；SOI）配置，其中，半导体层103形成于基板101的绝缘表面部分上，例如形成于半导体晶圆上的绝缘层的表面的部分上。
在其它具体实施例中，半导体层103及基板101可形成块体配置，其中，半导体层103形成于基板101的基本结晶的半导体材料上及/或其中的半导体层103与基板101为一体的。半导体层103及/或基板101中的半导体材料可包括硅。
半导体结构100进一步包括隔离结构102，其在具体实施例中可以浅沟槽隔离的形式设置，以将由隔离结构102围住的半导体层103的部分与半导体层103的其它部分隔离（未图示）。
半导体结构100进一步包括半导体层104，其可包括不同于半导体层103的半导体材料。尤其，半导体层104可包括硅-锗，而半导体层103可包括硅。
由隔离结构102围住的半导体层103、104的部分可构成场效应晶体管116的主动区115，且可包括特定的阱掺杂，掺杂的类型可依据场效应晶体管116的类型选择。为了形成n沟道场效应晶体管，由隔离结构102围住的层103的部分可由p型掺杂物掺杂，如果是形成p沟道场效应晶体管，则其可由n型掺杂物掺杂。
本发明不限于在场效应晶体管116的主动区115中设置由不同材料构成的半导体层103、104的具体实施例。作为替代，主动区115可包括单一半导体材料，例如硅。
在具体实施例中，半导体结构100可包括p沟道场效应晶体管，其中，主动区包括形成于硅层103上方的硅-锗层104，如图1a所示，且半导体结构100可另外包括n沟道场效应晶体管，其中，整个主动区形成于包括硅及/或与半导体基板101集成的半导体层中。
可以如下所述制造半导体结构100。
可通过已知制程设置上面形成有半导体层103的基板101。在半导体层103与基板101形成绝缘体上硅配置的具体实施例中，可采用形成绝缘体上硅结构的已知方法，包括将一半导体晶圆与上面形成有绝缘层的另一半导体晶圆结合及切割该些半导体晶圆的其中一个。在半导体层103与基板101形成块体配置的具体实施例中，可以完整半导体晶圆的形式设置半导体层103及基板101。隔离结构102可通过使用形成浅沟槽隔离结构的成熟方法形成，包括光刻技术、蚀刻技术以及沉积及平坦化的制程。在具体实施例中，隔离结构102可包括二氧化硅、氮化硅及其类似的。
半导体层104可通过在半导体结构上形成半导体层的成熟技术形成(例如，选择性外延生长制程，其中是在半导体层103的表面上选择性沉积硅-锗)。不形成硅-锗层的半导体结构100的部分，例如其中形成有n沟道场效应晶体管的半导体结构100的部分可由掩膜覆盖，该选择性外延生长制程是经调整而不会在该掩膜上发生硅-锗沉积。接着，可通过蚀刻制程移除该掩膜。
图1b显示在该制造制程的下一阶段中半导体结构100的示意剖视图。可在半导体结构100上沉积材料层117的第一部分105。材料层117的第一部分105可包括二氧化硅，且可通过图1b中箭头106所示的一轮沉积制程沉积于半导体层104的表面上。该沉积制程可为化学气相沉积制程，其中，半导体结构100暴露于反应气体。在半导体结构100的表面上，该反应气体的组分彼此化学反应。在该化学反应中形成材料层117的第一部分105的材料。
在具体实施例中，该化学气相沉积制程可为高温氧化物制程，其中，半导体结构100暴露于包括硅烷及氧化亚氮的反应气体。该化学气相沉积制程可在约650℃至850℃的范围内的较高温度下执行。在半导体结构100的表面，可发生该硅烷与该氧化亚氮之间的化学反应，在该化学反应中形成二氧化硅。该二氧化硅可沉积于半导体结构100上以形成材料层117的第一部分105。
本发明不限于执行高温氧化物制程以沉积材料层117的第一部分105的具体实施例。作为替代，在材料层117包括二氧化硅的具体实施例中，可采用低温氧化物制程设置材料层117的第一部分105。该低温氧化物制程为化学气相沉积制程，其中，反应气体包括硅烷及氧，且该反应执行于约300℃至约500℃的范围内的温度下。
在进一步的具体实施例中，材料层117的第一部分105可由不同于二氧化硅的材料构成，例如氮化硅，且可通过执行一轮已知的沉积制程沉积氮化硅层而形成。
图1c显示该制造制程的下一阶段中半导体结构100的示意剖视图。
在形成材料层117的第一部分105后，可执行一轮后处理制程以至少将材料层117的第一部分105改性，如图1c中的箭头108所示。
该后处理制程可包括将半导体结构100暴露于气体，该气体包括可与材料层的第一部分105的材料和/或半导体层104的材料化学反应的一个或多个组分。
在具体实施例中，该后处理制程可包括氧化制程，其中，半导体结构100暴露于氧化环境，例如氧等离子体。
该氧等离子体可通过已知的解耦等离子源设置，其中，半导体结构100设于反应室中，其包括气体(包括氧，例如基本纯的氧、氧与氢的混合物、氧与氮的混和物及/或氧与惰性气体的混合物(例如氧与氦和/或氩的混合物))，并在包括氧的该气体中产生放电以至少部分电离包括氧的该气体。该放电可为射频放电，或可用于产生微波等离子体。为产生该射频放电，该解耦等离子源可包括电性连接第一射频电源的电感线圈（该电感线圈设于半导体结构100上方），以及电性连接于设置半导体结构100的基板座与地之间的第二射频电源。该第一及第二射频源可工作于不同的频率。
来自该氧等离子体的例如氧原子、离子及/或分子等种类可与材料层117的第一部分105反应。在材料层117的第一部分105包括二氧化硅的具体实施例中，在材料层117的第一部分105的该二氧化硅与来自该氧等离子体的该些种类之间的反应可饱和材料层117的第一部分105中的开放空位，并可将材料层117的第一部分105致密化。
另外，来自该氧等离子体的例如氧原子、离子和/或分子可扩散穿过材料层117的第一部分105，且可与半导体层104的材料反应。在半导体层104包括硅-锗或硅的具体实施例中，来自该氧等离子体的氧可与层104的硅反应以产生二氧化硅。这样，邻近材料层117的第一部分105可形成半导体层104的氧化部分107。该氧化部分107的形成可提升材料层117的第一部分105与半导体层104之间的接口的质量。尤其，可降低该接口处的缺陷密度。
在该等离子氧化制程的该轮108中，该等离子氧化制程的参数可经调整以使半导体层104的氧化部分107的厚度在约2埃至约6埃的范围内。尤其，该等离子氧化制程的参数可包括射频功率、该等离子氧化制程的时间，以及该等离子氧化制程期间的气体流量。
图1d显示在该制造制程的下一阶段中半导体结构100的示意剖视图。
在该后处理制程的该轮108后，可沉积材料层117的第二部分109。材料层117的第二部分109可由与第一部分105基本相同的材料构成。尤其，在材料层117的第一部分105包括二氧化硅的具体实施例中，该材料层的第二部分109也可包括二氧化硅。
材料层117的第二部分109可通过与形成材料层117的第一部分105中采用的沉积制程的类型相同的一轮沉积制程而形成，如图1d的箭头110所示。
在该沉积制程的该轮110中，该沉积制程的参数的至少其中一些可基本对应于形成材料层117的第一部分105中采用的沉积制程的参数。尤其，在用于形成材料层117的第一部分105及第二部分109的沉积制程为化学气相沉积制程的具体实施例中，该化学气相沉积制程的参数，例如反应气体的组成、反应气体的组分的流量以及温度在形成材料层的第一部分105以及形成材料层的第二部分109中可基本一致。
不过，用于形成材料层117的第二部分109的该沉积制程的该轮110的持续时间可不同于用于形成材料层117的第一部分105的该沉积制程的该轮106的持续时间，以使第二部分109可具有不同于第一部分105的厚度。
尤其，与该沉积制程的该轮106相比，该沉积制程的该轮110可以较长时间执行，以使材料层117的第二部分109具有比第一部分105较大的厚度，或者与该沉积制程的该轮106相比，该沉积制程的该轮110可以较短时间执行，以使第二部分109比第一部分105薄。
作为替代，该沉积制程的该轮106、110的持续时间可基本相同，以使材料层117的第一部分105的厚度与材料层117的第二部分109的厚度基本相同。
图1e显示该制造制程的下一阶段中半导体结构100的示意剖视图。
在沉积材料层117的第二部分109后，可执行该后处理制程的第二轮，如图1e中的箭头111所示。在沉积材料层117的第二部分109后执行的该后处理制程可为与沉积材料层117的第一部分105后执行的后处理制程的类型相同的后处理制程。在具体实施例中，该后处理制程的参数的至少其中一些与在该后处理制程的该轮108、111中可基本相同。
在该后处理制程包括暴露半导体结构100于等离子体(例如氧等离子体)的具体实施例中，在该后处理制程的该轮111中使用的等离子制程的参数，例如气体组成、压力、温度以及气体流量可基本对应于在形成材料层117的第一部分105后执行的该后处理制程的该轮108的参数。
而且，在具体实施例中，该后处理制程的该轮111的持续时间与该后处理制程的该轮108的持续时间可基本相同。
在其它具体实施例中，该后处理制程的至少一参数可在该后处理制程的该轮108、111中为不同。例如，在材料层117的第二部分109具有比第一部分105大的厚度时，与该后处理制程的该轮108相比，该后处理制程的该轮111可以较长时间执行；又如果材料层117的第二部分109的厚度比第一部分105的厚度小，则与该后处理制程的该轮108相比，该后处理制程的该轮111可以较短时间执行。
图1f显示该制造制程的下一阶段中半导体结构100的示意剖视图。
在该后处理制程的该轮111后，可在材料层117上形成材料层112。
材料层112可包括与二氧化硅的介电常数相比具有较大介电常数的高k材料。在具体实施例中，材料层112的材料可具有约为10或更大的介电常数。材料层112可包括氧化铪、氧化锆、硅酸铪、硅酸锆或另一高k材料，或一种或多种此类材料的混合物。
材料层112可通过图1f中的箭头113所示的沉积制程而形成。沉积制程113可为沉积高k材料的已知制程，例如化学气相沉积及/或原子层沉积。
材料层117（可包括二氧化硅）与材料层112（可包括高k材料）的结合可形成场效应晶体管116的栅极绝缘层118。
栅极绝缘层118的总厚度（基本等于半导体层104的氧化部分107、材料层117的第一部分105、材料层117的第二部分109及材料层112的厚度之和）可大于约30埃及/或可在约30埃至约80埃的范围内。栅极绝缘层118的这样一较大厚度可帮助降低场效应晶体管116中的漏电流。
图1g显示该制造制程的下一阶段中半导体结构100的示意剖视图。
可在第二材料层112上方形成栅极电极114，且可移除不在栅极电极114下方的半导体层104的氧化部分107、材料层117及材料层112的部分。
可通过形成场效应晶体管的栅极电极的成熟技术来执行栅极电极114的形成。在具体实施例中，栅极电极114可包括一个或多个层，以使栅极电极114的功函数适应栅极绝缘层118。该些层可邻近第二材料层112设置。而且，在具体实施例中，栅极电极114可为金属栅极电极或全硅化栅极电极。在其它具体实施例中，栅极电极114可为多晶硅栅极电极。
场效应晶体管116的形成可进一步包括在邻近栅极电极114处形成掺杂的源/漏极区域（未图示）。该源/漏极区域可通过已知的制程形成，包括形成侧间隙壁及/或离子注入。可在形成栅极电极114之后或形成栅极电极114之前形成该源/漏极区域。
本发明的主题不限于材料层仅包括独立形成的两部分并执行两轮后处理制程的具体实施例。在其它具体实施例中，可执行更多轮沉积制程，以分别沉积材料层的一部分，且可在每轮该沉积制程后执行一轮后处理制程。
下面参照图2a及2b描述沉积材料层的三部分并在沉积每一部分后执行一后处理制程的说明性具体实施例。出于方便，在图1a至1g中以及在图2a及2b中，类似的附图标记是用于表示类似的组件，且图2a及2b中所示的组件可具有与由类似附图标记表示的图1a至1g所示组件对应的特征。
图2a显示制造制程的一阶段中半导体结构200的示意剖视图。半导体结构200包括基板101，隔离结构102，半导体材料层103、104，材料层217的第一部分105、由与第一部分105基本相同的材料构成的材料层217的第二部分109，以及设置于材料层217的第一部分105与半导体材料层104之间的半导体材料层104的氧化部分107。
半导体结构200的该些特征可参照图1a至1e而如上所述地形成。尤其，可执行第一轮沉积制程以形成材料层217的第一部分105。接着，可执行第一轮后处理制程以将材料层217的第一部分105及/或形成半导体材料层104的氧化部分107改性。随后，可执行第二轮该沉积制程以形成材料层217的第二部分109，且可执行第二轮该后处理制程以将材料层217的第二部分109改性。
在该后处理制程的该第二轮后，可执行图2a的箭头202所示的沉积制程的第三轮以形成材料层217的第三部分201。用于形成材料层217的第三部分201的该沉积制程的该轮202可具有与用于形成材料层217的第一部分105及第二部分109的该沉积制程的该些轮的特征基本对应的特征。
尤其，用于形成第三部分201的该沉积制程可为化学气相沉积制程，其中，该化学气相沉积制程的参数的其中一些或全部可与用于沉积第一部分105及第二部分109的化学气相沉积制程的参数基本相同。用于形成材料层217的第三部分201的该沉积制程的持续时间可比用于形成第一部分105及/或第二部分109的该沉积制程的该些轮的持续时间长或短，以比材料层217的第一部分105以及第二部分109的厚度来得增加或降低材料层217的第三部分201的厚度。作为替代，用于形成材料层217的第三部分201的该沉积制程的该轮202的持续时间可与用于形成材料层217的第一部分105的该沉积制程的该轮及/或用于形成材料层217的第二部分109的该沉积制程的该轮的持续时间基本相同。
图2b显示该制造制程的下一阶段中半导体结构200的示意剖视图。
在沉积材料层217的第三部分201后，可执行一轮后处理制程，如图2b的箭头203所示。该后处理制程的该轮203的特征可基本对应沉积材料层217的第一部分105后以及沉积材料层217的第二部分109执行的后处理制程的特征。尤其，在材料层217包括二氧化硅的具体实施例中，后处理制程203可为等离子氧化制程，其可通过解耦等离子源执行。
在该后处理制程的该轮203后，与参照图1f的上述第二材料层112类似的另一材料层可形成于材料层217的第三部分201上及/或与参照1g的上述栅极电极114类似的栅极电极可形成于第二材料层217的上方。作为替代，在该后处理制程的该轮203后，可在第三部分201上形成材料层217的第四部分，且可执行后处理制程以将该第四部分改性。接着，可选择性执行进一步的沉积制程及进一步的后处理制程。
在阅读本说明后，本发明的进一步修改及变更对于熟悉本领域的技术人员将变得更加清楚。因此，本说明仅为说明性质，目的在于教导熟悉本领域的技术人员执行本发明所揭露的原理的一般方式。应当理解的是，这里显示并描述的形式将视为当前的优选具体实施例。

Claims (20)

1.一种在半导体结构中形成材料层方法，包括：
在半导体结构上沉积第一材料层的第一部分；
执行后处理制程的第一轮以至少将该第一材料层的该第一部分改性；
在该后处理制程的该第一轮后，沉积该第一材料层的第二部分，而该第二部分由与该第一部分基本相同的材料构成；以及
在该第一材料层的该第二部分的该沉积后，执行该后处理制程的第二轮以至少将该第一材料层的该第二部分改性。
2.如权利要求1所述的方法，还包括：
在该后处理制程的该第二轮后，在该半导体结构上沉积该第一材料层的至少一附加部分，该第一材料层的各附加部分由与该第一材料层的该第一及第二部分基本相同的材料构成，并且在该第一材料层的该至少一附加部分的其中一者的每次沉积后，执行一轮该后处理制程。
3.如权利要求1所述的方法，其特征在于，该第一材料层的该第一部分的该沉积以及该第一材料层的该第二部分的该沉积各包括执行一轮沉积制程。
4.如权利要求3所述的方法，其特征在于，该沉积制程为化学气相沉积制程。
5.如权利要求4所述的方法，其特征在于，该第一材料层的该第一及第二部分的材料包括二氧化硅，并且在该化学气相沉积制程中使用包括硅烷及氧化亚氮的反应气体。
6.如权利要求4所述的方法，其特征在于，该后处理制程包括将该半导体结构暴露于等离子体，其中，该等离子体是通过与该化学气相沉积制程中使用的反应气体相比具有不同组成的气体中的放电所形成。
7.如权利要求6所述的方法，其特征在于，将该等离子体通过包括氧的气体中的放电形成。
8.如权利要求7所述的方法，其特征在于，将该等离子体通过解耦等离子源形成。
9.如权利要求1所述的方法，还包括在该第一材料层上形成第二材料层，而与该第一材料层的材料相比，该第二材料层由具有较大介电常数的材料构成。
10.如权利要求9所述的方法，其特征在于，该第一材料层的该材料包括二氧化硅，且该第二材料层的该材料具有约为10或更大的介电常数。
11.如权利要求10所述的方法，其特征在于，该第二材料层的该材料包括氧化铪、氧化锆、硅酸铪以及硅酸锆的至少其中一种。
12.如权利要求1所述的方法，还包括在该第一材料层上方形成场效应晶体管的栅极电极，而该第一材料层位于该场效应晶体管的沟道区域与该栅极电极之间，以在该栅极电极与该沟道区域之间提供电性绝缘。
13.如权利要求12所述的方法，其特征在于，该沟道区域包括硅及锗的至少其中一种。
14.如权利要求1所述的方法，其特征在于，该后处理制程包括将该半导体结构暴露于氧化环境中，其中，在该后处理制程的该第一轮期间将邻近该第一材料层的该半导体结构的部分氧化。
15.如权利要求14所述的方法，其特征在于，邻近该第一材料层的该氧化部分具有在约2埃至约6埃范围内的厚度。
16.如权利要求9所述的方法，其特征在于，该第一材料层与该第二材料层的总厚度大于约30埃。
17.如权利要求9所述的方法，其特征在于，该第一材料层与该第二材料层的总厚度在约30埃至约80埃的范围内。
18.一种形成场效应晶体管的方法，包括：
设置包括半导体材料的半导体结构；
在该半导体材料上形成栅极绝缘层，其中，该栅极绝缘层的形成包括：
执行化学气相沉积制程的第一轮以在该半导体材料上沉积二氧化硅层的第一部分；
在该化学气相沉积制程的该第一轮后，执行等离子氧化制程的第一轮，其中，将与该二氧化硅层的该第一部分邻近的该半导体材料的部分氧化；
在该等离子氧化制程的该第一轮后，执行该化学气相沉积制程的第二轮以在该二氧化硅层的该第一部分上沉积该二氧化硅层的第二部分；以及
在该化学气相沉积制程的该第二轮后，执行该等离子氧化制程的第二轮；
该方法还包括：
在该栅极绝缘层上方形成栅极电极。
19.如权利要求18所述的形成场效应晶体管的方法，其特征在于，该栅极绝缘层的形成还包括在该二氧化硅层上形成与二氧化硅相比具有较大介电常数的材料层。
20.如权利要求19所述的形成场效应晶体管的方法，其特征在于，该栅极绝缘层的形成还包括:
在该等离子氧化制程的该第二轮后，执行一轮或多轮该化学气相沉积制程以沉积该二氧化硅层的一个或多个附加部分，其中，在每轮该化学气相沉积制程后执行一轮该等离子氧化制程。
CN201310386403.XA 2012-08-31 2013-08-30 在半导体结构中形成材料层的方法 Expired - Fee Related CN103681351B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/601,072 2012-08-31
US13/601,072 US8993459B2 (en) 2012-08-31 2012-08-31 Method of forming a material layer in a semiconductor structure

Publications (2)

Publication Number Publication Date
CN103681351A true CN103681351A (zh) 2014-03-26
CN103681351B CN103681351B (zh) 2016-09-07

Family

ID=50098624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310386403.XA Expired - Fee Related CN103681351B (zh) 2012-08-31 2013-08-30 在半导体结构中形成材料层的方法

Country Status (6)

Country Link
US (1) US8993459B2 (zh)
KR (1) KR101562955B1 (zh)
CN (1) CN103681351B (zh)
DE (1) DE102013214300B4 (zh)
SG (1) SG2013053368A (zh)
TW (1) TWI528557B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111962041A (zh) * 2019-05-20 2020-11-20 东京毅力科创株式会社 成膜方法
CN117174728A (zh) * 2023-11-02 2023-12-05 合肥新晶集成电路有限公司 晶圆处理方法及晶圆结构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140003154A (ko) * 2012-06-29 2014-01-09 에스케이하이닉스 주식회사 반도체 장치 제조 방법
US9536746B2 (en) * 2014-03-13 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Recess and epitaxial layer to improve transistor performance
KR102342850B1 (ko) 2015-04-17 2021-12-23 삼성전자주식회사 반도체 소자의 제조를 위한 유전체층의 큐어링 방법
US11594455B2 (en) * 2021-01-05 2023-02-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method for the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445982A (en) * 1994-02-23 1995-08-29 Goldstar Electron Co., Ltd. Method of fabricating nonvolatile semiconductor memory device
CN101901766A (zh) * 2009-06-01 2010-12-01 中国台湾积体电路制造股份有限公司 集成电路结构及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0572704B1 (en) * 1992-06-05 2000-04-19 Semiconductor Process Laboratory Co., Ltd. Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
US6348373B1 (en) 2000-03-29 2002-02-19 Sharp Laboratories Of America, Inc. Method for improving electrical properties of high dielectric constant films
US6410461B1 (en) * 2001-05-07 2002-06-25 Advanced Micro Devices, Inc. Method of depositing sion with reduced defects
WO2003088341A1 (fr) 2002-03-29 2003-10-23 Tokyo Electron Limited Procede pour constituer un film isolant sous-jacent
US6809043B1 (en) * 2002-06-19 2004-10-26 Advanced Micro Devices, Inc. Multi-stage, low deposition rate PECVD oxide
KR100496888B1 (ko) 2003-03-06 2005-06-23 삼성전자주식회사 삼중 게이트 절연막을 갖는 반도체 소자 및 그 제조방법
JP4526995B2 (ja) 2004-04-09 2010-08-18 東京エレクトロン株式会社 ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
US7074680B2 (en) * 2004-09-07 2006-07-11 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
KR100644410B1 (ko) 2005-08-05 2006-11-10 삼성전자주식회사 금속 산화막의 형성 방법 및 이를 이용한 반도체커패시터의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445982A (en) * 1994-02-23 1995-08-29 Goldstar Electron Co., Ltd. Method of fabricating nonvolatile semiconductor memory device
CN101901766A (zh) * 2009-06-01 2010-12-01 中国台湾积体电路制造股份有限公司 集成电路结构及其形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111962041A (zh) * 2019-05-20 2020-11-20 东京毅力科创株式会社 成膜方法
CN117174728A (zh) * 2023-11-02 2023-12-05 合肥新晶集成电路有限公司 晶圆处理方法及晶圆结构
CN117174728B (zh) * 2023-11-02 2024-02-20 合肥新晶集成电路有限公司 晶圆处理方法及晶圆结构

Also Published As

Publication number Publication date
CN103681351B (zh) 2016-09-07
TW201409704A (zh) 2014-03-01
SG2013053368A (en) 2014-03-28
DE102013214300A1 (de) 2014-03-06
US20140065808A1 (en) 2014-03-06
KR101562955B1 (ko) 2015-10-23
KR20140029304A (ko) 2014-03-10
US8993459B2 (en) 2015-03-31
TWI528557B (zh) 2016-04-01
DE102013214300B4 (de) 2015-05-13

Similar Documents

Publication Publication Date Title
CN101840863B (zh) 半导体装置及半导体装置的制造方法
US10157777B2 (en) Air gap over transistor gate and related method
US8395217B1 (en) Isolation in CMOSFET devices utilizing buried air bags
US20170330832A1 (en) Air gap over transistor gate and related method
CN103681351A (zh) 在半导体结构中形成材料层的方法
US8674416B2 (en) Semiconductor device with reduced threshold variability having a threshold adjusting semiconductor alloy in the device active region
JP2011171706A (ja) トランジスタ及びその製造方法
US9257558B2 (en) FinFET device with gate oxide layer
JP2013506289A (ja) 酸素拡散バリア層を有する半導体デバイスおよびそれを製造するための方法
CN104282540B (zh) 晶体管及其形成方法
CN102437118B (zh) 具有金属栅极的晶体管的制作方法
US8552507B2 (en) Semiconductor device and method of manufacturing the same
CN112786438A (zh) 半导体器件及其栅极结构的形成方法
US8735236B2 (en) High-k metal gate electrode structure formed by removing a work function on sidewalls in replacement gate technology
US20200098891A1 (en) Semiconductor device with adhesion layer and method of making
CN102983104B (zh) Cmos晶体管的制作方法
US20140035058A1 (en) Semiconductor Devices and Methods of Manufacturing the Same
JP2010123660A (ja) 絶縁ゲート型半導体装置及びその製造方法
US8664066B2 (en) Formation of a channel semiconductor alloy by forming a nitride based hard mask layer
US11164954B2 (en) Gate capping layers of semiconductor devices
CN104064463A (zh) 晶体管及其形成方法
CN104465377B (zh) Pmos晶体管及其形成方法
US11410998B2 (en) LDMOS finFET structure with buried insulator layer and method for forming same
US8377773B1 (en) Transistors having a channel semiconductor alloy formed in an early process stage based on a hard mask
US8772843B2 (en) Oxide deposition by using a double liner approach for reducing pattern density dependence in sophisticated semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160907

Termination date: 20190830

CF01 Termination of patent right due to non-payment of annual fee