CN101840863B - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN101840863B
CN101840863B CN201010138337.0A CN201010138337A CN101840863B CN 101840863 B CN101840863 B CN 101840863B CN 201010138337 A CN201010138337 A CN 201010138337A CN 101840863 B CN101840863 B CN 101840863B
Authority
CN
China
Prior art keywords
layer
oxide
germanium
semiconductor
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010138337.0A
Other languages
English (en)
Other versions
CN101840863A (zh
Inventor
林俊成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101840863A publication Critical patent/CN101840863A/zh
Application granted granted Critical
Publication of CN101840863B publication Critical patent/CN101840863B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置的制造方法及半导体装置。在一实施例中，此方法包含在一基板上形成半导体氧化层以及在半导体氧化层上形成一金属氧化物层。将半导体氧化层与金属氧化物层转化成一第一介电层。在第一介电层上沉积第一电极层。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明是有关于一种半导体装置，且特别是有关于一种锗场效晶体管及其制造方法。
背景技术
由于已知材料(例如栅极氧化物)的尺寸不可变化性，造成传统晶体管在尺寸变化上的限制，半导体产业面临空前的挑战。业界已积极采用新方法来增强性能，例如采用应变硅。然而，由于缺陷的增加与应变效应的可能饱和程度，可预期的是具有应变的尺寸变化将受到挑战。因此，有研究重新注意到将III-V族半导体以及/或IV族半导体的整合在一起作为新的通道材料。这是迫于增加通道运输的需要，也可以降低能量的浪费。增加高质量的高k介电质的能力，这恢复了使用其它种基板的可能性。
与硅相比，由于锗的高电子空穴迁移率(mobilities)，含锗的装置是取代硅作为信道材料重要的角逐者之一。例如，已知的是含锗的晶体管可表现出大于400％的空穴迁移率，以及大于250％的电子迁移率，超越了含硅的晶体管。高迁移率使得改善驱动电流有了希望，大幅超过可比较的硅装置所能达到的。
理论上，以块状锗或绝缘体上覆锗(germanium on insulator，GeOI)基板来制作晶体管，有可能远快于现行以块状硅或绝缘体上覆硅(silicon-on-insulator，SOI)基板。然而，需要克服许多应用上的限制与挑战，才能使得含锗装置变的可行。其中一个限制有关于栅极介电质的形成。
与硅不同，锗不会形成稳定的化合物。氧化锗是不稳定的，且大量的不稳定状态的导入会导致装置的可靠性不佳。可靠性的问题会否定了通过使用含锗晶体管可能达到的改良成果。因此，一种可形成锗晶体管的栅极介电质，且不会降低装置的可靠性及/或性能的结构或方法是目前所需。
发明内容
本发明的目的在于提供一种半导体装置的制造方法及半导体装置，通过本发明的较佳实施例，通常可解决或避免上述这些或其它问题的发生，且可获得技术优势。
本发明的实施例包含半导体装置及其制造方法。根据本发明的一实施例，一种半导体装置的制造方法包含在一基板上形成一半导体氧化层，以及在半导体氧化层上形成一金属氧化物层。此方法还包含将半导体氧化层及金属氧化物层转化成一第一介电层，并沉积一第一电极至第一介电层上。
根据本发明的另一实施例，一种半导体装置的制造方法包括：在一基板上形成一栅极介电前驱层，其是通过(i)形成至少一半导体氧化层，以及(ii)形成至少一金属氧化层，并重复步骤(i)及(ii)直到达到该栅极介电前驱层的一所需厚度；将该栅极介电前驱层转化成一第一栅极介电层；以及在该第一栅极介电层上沉积一第一栅极电极层，其中该第一栅极介电层以及该第一栅极电极层包含半导体场效晶体管的一部分。
根据本发明的又一实施例，一种半导体装置包含：一第一电极，设置于一半导体基板内，该第一电极包含一第一半导体掺杂区；一第一介电层，设置于一第一电极上，该第一介电层包含一半导体氧化物以及一稳定金属；以及一第二电极，设置于该第一介电层上，其中该第一电极以及该第二电极形成一电容。
本发明实施例的优点为通过一稳定金属的掺杂，不仅可使半导体的氧化物稳定，而且获得一具有低缺陷密度并具有高电子迁移率的介电层，进而可有效改善装置的可靠性及性能。
前述在相当程度上的描述本发明实施例的特征是为了后续对本发明详细的揭露能被更容易的理解。本发明实施例的其它特征与优势将在以下详细揭露，以形成本发明权利要求的目的。可以理解的是，对于一此领域中熟悉技艺者而言，所揭露的概念与特定实施例都可作为修改或设计不同结构或制程的基础，以实现本发明同样的目的。熟悉技艺者也应可了解到的是，对等的结构并不脱离本发明的精神与范围内，如所附的权利要求。
附图说明
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1是绘示锗场效晶体管(FET)的结构实施例；
图2a至2d是绘示依照本发明实施例的一种锗晶体管在不同组装阶段的结构；
图3a与3b是绘示依照本发明实施例组装的锗晶体管的化学组成份与装置性能，其中图3a绘示在晶体管的组装过程中栅电极层锗的X射线光电子光谱图，图3b绘示锗晶体管的电容-电压曲线；
图4a至4g是绘示依照本发明实施例的不同组装阶段的锗场效晶体管；
除非特别指定，在不同附图中对应的相同组件将使用对应的参考标号或符号。所绘附图用以清楚说明相关实施例且并非用以限制本发明的范围。
【主要组件符号说明】
5：金属绝缘体半导体场效晶体管    10：基板
12：隔离槽                       11：主动区
21：绝缘层                       13：浅沟槽隔离
23：第一介电层/第一栅极介电层    22：暂时材料层
25：第一栅电极层/第一栅极电极层  24：第二介电层/第二栅极介电层
27：栅电极                       26：第二栅电极层/第二栅极电极层
41：漏极延伸间隙壁               31：通道
52：源极/漏极                    42：源极/漏极间隙壁
101：第一曲线                    102：第二曲线
具体实施方式
较佳实施例的应用与实施将在以下详细揭露。然而，可以理解的是，本发明提供许多可供应用的创新概念，这些创新概念可在各种特定背景中加以体现。所讨论的特定实施例仅用以举例说明制造与应用本发明的特定方式，并不用以限制本发明的范围。
将在一特定的范围内以不同的实施例来描述本发明，也就是锗通道场效晶体管(germanium channel field effect transistor)。然而，本发明亦可应用不同型态的装置及信道材料。
形成锗、III-V族(例如砷化镓、磷化铟)以及II-VI族(例如硫化镁、氧化镁)的晶体管所面临的困难之一，就是形成具有高介电常数的栅极介电质，而不会导入缺陷，例如界面状态(interface states)或块状的电荷陷阱(charge traps)。然而，不同于硅，锗、III-V族以及II-VI族不会形成具有低缺陷密度的稳定氧化物。当然，二氧化锗具有一高缺陷密度(high defect density)，例如界面的陷阱密度(interface trap densities)高于约1x1012/cm2。一个降低缺陷的方法就是通过将氧化物退火。然而，锗与III-V族以及II-VI族的氧化物在高温下是不稳定的。例如，二氧化锗在高于700℃时是容易爆炸(volatile)的。而且，假如暴露于湿气中，二氧化锗会分解。即使在较低的温度下(例如约400℃)，锗的次氧化物(sub-oxides)仍旧不稳定。
已经尝试过不同的研究以克服直接在锗的表面上形成高k介电层的困难。然而，在高k介电层与锗间的界面是相当有缺陷的。高界面电荷遮蔽了半导体基板的栅电位(gate potential)，导致了电容的表现不佳。这是由于高k介电质成长自半导体基板10的末端锗原子。在半导体(锗)基板与高k介电层间的晶状结构的大改变，导致了由于未终结的锗或高k介电原子(或氢作为终结的原子容易因为电位而被打断)产生的大量界面陷阱(interface traps)。
再一技术是有关于在锗层上形成一硅覆盖层(silicon cap layer)或一钝化(passivation)层。硅覆盖层部分被转化成氧化硅层，以形成栅极绝缘体(gateinsulator)。可在一氧化硅层上形成一质量良好的高k介电层。当此制程的缺陷密度(defect density)是低的时候，锗的能带间隙(band gap)会低于硅。因此，锗在具有一既定的位能与掺杂(doping)下，会早于硅覆盖层前转化。因此，晶体管的通道会形成于锗层中，其位于残留的硅覆盖层下。形成于二氧化硅栅极介电质与锗通道之间的硅层，会导致晶体管电性氧化物的厚度增加。此电性氧化物的厚度增加抵销了在信道区域中增加的迁移率。
在不同的实施例中，本发明克服了形成一稳定半导体氧化物的限制。半导体氧化物的使用确保了低缺陷浓度，尽管稳定剂(stabilizer)避免了半导体氧化物的环境降解。在不同的实施例中，通过一稳定金属，半导体的氧化物因此而稳定。稳定金属与不稳定的半导体氧化物结合，并形成一稳定的氧化物，其具有低缺陷密度(例如低于约1012/cm2)。
在下列所举实施例中，所使用的半导体材料是主要以锗来实施，当然，在其它实施例中，所使用的半导体材料可根据实际应用情况选用III-V族化合物(例如砷化镓、磷化铟)或II-VI族化合物(例如硫化镁、氧化镁)。因此，在下列实施例中，提及锗基板及氧化锗的部分亦应可以III-V族与II-VI族基板以及III-V族与II-VI族的氧化物来取代之。
图1是绘示金属绝缘体半导体场效晶体管(MISFET)5掺杂在半导体基板10中。在不同实施例中，半导体基板10可为一块状单晶锗基板(bulkmono-crystalline germanium substrate)、一半导体主体上覆锗层(germanium layeron a semiconductor body)，例如一硅基板上覆锗层(germanium layer on a siliconsubstrate)或一绝缘体上覆锗基板(germanium-on-insulator substrate)。
此金属绝缘体半导体场效晶体管5包含一栅极介电质堆叠(gate dielectricstack)，其包含第一介电层23与第二介电层24。在不同实施例中，第一介电层23包含MGeO，例如一含氧化锗的氧化物(GeO)以及一稳定金属(M)氧化物。第一介电层23的组成份包含了MzGeyOx，其中x与y的比例为约0.2至约5之间，且x与z的比例为约0.2至约5之间。稳定金属(M)可为铝、铪、钛、钽、镧、锆、钨、钆、或其结合物及其相似金属。在不同实施例中，稳定金属可与氧原子产生键结，并且稳定氧化物的网络。不像独立形成在半导体基板10上的高k介电层，稳定金属并不会特别改变锗和氧化锗(Ge/GeO)间的界面，导致低界面缺陷密度，例如低于约1x1011/cm2。在不同实施例中，第一介电层23的介电常数大于氧化锗的介电常数。在某些实施例中，第一介电层23还包含卤素原子。在一实施例中，第一介电层23包含氟，例如MzGeyOxFw，其中x与y的比例为约0.2至约5之间，x与z的比例为约0.2至约5之间，以及w与y的比例为约0.01至约1之间。
第二介电层24包含一适当的介电层以及一高k介电材料。在不同实施例中，第二介电层24的介电常数是高于第一介电层23的介电常数。在不同实施例中，使用于第二介电层24的高k介电材料具有约为或大于5的介电常数。适当的介电材料包括金属氧化物(MOx)，例如二氧化铪(HfO2)、三氧化二铝(Al2O3)、二氧化锆(ZrO2)、五氧化二钽(Ta2O5)、三氧化二镧(La2O3)、氧化钆(GdOx)、氧化铝钆(GdAlOx)，金属硅酸盐类(MSiyOx)，例如铪硅酸盐(HfSiOx)、锆硅酸盐(ZrSiOx)、铝硅酸盐(SiAlOx)，金属锗酸盐类(MGeyOx)，例如铪锗酸盐(HfGeOx)、锆锗酸盐(ZrGeOx)、镧锗酸盐(LaGeOx)、钆锗酸盐(GdGeOx)或铝锗酸盐(GeAlOx)。不同实施例当然也可包括具有多种金属的高k介电材料，例如一第一金属M1与一第二金属M2。在一实施例中，可使用包含一第一金属M1与一第二金属M2的一金属氧化物来作为第二介电层24，该金属氧化物包括氧化铪铝(HfAlOx)、氧化铪锆(HfZrOx)、氧化锆铝(ZrAlOx)、氧化镧铝(LaAlOx)、氧化钽(TaAlOx)或氧化钆铝(GdAlOx)。在一些实施例中，当没有特别图示时，也可以使用上述的氮化物以及混合物。或者，第二介电层24可包含其它高k绝缘材料或其它介电材料。第二介电层24可包含由一种材料所组成的单一层或选择性的多层。
第一栅电极层25是设置于第二介电层24上。第一栅电极层24包含一导电性材料，例如一金属栅电极材料。在不同实施例中，第一栅电极层25包含一金属氮化物，例如氮化钛(TiN)、氮化钽(TaN)、氮化钼(MoN)、氮化铪(HfN)或氮化钛铝(TiAlN)。在其它实施例中，第一栅电极层25包含碳化钛(TiC)、氮化铪(HfN)、碳化钽(TaC)、钨(W)、铝(Al)、铷(Ru)、铷钽(RuTa)、氮化钽硅(TaSiN)、镍硅化物(NiSix)、铱(Ir)、钇(Y)、镱硅化物(YbSix)、铒硅化物(ErSix)、铂(Pt)、钛(Ti)、铂钛(PtTi)、钯(Pd)、铼(Re)、铑(Rh)、硼化物、或钛(Ti)、铪(Hf)、锆(Zr)、钼(Mo)、氮化锆硅(ZrSiN)、氮化锆(ZrN)、氮化铪硅(HfSiN)、氮化钨(WN)、镍(Ni)、镨(Pr)、氮化钒(VN)、钛钨(TiW)的锑化物、或其结合物。在一实施例中，第一栅电极层25包含一掺杂多晶硅层或一硅化物层(例如硅化钛、硅化镍、硅化钽、硅化钴、硅化铂)。第一栅电极层25的厚度可根据功函数而调整。
第二栅电极层26是设置于第一栅电极层25上。在一实施例中，第二栅电极层26包含一掺杂多晶硅层。在不同实施例中，第二栅电极层26包含一适当的导电材料。在一实施例中，第一栅电极层25与第二栅电极层26包含相同材料。
金属绝缘体半导体场效晶体管5还包含一通道31，设置于邻接的源极/漏极52之间。在不同实施例中，通道31包含锗。在一实施例中，源极/漏极52包含锗。当以一相同的材料形成源极/漏极52与通道31时，有利于降低制程成本，含锗的晶体管会承受过度的漏电流(excessive leakage current)(低能量能带间隙)以及高接面电容(junction capacitance)(锗的高介电常数)。因此，在一些实施例中，源极/漏极52可包含其它材料以降低，例如，由于锗较小的能带间隙，产生的次临界泄漏(sub-threshold leakage)(源极对漏极穿隧(source to draintunneling))电流。在一实施例中，源极/漏极52包含硅。含硅的源极/漏极52将会导入一张力应变(tensile strain)至晶体管的通道31内，其可能通过通道31改善n型场效晶体管(FET)(例如具有锗(100)表面的半导体基板)。在一些实施例中，可导入一额外的材料层至通道31与源极/漏极52的接面，以降低短通道效应(short channel effort)。
在一实施例中，金属绝缘体半导体场效晶体管5包含漏极延伸间隙壁(drain extension spacer)41与源极/漏极间隙壁(source/drain spacer)42。在不同实施例中，间隙壁可以任何适合的形态形成，以将金属绝缘体半导体场效晶体管5不同的区域与栅电极层的任一层分离。
在一实施例中，金属绝缘体半导体场效晶体管5包含p信道晶体管或者n信道晶体管装置，然而相对于硅装置，p型晶体管(pMOS)具有可改善性能的实质电位(potential)。不像III-V族的半导体基板，单锗基板可使用于n型或p型晶体管，虽然对于较简单的积体(integration)会依序牺牲掉n型晶体管的某些性能。然而，本发明的实施例亦包含仅在p型晶体管使用一锗基板以及一以金属稳定的氧化锗(metal stabilized germanium oxide)。在不同实施例中，在说明平面晶体管时，金属绝缘体半导体场效晶体管5包含三栅极(triple gate)或双栅极(double gate)装置。
图2a至2d绘示一金属绝缘体装置在不同阶段的组装。
请先参照图2a，提供一半导体基板10。在一实施例中，半导体基板10是一锗晶片。在不同实施例中，半导体基板10是一块状单晶硅基板(bulkmono-crystalline germanium substrate)(或是长在基板上面不然就是里面的一层)、一半导体本体上覆锗层、一锗(100)半导体晶片上的锗(110)层或是一层绝缘体上覆锗(GeOI)晶片。半导体基板10掺杂有一适当的p型或n型掺杂物，以形成一具有适当导电性的表面层，例如通过植入或退火步骤。
一绝缘层21是沉积在半导体基板10所暴露的部分上。在一实施例中，绝缘层21包含一氧化锗(例如氧化锗或二氧化锗)、氮化物(例如氮化锗)或者氧化物与氮化物的组成物(例如氮氧化锗或一氧化物-氮化物-氧化物的次序)。通过氧化半导体基板10来沉积绝缘层21。在一实施例中，将半导体基板10放置在一氧等离子环境下，其包含氧气/氮气、氧气、臭氧以及/或原子态的氧气，以形成一氧化层。在一实施例中，氧气的提供是将一分子状态的氧气，以流率约250sccm至约1000sccm以及约10托(torr)至约100托的氧气分压注入至等离子室内。在一实施例中，含氧的氧化制程于氧分压介于约10托至约720托下进行，氧化温度介于约250℃至约500℃。在另一实施例中，含臭氧的氧化制程于臭氧分压介于约0.005托至约0.5托下进行，氧化温度介于约200℃至约500℃。使用臭氧的氧化速度快于使用氧气的氧化速度，因此使用臭氧的分压小于使用氧气的分压。
或者，在其它实施例中，绝缘层21是以高温热氧化制程所形成。在其它实施例中，可使用任何适当的沉积技术，包含原子层沉积、等离子气相沉积或化学气相沉积。在不同实施例中，绝缘层21包含一厚度至约30埃的单一层(single mono-layer)(约2埃)，在一实施例中其厚度低于16埃。
或者，在一些实施例中，使一卤素原子，例如氟，吸附至绝缘层21中。在一实施例中，绝缘层21的形成包含形成添加氟的锗氧化物(GeOxFw)。在一实施例中，在基板10的氧化过程中，将稀释的三氟化氮(NF3)导入氧化室中。控制绝缘层21所吸附的氟总量，例如控制三氟化氮(NF3)气体的流率比例(三氟化氮(NF3)的流率/氧源的流率)。在不同实施例中，三氟化氮(NF3)的流率比例约为1x10-3至约1x10-1。或者，在一些实施例中，三氟化氮(NF3)源可在成长出少数的单层绝缘层21后关闭，如此使得卤素原子吸附于绝缘层21与基板10间的接面。卤素原子帮助修复基板10的悬吊键，且因此移除绝缘层21与基板10界面的阻陷状态(trap state)。
如图2b所示，在第一绝缘层21上沉积一暂时材料层22。在不同实施例中，暂时材料层22包含一稳定金属。稳定金属(M)包含铝、铪、钛、钽、镧、锆以及/或钨及其相似金属。在一实施例中，稳定金属包含铝。在一替代实施例中，暂时材料层22包含一含有稳定金属的导电层。
暂时材料层22的沉积可通过，例如化学气相沉积(CVD)、原子层沉积(ALD)、金属有机化学气相沉积(MOCVD)、物理气相沉积(PVD)或喷射气相沉积(JVD)来完成。暂时材料层22的厚度包含自一单一层厚度(约2埃)至约30埃，以及在一实施例中，在一实施例中其厚度低于16埃。在一实施例中，暂时材料层22的厚度是与绝缘层21大约相同。
在一些实施例中，可使用卤素原子的植入来使卤素原子吸附至绝缘层21与基板10的界面之间。在不同实施例中，可将氟植入至基板10、绝缘层21以及/或暂时材料层22中。
参照图2c，加热半导体基板10以形成一第一介电层23。在一实施例中，在一炉中加热半导体基板10约250℃至约500℃。在退火过程中，半导体(锗)基板10的原子由绝缘层21向外扩散到暂时材料层22，同时稳定金属原子由暂时材料层22向内扩散至绝缘层21。因此形成第一介电层23，其包含绝缘层21与暂时材料层22的原子而形成一介电材料。第一介电层23的组成份包含MzGeyOx，其中x与y的比例介于约0.2至约5，且其中x与z的比例介于约0.2至约5。第一介电层23的介电常数大于5。在一实施例中，第一介电层23的介电常数是大于绝缘层21的介电常数。假如卤素原子，例如氟，被吸附到基板10以及/或暂时材料层22、第一介电层23之中，可通过加热以包含氟。举例来说，假如绝缘层21包含添加氟的氧化锗(GeOxFw)，随后所形成的第一介电层23包含添加氟的金属锗酸盐(MzGeyOxFw)。
或者，在一实施例中，之后可使用原子层沉积制程形成一层薄膜，其包含有多层绝缘层21以及暂时材料层22。在一开始沉积绝缘层21之后，将气体化学性质改变成沉积一层暂时材料层22，如此可形成该层薄膜的第一次堆叠。在沉积暂时材料层22后，在第一次堆叠上形成第二次堆叠，第二次堆叠包含另一绝缘层21以及另一暂时材料层22。之后进行堆叠直到沉积至所需的厚度。在形成每一次的堆叠后，可进行一选择性的退火以形成一层第一介电层23。或者，可进行一最终退火以形成第一介电层23。
参照图2d，在第一介电层23上形成第二介电层24。第二介电层24包含一高k介电材料，其具有大于约0.5的介电常数。具有介电常数大于约10的适当介电材料包含有例如氧化铪(HfO2)、氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化镧(La2O3)、氧化钛(TiO2)、氧化镝(Dy2O3)、氧化钇(Y2O3)、其氮化物(即前述材料其中之一的氮化物，如氧化锆的氮化物等)、或其组合(即前述材料的组合，如氧化钽与氧化镧的组合等)。或者，具有介电常数大于约5的适当介电材料包含有氧化铪硅(HfSiOx)、氧化铝(Al2O3)、氧化锆硅(ZrSiOx)、其氮化物(即前述材料其中之一的氮化物，如氧化铝的氮化物等)、氧化铪铝(HfAlOx)、氮氧化铪铝(HfAlOxN1-x-y)、氧化锆铝(ZrAlOx)、氮氧化锆铝(ZrAlOxNy)、氧化硅铝(SiAlOx)、氮氧化硅铝(SiAlOxN1-x-y)、氧化铪硅铝(HfSiAlOx)、氮氧化铪硅铝(HfSiAlOxNy)、氧化锆硅铝(ZrSiAlOx)、氮氧化锆硅铝(ZrSiAlOxNy)、或其组合(即前述材料的组合，如氧化硅铝与氧化铪硅铝的组合等)。
第二介电层24的沉积可使用任何适当的沉积技术，包含原子层沉积、金属有机化学气相沉积以及其它气相沉积技术。在一实施例中，第二介电层24的较佳厚度介于约5埃至约100埃，当然在其它实施例中，第二介电层24也可为其它尺寸。在一些实施例中，也可略过第二介电层24而进行之后的制程。
在第二介电层24上沉积一第一栅电极层25，其包含一导电材料(第2d图)。在不同实施例中，第一栅电极层25包含有一金属氮化物，例如氮化钛(TiN)、氮化钽(TaN)、氮化钼(MoN)、氮化铪(HfN)或氮化钛铝(TiAlN)。在一实施例中，第一栅电极层25包含一锗化物(germanide)层(例如锗化钛、锗化镍、锗化钽、锗化钴或锗化铂)。在其它实施例中，也可沉积其它适当的金属。使用化学气相沉积、物理气相沉积、原子层沉积或其它沉积技术，以沉积具有厚度介于约5埃至200埃的第一栅电极层25。
在第一栅电极层25上沉积一第二栅电极层26。在一实施例中，第二栅电极层26包含一掺杂多晶硅层。在不同实施例中，第二栅电极层26包含一适当的导电材料。在一实施例中，第一栅电极层25与第二栅电极层26包含一相同材料。使用化学气相沉积、物理气相沉积、原子层沉积或其它沉积技术，以沉积具有厚度介于约200埃至1000埃的第二栅电极层26。
之后的制程继续形成接触(contacts)以及其它任何的装置区域，以形成一金属绝缘半导体(MIS)电容。如此形成的金属绝缘半导体电容包含一第一电极，第一电极包含第一栅电极层25并与第二电极分离，第二电极包含半导体基板10。金属绝缘半导体电容的绝缘体包含第一介电层23以及第二介电层24。
图3a及图3b，绘示依据本发明的实施例来组装电容。其中，图3a是一X射线光电子光谱图，而图3b绘示一电容-电压(CV)曲线。
图3a绘示根据图2a至2d栅电极层在不同组装阶段的锗的X射线光电子光谱图。X射线光电子光谱是一种表面化学分析技术，用来分析在组装后栅电极层的表面化学。X射线光电子光谱图绘示所侦测到的电子强度(Y轴)对应于所侦测到的电子结合能量(X轴)。例如，对每个元素来说，特征峰值对应于原子内电子的电子组态，例如1s、2s、2p、3s等等。因此，峰值分布的改变表示键结的改变。
图3a绘示一第一曲线101及一第二曲线102。第一曲线101是在形成氧化锗层后的X射线光电子光谱(例如图2a的绝缘层21)。第一曲线101包含锗的一第一峰值(大约29电子能量(eV))以及来自二氧化锗(GeO2)的四价锗(Ge4+)的第二个较小的峰值(大约32.4eV)。
第二曲线102是在形成第一介电材料23(如图2c所示)后的X射线光电子光谱图。由于第一介电层23的形成，峰值已变成约31.7eV(如能量差ΔE)。二氧化锗(GeO2)结合能量(在约32.4eV)在密度上实质的减少代表了二氧化锗(GeO2)键结数目的减少。
图3b绘示为锗金属氧化半导体电容(例如以图2a至2d的方法所组装或图1所示的结构)的电容-电压曲线。这里电容是用以测量栅电极的电位。与氧化锗以及纯高k介电电容不同，锗金属氧化半导体电容的电容-电压曲线在高频率(1MHz)与低频率(100Hz)的曲线都表现出优异的性能，且没有表现出任何阻塞(pinning)。
图4a至4g，其绘示一金属绝缘体半导体场效晶体管装置组装的不同阶段。
参照图4a，在半导体基板10上形成隔离槽12。可使用已知技术来形成隔离槽12。例如，可在半导体基板10上形成一硬屏蔽层(未绘示)(如氮化硅)，再图案化以暴露出隔离区域。接着，可在半导体基板10暴露出的部分蚀刻出一适当深度，通常介于约200纳米(nm)至约400纳米。隔离槽12定义出主动区11，可提供集成电路组件形成于上。
请参照图4b，在隔离槽12内填入一隔离材料以形成浅沟槽隔离13。举例来说，可热氧化所暴露出的硅表面以形成一薄氧化层。此外，隔离槽12可衬有一第一材料，例如一氮化物层(例如四氮化三硅(Si3N4))。此外，隔离槽12可填入一第二材料，例如一氧化物。举例来说，可进行一高密度等离子(HDP)，而所形成的材料称为高密度等离子氧化物。在其它实施例中，也可使用其它沟槽填充制程，例如，通常当沟槽已经有衬时，可避免以其它填充材料进行此一步骤。
如图4c(且如图2a与2b所述)所形成的一栅极绝缘堆叠包含一绝缘层21以及一暂时料层22。在不同实施例中，绝缘层21包含氧化锗(例如二氧化锗(GeO2))，且暂时材料层22包含一稳定金属。如前所述，稳定金属有助于稳定绝缘层21中的氧化物。
参照图4d，一栅极介电质包含形成一第一栅极介电层23以及一第二栅极介电层24。使栅极绝缘堆叠退火以形成一第一栅极介电层23(同图2c所述)。因此第一介电层23的形成包含了绝缘层21与暂时材料层22的原子，以形成一介电材料(亦如图2c所述)。在一实施例中，第一介电层23的组成份包含了MzGeyOx，其中M是稳定金属，用以稳定氧化锗的网络。
在第一栅极介电层23上沉积第二栅极介电层24。第二栅极介电层24包含一适当的高k介电材料，且沉积方法可通过例如化学气相沉积、原子层沉积、金属有机化学气相沉积、物理气相沉积或喷射气相沉积来完成。在一实施例中，第二栅极介电层24包含一自约5埃至约60埃的厚度。
在此示范实施例中，可使用相同的介电层以形成p信道或n信道晶体管的闸介电质。然而，这特征并非必须。在替代实施例中，每一p信道晶体管与n信道晶体管都可具有不同的闸介电质。例如，在一实施例中，第二栅极介电层24可选择不同的p信道晶体管与n信道晶体管。这最佳化了两装置的独立性。
如图4e所示，在栅极介电质上形成栅电极27并图案化。栅电极包含如前述实施例所述的第一栅极电极层25以及第二栅极电极层26。第一栅极电极层25实质定义出栅电极的功函数。第二栅极电极层26可包含多种堆叠栅极材料，例如金属底层具有多晶硅覆盖层设置在此金属底层上。
p信道与n信道的晶体管包含第一栅极电极层25，其是由相同层所形成。在其它实施例中，不同型态的晶体管可包含不同材料以及/或不同厚度的第一栅极电极层25。
图案化第一栅极电极层25与第二栅极电极层26(与选择性的第一栅极介电层23以及第二栅极介电层24)，并且使用已知的光刻(photolithograph)制程进行蚀刻以创造出适当图案的栅电极27。
如图4f所示，形成一薄层的漏极延伸间隙壁41以及源极/漏极延伸区51。漏极延伸间隙壁41是由一绝缘材料所形成，例如氧化物及/或氮化物，并且形成在栅电极27的侧壁上。通常漏极延伸间隙壁41是通过沉积一共形层(conformal layer)，接着进行一非等向性蚀刻所形成的。对于多层可依照需求重复前述制程。
使用栅电极27作为屏蔽将源极/漏极延伸区51植入。也可依照需求进行其它植入方法(例如口袋布植(pocket implants)、环状布植(halo implants)或双扩散区(double diffused regions))。此延伸布植也定义出晶体管的通道31。
假如要形成p型晶体管，使用一p型离子布植沿着n型环状布植以形成源极/漏极延伸区51。假如要形成n型晶体管，使用一n型离子布植沿着p型环状布植以形成源极/漏极延伸区51。
参照图4g，形成源极/漏极间隙壁42以及源极/漏极区52。源极/漏极间隙壁42是形成于漏极延伸间隙壁41的侧壁上。源极/漏极区52是通过离子布植与退火所形成的。在一些实施例中，在半导体基板10形成一凹槽后，可磊晶成长源极/漏极区52。在这样实施例中，源极/漏极区52可包含一材料，以应变通道及/或最小化源极到漏极的泄漏路径。在源极/漏极区52上形成一锗化物以作为接点。在已知的半导体制程后接续之后的制程。
虽然本发明及其优点已详细描述如上，然应该了解到的一点是，在不偏离权利要求书所界定的本发明的精神与范围下，当可在此进行各种改变、取代以及修正。此外，本申请案的范围并非限制在说明书所描述的制程、机械、制造、物质成分、手段、方法以及步骤的特定实施例中。
此外，本申请案的范围并非限制在说明书所描述的制程、机械、制造、物质成分、手段、方法以及步骤的特定实施例中。任何在此技术领域中具有通常知识者，将可轻易从本发明的揭露中了解到，现存或日后所发展出的可与上述的对应的实施例执行实质相同的功能、或达到实质相同的结果的制程、机械、制造、物质成分、手段、方法或步骤，可依据本发明来加以应用。因此，权利要求书用以将这类制程、机械、制造、物质成分、手段、方法或步骤涵括在其范围内。

Claims (17)

1.一种半导体装置的制造方法，其特征在于，该方法包括：
在一基板上形成一半导体氧化层，其中该半导体氧化层选自由氧化锗、III-V族氧化物以及II-VI族氧化物所组成的群组的一个；
在该半导体氧化层上形成一金属氧化层；
转化该半导体氧化层与该金属氧化层成一第一介电层；以及
在该第一介电层上沉积一第一电极层。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，该半导体氧化层包含氟，以及其中该第一介电层包含氟。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，形成一半导体氧化层包含将该基板暴露至一氧源以及一氟源。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，该半导体氧化层的厚度为2埃至20埃，其中该金属氧化层的厚度为2埃至20埃，以及其中该基板为一锗晶片、一绝缘体上覆锗的晶片或一半导体主体上覆锗层。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于，该金属氧化层包含一金属，该金属选自由铝、铪、钛、钽、镧、锆以及钨所组成的群组。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于，该第一介电层包含一材料，该材料的一介电常数大于该半导体氧化层的一介电常数。
7.根据权利要求1所述的半导体装置的制造方法，其特征在于，转化该半导体氧化层与该金属氧化层包含退火该基板。
8.根据权利要求1所述的半导体装置的制造方法，其特征在于，该第一电极层包含一材料，该材料选自由氮化钛、氮化钽、氮化钼、氮化铪以及氮化钛铝所组成的群组。
9.根据权利要求1所述的半导体装置的制造方法，其特征在于，还包含在沉积该第一电极层前，在该第一介电层上形成一第二介电层，其中该第二介电层包含一材料，该材料选自二氧化铪、二氧化锆、五氧化二钽、三氧化二镧、二氧化钛、三氧化二镝、三氧化二钇、氧化铪硅、氧化铪锗、氧化锆硅、氧化锆锗、氧化铪铝、氧化锆铝、氧化硅铝、氧化锗铝、氧化铪硅铝、氧化铪锗铝、氧化锆硅铝、氧化锆锗铝、上述化合物的氮化物、或其组合。
10.一种半导体装置的制造方法，其特征在于，该方法包括：
在一基板上形成一栅极介电前驱层，其是通过(i)形成至少一半导体氧化层，以及(ii)形成至少一金属氧化层，并重复步骤(i)及(ii)直到达到该栅极介电前驱层的一所需厚度，其中该半导体氧化层选自由氧化锗、III-V族氧化物以及II-VI族氧化物所组成的群组的一个；
将该栅极介电前驱层转化成一第一栅极介电层；以及
在该第一栅极介电层上沉积一第一栅极电极层，其中该第一栅极介电层以及该第一栅极电极层包含半导体场效晶体管的一部分。
11.根据权利要求10所述的半导体装置的制造方法，其特征在于，该基板为一半导体晶片、一绝缘体上覆半导体的晶片或一半导体主体上覆锗层，其中用于形成该半导体晶片、该绝缘体上覆半导体的晶片或该半导体主体上覆锗层的半导体选自锗、III-V族以及II-VI族所组成的群组的一个，其中该金属氧化层包含一金属，且该金属选自由铝、铪、钛、钽、镧、锆以及钨所组成的群组，以及其中该第一栅极介电层包含一金属锗。
12.根据权利要求10所述的半导体装置的制造方法，其特征在于，该第一栅极电极层包含一材料，该材料选自由氮化钛、氮化钽、氮化钼、氮化铪以及氮化钛铝所组成的群组。
13.根据权利要求10所述的半导体装置的制造方法，其特征在于，还包含在沉积该第一栅极电极层之前，在该第一栅极介电层上沉积一第二栅极介电层，该第二栅极介电层具有大于该第一栅极介电层的一介电常数。
14.一种半导体装置，其特征在于，其包含：
一第一电极，设置于一半导体基板内，该第一电极包含一第一半导体掺杂区；
一第一介电层，设置于一第一电极上，该第一介电层包含一半导体氧化物以及一稳定金属，其中该半导体氧化层选自由氧化锗、III-V族氧化物以及II-VI族氧化物所组成的群组的一个；以及
一第二电极，设置于该第一介电层上，其中该第一电极以及该第二电极形成一电容。
15.根据权利要求14所述的半导体装置，其特征在于，还包含一第二介电层，设置于该第一介电层与该第二电极之间，该第二介电层具有大于该第一介电层的一介电常数。
16.根据权利要求14所述的半导体装置，其特征在于，该半导体基板为一锗基板、一绝缘体上覆锗基板或一半导体主体上覆锗层，以及其中该稳定金属选自由铝、铪、钛、钽、镧、锆以及钨所组成的群组。
17.根据权利要求14所述的半导体装置，其特征在于，该第一介电层还包含氟。
CN201010138337.0A 2009-03-18 2010-03-18 半导体装置及半导体装置的制造方法 Active CN101840863B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16125309P 2009-03-18 2009-03-18
US61/161,253 2009-03-18
US12/630,652 2009-12-03
US12/630,652 US8124513B2 (en) 2009-03-18 2009-12-03 Germanium field effect transistors and fabrication thereof

Publications (2)

Publication Number Publication Date
CN101840863A CN101840863A (zh) 2010-09-22
CN101840863B true CN101840863B (zh) 2012-03-21

Family

ID=42736783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010138337.0A Active CN101840863B (zh) 2009-03-18 2010-03-18 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (2) US8124513B2 (zh)
JP (1) JP5535706B2 (zh)
KR (1) KR101166437B1 (zh)
CN (1) CN101840863B (zh)
TW (1) TWI453820B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5403683B2 (ja) * 2010-01-22 2014-01-29 株式会社明電舎 酸化膜形成方法
CN102005390B (zh) * 2010-10-19 2012-10-17 复旦大学 一种锗的表面钝化方法
JP5232261B2 (ja) * 2011-03-25 2013-07-10 株式会社東芝 電界効果トランジスタ及びその製造方法
JP2012231123A (ja) * 2011-04-15 2012-11-22 Hitachi Kokusai Electric Inc 半導体装置、半導体装置の製造方法、基板処理システムおよびプログラム
TWI470808B (zh) * 2011-12-28 2015-01-21 Au Optronics Corp 半導體元件及其製作方法
JP2013197121A (ja) * 2012-03-15 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
US8580686B1 (en) * 2012-04-23 2013-11-12 Globalfoundries Inc. Silicidation and/or germanidation on SiGe or Ge by cosputtering Ni and Ge and using an intralayer for thermal stability
US9059321B2 (en) * 2012-05-14 2015-06-16 International Business Machines Corporation Buried channel field-effect transistors
KR101677968B1 (ko) * 2012-08-24 2016-11-21 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 게르마늄 층 상에 산화 게르마늄을 포함하는 막을 구비하는 반도체 구조 및 그 제조방법
US20140179095A1 (en) * 2012-12-21 2014-06-26 Intermolecular, Inc. Methods and Systems for Controlling Gate Dielectric Interfaces of MOSFETs
US9406517B2 (en) * 2013-03-12 2016-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. SiGe surface passivation by germanium cap
CN103367409B (zh) * 2013-07-04 2015-10-28 西安电子科技大学 基于锗衬底的La基高介电常数栅介质材料的制备方法
US9722026B2 (en) * 2013-08-30 2017-08-01 Japan Science And Technology Agency Semiconductor structure in which film including germanium oxide is provided on germanium layer, and method for manufacturing semiconductor structure
US9716176B2 (en) 2013-11-26 2017-07-25 Samsung Electronics Co., Ltd. FinFET semiconductor devices including recessed source-drain regions on a bottom semiconductor layer and methods of fabricating the same
CN103943476B (zh) * 2014-03-31 2017-01-18 清华大学 半导体栅堆叠结构及其形成方法
FI127415B (en) * 2015-04-16 2018-05-31 Turun Yliopisto Preparation of foreign oxide in a semiconductor
TWI553300B (zh) 2015-12-01 2016-10-11 財團法人工業技術研究院 液面感測裝置
TWI566417B (zh) * 2015-12-04 2017-01-11 財團法人工業技術研究院 ｐ型金屬氧化物半導體材料與電晶體
US11152214B2 (en) * 2016-04-20 2021-10-19 International Business Machines Corporation Structures and methods for equivalent oxide thickness scaling on silicon germanium channel or III-V channel of semiconductor device
US10763115B2 (en) * 2017-06-16 2020-09-01 Nxp Usa, Inc. Substrate treatment method for semiconductor device fabrication
US10388755B1 (en) 2018-06-04 2019-08-20 International Business Machines Corporation Stacked nanosheets with self-aligned inner spacers and metallic source/drain
EP3671813A1 (en) 2018-12-21 2020-06-24 IMEC vzw Si-passivated ge gate stack
CN109962112B (zh) * 2019-03-26 2021-04-27 湘潭大学 一种铁电栅场效应晶体管及其制备方法
KR20230039440A (ko) * 2021-09-14 2023-03-21 삼성전자주식회사 커패시터 및 이를 포함하는 전자 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2360312A1 (en) * 2000-10-30 2002-04-30 National Research Council Of Canada Novel gate dielectric
CN101308788A (zh) * 2007-01-10 2008-11-19 台湾积体电路制造股份有限公司 半导体装置及其制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019882A (en) 1989-05-15 1991-05-28 International Business Machines Corporation Germanium channel silicon MOSFET
US5312766A (en) * 1991-03-06 1994-05-17 National Semiconductor Corporation Method of providing lower contact resistance in MOS transistors
US5326721A (en) 1992-05-01 1994-07-05 Texas Instruments Incorporated Method of fabricating high-dielectric constant oxides on semiconductors using a GE buffer layer
US5521108A (en) * 1993-09-15 1996-05-28 Lsi Logic Corporation Process for making a conductive germanium/silicon member with a roughened surface thereon suitable for use in an integrated circuit structure
US7145167B1 (en) 2000-03-11 2006-12-05 International Business Machines Corporation High speed Ge channel heterostructures for field effect devices
JP3736189B2 (ja) * 1999-03-30 2006-01-18 セイコーエプソン株式会社 ＳｉＯ２膜の形成方法、薄膜トランジスタデバイスの製造方法、及び液晶表示装置
JP2000332009A (ja) * 1999-05-25 2000-11-30 Sony Corp 絶縁膜の形成方法及びｐ形半導体素子の製造方法
US6437392B1 (en) * 1999-12-08 2002-08-20 Agere Systems Optoelectronics Guardian Corp. Article comprising a dielectric material of ZR-Ge-Ti-O or Hf-Ge-Ti-O and method of making the same
JP2001257344A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6461945B1 (en) 2000-06-22 2002-10-08 Advanced Micro Devices, Inc. Solid phase epitaxy process for manufacturing transistors having silicon/germanium channel regions
KR20030044394A (ko) * 2001-11-29 2003-06-09 주식회사 하이닉스반도체 듀얼 게이트절연막을 구비한 반도체소자의 제조 방법
US7271458B2 (en) * 2002-04-15 2007-09-18 The Board Of Trustees Of The Leland Stanford Junior University High-k dielectric for thermodynamically-stable substrate-type materials
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
JP4216707B2 (ja) * 2003-12-25 2009-01-28 株式会社東芝 半導体装置の製造方法
US20050224897A1 (en) * 2004-03-26 2005-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. High-K gate dielectric stack with buffer layer to improve threshold voltage characteristics
JP4919586B2 (ja) * 2004-06-14 2012-04-18 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP4834838B2 (ja) * 2004-08-30 2011-12-14 国立大学法人 東京大学 半導体装置及びその製造方法
US7221006B2 (en) 2005-04-20 2007-05-22 Freescale Semiconductor, Inc. GeSOI transistor with low junction current and low junction capacitance and method for making the same
JP2006344837A (ja) * 2005-06-09 2006-12-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007005534A (ja) 2005-06-23 2007-01-11 Toshiba Corp 半導体装置
EP1744352A3 (en) * 2005-07-11 2009-08-19 Imec Method for forming a fully germano-silicided gate mosfet and devices obtained thereof
JP4589835B2 (ja) 2005-07-13 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP2007027505A (ja) * 2005-07-19 2007-02-01 Toshiba Corp 半導体装置およびその製造方法
JP4940682B2 (ja) 2005-09-09 2012-05-30 富士通セミコンダクター株式会社 電界効果トランジスタおよびその製造方法
US20070126021A1 (en) * 2005-12-06 2007-06-07 Yungryel Ryu Metal oxide semiconductor film structures and methods
US8183556B2 (en) 2005-12-15 2012-05-22 Intel Corporation Extreme high mobility CMOS logic
JP2009043760A (ja) * 2007-08-06 2009-02-26 Toshiba Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2360312A1 (en) * 2000-10-30 2002-04-30 National Research Council Of Canada Novel gate dielectric
CN101308788A (zh) * 2007-01-10 2008-11-19 台湾积体电路制造股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN101840863A (zh) 2010-09-22
US8395215B2 (en) 2013-03-12
JP5535706B2 (ja) 2014-07-02
KR20100105462A (ko) 2010-09-29
JP2010219536A (ja) 2010-09-30
TWI453820B (zh) 2014-09-21
KR101166437B1 (ko) 2012-07-19
US20100237444A1 (en) 2010-09-23
TW201036063A (en) 2010-10-01
US20120112282A1 (en) 2012-05-10
US8124513B2 (en) 2012-02-28

Similar Documents

Publication Publication Date Title
CN101840863B (zh) 半导体装置及半导体装置的制造方法
US10692985B2 (en) Protection of high-K dielectric during reliability anneal on nanosheet structures
JP6218384B2 (ja) タングステンゲート電極を備えた半導体装置の製造方法
US10199228B2 (en) Manufacturing method of metal gate structure
US10153201B2 (en) Method for making a dipole-based contact structure to reduce the metal-semiconductor contact resistance in MOSFETs
US9577057B2 (en) Semiconductor device contacts
US8203176B2 (en) Dielectric, capacitor using dielectric, semiconductor device using dielectric, and manufacturing method of dielectric
EP1863097A1 (en) Method for modulating the effective work function
JP5126060B2 (ja) 半導体装置及びその製造方法
JP2012004577A (ja) 高誘電率のゲート絶縁膜を有する半導体装置及びそれの製造方法
EP1863072A1 (en) Method for modulating the effective work function
TW201314749A (zh) 具有金屬閘極之半導體裝置及其製造方法
JP2012515443A (ja) メモリデバイス及びメモリデバイスの形成方法
CN102446729A (zh) 用湿式化学方法形成受控底切而有优异完整性的高介电系数栅极堆栈
CN108538837A (zh) 半导体器件及其形成方法
CN103681351A (zh) 在半导体结构中形成材料层的方法
JP2006024894A (ja) 高誘電率のゲート絶縁膜を有する半導体装置及びそれの製造方法
US20090283836A1 (en) Cmos structure including protective spacers and method of forming thereof
US10147808B1 (en) Techniques for forming vertical tunneling FETS
CN109037046B (zh) 金属栅极、半导体器件及其制造方法
US20060220158A1 (en) Semiconductor device and manufacturing method thereof
CN107689393A (zh) 一种半导体器件及其制造方法
JP2013055274A (ja) 半導体装置及びその製造方法
JP5372394B2 (ja) 半導体装置及びその製造方法
TW201338052A (zh) 金氧半導體元件的製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant