CN102446729A - 用湿式化学方法形成受控底切而有优异完整性的高介电系数栅极堆栈 - Google Patents

用湿式化学方法形成受控底切而有优异完整性的高介电系数栅极堆栈 Download PDF

Info

Publication number
CN102446729A
CN102446729A CN2011103071857A CN201110307185A CN102446729A CN 102446729 A CN102446729 A CN 102446729A CN 2011103071857 A CN2011103071857 A CN 2011103071857A CN 201110307185 A CN201110307185 A CN 201110307185A CN 102446729 A CN102446729 A CN 102446729A
Authority
CN
China
Prior art keywords
fabrication steps
gate
gate electrode
electrode structure
containing metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103071857A
Other languages
English (en)
Other versions
CN102446729B (zh
Inventor
S·贝耶尔
B·拜莫尔
F·格雷齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Publication of CN102446729A publication Critical patent/CN102446729A/zh
Application granted granted Critical
Publication of CN102446729B publication Critical patent/CN102446729B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提出一种用湿式化学方法形成受控底切而有优异完整性的高介电系数栅极堆栈。在精密半导体装置中，通过形成底切栅极组构，可实现早期制造阶段所提供的敏感栅极材料(例如，高K介电质材料及含金属电极材料)的囊封。为此，在栅极层堆栈的基本图样化后实行湿式化学蚀刻顺序，其中至少以交替方式执行基于臭氧及基于氢氟酸的制程步骤，从而实现实质自限的去除行为。

Description

用湿式化学方法形成受控底切而有优异完整性的高介电系数栅极堆栈
技术领域
本揭示内容大体有关于制造含有先进晶体管组件的精密集成电路，这些先进晶体管组件包含含有高K栅极介电质及含金属覆盖层而增加电容的栅极结构。
背景技术
制造先进的集成电路(例如，CPU、储存装置、ASIC(专用集成电路)、及其类似者)需要根据特定的电路布局来形成大量的电路组件于给定的芯片区上。在各式各样的集成电路中，场效应晶体管为实质决定集成电路的效能的重要电路组件之一。一般而言，目前实行有多种加工技术用于形成场效应晶体管，其中对于许多类型的复杂电路而言，MOS技术是目前最有前途的方法之一，因为由工作速度及/或耗电量及/或成本效益看来，它具有优异的特性。在使用例如MOS技术制造复杂的集成电路期间，会在包含结晶半导体层的基板上形成数百万个晶体管，例如，n型沟道晶体管及/或p型沟道晶体管。不论是n型沟道晶体管还是p型沟道晶体管，场效应晶体管都包含所谓的pn结(pn junction)，其由被称作漏极及源极的高浓度掺杂区与经配置成毗邻于此高浓度掺杂区的轻浓度掺杂或无掺杂区(例如，沟道区)的接口形成。在场效应晶体管中，用形成于该沟道区附近以及通过薄绝缘层而与其隔开的栅极电极来控制沟道区的导电率(conductivity)，亦即，导电沟道的驱动电流能力(drive current capability)。在因施加适当的控制电压至栅极电极而形成导电沟道时，除了其它以外，该沟道区的导电率取决于掺杂物浓度、电荷载子的移动率、以及源极区与漏极区之间的距离(就沟道区在晶体管宽度方向的给定延伸而言，此一距离也被称作沟道长度)。因此，沟道区的导电率会实质影响MOS晶体管的效能。于是，由于产生沟道的速度(取决于栅极电极的导电率)及沟道电阻率实质决定晶体管特性，因此缩短沟道长度以及减少与其相关的沟道电阻率(这接着会造成栅极电阻率因尺寸减少而增加)为用以实现提高集成电路的工作速度的主要设计准则。
目前，绝大多数的集成电路是基于硅，因为它有实质无限的可利用性、硅的广为人知的特性以及相关材料及制程和过去50年来所累积的经验。因此，对于要用量产技术制造的未来电路世代而言，仍可能选择硅作为材料。硅在制造半导体装置上为主导角色的理由之一是硅/二氧化硅接口有优异的特性而允许不同的区域彼此之间有可靠的电气绝缘。硅/二氧化硅接口在高温时稳定，因而，允许执行后续的高温制程，如在激活掺杂物以及矫正晶体损伤而不牺牲接口的电气特性的退火循环期间所要求的。
对于以上所指出的理由，较佳为使用二氧化硅作为场效应晶体管中使栅极电极(常由多晶硅构成)与硅沟道区分离的栅极绝缘层的基础材料(base material)。在不断地改善场效应晶体管的装置效能下，已持续减少沟道区的长度以改善切换速度及驱动电流能力。由于晶体管效能受控于供给至栅极电极的电压以使沟道区的表面反转成有够高的电荷密度用以对于给定的供给电压可提供想要的驱动电流，所以必须维持有一定程度的电容耦合(capacitive coupling)，其由栅极电极、沟道区及配置于其间的二氧化硅所形成的电容器提供。结果，减少沟道长度需要增加电容耦合以避免在晶体管操作期间有所谓的短沟道效应(short channel behavior)。短沟道效应可能导致泄露电流增加以及导致临界电压显着依赖沟道长度。被积极缩小而有相对低供给电压从而减少临界电压的晶体管装置可能蒙受泄露电流的指数增加的不良影响，因为必须对应地减少二氧化硅层的厚度以在栅极与沟道区之间提供必要的电容。例如，约80纳米的沟道长度可能需要厚约1.2纳米由二氧化硅制成的栅极介电质。由电荷载子直接穿隧通过以超薄二氧化硅为基础的栅极绝缘层所造成的相对高泄露电流可到达氧化物厚度在1至2纳米范围内的数值而可能与许多类型的电路要求不兼容，即使只基于极薄栅极氧化物来形成位在速度关键路径的晶体管。
因此，已有考虑换掉用于栅极绝缘层的二氧化硅，特别是极薄二氧化硅栅极层。可能的替代材料包括有明显较高电容率(permittivity)的材料，使得经对应地形成的栅极绝缘层的实质较大厚度可提供用极薄二氧化硅层可得到的电容耦合。因此，已有建议用高电容率的材料取代二氧化硅，例如K值约25的氧化钽(Ta2O5)、K值约150的锶钛氧化物(SrTiO3)、氧化铪(HfO2)、HfSiO、氧化锆(ZrO2)及其类似者。
另外，通过提供用于栅极电极的适当导电材料以便取代常用的多晶硅材料可增强晶体管效能，因为多晶硅可能在至栅极介电质的接口附近遭受电荷载子空乏的影响，从而减少沟道区、栅极电极之间的有效电容。因此，已有建议一种栅极堆栈，其中基于与二氧化硅层相同的厚度来提供电容增加的高K介电质材料，同时另外使泄露电流保持在可接受的水平。另一方面，可形成非多晶硅材料(例如，氮化钛及其类似者)以连接至高K介电质材料，从而实质避免空乏区(depletionzone)的出现。
不过，在形成包含高K介电质及基于金属的栅极材料的精密栅极结构后，可能需要高温处理，这可能导致功函数(work function)漂移以及栅极介电质的电容率减少，这也可能与层厚度的增加有关，从而抵消高K介电质与含金属电极材料结合的许多优点。一般相信，实质由氧的加入以及氧各自在高K介电质材料内扩散会造成高K金属栅极的劣化，其中氧扩散可由内含于周遭中在加工装置时可能与高K介电质接触的氧所供给。例如，由于以铪及锆为基础的氧化物因与氧扩散即使在中温仍有高亲和力而成长很快，因此可观察到高K介电质材料的特性大幅改变，例如层厚度增加以及因此减少的介电常数，甚至在大约950至1300℃的中高温度下更明显，这通常是在活化处理及其类似者时所使用的温度。
除了大幅改变高K介电质材料以外，也可使栅极堆栈中的含金属电极的功函数向带隙(band gap)的中心漂移，从而修改各个晶体管的临界电压。由于高K介电质材料有高氧亲和力以及由于暴露于湿化学蚀刻程序及清洗制程，所以常在图样化制程(patterning process)后囊封(encapsulate)栅极堆栈以提高高K介电质材料以及栅极堆栈中的各个金属的稳定性。为此目的，已证明氮化硅由于有阻氧(oxygenblocking)特性而为极有前景的材料。因此，在典型的加工流程中，在经图样化的高K栅极堆栈的暴露表面区上可形成厚度在大约1纳米至5纳米之间的氮化硅内衬(silicon nitride liner)，其中使用适当的沉积技术以免不当地影响装置特性及/或后续的制造步骤。例如，公认有效的低压化学气相沉积(LPCVD)技术及/或多层沉积技术可用来形成氮化硅内衬。
除了利用高K介电质材料及含金属栅极电极材料来提供精密栅极电极结构以外，已有开发出其它的方法以便增强用于有给定栅极长度及厚度的栅极介电质材料的晶体管效能。例如，利用在晶体管组件的沟道区中产生一定的应变分量(strain component)，可增强电荷载子移动率从而增强沟道的整体导电率。
应变诱导机构(strain inducing mechanism)中有许多基于经形成而贴近所考量的晶体管的沟道区的带应变或应力诱导材料。例如，经常把应变诱导半导体材料埋入漏极及源极区，然而在其它情形下，除了此机构以外或替换地，在栅极电极结构及晶体管上方形成带有高应力的介电质材料，从而也有效地传递应变至沟道区内。一般而言，在进一步缩小晶体管尺寸时，应变传递效率可能明显取决于任何应变诱导材料的横向距离，接着这可能需要对应地缩小横向偏移(lateraloffset)，从而也需要减少任何间隔体结构的厚度及其类似者，也可能包括形成于复杂栅极电极结构的侧壁上的保护内衬材料。此外，对于其它的方面，例如漏极及源极的复杂横向掺杂物分布，减少保护内衬材料的厚度是高度合乎需要的。结果，想要在用以完成晶体管组构的进一步加工期间增强敏感栅极电极结构之完整性的内衬材料可减少厚度，然而，这可导致由栅极电极结构之材料损失引起的严重良率损失。在不想使本申请案受限于任何理论下，吾等仍相信在选择内衬材料的适当厚度时，图样化不规则，特别是在复杂栅极电极结构的足部(foot)，可能造成此一区域的覆盖率(coverage)不良。亦即，在图样化复杂栅极层堆栈时，在传统的方法，这可导致栅极电极结构在其足部的横截面形状为某一锥形，例如鉴于使得基于电子显微镜的优异制程控制能用以调整电性有效栅极长度，因而减少内衬材料的覆盖程度在进一步加工半导体装置期间可增加与侵蚀性化学剂相互作用的机率。例如，SPM(硫酸氢过氧化物的混合物)为极有效的清洗剂以便在执行复杂图样化制程后以及执行任何其它重要制程之前，去除任何污染物、金属残留物及其类似者。省略此制造阶段的清洗步骤或提供效率较差的清洗配方可能显着增加整体缺陷率(overall defectivity)，这从而可导致此制造阶段有显着的良率损失。另一方面，减少栅极电极结足部的覆盖程度有助于增加移除大量含金属电极材料(例如，氮化钛)的机率，从而可导致所得晶体管特性有显着的变动，因为例如氮化钛材料的损失可能影响电性有效栅极长度，从而造成临界电压变化及其类似者。例如，已观察到有跨个别晶粒及跨基板的显着晶体管变动，从而造成良率损失的增加或效能减少的半导体装置的数量增加。
因此，已有提出在多晶硅材料下方形成明确底切，亦即，以去除一部份敏感氮化钛、高K介电质及任何基层氧化物材料，以便在形成氮化硅内衬材料时，实现优异的囊封，特别是底切区(undercut area)。为此，在有些习知方法中，在实际形成内衬材料之前，涂上稀释的SPM剂，从而产生所欲底切区。然而，结果是在涂布稀释SPM溶液时底蚀(under etching)的程度严重取决于制程条件，特别是溶液的浓度，这可能导致实质不可控制的横向蚀刻速率，使得也可观察到显着的晶体管变动，但栅极电极结构的后续囊封在底切区可提供优异覆盖率。在其它的习知方法中，用来图样化复杂栅极层堆栈的反应离子蚀刻制程通常有一定的横向蚀刻速率，而在适当地选择蚀刻顺序的最后阶段的蚀刻化学方法(etch chemistry)时也可使用以便形成底切区。一般而言，相较于基于稀释SPM的湿式化学制程，经减少的横向蚀刻速率一般可提供优异的可控性，不过，其中即使栅极层堆栈的任何细微修改，在形成底切区时也可能导致明显不同的蚀刻结果。此外，通常也会影响多晶硅的分布，从而导致整体栅极轮廓劣化。
鉴于上述情况，本揭示内容是有关于数种制造技术及半导体装置，其中基于底切区可实现精密栅极电极结构的底部囊封，同时避免或至少减少上述问题中的一个或多个影响。
发明内容
一般而言，本揭示内容提供数种制造技术及半导体装置，其中利用可以交替方式施加氢氟酸(hydrofluoric acid)及臭氧的蚀刻化学方法，高度可控地在栅极电极结构的底部形成底切区可增强精密栅极电极结构的囊封。已被公认的是，基于多个各自基于臭氧及氢氟酸的交替制程步骤，可实现实质自限的蚀刻行为或至少高度可控从而可预测的蚀刻行为。以此方式，最好可以可控性极佳的方式移除精密栅极电极结构之敏感组件的材料，例如高K介电质材料与含金属电极材料，以便提供底切区，接着这可导致在形成保护内衬材料(例如，氮化硅材料及其类似者)时有优异的制程条件。以例如非晶或多晶硅形式提供之半导体基底电极材料的高度可控底切，使得基于公认有效的电浆辅助蚀刻配方能精确地控制电性有效栅极长度，基于该配方，在实行包括基于臭氧及基于氢氟酸之交替制程步骤的可控性良好蚀刻制程顺序之前，可调整所欲的基本栅极长度。同时，该底切组构导致特别是含金属电极材料在进一步加工期间有优异完整性，从而可基于有效的清洗配方，例如使用SPM及其类似者。在其它的情形下，可以清洗制程的形式实行包括基于臭氧及基于氢氟酸之交替制程步骤的最终蚀刻顺序，甚至从而增强去除先前图样化制程之任何不必要残留物的效率。此外，与一些习知方法相比，特别是，利用该最终蚀刻顺序可有效避免复杂栅极电极结构足部的栅极长度增加，从而这可大体提供有优异均匀度的最终所得晶体管特性，以及对于敏感栅极材料的优异局限性也有贡献。由于精密栅极电极结构的高度可控底切，在整个单一半导体晶粒区以及在整个半导体基板，可实现有优异均匀度的晶体管特性，例如在临界电压方面及其类似者，因为揭示于本文的最终底切制程顺序不会严重取决于制程参数的些微变化，例如加工时间、试剂浓度及其类似者。因此，该底切区可提供实质均匀的电性有效栅极长度，其中在沉积保护内衬材料之后的优异局限性因而在进一步加工期间可有效地“预留”先前已予调整的晶体管特性，从而显着减少习知可观察到的任何不均匀度，因为这是由敏感栅极材料与在半导体装置进一步加工期间通常会遭遇的反应性制程气体环境的任何相互作用所引起的。
揭示于本文的一示范方法是有关于形成半导体装置的栅极电极结构。该方法包括执行第一蚀刻顺序以便图样化形成于基板上方的栅极层堆栈，其中该栅极层堆栈包含栅极介电层，该栅极介电层包含高K介电质材料、形成于该栅极介电层上方的含金属电极材料，以及形成于该含金属电极材料上方的半导体材料。该方法还包括执行第二蚀刻顺序在经图样化的该栅极层堆栈中形成底切区于该半导体材料下方，其中该第二蚀刻顺序包含基于氢氟酸的第一蚀刻步骤及第二蚀刻步骤，以及基于臭氧在该第一及第二蚀刻步骤之间执行的的至少一个制程步骤。该方法还包括至少在该底切区的暴露表面区上形成保护内衬。
揭示于本文的另一示范方法包括在半导体装置的半导体区域上形成栅极电极结构，其中该栅极电极结构包含半导体材料与栅极绝缘层，该栅极绝缘层形成于该半导体材料下方并且由高K介电质材料构成。该方法还包括通过执行湿式化学制程顺序来减少栅极绝缘层相对于半导体材料的长度，该湿式化学制程顺序包含基于氢氟酸的多个第一制程步骤与基于臭氧的多个第二制程步骤，其中在该多个第一制程步骤中的每一个之前是在该多个第二制程步骤中的其中一个。
揭示于本文的示范晶体管装置包含由高K栅极绝缘层、形成于该高K栅极绝缘层上方的含金属第一电极材料、以及形成于该含金属第一电极材料上方的第二电极材料组成的栅极电极结构。该高K栅极绝缘层有小于该第二电极材料的长度的长度。
附图说明
本揭示内容的其它具体实施例定义于随附权利要求书，由以下参考附图的详细说明可更加明白该等具体实施例。
图1a至1d的横截面图示意图示在不同制造阶段期间的半导体组件，这些组件根据示范具体实施例来形成由高K介电质材料及含金属电极材料构成的栅极电极结构；
图1e示意图示处于更进一步制造阶段的半导体装置，其中根据示范具体实施例可实行蚀刻顺序以便以高度可控方式在栅极电极结构中形成底切区；
图1f根据其它示范具体实施例示意图示半导体装置，其中用以形成栅极电极结构之底切区的蚀刻顺序可包含基于盐酸的其它类型制程步骤以便提供优异效率，例如用以移除有功函数调整作用的含金属物质；
图1g示意图示处于更进一步制造阶段的栅极电极结构，其中根据示范具体实施例，基于底切区及保护内衬材料可实现敏感栅极材料的优异囊封；以及
图1h根据示范具体实施例示意图示包含精密高K金属栅极电极结构而可提供优异晶体管特性的晶体管装置。
具体实施方式
尽管用如以下详细说明及附图所图解说明的具体实施例来描述本揭示内容，然而应了解，以下详细说明及附图并非旨在限制本文所揭示的专利标的为所揭示的特定示范具体实施例，而是所描述的示范具体实施例只是用来举例说明本揭示内容的各种态样，其范畴由随附权利要求书定义。
本揭示内容大体提供半导体装置与制造技术，其中对于包含精密高K金属栅极电极结构的装置，通过基于使用氢氟酸的多个个别蚀刻步骤与基于臭氧的多个制程步骤以高度可控方式形成底切区，可实现优异的囊封从而减少晶体管变动，其中可以交替方式实行这些制程步骤。已被公认的是，交替地实行基于臭氧的制程步骤与基于氢氟酸的制程步骤，中间结合基于水的润湿制程为较佳，除了去除任何所欲污染物以外，可导致敏感栅极材料的高度受控从而实质自限去除(self-limiting removal)，特别是含金属电极材料，例如氮化钛材料，藉此在栅极电极结构的半导体基底电极材料下方形成可预测的底切区。交替地施加基于臭氧的溶液与氢氟酸溶液，以及例如用适当的水润湿步骤适当地分开这些步骤，可提供实质不变的去除率，而不会显着依赖个别制程步骤的加工时间与其它制程参数(例如各种化学溶液的浓度及其类似者)的某一变动。结果，与如上述基于稀释SPM的习知湿式化学蚀刻策略相反，半导体基底电极材料的底切程度为可高度预测的，藉此，从在基于公认有效的反应离子蚀刻技术图样化栅极层堆栈后得到的明确栅极长度开始，对于与最终所得的有效电性栅极长度有关的任何不均匀度没有实质的贡献。由于有实质的自限行为，或由于在实行多个交替制程步骤后在底切区中至少显着减少的蚀刻速率，也可去除在图样化栅极层堆栈时的任何显着“足化效应(footingeffect)”，习知这通常会导致敏感栅极电极材料的囊封不良。结果，在形成底切区时，能以可高度可控及可预测的方式调整电性有效栅极长度，接着提供层厚度增加的待装设内衬材料以便保护任何敏感栅极材料，藉此实质保留精密栅极电极结构底部区中先前已予调整的几何组构以及也实质保留敏感栅极材料的电子特性，如上述，这会强烈影响晶体管特性，例如临界电压、互导(trans conductance)及其类似者。
在揭示于本文的其它示范具体实施例中，根据多个基于臭氧及氢氟酸的交替制程步骤而执行的最终蚀刻顺序可包含基于盐酸的附加制程步骤，这可导致优异的加工结果，特别是在栅极介电质材料可包含金属物种(例如，形式为镧、铝及其类似者)时，以便适当地调整栅极电极材料的功函数。在此情形下，可重复执行由基于臭氧之步骤、基于氢氟酸之步骤、基于盐酸之制程步骤组成的顺序以及中间加上基于水的润湿步骤，其中盐酸可有效去除额外的功函数金属物种，藉此也可实现有高度可控及可预测程度的底切。
现在将更详细地以参考附图来描述其它的示范具体实施例。
图1a示意图示在形成复杂栅极电极结构期间处于早期制造阶段的半导体装置100。如图所示，半导体装置100可包含基板101，例如半导体基板及其类似者，在基板101上方形成半导体层102，例如形式为硅基材料、硅/锗材料及其类似者。在半导体层102下方形成嵌入绝缘材料(未图示)以便使层102与基板101的任何导电材料垂直隔离时，半导体层102与基板101可形成SOI(绝缘体上覆硅)组构。在其它的情形下，在半导体层102可直接连接至基板101的晶体材料时，可应用块体组构。应了解，半导体层102可具有任何适当组成物及厚度以便在其中及其上形成适当的半导体基底电路组件，例如晶体管及其类似者。在图示具体实施例中，可将半导体层102，或至少其中之一部份，如半导体区域或有源区(active region)102a，适当地组构成能执行有基于高K介电质材料及含金属电极材料的栅极电极结构的复杂晶体管装置，其中必须实作50纳米及显著更短的有效栅极长度。有源区102a的横向可以任何隔离结构(未图示)为界，例如浅沟隔离层及其类似者。此外，在图示制造阶段中，可形成栅极层堆栈110s于半导体层102上，亦即有源区102a上，以及可用来划定有源区102a的任何隔离区上。在图示具体实施例中，栅极层堆栈110s可包含栅极绝缘层111，它可为提供高电容耦合同时使任何泄露电流保持低位准的任何适当栅极介电质材料，也如上述。例如，栅极绝缘层111可包含基础材料111a，例如二氧化硅材料及其类似者，它可具有小于1纳米的厚度。此外，可提供例如由适当金属氧化物及其类似者构成的介电质层111b，例如形式为所谓的高K介电质材料。例如，常常可使用氧化铪，有可能结合含氮物质及其类似者。然而应了解，可使用任何其它高K介电质材料。在一些示范具体实施例中，层111a、111b中的一或两者可加入适当含金属物质以便调整栅极电极结构的所得功函数。为此，含特定金属的物质，例如用于n型沟道晶体管的镧，及例如用于p型沟道晶体管的铝，例如可加入层111b。此外，含金属电极层112可形成紧邻栅极绝缘层111，并且在一些示范具体实施例中，可直接形成于栅极绝缘层111上，其中层112可提供优异导电率(例如，相较于掺硅材料)，以及仍与加入层111b的任何含金属物质结合，对于受考量的晶体管也可提供适当的功函数。例如，可以钛基及氮基材料(也可被称作氮化钛)的形式提供层112，它可包含附加物质，例如含其它金属的物质、硅、氮及其类似者，这取决于整体装置要求。由于有优异的高温特性，氮化钛经常可用作为层112。之后，可提供半导体基底电极材料113，例如非晶硅材料、多晶硅材料或上述的组合，然而在其它情形下，可使用其它的半导体基底材料，例如硅/锗混合物，锗材料及其类似者。接下来，例如基于氮化硅材料及其类似者，可提供介电质覆盖层114。例如在需要优异完整性时，例如就实作应变诱导半导体材料于有源区102a内及其类似者而言，在装置100的进一步加工期间，覆盖层114可用作硬掩膜材料及/或覆盖材料。在图示具体实施例中，覆盖或硬掩膜层114可包含数个子层，例如层114a、114b、114c，可提供例如形式为二氧化硅材料的层114a及114c，以及例如形式为氮化硅材料的层114d。然而应了解，可应用其它的组构，只要这些材料组成物兼容于层堆栈110s的图样化及后续加工。此外，在层堆栈110s上方形成蚀刻掩膜103以便定义待由栅极层堆栈110s形成的栅极电极结构的横向位置及尺寸。
如图1a所示的半导体装置100可基于下列制程来形成。基于公认有效的制程技术，通过在半导体层102中制作任何隔离区，可形成有源区102a。在有些情形下，在形成对应隔离结构之前或之后，可能必须在有源区102a的上半部形成例如形式为硅/锗混合物及其类似者(未图示)的额外半导体材料，以便提供所欲的带隙偏移，若需要的话。接下来，例如通过形成层111a，若需要，可基于精密氧化技术、沉积及其类似者来达成，可形成栅极绝缘层111，以便提供厚度例如小于10埃的层111a，以及厚度及材料组份有想要的均匀度。接下来，基于公认有效的制程技术，可沉积层111b，例如用原子层沉积法(ALD)、化学气相沉积法(CVD)及其类似者。如上述，在有些情形下，含特定金属物质可能必须加入栅极绝缘层111以便得到所欲功函数以及分别对于n型沟道晶体管与p型沟道晶体管可提供实质相同的栅极层堆栈。为此，可沉积适当金属层，例如镧、铝及其类似者，之后可能沉积覆盖材料，例如氮化钛，接着进行任何热处理，以便使对应含金属物质在栅极绝缘层111内适当地扩散。之后，可移除材料层，例如覆盖层及实际扩散层，以及可提供用于任何一种晶体管的电极材料112。在其它的情形下，可提供附加的金属层以便调整所欲临界电压。接下来，基于公认有效的沉积技术，可提供半导体材料113，接着是沉积覆盖层114。之后，可提供例如形式为阻剂材料的蚀刻掩膜103，以及可能必须实行各自的光刻(lithography)及微调蚀刻制程(trim etch process)以便提供掩膜103。之后，基于掩膜103可图样化介电质覆盖层114，其中在有些精密的方法中，层114的图样化可包含两个光刻步骤。
图1b示意图示在覆盖层114图样化之后的半导体装置100，此时它可用作为硬掩膜材料用以图样化栅极层堆栈110s的其余部份。应了解，可转换成材料113的覆盖层114可具有目标栅极长度，若需要，可能有一定程度的锥化(tapering)，同时在后期制造阶段可调整层堆栈110s的最终长度，特别是最终电性有效栅极长度。
图1c示意图示处于更进一步制造阶段的半导体装置100，此时可实行蚀刻顺序105以便形成栅极电极结构110。蚀刻顺序105通常可以有显著非等向性行为的电浆基底蚀刻制程(也可被称作反应离子蚀刻制程)来完成。基于公认有效的选择性蚀刻配方，可蚀刻通过材料113以及也通过材料层112及111，而基础层111a可用作为有效的蚀刻停止材料。如众所周知，在非等向性蚀刻制程期间，可调整横向蚀刻速率的程度，例如通过施加特定的聚合物组成物至蚀刻环境及其类似者。因此，若认为对于进一步的加工及最终晶体管特性适当的话，可调整栅极电极结构110的横截面形状。例如，若需要，可实行一定程度的锥化(未图示)以便在栅极电极结构110的底部得到较大的栅极长度。
图1d示意图示在蚀刻顺序105的最后阶段期间的半导体装置100，从而移除基底层111的暴露部份以及也移除覆盖层114的任何暴露氧化物材料。然而应了解，在其它的加工策略中，在后续的蚀刻顺序期间，可图样化基础材料111a，也可用来在半导体电极材料113下方提供底切区。
图1e示意图示暴露于另一蚀刻顺序120时的半导体装置100，它可以湿式化学制程顺序的形式实行。如图所示，蚀刻顺序120可包含多个第一蚀刻或制程步骤123a、123b、...(可基于氢氟酸(HF)来完成)，其在基本栅极图样化制程后，也可能导致装置100有优异清洗。此外，顺序120可包含基于臭氧溶液来完成的多个第二制程步骤121a、121b、...，其中以交替方式执行制程步骤121a、121b与步骤123a、123b，这可导致高度可控或甚至实质自限的去除行为。在一些示范具体实施例中，通过插入润湿步骤122a、122b、…于其间，可实现对应制程步骤121a、123a、121b、123b的有效分离，从而对于加工时间变化、用于步骤121a、121b、123a、123b的溶液浓度变化及其类似者，可实现优异的制程稳健性(process robustness)。在一些示范具体实施例中，对于用于制程步骤123a、123b、…的氢氟酸溶液的给定浓度，可事先决定氢氟酸化学方法的总时间预算(total time budget)。亦即，通常对于给定的浓度，例如浓度在1∶250至1∶350之间的稀释氢氟酸，可决定特定的累积加工时间，这被认为装置100暴露于该反应化学溶液是可接受的。基于该时间预算，可定义出步骤123a、123b、…中每一步骤的适当加工时间，而不超过预定的时间预算。例如，在一些示范具体实施例中，可实行至少3个基于氢氟酸的制程步骤123a、123b、…从而总时间预算可除以3以便决定每个步骤123a、123b、…的个别加工时间。然而应了解，如上述，加工时间的某些变化可能不会负面影响加工结果，亦即加工时间的某一变化可能不导致形成于半导体基底电极材料113下方的对应底切区115的尺寸变化。例如，约100秒的总时间预算可进行3个或更多步骤123a、123b、…，其中3个制程步骤约有30至35秒的加工时间，或4个制程步骤约有22至27秒的加工时间诸如此类，其中通常总时间预算不超过约百分之5。例如对于步骤123a、123b、…的加工时间变化，利用基于去离子水的中间润湿步骤122a、122b、…可实现优异的稳健性，进行的时间间隔大约90秒及更长，其中基于实验可轻易决定任何适当的润湿时间。同样，执行臭氧步骤121a、121b、…的加工时间通常比实际蚀刻步骤123a、123b、…的加工时间长，其中在一些示范具体实施例中，可实行约百秒至数百秒的时间间隔。结果，在蚀刻顺序120期间，通过有效地去除栅极介电质材料111，特别是含金属电极材料112，可产生底切区115，其中对于蚀刻步骤123a、123b、…的预先定义的时间预算，可得到高度可预测的底切程度，因为就加工时间变化或其它制程参数的变化而言，由基于臭氧的步骤121a、121b、…与蚀刻步骤123a、123b、…组成的交替顺序在个别制程步骤期间有显著稳健性。结果，藉助于蚀刻顺序120，可以高度可预测及均匀的方式决定电性有效栅极长度110l，亦即图1e中，含金属电极材料112的水平延伸部，同时也可调整半导体基底电极材料113的最终长度113l，因为在顺序120期间，对于此材料，也可能产生一定程度的材料去除。然而应了解，材料113的去除率小于材料112及材料111的去除率，从而以底切区115的形式得到想要的底切组构。由于对于制程参数的任何变化有优异的制程稳健性，也可将由以覆盖材料114b定义的基本栅极长度开始的长度1131调整成有优异的均匀度使得仍可有效地实行任何公认有效用于调整栅极长度的的控制策略，其实质依赖蚀刻制程105的制程参数的控制(请参考图1c)，因为蚀刻制程120的材料去除可预测且高度均匀。
图1f根据其它示范具体实施例示意图示半导体装置100。如图所示，蚀刻顺序120可包含多个基于臭氧的制程步骤121a、121b、121c、…与多个基于氢氟酸的制程步骤123a、123b、123c、…，有可能各自结合中间水润湿步骤122a、122b、122c及其类似者。此外，可插入附加制程步骤125a、125b、…以便进一步增强制程均匀度。例如，附加制程步骤125a、125b、…可插在任何交替制程步骤(例如，基于臭氧的制程步骤121a、…、121c与基于氢氟酸的制程步骤123a、…、123c)之间，其中在一些示范具体实施例中，制程步骤125a可基于盐酸(HCl)、有可能结合例如利用去离子水的对应润湿步骤124a而执行。例如，可使用有例如1∶80至1∶120的浓度的盐酸以便特别去除可能内含于介电质材料的任何含金属物质，例如形式为镧、铝及其类似者，也如前述。因此，在一些示范具体实施例中，蚀刻顺序120的典型部份可包含由以下制程步骤组成的子顺序，例如由其中一个基于臭氧的制程步骤开始，接着是使用去离子水的润湿制程，接着是使用氢氟酸的蚀刻步骤，接着是使用去离子水的另一润湿步骤，接着是盐酸步骤，接着是基于去离子水的又一润湿步骤。之后，可重复此一子顺序至少一次，而在其它示范具体实施例中，可重复此一实质顺序至少两次以便适当地提供底切区115。结果，在蚀刻步骤120期间，可有效地去除任何先前产生而与图样化有关的污染物及残留物，同时由于顺序120有优异制程稳健性，因此可以优异的均匀度提供栅极电极结构110的底切组构。
图1g示意图示处于更进一步制造阶段的半导体装置100。如图所示，在栅极电极结构110的暴露侧壁表面区上可提供保护内衬或侧壁间隔体116，以及可特别形成于底切区115内。如前述，数量增加的内衬材料，例如形式为氮化硅材料，可沉积于底切区115，或使得至少形成于其中的任何材料比较不会暴露于任何后续图样化制程，从而确保敏感材料112及111的优异囊封。结果，在提供有优异囊封效果的内衬材料116于底切区115时，可有效地“保留”先前已予调整的电性有效栅极长度1101(请参考图1e)，从而也有助于减少在进一步加工期间使敏感材料111及112中的任何细微侧壁表面区暴露于任何反应制程环境的机率。例如，如以上所解释的，在进一步加工期间，可能必须实行例如基于SPM及其类似者的有效清洗配方，然而这可能实质不会负面影响栅极电极结构110的电子特性，因为基于底切区115及内衬材料116可实现优异的局限性(confinement)。内衬材料116可基于任何公认有效的沉积技术来形成，例如LPCVD、多层沉积CVD，或上述的任何组合，其中可铺设适当的保护材料，例如氮化硅。若需要，在执行任何其它制程之前，例如加入漏极及源极掺杂物质及其类似者，可图样化该内衬材料以便形成间隔体结构，如图1g所示。在其它的情形下，在加入漏极及源极掺杂物质时，可预留该内衬材料，而在后期制造阶段予以图样化。
图1h示意图示处于更进一步制造阶段的半导体装置100。如图所示，晶体管150可形成于有源区102a中及上方而且可包含漏极及源极区152，这可包含对应的漏极及源极延伸区152e，这取决于所需的垂直及横向掺杂物分布。因此，漏极及源极152可横向围封沟道区151，可用有电性有效栅极长度110l的栅极电极结构110控制沟道区151的导电率(请参考图1e)。另一方面，半导体基底电极材料113可具有较大的长度，也如在说明图1e时所述。此外，在图示的制造阶段中，在漏极及源极区152内可提供金属硅化物区153，同样在栅极电极结构110中可提供金属硅化物部份117，然而在其它情形下(未图示)，仍可在半导体基底电极材料113上方形成覆盖层114(请参考图1g)。此外，在栅极电极结构110的侧壁(亦即，保护内衬材料116)上，可提供具有任何想要的组构的侧壁间隔体结构118。根据基于如图1g所示的栅极电极结构110的任何适当加工策略，可形成晶体管150。例如，可形成任何适当间隔体组件以便定义漏极及源极延伸区152e的横向偏移，然而在其它情形下，内衬116可用作为用于对应植入制程的有效偏移间隔体材料(efficient offset spacer material)。应了解，底切区115以及用内衬116实现于其中的优异囊封也可在执行包括斜角的任何植入步骤时提供敏感栅极材料111及112的优异完整性，在加入用以定义对于漏极及源极区152及其类似者为反掺杂区(counter-doped area)的掺杂物质时，常会实行植入步骤。之后，基于任何适当制程技术可形成或完成间隔体结构118，接着是其它的植入制程以便引进其它的漏极及源极掺杂物质。之后，可实行任何高温制程以便定义漏极及源极区152的最终掺杂物分布。之后，基于任何适当硅化技术可形成金属硅化物区153。若需要，在任何适当制造阶段，可移除覆盖层114(请参考图1g)以及可一起形成金属硅化物117与金属硅化物153。在其它的情形下，在此制造阶段至少可不形成金属硅化物117，例如至少在要用有优异导电率的电极材料(例如，铝及其类似者)取代材料113时，这可通过提供用以横向埋藏栅极电极结构110的任何牺牲或永久性介电质材料随后执行选择性蚀刻制程用以去除材料113而得以实现。之后，可填入任何适当电极金属以及例如用CMP及其类似者去除任何多余材料。
在其它示范具体实施例(未图示)中，由如图1g所示的组构开始，例如通过形成对应空腔以及用适当应变诱导半导体材料(例如，硅/锗，硅-碳及其类似者)重填这些空腔，有源区102a可加入应变诱导半导体材料。也在此情形下，底切区115可提供敏感材料111、112的优异局限性，从而也提供优异的制程稳健性。
结果，本揭示内容提供数种半导体装置及制造技术，其中可提供有极均匀的底切组构的精密高K金属栅极电极结构，其中电性有效栅极长度可小于半导体基底电极材料或高度导电电极金属的栅极长度。基于极稳健从而均匀的蚀刻顺序(其包含至少多个基于臭氧及基于氢氟酸的交替制程步骤)，可得到该底切组构。结果，由在用以基于电浆辅助非等向性蚀刻技术来图样化栅极层堆栈的第一制程顺序后得到的明确电极组构开始，在在包含交替制程步骤的另一后续蚀刻顺序期间，可调整电性有效栅极长度与另一电极材料(例如，形式为多晶硅或高度导电栅极金属)的长度的最终调整。然后，通过形成适当内衬材料，在半导体装置的进一步加工期间可优异稳健地预留可预测且高度均匀的电性有效栅极长度，这可导致敏感栅极材料在底切区有优异的完整性。以此方式，可改善单一半导体晶粒区内以及整个基板内的晶体管特性(例如，临界电压、互导及其类似者)的变动，因为基于有优异制程均匀度及稳健性的湿式化学蚀刻顺序，可实现用以调整电性有效栅极长度及预留该电性有效栅极长度的实际制程。例如，多个电气测量数据似乎证实在实行基于“切换(toggling)”基于臭氧的制程步骤与基于氢氟酸的制程步骤所得到的底切栅极组构时，晶体管特性的均匀度可得到显着的改善。结果，可提供用于先进半导体装置的晶体管的精密栅极电极结构，其中在早期制造阶段可将基本的栅极特性，例如功函数、电容耦合、电性有效栅极长度及其类似者，调整成有跨基板(across-substrate)及跨晶粒(across-die)的优异整体均匀度。
熟谙此艺者基于此说明可明白本揭示内容的其它修改及变体。因此，此说明应只被视为仅供图解说明用而且目的是用来教导熟谙此艺者实施本文所提供之教导的一般方式。应了解，应将图标及描述于本文的专利标的之形式视为目前为较佳的具体实施例。

Claims (20)

1.一种用于形成半导体装置中的栅极电极结构的方法，该方法包含下列步骤：
执行第一蚀刻顺序以便图样化形成于基板上方的栅极层堆栈，该栅极层堆栈包含栅极介电层，该栅极介电层包含高K介电质材料、形成于该栅极介电层上方的含金属电极材料、以及形成于该含金属电极材料上方的半导体材料；
执行第二蚀刻顺序以便在经图样化的该栅极层堆栈中形成底切区于该半导体材料下方，该第二蚀刻顺序包含基于氢氟酸的第一蚀刻步骤及第二蚀刻步骤，以及基于臭氧在该第一及第二蚀刻步骤之间执行的制程步骤；以及
至少在该底切区的暴露表面区上形成保护内衬。
2.如权利要求1所述的方法，其中，执行该第二蚀刻顺序的步骤还包含下列步骤：在该第二蚀刻步骤后执行基于臭氧的第二制程步骤，以及在该第二制程步骤后执行第三蚀刻步骤。
3.如权利要求1所述的方法，其中，执行该第二蚀刻顺序的步骤还包含下列步骤：执行至少一个基于盐酸的蚀刻步骤。
4.如权利要求1所述的方法，其中，在该第二蚀刻顺序期间，该半导体装置暴露于氢氟酸的总加工时间约有150秒或更短。
5.如权利要求4所述的方法，其中，该第一及第二蚀刻步骤中的每一个的加工时间大约为50秒或更短。
6.如权利要求5所述的方法，其中，该制程步骤的加工时间大于该第一及第二蚀刻步骤中的每一个的加工时间。
7.如权利要求1所述的方法，其中，执行该第二蚀刻顺序的步骤还包含下列步骤：在该第一及第二蚀刻步骤的每一个之前，执行基于去离子水的润湿步骤。
8.如权利要求7所述的方法，其中，选择该润湿步骤的持续时间约100秒或更长。
9.如权利要求1所述的方法，其中，该含金属电极材料包含钛与氮。
10.如权利要求3所述的方法，其中，该高K介电质材料包含金属氧化物基础材料及含金属物质用以调整该栅极电极结构的功函数。
11.一种方法，包含下列步骤：
在半导体装置的半导体区域上形成栅极电极结构，该栅极电极结构包含半导体材料与形成于该半导体材料下方以及由高K介电质材料构成的栅极绝缘层；以及
通过执行湿式化学制程顺序来减少该栅极绝缘层相对于该半导体材料的长度，该湿式化学制程顺序包含基于氢氟酸而执行的多个第一制程步骤以及基于臭氧而执行的多个第二制程步骤，该多个第一制程步骤中的每一个之前为该多个第二制程步骤中的其中一个。
12.如权利要求11所述的方法，其中，执行该湿式化学制程顺序还包含下列步骤：基于盐酸而执行的多个第三制程步骤。
13.如权利要求11所述的方法，其中，执行该湿式化学制程顺序还包含下列步骤：在每一对相续的第一及第二制程步骤之间，润湿该栅极电极结构。
14.如权利要求11所述的方法，其中，该多个第一制程步骤包含至少三个第一制程步骤。
15.如权利要求1所述的方法，还包含下列步骤：决定该栅极电极结构暴露于氢氟酸的时间预算以及通过分割该时间预算来决定该多个第一制程步骤中的每一个的加工时间。
16.如权利要求15所述的方法，其中，该第一制程步骤中的每一个的加工时间小于该第二制程步骤中的每一个的加工时间。
17.如权利要求12所述的方法，其中，形成该栅极电极结构的步骤包含下列步骤：将镧与铝的其中一种加入该栅极绝缘层内。
18.如权利要求11所述的方法，还包含下列步骤：在减少该栅极绝缘层的长度后，在该栅极电极结构的暴露侧壁区上形成保护内衬。
19.一种晶体管装置，包含：
由高K栅极绝缘层、形成于该高K栅极绝缘层上方的含金属第一电极材料以及形成于该含金属第一电极材料上方的第二电极材料组成的栅极电极结构，该高K栅极绝缘层有小于该第二电极材料的长度的长度。
20.如权利要求19所述的晶体管装置，其中，该含金属第一电极材料的长度小于该第二电极材料的该长度。
CN201110307185.7A 2010-10-08 2011-10-08 用湿式化学方法形成受控底切而有优异完整性的高介电系数栅极堆栈 Expired - Fee Related CN102446729B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010042229A DE102010042229B4 (de) 2010-10-08 2010-10-08 Verfahren zum Steigern der Integrität eines Gatestapels mit großem ε durch Erzeugen einer gesteuerten Unterhöhlung auf der Grundlage einer Nasschemie und mit den Verfahren hergestellter Transistor
DE102010042229.0 2010-10-08

Publications (2)

Publication Number Publication Date
CN102446729A true CN102446729A (zh) 2012-05-09
CN102446729B CN102446729B (zh) 2015-01-07

Family

ID=45872244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110307185.7A Expired - Fee Related CN102446729B (zh) 2010-10-08 2011-10-08 用湿式化学方法形成受控底切而有优异完整性的高介电系数栅极堆栈

Country Status (4)

Country Link
US (2) US8951901B2 (zh)
CN (1) CN102446729B (zh)
DE (1) DE102010042229B4 (zh)
TW (1) TWI488225B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140179112A1 (en) * 2012-12-26 2014-06-26 Globalfoundries High Productivity Combinatorial Techniques for Titanium Nitride Etching
US9412859B2 (en) * 2013-03-11 2016-08-09 Globalfoundries Inc. Contact geometry having a gate silicon length decoupled from a transistor length
US20140273387A1 (en) * 2013-03-15 2014-09-18 Chien-Sheng Su Method Of Making High-Voltage MOS Transistors With Thin Poly Gate
US9508830B2 (en) * 2014-01-23 2016-11-29 Taiwan Semiconductor Manufacturing Company Limited Method of forming FinFET
US9412843B2 (en) 2014-05-23 2016-08-09 International Business Machines Corporation Method for embedded diamond-shaped stress element
US10164049B2 (en) * 2014-10-06 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device with gate stack
US10354880B2 (en) 2017-04-05 2019-07-16 International Business Machines Corporation Sidewall spacer with controlled geometry
US10974226B2 (en) * 2018-09-24 2021-04-13 Sabic Global Technologies B.V. Catalytic process for oxidative coupling of methane
US10971627B2 (en) * 2018-09-27 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6352885B1 (en) * 2000-05-25 2002-03-05 Advanced Micro Devices, Inc. Transistor having a peripherally increased gate insulation thickness and a method of fabricating the same
US6468877B1 (en) * 2001-07-19 2002-10-22 Chartered Semiconductor Manufacturing Ltd. Method to form an air-gap under the edges of a gate electrode by using disposable spacer/liner
US20040077169A1 (en) * 2001-09-27 2004-04-22 International Business Machines Corporation Method of fabricating a narrow polysilicon line
US20070063277A1 (en) * 2005-09-22 2007-03-22 International Business Machines Corporation Multiple low and high k gate oxides on single gate for lower miller capacitance and improved drive current
US20100018553A1 (en) * 2008-07-24 2010-01-28 Lam Research Corporation Method and apparatus for surface treatment of semiconductor substrates using sequential chemical applications

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543646A (en) * 1988-09-08 1996-08-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor with a shaped gate electrode
KR0141950B1 (ko) * 1994-12-22 1998-06-01 문정환 반도체소자의 제조방법
JP3165047B2 (ja) * 1996-12-12 2001-05-14 日本電気株式会社 ポリサイド膜のドライエッチング方法
KR100540477B1 (ko) * 1998-06-30 2006-03-17 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법
US6664196B1 (en) * 1999-03-15 2003-12-16 Matsushita Electric Industrial Co., Ltd. Method of cleaning electronic device and method of fabricating the same
KR100295061B1 (ko) * 1999-03-29 2001-07-12 윤종용 챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법
KR100297738B1 (ko) * 1999-10-07 2001-11-02 윤종용 챔퍼가 형성된 금속 실리사이드층을 갖춘 반도체소자의 제조방법
US6475841B1 (en) * 2000-06-02 2002-11-05 Motorola, Inc. Transistor with shaped gate electrode and method therefor
JP4447128B2 (ja) * 2000-07-12 2010-04-07 富士通マイクロエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
KR100383325B1 (ko) * 2001-01-19 2003-05-12 삼성전자주식회사 셀프-얼라인 콘택을 형성하기 위한 반도체 장치의 배선 및그 형성방법
US6509612B2 (en) * 2001-05-04 2003-01-21 International Business Machines Corporation High dielectric constant materials as gate dielectrics (insulators)
DE10142340B4 (de) * 2001-08-30 2006-04-13 Infineon Technologies Ag Feldeffekttransistor mit einem Kontakt zu einem seiner Dotiergebiete und Verfahren zu seiner Herstellung
US6696345B2 (en) * 2002-01-07 2004-02-24 Intel Corporation Metal-gate electrode for CMOS transistor applications
KR100495662B1 (ko) * 2002-11-11 2005-06-16 삼성전자주식회사 반도체 소자 제조 방법
US6806534B2 (en) * 2003-01-14 2004-10-19 International Business Machines Corporation Damascene method for improved MOS transistor
TWI248131B (en) * 2004-03-15 2006-01-21 Promos Technologies Inc Method of forming an opening
US7105430B2 (en) * 2004-03-26 2006-09-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a notched control electrode and structure thereof
US7402875B2 (en) * 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US7820552B2 (en) * 2007-03-13 2010-10-26 International Business Machines Corporation Advanced high-k gate stack patterning and structure containing a patterned high-k gate stack
JP5365057B2 (ja) * 2008-04-11 2013-12-11 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
US7863126B2 (en) * 2008-05-15 2011-01-04 International Business Machines Corporation Fabrication of a CMOS structure with a high-k dielectric layer oxidizing an aluminum layer in PFET region
US7776755B2 (en) * 2008-09-05 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for polymer and capping layer removing with wet dipping in HK metal gate etching process
KR101057726B1 (ko) * 2009-05-22 2011-08-18 주식회사 하이닉스반도체 반도체 장치 제조방법
DE102009023298B4 (de) * 2009-05-29 2012-03-29 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verformungserhöhung in Transistoren mit einer eingebetteten verformungsinduzierenden Halbleiterlegierung durch Erzeugen von Strukturierungsungleichmäßigkeiten an der Unterseite der Gateelektrode
US8314022B1 (en) * 2011-05-20 2012-11-20 Intermolecular, Inc. Method for etching gate stack

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6352885B1 (en) * 2000-05-25 2002-03-05 Advanced Micro Devices, Inc. Transistor having a peripherally increased gate insulation thickness and a method of fabricating the same
US6468877B1 (en) * 2001-07-19 2002-10-22 Chartered Semiconductor Manufacturing Ltd. Method to form an air-gap under the edges of a gate electrode by using disposable spacer/liner
US20040077169A1 (en) * 2001-09-27 2004-04-22 International Business Machines Corporation Method of fabricating a narrow polysilicon line
US20070063277A1 (en) * 2005-09-22 2007-03-22 International Business Machines Corporation Multiple low and high k gate oxides on single gate for lower miller capacitance and improved drive current
CN101268543A (zh) * 2005-09-22 2008-09-17 国际商业机器公司 用于更低的米勒电容和改善的驱动电流的单个栅极上的多个低和高介电常数栅级氧化物
US20100018553A1 (en) * 2008-07-24 2010-01-28 Lam Research Corporation Method and apparatus for surface treatment of semiconductor substrates using sequential chemical applications

Also Published As

Publication number Publication date
CN102446729B (zh) 2015-01-07
US20120086056A1 (en) 2012-04-12
DE102010042229B4 (de) 2012-10-25
DE102010042229A1 (de) 2012-04-12
TWI488225B (zh) 2015-06-11
TW201222645A (en) 2012-06-01
US20150137270A1 (en) 2015-05-21
US8951901B2 (en) 2015-02-10

Similar Documents

Publication Publication Date Title
CN102446729B (zh) 用湿式化学方法形成受控底切而有优异完整性的高介电系数栅极堆栈
CN102388451B (zh) 形成半导体器件的方法
CN101840863B (zh) 半导体装置及半导体装置的制造方法
US8652889B2 (en) Fin-transistor formed on a patterned STI region by late fin etch
CN102576691B (zh) 具厚度不同的栅极介电质的高k栅极堆栈中的功函数调整
CN102460681B (zh) 稳定栅极介电层前藉由扩散栅极介电覆盖层调整复杂晶体管的阈值电压
US8980718B2 (en) PMOS transistors and fabrication method
US8349694B2 (en) Enhanced confinement of high-K metal gate electrode structures by reducing material erosion of a dielectric cap layer upon forming a strain-inducing semiconductor alloy
US7981740B2 (en) Enhanced cap layer integrity in a high-K metal gate stack by using a hard mask for offset spacer patterning
US20120282764A1 (en) Technique for exposing a placeholder material in a replacement gate approach by modifying a removal rate of stressed dielectric overlayers
US8138038B2 (en) Superior fill conditions in a replacement gate approach by performing a polishing process based on a sacrificial fill material
US7951677B2 (en) Corner rounding in a replacement gate approach based on a sacrificial fill material applied prior to work function metal deposition
US20120319205A1 (en) High-k metal gate electrode structures formed by reducing a gate fill aspect ratio in replacement gate technology
CN102498569B (zh) 双电介质三栅极场效晶体管
US8987144B2 (en) High-K metal gate electrode structures formed by cap layer removal without sacrificial spacer
KR101539416B1 (ko) 증착 비균일성을 감소시킴으로써 채널 반도체 합금을 포함하는 트랜지스터에서의 임계 전압 변화의 감소
TW201742123A (zh) 半導體裝置及其形成方法
US8664057B2 (en) High-K metal gate electrode structures formed by early cap layer adaptation
US8716079B2 (en) Superior fill conditions in a replacement gate approach by corner rounding based on a sacrificial fill material
US20120235249A1 (en) Reducing defect rate during deposition of a channel semiconductor alloy into an in situ recessed active region
US8664066B2 (en) Formation of a channel semiconductor alloy by forming a nitride based hard mask layer
KR20130022882A (ko) 반도체 장치 및 그 제조방법
CN103456614A (zh) 一种采用高k金属栅的半导体器件的制造方法
US8143132B2 (en) Transistor including a high-K metal gate electrode structure formed on the basis of a simplified spacer regime
CN106033731A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150107

Termination date: 20191008

CF01 Termination of patent right due to non-payment of annual fee