CN104992981A - 氧化物薄膜晶体管及其制备方法和反相器及其制备方法 - Google Patents

氧化物薄膜晶体管及其制备方法和反相器及其制备方法 Download PDF

Info

Publication number
CN104992981A
CN104992981A CN201510274195.3A CN201510274195A CN104992981A CN 104992981 A CN104992981 A CN 104992981A CN 201510274195 A CN201510274195 A CN 201510274195A CN 104992981 A CN104992981 A CN 104992981A
Authority
CN
China
Prior art keywords
oxide
channel layer
film transistor
electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510274195.3A
Other languages
English (en)
Other versions
CN104992981B (zh
Inventor
曹鸿涛
王妹
梁凌燕
张胜男
罗浩
李秀霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Institute of Material Technology and Engineering of CAS
Original Assignee
Ningbo Institute of Material Technology and Engineering of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Institute of Material Technology and Engineering of CAS filed Critical Ningbo Institute of Material Technology and Engineering of CAS
Priority to CN201510274195.3A priority Critical patent/CN104992981B/zh
Publication of CN104992981A publication Critical patent/CN104992981A/zh
Application granted granted Critical
Publication of CN104992981B publication Critical patent/CN104992981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种氧化物薄膜晶体管及其制备方法和反相器及其制备方法，其中氧化物薄膜晶体管包括：衬底、栅介质层、氧化物沟道层、源电极、漏电极和覆盖层；栅介质层位于衬底的上方；氧化物沟道层位于栅介质层的上方；源电极和所述漏电极均至少部分位于氧化物沟道层的上方；覆盖层位于氧化物沟道层的上方，且位于源电极和漏电极之间；其中，覆盖层为金属氧化物薄膜。其通过在氧化物薄膜晶体管的氧化物沟道层上方增加设置一层金属氧化物薄膜作为覆盖层，实现金属氧化物薄膜对氧化物沟道层表面态的钝化，进而有效改善氧化物薄膜晶体管的性能。同时，还简化了制备工艺，降低了生产成本。

Description

氧化物薄膜晶体管及其制备方法和反相器及其制备方法
技术领域
本发明涉及半导体器件领域，特别是涉及一种氧化物薄膜晶体管及其制备方法和反相器及其制备方法。
背景技术
薄膜晶体管(thin-film transistor)是如今商业显示产品中的基础元件。现有的薄膜晶体管通常包括非晶硅薄膜晶体管、多晶硅薄膜晶体管和金属氧化物薄膜晶体管。其中，非晶硅薄膜晶体管由于体积较大，配置像素过多，因此容易导致显示屏幕透光率低，影响显示屏幕的分辨率。多晶硅薄膜晶体管虽然能够提高显示屏幕的分辨率，但是由于多晶硅薄膜晶体管使用的是多晶硅材料，而多晶硅材料良品率低且生产成本较高，因此未能得到大规模使用。而金属氧化物薄膜晶体管，如铟镓锌氧薄膜晶体管则由于具有较高的电子迁移率，低的制备温度，良好的透明性，较小的亚阈值摆幅，较大的开关比和较高的像素开口等优点，成为制备显示屏幕的优选材料。
同时，金属氧化物薄膜晶体管用于集成数字电路设计中基本结构之一的反相器时，对金属氧化物薄膜晶体管的阈值电压的调控尤为重要。而目前，对于金属氧化物薄膜晶体管的阈值电压的调控，通常是通过调节金属氧化物薄膜晶体管的沟道层厚度来实现。但是，较厚的沟道层会导致金属氧化物薄膜晶体管较差的亚阈值摆幅，从而在一定程度上造成了金属氧化物晶体管性能的衰减。现有技术中，也可通过采用等离子体处理和沉积钝化层相结合的方法来实现金属氧化物薄膜晶体管的阈值电压的调控。但是，采用等离子体处理和沉积钝化层相结合的方法虽然能够实现晶体管阈值电压的调控，获得性能稳定的金属氧化物薄膜晶体管，但其制备工艺较为复杂，生产成本较高。
发明内容
基于此，有必要针对现有的氧化物薄膜晶体管制备工艺较为复杂，生产成本较高的问题，提供一种氧化物薄膜晶体管及其制备方法和反相器及其制备方法。
为实现本发明目的提供的一种氧化物薄膜晶体管，包括衬底、栅介质层、氧化物沟道层、源电极、漏电极和覆盖层；
所述栅介质层位于所述衬底的上方；
所述氧化物沟道层位于所述栅介质层的上方；
所述源电极和所述漏电极均至少部分位于所述氧化物沟道层的上方；
所述覆盖层位于所述氧化物沟道层的上方，且位于所述源电极和所述漏电极之间；
其中，所述覆盖层为金属氧化物薄膜。
在其中一个实施例中，所述覆盖层的厚度为1nm—50nm。
在其中一个实施例中，所述金属氧化物薄膜为氧化亚锡薄膜或氧化镍薄膜。
在其中一个实施例中，所述氧化物沟道层为铟镓锌氧薄膜。
在其中一个实施例中，所述氧化物沟道层的厚度为10nm—50nm。
相应的，为实现上述任一种氧化物薄膜晶体管，本发明还提供了一种氧化物薄膜晶体管制备方法，包括如下步骤：
在设置在衬底上方的栅介质层上方沉积第一预设厚度的氧化物沟道层；
在所述氧化物沟道层上方分别沉积源电极和漏电极后，进行退火处理；
在所述源电极和所述漏电极之间的所述氧化物沟道层上方沉积第二预设厚度的覆盖层；
其中，所述覆盖层为金属氧化物薄膜。
在其中一个实施例中，使用电子束蒸发法在所述源电极和所述漏电极之间的所述氧化物沟道层上方沉积第二预设厚度的覆盖层。
在其中一个实施例中，在所述氧化物沟道层上方分别沉积所述源电极和所述漏电极后，进行退火处理时，退火气氛为空气，退火温度为200摄氏度—400摄氏度，退火时间为0.5小时—3小时。
相应的，基于同一发明构思，本发明还提供了一种反相器，包括如上任一所述的氧化物薄膜晶体管。
相应的，为实现上述反相器，本发明还提供了一种反相器制备方法，包括如下步骤：
在衬底上制备第一输入端电极和第二输入端电极；
在具有所述第一输入端电极和所述第二输入端电极的所述衬底上沉积栅介质层；
在所述栅介质层的上方分别沉积第一氧化物沟道层和第二氧化物沟道层；
在所述第一氧化物沟道层远离所述第二氧化物沟道层一侧的上方制备接地电极；同时在所述第一氧化物沟道层与所述第二氧化物沟道层之间制备输出端电极；并在所述第二氧化物沟道层远离所述第一氧化物沟道层一侧的上方制备电源供应端电极；
采用掩膜板法在所述输出端电极与所述电源供应端电极之间的所述第二氧化物沟道层上方沉积金属氧化物薄膜作为覆盖层，完成底栅结构的反相器的制备。
上述氧化物薄膜晶体管的有益效果：
其通过在氧化物薄膜晶体管的氧化物沟道层上方沉积覆盖层，并选用金属氧化物薄膜作为覆盖层。由于作为覆盖层的金属氧化物薄膜沉积在氧化物沟道层的上方，因此金属氧化物薄膜与氧化物沟道层相接触，这也就对氧化物薄膜晶体管的氧化物沟道层的表面态起到了修饰的作用，钝化了氧化物沟道层的表面态，进而能够有效改善氧化物薄膜晶体管的性能。同时，其只在氧化物薄膜晶体管的氧化物沟道层表面增加了一层金属氧化物薄膜作为覆盖层，结构简单，不需要太多的制备工艺流程，因此有效地解决了现有的氧化物薄膜晶体管制备工艺复杂，生产成本较高的问题。
附图说明
图1为本发明的氧化物薄膜晶体管一具体实施例结构示意图；
图2为现有的氧化物薄膜晶体管结构示意图；
图3为本发明的氧化物薄膜晶体管制备方法一具体实施例流程图；
图4为采用对比例一和本发明的氧化物薄膜晶体管制备方法实施例一至实施例五分别制备的氧化物薄膜晶体管的转移特性曲线图；
图5为采用对比例二和本发明的氧化物薄膜晶体管制备方法实施例六分别制备的氧化物薄膜晶体管的转移特性曲线图；
图6为现有的反相器结构示意图；
图7为本发明的反相器一具体实施例结构示意图；
图8为本发明的反相器制备方法一具体实施例流程图；
图9为采用本发明的反相器制备方法一具体实施例制备的反相器的电路结构图；
图10为采用本发明的反相器制备方法一具体实施例制备的反相器的输出端电压随输入端电压变化特性曲线图。
具体实施方式
为使本发明技术方案更加清楚，以下结合附图及具体实施例对本发明做进一步详细说明。
参见图1，作为本发明的氧化物薄膜晶体管的一具体实施例，其包括衬底100，栅介质层200、氧化物沟道层300、源电极400、漏电极500和覆盖层600。
其中，栅介质层200位于衬底100的上方。氧化物沟道层300位于栅介质层200的上方。源电极400和漏电极500均至少部分位于氧化物沟道层300的上方。同时，本发明的氧化物薄膜晶体管中的覆盖层600位于氧化物沟道层300的上方，并且同时位于源电极400和漏电极500之间。
需要说明的是，覆盖层600为金属氧化物薄膜。其优选为氧化亚锡(SnO)薄膜或氧化镍(NiO)薄膜。
此处，需要指出的是，本申请中的上方表示方位在同一侧。当整个氧化物薄膜晶体管旋转后，氧化物薄膜晶体管中的每一层薄膜与其紧邻的其它层薄膜的相对位置可能为下方或左侧等其他方向。并且，以本发明的图1、图2、图6和图7所示方位为准，上方均表示氧化物薄膜晶体管中的每一层薄膜的表面。
并且，参见图1，源电极400沉积在氧化物沟道层300上方时也可同时沉积在栅介质层200的上方，与栅介质层200的表面相接触。同理，漏电极500沉积在氧化物沟道层300的上方的同时也可沉积在栅介质层200的上方。即源电极400和漏电极500都可以同时沉积在氧化物沟道层300的上方和栅介质层200的上方。另外，覆盖层600也可同时沉积在栅介质层200的上方、源电极400的上方和漏电极500的上方。
本发明的氧化物薄膜晶体管相较于现有的氧化物薄膜晶体管(参见图2)，其仅在氧化物沟道层300的上方，即氧化物沟道层300的表面增加了一层覆盖层600，并选用金属氧化物薄膜，如氧化亚锡薄膜或氧化镍薄膜作为所增加的覆盖层600。
通过采用金属氧化物薄膜作为沉积在氧化物沟道层300表面的覆盖层600，作为覆盖层600的金属氧化物薄膜可用于隔绝空气，钝化氧化物沟道层300的表面态，进而简单有效的实现氧化物薄膜晶体管较大的阈值电压漂移，最终有效改善氧化物薄膜晶体管的性能。并且，只需在氧化物沟道层300的表面沉积一层覆盖层600即可，不需要进行多种和多次制备工艺，因此在有效改善氧化物薄膜晶体管的性能的同时，简化了氧化物薄膜晶体管的制备工艺，节省了生产成本。
其中优选氧化亚锡薄膜作为覆盖层600，一方面氧化亚锡薄膜能够用于隔绝空气，钝化氧化物沟道层300的表面态；另一方面，由于氧化亚锡在空气中很容易被氧化为二氧化锡。而以氧化物薄膜作为氧化物沟道层300的氧化物薄膜晶体管在经过退火之后，其氧化物沟道层300中的氧含量增多，因此很容易将沉积在氧化物沟道层300表面的氧化亚锡薄膜氧化，使得氧化亚锡薄膜被氧化为二氧化锡。由此，在氧化亚锡薄膜被氧化过程中，氧化亚锡氧化成二氧化锡时所失去的电子转移至氧化物沟道层300中，使得氧化物沟道层300中的载流子浓度升高，从而使得氧化物薄膜晶体管能够具有较大的阈值电压变化。同时，通过调控氧化亚锡薄膜的厚度，还能够实现对氧化物沟道层300中的电子浓度的调控。因此，采用氧化亚锡薄膜作为沉积在氧化物沟道层300表面的覆盖层600，不仅能够使得氧化物薄膜晶体管的阈值电压具有较大的漂移，还能够实现氧化物薄膜晶体管阈值电压的可调控性。同时，还有效简化了氧化物薄膜晶体管的制备工艺流程，降低了生产成本。
同理，优选采用氧化镍薄膜作为覆盖层600，同样不仅能够实现氧化物薄膜晶体管的较大的阈值电压漂移，还能够实现阈值电压的可调控性，简化制备工艺，节省生产成本。此处不再赘述。
另外，由于氧化亚锡作为金属氧化物的一种，其来源广泛，制备工艺简单，且工艺兼容性好。并且，非晶氧化亚锡薄膜为一种高阻态薄膜，具有良好的阻隔作用。因此，优先选用氧化亚锡薄膜作为覆盖层，在提高氧化物薄膜晶体管的性能的同时，还使得氧化物薄膜晶体管的性能更加稳定。
进一步的，由于覆盖层被氧化程度对于氧化物沟道层中的氧含量以及电子浓度具有较大的影响，而覆盖层被氧化程度则取决于覆盖层的厚度。因此，覆盖层的厚度对氧化物薄膜晶体管的场效应迁移率、开关比、亚阈值摆幅和阈值电压均有较大的影响。覆盖层过薄则全部被氧化，但转移至氧化物沟道层中的电子浓度不多；覆盖层过厚则一小部分被氧化，残留大部分高阻态薄膜，影响氧化物薄膜晶体管的性能。因此，本发明的氧化物薄膜晶体管中的覆盖层的厚度可为1nm—50nm，优选为2nm—25nm。并且，由于覆盖层的厚度为1nm—50nm，厚度较薄，这也就进一步节省了氧化物薄膜晶体管的生产成本。
同时，还需要指出的是，本发明的氧化物薄膜晶体管的氧化物沟道层优选为铟镓锌氧(IGZO)薄膜。并且，氧化物沟道层的厚度对氧化物薄膜晶体管的性能也具有一定的影响，因此本发明的氧化物薄膜晶体管的氧化物沟道层的厚度优选为10nm—50nm。
另外，需要指出的是，本发明的氧化物薄膜晶体管的源电极和漏电极则均为双层薄膜电极。优选为复合双层薄膜电极，如：钛(Ti)和金(Au)的复合双层薄膜电极。其中，钛薄膜的厚度为30nm，金薄膜的厚度同样也可为30nm。
具体的，以下以铟镓锌氧(IGZO)薄膜作为氧化物沟道层300，以氧化亚锡(SnO)薄膜作为覆盖层600的氧化物薄膜晶体管(即铟镓锌氧薄膜晶体管)为例，对本发明的氧化物薄膜晶体管性能调控的机理进行说明。
首先，氧化亚锡薄膜在暴露在空气中，表面很容易被氧化成二氧化锡。而铟镓锌氧薄膜晶体管在空气中退火之后，氧化物沟道层氧含量高。因此，与氧化物沟道层相接触的氧化亚锡很容易被氧化成二氧化锡。同时二氧化锡是一种n型的氧化物半导体，铟镓锌氧也是一种n型的氧化物半导体。因此，通过双层的n型沟道能够更好的实现调控铟镓锌氧薄膜晶体管的氧化物沟道层中的载流子浓度。
其次，氧化亚锡在被氧化成二氧化锡的过程可以表示为：
Sn2+-2e-＝Sn4+
Sn2+失去的电子转移到了铟镓锌氧薄膜晶体管的氧化物沟道层中，造成氧化物沟道层中的载流子浓度升高。并通过对氧化物沟道层进行电子补偿，从而调控铟镓锌氧薄膜晶体管的性能。
同时，氧化亚锡薄膜覆盖层与铟镓锌氧薄膜晶体管的氧化物沟道层相接触，对铟镓锌氧晶体管的氧化物沟道层的表面态起到了修饰的作用。
更进一步的，参见图1，作为本发明的氧化物薄膜晶体管另一具体实施例，其中，源电极400和漏电极500均位于氧化物沟道层300的上方和栅介质层200的上方，即源电极400同时位于氧化物沟道层300的上方和栅介质层200的上方，与氧化物沟道层300和栅介质层200均接触；漏电极500也同时位于氧化物沟道层300的上方和栅介质层200的上方，与氧化物沟道层300和栅介质层200均接触。
同时，参见图1，覆盖层600则可同时沉积在源电极400的上方、漏电极500的上方和源电极400与漏电极500之间的氧化物沟道层300的上方。即覆盖层600同时设置在源电极400的上方、漏电极500的上方和源电极400与漏电极500之间的氧化物沟道层300的上方。
相应的，基于同一发明构思，本发明还提供了一种氧化物薄膜晶体管制备方法，用于制备上述任一种氧化物薄膜晶体管。参见图3，其具体包括如下步骤：
首先执行步骤S100，在衬底的栅介质层上方沉积第一预设厚度的氧化物沟道层。此处需要说明的是，在衬底的栅介质层上方沉积第一预设厚度的氧化物沟道层之前，可采用超声波清洗具有栅介质层的衬底。具体的，作为一可实施方式，将衬底放入盛有乙醇的超声波清洗仪中，对衬底进行超声波清洗5min，以便于将衬底表面的污染物清洗干净，保证后续沉积的氧化物沟道层的质量。
待将衬底清洗干净，并在其栅介质层的上方沉积第一预设厚度的氧化物沟道层之后，可执行步骤S200，在氧化物沟道层上方分别沉积源电极和漏电极，并在沉积完源电极和漏电极之后，进行退火处理，从而使得氧化物沟道层进行原子重排。
待对制备完成的金属氧化物晶体管进行退火，使得氧化物沟道层中原子重排完成后，执行步骤S300，在源电极和漏电极之间的氧化物沟道层上方沉积第二预设厚度的覆盖层。其中，覆盖层为金属氧化物薄膜，优选为氧化亚锡薄膜或氧化镍薄膜。从而最终完成氧化物薄膜晶体管的制备。
其相较于无覆盖层的氧化物薄膜晶体管的制备方法，本发明的氧化物薄膜晶体管制备方法仅增加了在氧化物沟道层上方沉积一层覆盖层的步骤，且可选用任一种薄膜沉积工艺进行沉积，工艺简单，易于实现。并且通过在氧化物沟道层的上方沉积一层金属氧化物薄膜，如氧化亚锡薄膜作为覆盖层，不仅将氧化物沟道层与外界空气隔绝，钝化了氧化物沟道层的表面态。同时，还可通过氧化亚锡薄膜被氧化时将失去的电子转移至氧化物沟道层中，实现氧化物沟道层的电子补偿，增加氧化物沟道层中的载流子浓度，进而使得制备的氧化物薄膜晶体管具有较大的阈值电压变化。并且，还可通过调节氧化亚锡薄膜的厚度，实现氧化物薄膜晶体管阈值电压的调控。
其中，需要指出的是，在本发明的氧化物薄膜晶体管制备方法中，制备的氧化物沟道层的第一预设厚度为10nm—50nm。在氧化物沟道层上方沉积的金属氧化物薄膜，即覆盖层的第二预设厚度为1nm—50nm，优选为2nm—25nm。
同时，在氧化物沟道层上方沉积覆盖层时，选取的沉积工艺并无太多限定，可采用任一种薄膜沉积工艺，如磁控溅射沉积法、电子束蒸发法等。由于电子束蒸发法工艺成本低，因此覆盖层的沉积工艺优选为电子束蒸发法。
而由于磁控溅射沉积法工艺较为稳定，且重复性较好，因此氧化物沟道层的制备则优选为磁控溅射沉积法。
并且，当在氧化物沟道层的上方分别沉积源电极和漏电极后，进行退火处理，使得氧化物沟道层结晶时，其退火气氛为空气，即在空气中对沉积完源电极和漏电极之后的氧化物薄膜晶体管进行退火，使得氧化物薄膜晶体管的氧化物沟道层进行原子重排。其中，退火温度为200摄氏度—400摄氏度，退火时间为0.5小时—3小时。
为更清楚的描述本发明的氧化物薄膜晶体管制备方法，以下以多个不同的实施例对本发明的氧化物薄膜晶体管制备方法进行说明。
实施例一
选用n型高掺杂的n+Si衬底作为衬底和输入端电极，栅介质层可采用天津市半导体研究所生产的热氧化硅片SiO2/n+Si(100)，其中Si衬底的晶体取向为100。氧化物沟道层的材料为铟镓锌氧薄膜。源电极和漏电极均采用钛和金(Ti/Au)的双层薄膜电极。覆盖层的材料选用氧化亚锡薄膜。其具体的制备步骤如下：
首先，选择天津市半导体研究所生产的热氧化硅片SiO2/n+Si(100)作衬底、输入端电极和栅介质层。其中栅介质层为SiO2层，栅介质层的厚度为100±30nm(纳米)。高掺杂的n+Si作为衬底和栅极，衬底的厚度为0.4±0.01mm。
在室温条件下将沟道掩膜板固定放置在衬底的栅介质层表面，并紧贴栅介质层表面。其中，沟道掩膜板的沟道的宽为800μm(微米)，长为200μm。然后，采用磁控溅射仪和铟镓锌氧靶材(IGZO靶，In2O3:Ga2O3:ZnO＝1:1:1)，在栅介质层的表面溅射沉积第一预设厚度为30nm的铟镓锌氧薄膜作为氧化物沟道层。其中，溅射功率为80W，溅射时间为15min，溅射过程中充入磁控溅射仪的腔室内的氩气和氧气的流量比为6sccm:0sccm，腔室内气体压强为0.21pa。
待沉积完氧化物沟道层后，采用电子束蒸发设备和钛、金蒸发料，在室温条件下，用掩膜板法制备氧化物薄膜晶体管的源电极和漏电极。其中，由于本发明的氧化物薄膜晶体管中的源电极和漏电极为双层薄膜电极，因此，首先在氧化物沟道层的表面分别沉积一层厚度为30nm的钛金属薄膜，然后再在沉积的钛金属薄膜的表面沉积一层厚度为30nm的金金属薄膜。
然后，采用空气退火炉，将制备好源电极和漏电极的器件进行退火。具体退火条件：在空气气氛中，从室温升温至250℃，升温时间50分钟；保温1小时，随后冷却至室温。
最后，再采用电子束蒸发设备和氧化锡蒸发料，在室温条件下，在铟镓锌氧薄膜表面，即氧化物沟道层表面电子束蒸发沉积第二预设厚度为5.5nm的氧化亚锡薄膜作为覆盖层。最终完成氧化物薄膜晶体管的制备。其中，本实施例中制备的氧化物薄膜晶体管为铟镓锌氧薄膜晶体管。
其中，实施例二、实施例三、实施例四和实施例五采用与实施例一相同的制备工艺，只是在进行电子束蒸发制备氧化亚锡薄膜，即覆盖层时，所沉积的氧化亚锡薄膜的厚度分别为7.0nm，8.5nm，10nm和19nm。
对比例一
不加覆盖层的铟镓锌氧薄膜晶体管的制备方法，包括如下步骤：
首先，选择天津市半导体研究所生产的热氧化硅片SiO2/n+Si(100)作衬底、输入端电极和栅介质层，其中栅介质层为SiO2层，栅介质层的厚度为100±30nm。高掺杂的n+Si作为衬底和栅极，衬底的厚度为0.4±0.01μm。
在室温条件下将沟道掩膜板固定放置在衬底的栅介质层表面，并紧贴栅介质层表面。其中，沟道掩膜板的沟道的宽为800μm，长为200μm。然后，采用磁控溅射仪和铟镓锌氧靶材(IGZO靶，In2O3:Ga2O3:ZnO＝1:1:1)，在栅介质层表面沉积第一预设厚度为30nm的铟镓锌氧薄膜，作为氧化物沟道层。其中，溅射功率为80W，溅射时间为15min，溅射过程中充入磁控溅射仪的腔室内的氩气和氧气的流量比为6sccm:0sccm，腔室内的气体压强为0.21pa。
待沉积完氧化物沟道层后，采用电子束蒸发设备和钛、金蒸发料，在室温条件下，用掩膜板法制备氧化物薄膜晶体管的源电极和漏电极。其中，由于本发明的氧化物薄膜晶体管中的源电极和漏电极为双层薄膜电极，因此，首先在氧化物沟道层的表面分别沉积一层厚度为30nm的钛金属薄膜，然后再在沉积的钛金属薄膜的表面沉积一层厚度为30nm的金金属薄膜。
然后，采用空气退火炉，将制备好源电极和漏电极的器件进行退火。具体退火条件：在空气气氛中，从室温升温至250℃，升温时间50分钟；保温1小时，随后冷却至室温。最终完成氧化物薄膜晶体管的制备。需要说明的是，对比例一制备的氧化物薄膜晶体管同样为铟镓锌氧薄膜晶体管。
采用半导体参数仪(Keithley 4200)对实施例一、实施例二、实施例三、实施例四和实施例五分别制备的铟镓锌氧薄膜晶体管，以及对比例一制备的铟镓锌氧薄膜晶体管的转移特性分别进行表征。
需要说明的是，铟镓锌氧薄膜晶体管的开关比和场效应迁移率越大越好；亚阈值摆幅用来表征器件的开关速度，因而越小越好。为了获得能够运用到逻辑电路中的铟镓锌氧薄膜晶体管，阈值电压负移越大越好。因此可以通过对制备的铟镓锌氧薄膜晶体管的开关比，场效应迁移率，阈值电压和亚阈值摆幅进行测试，以检测所制备的铟镓锌氧薄膜晶体管性能是否良好，是否工作在耗尽模式下。
其中，阈值电压的计算可以根据公式I1/2 DS＝K1/2(VGS-VTH)，通过对I1/2 DS-VGS作图，取线性部分推至VGS轴得到阈值电压。亚阈值摆幅则可通过公式s＝(d(lgID)/dVG)-1计算获得。场效应迁移率可通过公式：
μ＝(dIDS/dVGS)(L/WCOVDS)
计算得出。其中，IDS为源漏电流；VGS为栅电压；VDS为源漏电压；CO为栅介质层单位面积电容；L和W则分别为源电极和漏电极之间的氧化物沟道层的长和宽。dIDS/dVG为IDS对VGS的导数。开关比为开态电控和关态电流之比。
参见图4，为在源漏电压VDS＝10V时，各铟镓锌氧薄膜晶体管的转移特性曲线。根据图4及上述计算公式，得到各铟镓锌氧薄膜晶体管的相关性能参数，如：开启电压、场效应迁移率、阈值电压、亚阈值摆幅和开关比等。具体参见表1。
表1
根据图4和表1，可以看出，采用对比例一制备的不加覆盖层的铟镓锌氧薄膜晶体(对于氧化亚锡薄膜的厚度为0nm)的开启电压为8V，阈值电压非常大，为15.2V。亚阈值摆幅为0.707。该晶体管工作在增强模式下，性能相对较差。
而采用本发明的氧化物薄膜晶体管制备方法实施例一、实施例二、实施例三、实施例四和实施例五分别制备的有覆盖层的铟镓锌氧薄膜晶体管的转移曲线随着覆盖层氧化亚锡薄膜的厚度增加而向左移动。直观表现为开启电压负移。通过计算阈值电压发现，随着氧化亚锡薄膜厚度增加，阈值电压不断负移。实施例二、实施例三、实施例四和实施例五分别制备的铟镓锌氧薄膜晶体管均工作在耗尽模式下。说明通过调整氧化亚锡薄膜的厚度，可以获得工作在耗尽模式下的铟镓锌氧薄膜晶体管。
通过对比亚阈值摆幅值发现，实施例一、实施例二、实施例三、实施例四和实施例五分别制备的铟镓锌氧薄膜晶体管的亚阈值摆幅随着氧化亚锡薄膜的厚度增加先减小后增大。当氧化亚锡覆盖层的厚度在7nm～10nm之间，实施例二、实施例三和实施例四分别制备的铟镓锌氧薄膜晶体管的亚阈值摆幅优于不加覆盖层的铟镓锌氧薄膜晶体管，即优于对比例一制备的铟镓锌氧薄膜晶体管。
并且，实施例一至实施例五分别制备的铟镓锌氧薄膜晶体管场效应迁移率也随着氧化亚锡覆盖层厚度的增加先减小后增大。而开关比基本上没有太大变化，但均大于无覆盖层的铟镓锌氧薄膜晶体管，即对比例一制备的铟镓锌氧薄膜晶体管。
根据表1可以得出结论：当覆盖层氧化亚锡薄膜的厚度在8.5nm～10nm时，获得的铟镓锌氧薄膜晶体管的性能最佳。可优先选择覆盖层厚度为8.5nm的铟镓锌氧薄膜晶体管作为反相器的耗尽型负载制备反相器。
对比例二
对比例二采用对比例一相同的制备工艺，只不过在对制备好源电极和漏电极的器件进行退火时，其退火条件有所不同。对比例二的具体退火条件：在空气气氛中，从室温升温至300℃，并保持300℃1小时，随后冷却至室温。即在空气气氛中对制备好源电极和漏电极的器件在300℃下退火1小时，最终完成不加覆盖层的铟镓锌氧薄膜晶体管的制备。
实施例六
实施例六采用与实施例一相同的制备工艺，其不同之处只是在沉积覆盖层时，采用电子束蒸发法沉积的覆盖层为氧化镍薄膜，所沉积的氧化镍薄膜的厚度为5nm。
同样采用半导体参数仪(Keithley 4200)分别对上述对比例二制备的不加覆盖层的铟镓锌氧薄膜晶体管的转移特性和上述实施例六制备的以氧化镍薄膜作为覆盖层的铟镓锌氧薄膜晶体管的转移特性进行表征。
参见图5，为在源漏电压VDS＝10V时，对比例二和实施例六分别制备的铟镓锌氧薄膜晶体管的转移特性曲线。根据图5及前面所述的计算公式，分别得到对比例二制备的铟镓锌氧薄膜晶体管和实施例六制备的铟镓锌氧薄膜晶体管的相关性能参数，如：开启电压、场效应迁移率、阈值电压、亚阈值摆幅和开关比等。具体参见表2。
表2
根据图5和表2，可以看出，采用对比例二制备的不加覆盖层的铟镓锌氧薄膜晶体管(对应于氧化镍(NiO)薄膜的厚度为0nm)的开启电压为4.5V，阈值电压为8V，阈值电压较大。
而采用实施例六制备的以氧化镍薄膜作为覆盖层的铟镓锌氧薄膜晶体管的开启电压为-5V，直观表现为负移。并且，采用实施例六制备的以氧化镍薄膜作为覆盖层的氧化物薄膜晶体管的阈值电压为1V，同样表现为负移。同时，通过对实施例六制备的氧化物薄膜晶体管进行霍尔测试可得出，作为覆盖层的氧化镍薄膜为高阻态，对铟镓锌氧薄膜(即氧化物沟道层)的表面态起到了很好的修饰作用，由此使得氧化物薄膜晶体管的阈值电压负移。
进一步的，金属氧化物薄膜晶体管通常用于集成数字电路中的反相器。其中反相器作为数字电路设计中基本结构单元之一，可以直接设计到逻辑门和其他更加复杂的数字电路中去。目前，用于集成反相器的金属氧化物薄膜晶体管通常为N沟道薄膜晶体管，即NMOS(N-channel metal oxide semiconductor，n沟道金属氧化物半导体)电路。根据这类电路负载元件的不同，可将反相器分为电阻负载、增强型负载和耗尽型负载。相对于电阻负载NMOS反相器和增强型负载NMOS反相器，采用耗尽型晶体管作为负载元件，增强型晶体管作为驱动元件组成的增强/耗尽型(E/D)模式反相器具有输出高电平等于Vdd，不需要额外的供电电压和噪声容限大等优点，因此现有的反相器大部分采用增强/耗尽型模式反相器。
参见图6，为现有技术中公开的增强/耗尽型模式反相器一具体实施例的结构示意图。其中，需要说明的是，图6所示为底栅结构的增强/耗尽型反相器结构示意图。其具体包括衬底100’，设置在衬底100’上的栅介质层400’，以及设置在栅介质层上400’上的第一氧化物沟道层500’(n型沟道)和第二氧化物沟道层600’(n型沟道)。并且，在衬底100’和栅介质层400’之间还分别设置有第一输入端电极200’和第二输入端电极300’，且第一输入端电极200’和第二输入端电极300’均通过衬底100’外延后引出。同时，第二氧化物沟道层600’的上方还设置有电源供应端电极900’，第一氧化物沟道层500’的上方设置有接地电极700’，第一氧化物沟道层500’和第二氧化物沟道层600’之间设置有输出端电极800’。其中，输出端电极800’与外延引出的第二输入端电极300’相连接。
目前，有许多文献报道了通过调控阈值电压来制备增强/耗尽型模式反相器。其中，Lee等人公开了一种双栅调控，使两个晶体管分别工作在耗尽模式和增强模式(Lee H S，Park C H，Lee K H，et al.Threshold voltage control by gateelectrode in Ga–Sn–Zn–O thin‐film transistors for logic inverter application[J].physica status solidi(RRL)-Rapid Research Letters，2011，5(5‐6):211-213.)。但是这种方法制备的反相器的增益太低，只有4左右。而Debnath等人公开的一种增强/耗尽型模式反相器的制备方法(Debnath P C，Lee S Y.Full swing logicinverter with amorphous SiInZnO and GaInZnO thin film transistors[J].AppliedPhysics Letters，2012，101(9):092103.)，则通过采用不同的氧化锌基材料作为沟道层，制备了一种增益约为20的反相器。采用该方法制备的反相器其增益虽有相对提高，并且该制备方法与传统的工艺具有较好的兼容性。但是由于使用两种不同材料作为沟道层，在一定程度上增加了工艺的复杂性。
因此，为了解决上述增强/耗尽型模式反相器增益较低，制备工艺复杂的问题，基于同一发明构思，本发明还提供了一种反相器及其制备方法。参见图7，为本发明提供的增强/耗尽型模式反相器的一具体实施例的结构示意图。其包括衬底100’，设置在衬底100’上的栅介质层400’，以及均设置在栅介质层400’上的第一氧化物沟道层500’(n型沟道)和第二氧化物沟道层600’(n型沟道)。并且，在衬底100’和栅介质层400’之间还分别设置有与第一氧化物沟道层500’和第二氧化物沟道层600’相对应的第一输入端电极200’和第二输入端电极300’。
第一输入端电极200’和第二输入端电极300’均通过衬底100’外延后引出。同时，第一氧化物沟道层500’远离第二氧化物沟道层600’一侧的上方设置有接地电极700’。第一氧化物沟道层500’靠近第二氧化物沟道层600’一侧的上方、第二氧化物沟道层600’靠近第一氧化物沟道层500’一侧的上方和第一氧化物沟道层500’与第二氧化物沟道层600’之间的栅介质层400’的上方还均设置有输出端电极800’。第二氧化物沟道层600’远离第一氧化物沟道层500’一侧的上方设置有电源供应端电极900’。
并且，在输出端电极800’与电源供应端电极900’之间的第二氧化物沟道层600’的上方还沉积有一层覆盖层1000’，且该覆盖层1000’为金属氧化物薄膜，优选为氧化亚锡薄膜或氧化镍薄膜。
其中，输出端电极800’与外延引出的第二输入端电极300’相连接。
也就是说，本发明的反相器其相对于现有的增强/耗尽型模式反相器的结构，仅在设置有电源供应端电极900’的第二氧化物沟道层600’上方沉积有一层覆盖层1000’，且该覆盖层1000’为金属氧化物薄膜，优选为氧化亚锡(SnO)薄膜或氧化镍(NiO)薄膜。
相应的，参见图8，本发明还提供了一种上述增强/耗尽型模式反相器的制备方法，其具体包括如下步骤：
首先执行步骤S100’，采用掩膜板法在衬底上制备第一输入端电极和第二输入端电极。然后执行步骤S200’，在具有第一输入端电极和第二输入端电极的衬底上沉积栅介质层。其中，所沉积的栅介质层可为二氧化硅薄膜，且沉积的栅介质层的厚度优选为100nm。随后，执行步骤S300’，在栅介质层上固定放置沟道掩膜板，且使得沟道掩膜板紧贴栅介质层的表面，然后采用磁控溅射沉积法在栅介质层的上方分别沉积第一氧化物沟道层和第二氧化物沟道层。其中，第一氧化物沟道层和第二氧化物沟道层均为同一种材料，即均可为铟镓锌氧(IGZO)薄膜，且其厚度优选为30nm。此处需要说明的是，沟道掩膜板的宽为800μm(微米)，长为200μm。
待沉积完第一氧化物沟道层和第二氧化物沟道层之后，执行步骤S400’，在第一氧化物沟道层远离第二氧化物沟道层一侧的上方制备接地电极；同时在第一氧化物沟道层与第二氧化物沟道层之间制备输出端电极；并在第二氧化物沟道层远离第一氧化物沟道层一侧的上方制备电源供应端电极。其中，输出端电极与外延引出的第二输入端电极相连。
此处需要说明的是，所制备的接地电极、输出端电极和电源供应端电极均为双层薄膜电极，优选为钛和金双层复合薄膜电极。并且，接地电极、输出端电极和电源供应端电极可通过采用电子束蒸发法同时沉积制备。其中，钛薄膜的厚度和金薄膜的厚度均为30nm。
并且，在制备完接地电极、输出端电极和电源供应端电极之后进行退火处理。具体的，可在空气气氛中，退火温度为250摄氏度下退火1小时。另外，接地电极、输出端电极和电源供应端电极的制备均可采用电子束蒸发法。
随后，再执行步骤S500’，利用金属掩膜板遮挡第一晶体管。此处需要说明的是，第一晶体管为由衬底、第一输入端电极、栅介质层、第一氧化物沟道层、接地电极和输出端电极构成的氧化物薄膜晶体管。即利用金属掩膜板遮挡第一晶体管中的第一氧化物沟道层以及设置在第一氧化物沟道层上的接地电极和输出端电极。然后采用掩膜板法在未遮挡的第二晶体管(其中，第二晶体管为由衬底、第二输入端电极、栅介质层、第二氧化物沟道层、输出端电极和电源供应端电极构成的氧化物薄膜晶体管)，即在第二晶体管中的输出端电极与电源供应端电极之间的第二氧化物沟道层的上方沉积一层金属氧化物薄膜(如：氧化亚锡薄膜或氧化镍薄膜)作为覆盖层，从而完成本发明的增强/耗尽型模式反相器的制备。需要说明的是，本发明制备的增强/耗尽型模式反相器的结构为底栅结构。
其中，所沉积的作为覆盖层的金属氧化物薄膜的厚度优选为8.5nm。
具体的，以下以一具体实施例对本发明的反相器制备方法进行详细说明。
实施例七
采用氧化亚锡薄膜作为覆盖层制备而成的一种铟镓锌氧薄膜晶体管作为耗尽型负载，以及无覆盖层的铟镓锌氧薄膜晶体管作增强型驱动管制备本发明的底栅结构的增强/耗尽型模式反相器。
如图7所示，为本发明的底栅结构的增强/耗尽型模式反相器。其包括衬底100’，设置在衬底100’上的栅介质层400’，以及设置在栅介质层400’上的第一氧化物沟道层500’(n型沟道)和第二氧化物沟道层600’(n型沟道)。衬底100’和栅介质层400’之间设置有第一输入端电极200’和第二输入端电极300’，并且第一输入端电极200’和第二输入端电极300’均通过衬底100’外延后引出。
第一氧化物沟道层500’远离第二氧化物沟道层600’一侧的上方设有接地电极700’。第二氧化物沟道层600’和第一氧化物沟道层500’之间设有输出端电极800’。即该输出端电极800’位于第一氧化物沟道层500’靠近第二氧化物沟道层600’一侧的上方、第二氧化物沟道层600’靠近第一氧化物沟道层500’一侧的上方和第一氧化物沟道层500’与第二氧化物沟道层600’之间的栅介质层400’的上方；并且输出端电极800’还与外延引出的第二输入端电极300’相连。第二氧化物沟道层600’远离第一氧化物沟道层500’一侧的上方设有电源供应端电极900’。
最后在第二氧化物沟道层600’表面沉积覆盖层1000’，使得覆盖层1000’覆盖在输出端电极800’与电源供应端电极900’之间的第二氧化物沟道层600’的表面，同时还可覆盖在输出端电极800’的表面和电源供应端电极900’的表面。
其中，衬底100’为透明的石英玻璃。第一输入端电极200’以及第二输入端电极300’均为重掺杂n+Si。接地电极700’，输出端电极800’以及电源供应端电极900’均采用钛和金(Ti/Au)的双层薄膜电极。第一氧化物沟道层500’和第二氧化物沟道层600’的材料则均为铟镓锌氧薄膜。覆盖层1000’为氧化亚锡薄膜。
并且，需要指出的是，接地电极700’可同时沉积在第一氧化物沟道层500’的上方和栅介质层400’的上方。电源供应端电极900’则可同时沉积在第二氧化物沟道层600’的上方和栅介质层400’的上方。
相应的，该底栅结构的增强/耗尽型模式反相器的制备方法，包括以下步骤：
首先，选择市售的石英玻璃为衬底100’。在衬底100’上用掩膜板法制备第一输入端电极200’和第二输入端电极300’。随后，沉积二氧化硅层作为栅介质层400’，栅介质层400’的厚度为100nm。
然后，在栅介质层400’之上放置沟道掩膜板，沟道掩膜板中的沟道的宽为800μm，长为200μm。采用磁控溅射和铟镓锌氧靶材，在栅介质层400’上沉积厚度为30nm的铟镓锌氧薄膜作为第一氧化物沟道层500’和第二氧化物沟道层600’。
采用电子束蒸发设备，在室温条件下制备接地电极700’，输出端电极800’和电源供应端电极900’(以图7所示方向为从左至右)。其中输出端电极800’与外延引出的第一输入端电极200’和第二输入端电极300’相连接。电极材料为钛和金。其中钛的厚度为30nm，金的厚度为30nm。电极制备完成后，将器件在空气条件下250℃退火1小时。
最后，利用金属掩膜板，遮挡第一晶体管，即由衬底100’、第一输入端电极200’、栅介质层400’、第一氧化物沟道层500’以及位于第一氧化物沟道层500’上的接地电极700’和输出端电极800’构成的氧化物薄膜晶体管。利用电子束蒸发设备和掩膜板，在第二晶体管(即由衬底100’、第二输入端电极300’、栅介质层400’、第二氧化物沟道层600’以及位于第二氧化物沟道层600’上的电源供应端电极900’和输出端电极800’构成的金属氧化物薄膜晶体管)的第二氧化物沟道层600’的表面制备一层8.5nm厚的氧化亚锡薄膜作为覆盖层1000’。最终完成本发明的底栅结构的增强/耗尽型模式反相器的制备。其中，输出端电极800’与第二输入端电极300’相连接。
参见图9，为实施例七制备的本发明的反相器的电路结构示意图。其中，IGZO晶体管为没有覆盖层的第一晶体管，IGZO+SnO为具有覆盖层，并以氧化亚锡薄膜作为覆盖层的第二晶体管。Vout为反相器的输出端电极800’的输出电压，Vin为反相器的第一输入端电极200’的输入电压，Vdd为反相器的电源供应端电极900’的电源电压。
采用半导体参数仪(Keithley 4200)对实施例七制备的增强/耗尽型模式反相器的输出端电压(Vout)随输入端电压(Vin)变化的特性曲线进行表征。并通过公式Gain＝-dVout/dVin对其增益(Gain)进行计算。
图10为实施例七利用一种铟镓铟氧薄膜晶体管作为耗尽型负载制备得到的增强/耗尽型模式反相器的输出端电压(Vout)随输入端电压(Vin)变化的特性曲线，以及其相应的增益。根据图10可知，该反相器可以工作在第一象限。当给电源供应端电极施加15V电压(即Vdd＝15V)时，反相器在第一象限的最高增益部分为49。因此本发明制备的增强/耗尽型模式反相器可以运用到逻辑电路中，并且增益较高，制备工艺简单。
因此，本发明公开的一种氧化物薄膜晶体管，如铟镓锌氧薄膜晶体管，能够通过调整氧化亚锡薄膜覆盖层的厚度，实现调控氧化物薄膜晶体管的阈值电压，优化亚阈值摆幅以及开关比等性能，进而获得亚阈值摆幅较小，开关比较大，能够工作在耗尽模式下的氧化物薄膜晶体管。其制备方法简单可靠。
并且，实验证明，将设置有氧化亚锡薄膜覆盖层的氧化物薄膜晶体管作为耗尽型负载，与现有的晶体管相结合制备得到的本发明的增强/耗尽型模式反相器中，驱动管与负载管两者的阈值电压相差将近20V，反相器的增益达到49。同时，由于本发明的反相器中的负载管和驱动管的栅电极、栅介质层、沟道层以及源漏电极的材料以及尺寸均相同，因此在制备过程中可同时进行。整个反相器的制备步骤仅比晶体管的制备步骤多了一步，即在反相器其中的一个晶体管上制备一层氧化亚锡薄膜作为覆盖层即可。因此具有高增益及简化工艺流程等特点。因此本发明的氧化物薄膜晶体管及其制备方法可发展用于显示材料或复杂的逻辑电路中。在光学电子器件，振荡器等领域具有广泛的应用前景。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种氧化物薄膜晶体管，其特征在于，包括衬底、栅介质层、氧化物沟道层、源电极、漏电极和覆盖层；
所述栅介质层位于所述衬底的上方；
所述氧化物沟道层位于所述栅介质层的上方；
所述源电极和所述漏电极均至少部分位于所述氧化物沟道层的上方；
所述覆盖层位于所述氧化物沟道层的上方，且位于所述源电极和所述漏电极之间；
其中，所述覆盖层为金属氧化物薄膜。
2.根据权利要求1所述的氧化物薄膜晶体管，其特征在于，所述覆盖层的厚度为1nm—50nm。
3.根据权利要求1所述的氧化物薄膜晶体管，其特征在于，所述金属氧化物薄膜为氧化亚锡薄膜或氧化镍薄膜。
4.根据权利要求1所述的氧化物薄膜晶体管，其特征在于，所述氧化物沟道层为铟镓锌氧薄膜。
5.根据权利要求1或4所述的氧化物薄膜晶体管，其特征在于，所述氧化物沟道层的厚度为10nm—50nm。
6.一种氧化物薄膜晶体管制备方法，其特征在于，包括如下步骤：
在设置在衬底上方的栅介质层上方沉积第一预设厚度的氧化物沟道层；
在所述氧化物沟道层上方分别沉积源电极和漏电极后，进行退火处理；
在所述源电极和所述漏电极之间的所述氧化物沟道层上方沉积第二预设厚度的覆盖层；
其中，所述覆盖层为金属氧化物薄膜。
7.根据权利要求6所述的氧化物薄膜晶体管制备方法，其特征在于，使用电子束蒸发法在所述源电极和所述漏电极之间的所述氧化物沟道层上方沉积所述第二预设厚度的所述覆盖层。
8.根据权利要求6所述的氧化物薄膜晶体管制备方法，其特征在于，在所述氧化物沟道层上方分别沉积所述源电极和所述漏电极后，进行退火处理时，退火气氛为空气，退火温度为200摄氏度—400摄氏度，退火时间为0.5小时—3小时。
9.一种反相器，其特征在于，包括权利要求1至5任一项所述的氧化物薄膜晶体管。
10.一种反相器制备方法，用于制备权利要求9所述的反相器，其特征在于，包括如下步骤：
在衬底上制备第一输入端电极和第二输入端电极；
在具有所述第一输入端电极和所述第二输入端电极的所述衬底上沉积栅介质层；
在所述栅介质层的上方分别沉积第一氧化物沟道层和第二氧化物沟道层；
在所述第一氧化物沟道层远离所述第二氧化物沟道层一侧的上方制备接地电极；同时在所述第一氧化物沟道层与所述第二氧化物沟道层之间制备输出端电极；并在所述第二氧化物沟道层远离所述第一氧化物沟道层一侧的上方制备电源供应端电极；
采用掩膜板法在所述输出端电极与所述电源供应端电极之间的所述第二氧化物沟道层上方沉积金属氧化物薄膜作为覆盖层，完成底栅结构的反相器的制备。
CN201510274195.3A 2015-05-26 2015-05-26 氧化物薄膜晶体管及其制备方法和反相器及其制备方法 Active CN104992981B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510274195.3A CN104992981B (zh) 2015-05-26 2015-05-26 氧化物薄膜晶体管及其制备方法和反相器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510274195.3A CN104992981B (zh) 2015-05-26 2015-05-26 氧化物薄膜晶体管及其制备方法和反相器及其制备方法

Publications (2)

Publication Number Publication Date
CN104992981A true CN104992981A (zh) 2015-10-21
CN104992981B CN104992981B (zh) 2018-03-06

Family

ID=54304767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510274195.3A Active CN104992981B (zh) 2015-05-26 2015-05-26 氧化物薄膜晶体管及其制备方法和反相器及其制备方法

Country Status (1)

Country Link
CN (1) CN104992981B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105949845A (zh) * 2016-06-08 2016-09-21 西安科技大学 一种用于光学薄膜领域的高折光指数复合涂层材料
CN106504995A (zh) * 2016-11-09 2017-03-15 杭州潮盛科技有限公司 调控金属氧化物薄膜晶体管反相器阈值电压的方法
CN106876515A (zh) * 2017-03-06 2017-06-20 中国科学院宁波材料技术与工程研究所 薄膜晶体管结构可见盲光电探测器及其制备方法
CN110034192A (zh) * 2019-05-17 2019-07-19 山东大学深圳研究院 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法
CN110120349A (zh) * 2019-05-15 2019-08-13 东南大学成贤学院 InGaZnO薄膜晶体管的源漏电极及晶体管制备方法
JP7568633B2 (ja) 2019-10-04 2024-10-16 株式会社半導体エネルギー研究所 半導体装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937875A (zh) * 2010-08-17 2011-01-05 友达光电股份有限公司 互补金氧半晶体管及其制作方法
CN101964309A (zh) * 2010-09-01 2011-02-02 友达光电股份有限公司 薄膜晶体管的制造方法
CN102064109A (zh) * 2010-11-08 2011-05-18 友达光电股份有限公司 薄膜晶体管及其制造方法
CN102176098A (zh) * 2010-12-01 2011-09-07 友达光电股份有限公司 像素结构及其制作方法
CN102184864A (zh) * 2011-04-15 2011-09-14 福建华映显示科技有限公司 薄膜晶体管及其制造方法
CN102263134A (zh) * 2011-07-22 2011-11-30 北京大学深圳研究生院 一种双极性薄膜晶体管及其制备方法
CN102403365A (zh) * 2011-04-22 2012-04-04 友达光电股份有限公司 薄膜晶体管及其制造方法
CN102593063B (zh) * 2012-02-22 2014-04-23 中国科学院宁波材料技术与工程研究所 一种双极性氧化亚锡反相器的制备方法
CN104124281A (zh) * 2014-08-01 2014-10-29 中国科学院宁波材料技术与工程研究所 双极性薄膜晶体管及其制备方法
CN103606558B (zh) * 2013-11-15 2016-03-09 中国科学院宁波材料技术与工程研究所 一种双极性薄膜晶体管
CN103774098B (zh) * 2014-01-15 2016-06-08 中国科学院宁波材料技术与工程研究所 氧化亚锡织构薄膜及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937875A (zh) * 2010-08-17 2011-01-05 友达光电股份有限公司 互补金氧半晶体管及其制作方法
CN101964309A (zh) * 2010-09-01 2011-02-02 友达光电股份有限公司 薄膜晶体管的制造方法
CN102064109A (zh) * 2010-11-08 2011-05-18 友达光电股份有限公司 薄膜晶体管及其制造方法
CN102176098A (zh) * 2010-12-01 2011-09-07 友达光电股份有限公司 像素结构及其制作方法
CN102184864A (zh) * 2011-04-15 2011-09-14 福建华映显示科技有限公司 薄膜晶体管及其制造方法
CN102403365A (zh) * 2011-04-22 2012-04-04 友达光电股份有限公司 薄膜晶体管及其制造方法
CN102263134A (zh) * 2011-07-22 2011-11-30 北京大学深圳研究生院 一种双极性薄膜晶体管及其制备方法
CN102593063B (zh) * 2012-02-22 2014-04-23 中国科学院宁波材料技术与工程研究所 一种双极性氧化亚锡反相器的制备方法
CN103606558B (zh) * 2013-11-15 2016-03-09 中国科学院宁波材料技术与工程研究所 一种双极性薄膜晶体管
CN103774098B (zh) * 2014-01-15 2016-06-08 中国科学院宁波材料技术与工程研究所 氧化亚锡织构薄膜及其制备方法
CN104124281A (zh) * 2014-08-01 2014-10-29 中国科学院宁波材料技术与工程研究所 双极性薄膜晶体管及其制备方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105949845A (zh) * 2016-06-08 2016-09-21 西安科技大学 一种用于光学薄膜领域的高折光指数复合涂层材料
CN106504995A (zh) * 2016-11-09 2017-03-15 杭州潮盛科技有限公司 调控金属氧化物薄膜晶体管反相器阈值电压的方法
CN106504995B (zh) * 2016-11-09 2019-07-16 杭州潮盛科技有限公司 调控金属氧化物薄膜晶体管反相器阈值电压的方法
CN106876515A (zh) * 2017-03-06 2017-06-20 中国科学院宁波材料技术与工程研究所 薄膜晶体管结构可见盲光电探测器及其制备方法
CN106876515B (zh) * 2017-03-06 2018-07-10 中国科学院宁波材料技术与工程研究所 薄膜晶体管结构可见盲光电探测器及其制备方法
CN110120349A (zh) * 2019-05-15 2019-08-13 东南大学成贤学院 InGaZnO薄膜晶体管的源漏电极及晶体管制备方法
CN110034192A (zh) * 2019-05-17 2019-07-19 山东大学深圳研究院 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法
CN110034192B (zh) * 2019-05-17 2023-11-10 山东大学深圳研究院 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法
JP7568633B2 (ja) 2019-10-04 2024-10-16 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
CN104992981B (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
CN102938420B (zh) 无定形氧化物和场效应晶体管
CN104299915B (zh) 金属氧化物薄膜晶体管制备方法
Arreola-Jardón et al. Ammonia-free chemically deposited CdS films as active layers in thin film transistors
CN104992981A (zh) 氧化物薄膜晶体管及其制备方法和反相器及其制备方法
Cai et al. High-performance transparent AZO TFTs fabricated on glass substrate
CN104282576B (zh) 一种金属氧化物薄膜晶体管制作方法
CN103346089B (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
Bae et al. The effect of annealing on amorphous indium gallium zinc oxide thin film transistors
CN106128944A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
JP6505804B2 (ja) 薄膜トランジスタ
Kim et al. Boosting carrier mobility in zinc oxynitride thin-film transistors via tantalum oxide encapsulation
JP6498745B2 (ja) 薄膜トランジスタの製造方法
He et al. Potential solution-induced HfAlO dielectrics and their applications in low-voltage-operating transistors and high-gain inverters
JP2015144321A (ja) 半導体装置の作製方法
KR20120084940A (ko) 박막 트랜지스터 및 그 제조 방법
CN105449000A (zh) 一种双有源层Cu2O/SnO p 沟道薄膜晶体管及其制备方法
JP6928333B2 (ja) 酸化物半導体薄膜、薄膜トランジスタ、薄膜トランジスタの製造方法及びスパッタリングターゲット
Liang et al. Effects of interface trap density on the electrical performance of amorphous InSnZnO thin-film transistor
Wang et al. Solution-Processed High Performance Ytterbium-Doped In 2 O 3 Thin Film Transistor and Its Application in Common-Source Amplifier
CN115274833A (zh) 全透明薄膜晶体管器件及其制备方法
JP6613314B2 (ja) 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット
CN109273352A (zh) 一种高性能多元非晶金属氧化物薄膜晶体管的制备方法
CN106992116B (zh) 制造半导体器件的方法、阵列基板和显示装置
CN106206681B (zh) 薄膜晶体管及制备方法和交互式显示装置
CN205335261U (zh) 一种双有源层Cu2O/SnO p沟道薄膜晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant