CN103606558B - 一种双极性薄膜晶体管 - Google Patents

一种双极性薄膜晶体管 Download PDF

Info

Publication number
CN103606558B
CN103606558B CN201310575035.3A CN201310575035A CN103606558B CN 103606558 B CN103606558 B CN 103606558B CN 201310575035 A CN201310575035 A CN 201310575035A CN 103606558 B CN103606558 B CN 103606558B
Authority
CN
China
Prior art keywords
film transistor
thin film
channel layer
layer
bipolar thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310575035.3A
Other languages
English (en)
Other versions
CN103606558A (zh
Inventor
刘权
梁凌燕
罗浩
邓福岭
曹鸿涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Institute of Material Technology and Engineering of CAS
Original Assignee
Ningbo Institute of Material Technology and Engineering of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Institute of Material Technology and Engineering of CAS filed Critical Ningbo Institute of Material Technology and Engineering of CAS
Priority to CN201310575035.3A priority Critical patent/CN103606558B/zh
Publication of CN103606558A publication Critical patent/CN103606558A/zh
Application granted granted Critical
Publication of CN103606558B publication Critical patent/CN103606558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种双极性薄膜晶体管，从下至上依次包括：衬底、栅电极层、栅介质层、沟道层，所述沟道层上设有源极和漏极，源极与沟道层的接触面和漏极与沟道层的接触面上分别设有透明的势垒层，所述势垒层材质的禁带宽度大于所述的沟道层材质的禁带宽度。本发明在沟道层和源漏电极之间设置势垒层，且该势垒层的禁带宽度大于沟道层的禁带宽度，增大了源、漏电极和沟道层的接触势垒，大大的提高了双极性薄膜晶体管的对称性、开关比和场效应迁移率，增大场效应迁移率有利于提高器件的响应速度，增大开关比，有利于提高器件的可靠性，可应用于高性能反相器等领域。

Description

一种双极性薄膜晶体管
技术领域
本发明涉及半导体技术领域，尤其涉及一种双极性薄膜晶体管。
背景技术
目前，已报道的氧化物半导体薄膜晶体管多数表现为单类型电荷传导，即电子传导(n型)或空穴传导(p型)，采用双极性器件可简化电路的设计和制备流程，从而大大减少相关器件、电路制造的复杂程度。在双极性薄膜晶体管中，空穴和电子必须从源漏电极有效注入沟道，并可以通过静电势极性（即栅电压的正负）的控制来分别操纵它们的输运。作为集成电路的基本单元，场效应迁移率、开关比和对称性是双极性薄膜晶体管的重要参数，而响应速度和可靠性是衡量电路的重要指标。一般场效应迁移率越高，器件响应速度越快；开关比越大，可靠性越好；对称性越佳，电路的设计和制造过程越简单。场效应迁移率、对称性和开关比与双极性薄膜晶体管的结构和各功能层（如栅介质层、沟道区、源极和漏极等）的材质有关。
现有技术的薄膜晶体管(TFT)的结构一般包括：衬底、栅介质层、沟道层、栅电极、源电极和漏电极，如图1所示。KenjiNomura等通过脉冲激光沉积的方法（AmbipolarOxideThin-FilmTransistor，KenjiNomura，ToshioKamiya，andHideoHosono，ADVANCEDMATERIALS，2011，23，3431-3434），采用传统的底栅结构，在热氧化硅片(n+-Si)上，制备了以ITO为源漏电极的双极性氧化亚锡薄膜晶体管，得到p区和n区的迁移率分别为0.48cm2V-1s-1和1.1×10-3cm2V-1s-1，p区和n区的开关比分别约为6000和10。虽然得到的p区的开关比较大，但n区的开关比很小，且场效应迁移率很低，对称性极差。此外，采用脉冲激光沉积也增加了制备成本。现有技术还报道了一种利用电子束蒸发镀膜设备，采用传统的底栅结构，在热氧化硅片(p+-Si)上，制备了以Ni/Au为源漏电极的双极性氧化亚锡薄膜晶体管，得到的p区和n区的迁移率分别为0.32cm2V-1s-1和1.02cm2V-1s-1(AmbipolarinvertersusingSnOthin-filmtransistorswithbalancedelectronandholemobilities，LingYanLiang，HongTaoCao，XiaoBoChenetal，APPLIEDPHYSICSLETTERS100,263502,2012)，p区和n区的开关比分别约为800和900。可以看出，其电子迁移率得到了明显提高，且其n区的开关比和晶体管的对称性也在一定程度上得到了提高，但其迁移率和开关比都还有提升的可能。
发明内容
针对现有技术存在的不足，本发明提出了一种具有对称性好、迁移率高和开关比大的双极性薄膜晶体管。
一种双极性薄膜晶体管，从下至上依次包括：衬底、栅电极层、栅介质层、沟道层，所述沟道层上设有源极和漏极，源极与沟道层的接触面和漏极与沟道层的接触面上分别设有透明的势垒层，所述势垒层材质的禁带宽度大于所述的沟道层材质的禁带宽度。
本发明在沟道层和源漏电极之间插入透明的势垒层的设计，且该势垒层的禁带宽度大于沟道层的禁带宽度，增大了源、漏电极和沟道层的接触势垒，使电子势垒高度(指金属和半导体接触的界面处，源漏电极的费米能级到半导体导带底的间距)减小、空穴势垒高度(指金属和半导体接触的界面处，源漏电极的费米能级到半导体价带顶的间距)增加，从而在同一栅压下，导致电子注入增加，空穴注入减少，n区导电性增强，使双极性薄膜晶体管的对称性增强、开关比增大；进一步，引入的势垒层能够改变源漏电极和沟道间的界面态缺陷，降低了载流子的散射作用，从而提高迁移率。
作为优选，所述沟道层材质为SnO。氧化亚锡(SnO)的价带顶具有锡5s轨道构成特点(各向同性、较浅的能级)，其导带底则主要由锡5p轨道构成且具有类自由电子传输的特点，因而SnO可同时作为空穴和电子传输的导体。此外，SnO除具有较宽的光学直接带隙(～2.7eV)而使其保持较高的透明性之外，还具有窄的理论间接带隙(～0.5eV)，从而使其相关器件具有双极性行为。
由于氧化铝来源广泛，价格便宜，制备工艺简单，且与COMS工艺兼容性好。作为优选，所述势垒层材质为氧化铝。
所述势垒层的厚度为1～10nm。势垒层过厚会导致电子或空穴无法注入，且通过调控势垒层的厚度在一定程度上能调控双极性薄膜晶体管的性能。作为优选，所述势垒层的厚度为6nm。
所述SnO沟道层的厚度为20～40nm。对于不同厚度的SnO薄膜，由于SnO暴露在空气中，会形成表面氧化层，电子输运与SnO的化学计量比有关，所以SnO的化学计量比会影响器件的双极性，所以太厚或太薄的沟道层，由于相对氧含量的变化，不能形成双极性薄膜晶体管，因此在考虑工艺的基础上其厚度一般限制为20～40nm。作为优选，所述沟道层的厚度为35nm。
所述源极和漏极为Ni/Au金属电极。金属电极必须具备良好的导电性和欧姆接触性。Ni与SnO薄膜能直接形成良好的欧姆接触，Au具有优良的导电性和稳定性，不易氧化，可与引线形成优良接触。
作为优选，所述衬底为n型重掺杂的热氧化硅片，所述热氧化硅片还兼做栅电极层和栅介质层。
现有的金属氧化物半导体场效应晶体管的栅极多采用多晶硅取代传统的金属，所以本发明选用n型重掺杂的热氧化硅片作为衬底，同时还可以作为栅电极层，且该热氧化硅片的热氧化层（SiO2层）厚度为100～150nm，做为薄膜晶体管的栅介质层，使薄膜晶体管的结构更为简单。
本发明通过在沟道层和源漏电极之间插入透明势垒层来改变半导体和金属的接触势垒高度，大大的提高了双极性薄膜晶体管的对称性、开关比和场效应迁移率，增大场效应迁移率有利于提高器件的响应速度，增大开关比，有利于提高器件的可靠性。提高对称性，有利于简化电路的设计和制备流程，从而大大减少相关器件、电路制造的复杂程度。本发明的双极性薄膜晶体管可应用于高性能反相器等领域。
附图说明
图1是现有技术的双极性薄膜晶体管的示意图；
图2是本发明的双极性薄膜晶体管的示意图；
图3是实施例1-2和对比例1-2中的双极性薄膜晶体管的转移特性曲线；
图4是对比例1的双极性薄膜晶体管的能带示意图；
图5是本发明的双极性薄膜晶体管的能带示意图。
具体实施方式
下面将结合具体实施例和附图对本发明做进一步说明。
实施例1
实施例1的双极性薄膜晶体管的制备方法，包括以下步骤：
步骤1：选择热氧化硅片n+-Si/SiO2(100)作为衬底，并进行清洗和烘干；
步骤2：采用电子束蒸发镀膜设备和二氧化锡蒸发料，室温条件下在热氧化硅片沉积氧化亚锡非晶薄膜，其后在氩气（Ar）气氛下进行热退火处理对薄膜进行晶化，退火温度为400℃，退火时间为10min；
步骤3：采用电子束蒸发镀膜设备和颗粒状氧化铝蒸发料，用掩模板法，室温条件下沉积Al2O3接触势垒层；
步骤4：采用电子束蒸发镀膜设备和颗粒状金属Ni、Au蒸发料，用掩模板法，制备Ni/Au源电极和Ni/Au漏电极，从而形成双极性薄膜晶体管。
本实施例采用以上方法制备的双极性薄膜晶体管，具体结构如图2所示，包括：
衬底1-1、栅电极层1-2、栅介质层1-3、沟道层2，沟道层上设有源极3和漏极4，源极3与沟道层2的接触面和漏极3与沟道层2的接触面上分别设有透明的势垒层5，其中：
衬底1-1、栅电极层1-2和栅介质层1-3为n+-Si/SiO2(100)型重掺杂的热氧化硅片，其中栅介质层为该氧化硅片的热氧化层，厚度约为112nm；
沟道层2材质为SnO，其厚度为35nm，长和宽分别为100μm和1000μm；
源极3和漏极4为Ni/Au电极；
势垒层5的材质为氧化铝，厚度为4.8nm。
实施例2
采用与实施例1相同的方法，制备得到的双极性薄膜晶体管结构也相同，如图2所示，所不同的是势垒层5的厚度为5.7nm。
对比例1
本对比例的双极性薄膜晶体管的制备方法，包括以下步骤：
步骤1：选择热氧化硅片n+-Si/SiO2(100)作为衬底，并进行清洗和烘干；
步骤2：采用电子束蒸发镀膜设备和二氧化锡蒸发料，室温条件下在热氧化硅片沉积氧化亚锡非晶薄膜，其后在氩气（Ar）气氛下进行热退火处理对薄膜进行晶化，退火温度为400℃，退火时间为10min；
步骤3：采用电子束蒸发镀膜设备和颗粒状金属Ni、Au蒸发料，用掩模板法，制备Ni/Au源电极和Ni/Au漏电极，从而形成双极性薄膜晶体管。
采用该方法制备的双极性薄膜晶体管的具体结构如图1所示，包括：
衬底1-1、栅电极层1-2、栅介质层1-3、沟道层2，沟道层上设有源极3和漏极4，其中：
衬底1-1、栅电极层1-2和栅介质层1-3为n+-Si/SiO2(100)型重掺杂的热氧化硅片，其中栅介质层的为该氧化硅片的热氧化层，厚度为112nm；
沟道层2材质为SnO，其厚度为35nm，长和宽分别为100μm和1000μm；
源极3和漏极4为Ni/Au电极。
对比例2
采用与实施例1～2相同的方法，制备得到的双极性薄膜晶体管结构也相同，如图2所示，所不同的是势垒层5的厚度为10.2nm。
采用半导体参数仪(Keithley4200)对实施例1-2和对比例1-2中的双极性薄膜晶体管的输出和转移特性分别进行表征，在源漏电压VDS=-1V时的转移特性曲线如图3所示，得到各双极性薄膜晶体管的开启电压如表1所示。
场效应迁移率μ可由下面公式：
μ=(dIDS/dVG)(L/WC0VDS)（1）
计算得出，其中，IDS、VG、VDS、C0、L和W分别为源漏电流、栅电压、源漏电压、栅介质单位面积电容、源漏电极之间的沟道的长和宽。dIDS/dVG为IDS对VG的导数，C0=28.7nF/cm2。得到各实施例和对比例的双极性薄膜晶体管的场效应迁移率如表1所示。
双极性薄膜晶体管的开关比根据以下公式：
Ion/Ioff=exp((ΔEc+ΔEv)/2kT)（2）
计算，其中，Ion、Ioff、ΔEc、ΔEv、k和T分别为开态电流、关态电流、电子势垒高度、空穴势垒高度、玻尔兹曼常数和绝对温度。得到各实施例和对比例的双极性薄膜晶体管的开关比如表1所示。
表1
可以看出随着Al2O3厚度的增加，p区和n区的场效应迁移率逐渐增大，且实施例2的双极性薄膜晶体管，Al2O3厚度为5.7nm时，p区和n区的场效应迁移率分别达到0.90cm2V-1s-1和2.85cm2V-1s-1，p区和n区的开关比分别达到1697和1338。与对比例1中的双极性薄膜晶体管（不设置氧化铝势垒层）的场效应迁移率（p区0.73cm2V-1s-1，n区1.46cm2V-1s-1）和开关比（p区359，n区155）比较，有了明显提高。且实施例2的双极性薄膜晶体管的p区和n区的开关比接近，表现出了显著的n型和p型双极性行为以及近似对称的输出特征。
双极性薄膜晶体管的对称性、开关比和场效应迁移率与晶体管的能带有关，主要受控于电子势垒高度和空穴势垒高度。
下面分别对现有技术和本发明所设计的薄膜晶体管的能带示意图进行阐述说明，从原理上对实施例和对比例的结果进行分析。为了简单起见，我们做以下假定：
在热平衡状态下，无任何外加电场，金属（源极和漏极）的费米能级和半导体（SnO沟道层）的费米能级处在同一位置，且SnO沟道层的费米能级处在导带和价带的中间位置。
根据以上假定，对于对比例1的双极性薄膜晶体管结构，金属和半导体接触的界面处，源漏电极（源极和漏极）的费米能级到半导体导带底的势垒高度与源漏电极的费米能级到半导体价带顶的势垒高度相等，即ΔEc=ΔEv，如图4所示，其中ΔEc指金属和半导体接触的界面处，源漏电极的费米能级到半导体导带底的间距，ΔEv指金属和半导体接触的界面处，源漏电极的费米能级到半导体价带顶的间距。
对于实施例1～2中的双极性薄膜晶体管，在源漏电极与半导体层之间插入了一薄层氧化铝做为势垒层，且氧化铝的禁带宽度大于半导体层的氧化亚锡的禁带宽度，导致金属和半导体接触的界面处，源漏电极的费米能级到半导体导带底的势垒高度与源漏电极的费米能级到半导体价带顶的势垒高度不再相等，使电子势垒高度（ΔEc）和空穴势垒高度（ΔEv）增加，如图5所示，ΔEc′和ΔEv′分别表示电子势垒高度和空穴势垒高度的增加量。当空穴势垒高度（ΔEv）增加时，空穴注入受阻，相对的电子注入增加，导致开启电压(VON)左移（使Von接近0）。进一步，根据公式（2）可知，当电子势垒高度（ΔEc）和空穴势垒高度（ΔEv）增加时，开关比变大。
对比例2中的双极性薄膜晶体管，Al2O3接触势垒层的厚度达到10.2nm，太厚的势垒层，阻碍了沟道层载流子的积累，从而源极和漏极之间没有横向电流产生，器件呈现高阻态，无晶体管效应。
本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (6)

1.一种双极性薄膜晶体管，从下至上依次包括：衬底、栅电极层、栅介质层、沟道层，所述沟道层上设有源极和漏极，其特征在于，源极与沟道层的接触面和漏极与沟道层的接触面上分别设有透明的势垒层，所述的沟道层材质为SnO，所述势垒层材质为氧化铝。
2.如权利要求1所述的双极性薄膜晶体管，其特征在于，所述势垒层的厚度为1～10nm。
3.如权利要求2所述的双极性薄膜晶体管，其特征在于，所述势垒层的厚度为6nm。
4.如权利要求3所述的双极性薄膜晶体管，其特征在于，所述SnO沟道层的厚度为20～40nm。
5.如权利要求4所述的双极性薄膜晶体管，其特征在于，所述沟道层的厚度为35nm。
6.如权利要求5所述的双极性薄膜晶体管，其特征在于，所述源极和漏极为Ni/Au金属电极。
CN201310575035.3A 2013-11-15 2013-11-15 一种双极性薄膜晶体管 Active CN103606558B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310575035.3A CN103606558B (zh) 2013-11-15 2013-11-15 一种双极性薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310575035.3A CN103606558B (zh) 2013-11-15 2013-11-15 一种双极性薄膜晶体管

Publications (2)

Publication Number Publication Date
CN103606558A CN103606558A (zh) 2014-02-26
CN103606558B true CN103606558B (zh) 2016-03-09

Family

ID=50124774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310575035.3A Active CN103606558B (zh) 2013-11-15 2013-11-15 一种双极性薄膜晶体管

Country Status (1)

Country Link
CN (1) CN103606558B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104992981A (zh) * 2015-05-26 2015-10-21 中国科学院宁波材料技术与工程研究所 氧化物薄膜晶体管及其制备方法和反相器及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206736B (zh) * 2016-08-04 2019-02-05 浙江大学 一种晶体管及构建其模型的方法
CN110221188A (zh) * 2019-04-30 2019-09-10 中山大学 一种场效应晶体管的迁移率测量方法
CN111987183B (zh) * 2020-08-20 2024-03-08 南开大学 一种基于双极性SnOX的晶硅太阳电池

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982978A (ja) * 1995-09-20 1997-03-28 Hitachi Ltd 半導体装置及びこれを用いた液晶表示装置
CN101267021A (zh) * 2008-04-30 2008-09-17 友达光电股份有限公司 有机双极型薄膜晶体管及其制造方法
CN102856494A (zh) * 2012-10-08 2013-01-02 天津理工大学 一种有机双极型场效应晶体管及其制备方法
CN102931350A (zh) * 2012-11-20 2013-02-13 上海交通大学 一种溶液法双极性薄膜晶体管及其制备方法
CN103268918A (zh) * 2012-06-29 2013-08-28 上海天马微电子有限公司 双极性薄膜晶体管及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982978A (ja) * 1995-09-20 1997-03-28 Hitachi Ltd 半導体装置及びこれを用いた液晶表示装置
CN101267021A (zh) * 2008-04-30 2008-09-17 友达光电股份有限公司 有机双极型薄膜晶体管及其制造方法
CN103268918A (zh) * 2012-06-29 2013-08-28 上海天马微电子有限公司 双极性薄膜晶体管及其制造方法
CN102856494A (zh) * 2012-10-08 2013-01-02 天津理工大学 一种有机双极型场效应晶体管及其制备方法
CN102931350A (zh) * 2012-11-20 2013-02-13 上海交通大学 一种溶液法双极性薄膜晶体管及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104992981A (zh) * 2015-05-26 2015-10-21 中国科学院宁波材料技术与工程研究所 氧化物薄膜晶体管及其制备方法和反相器及其制备方法
CN104992981B (zh) * 2015-05-26 2018-03-06 中国科学院宁波材料技术与工程研究所 氧化物薄膜晶体管及其制备方法和反相器及其制备方法

Also Published As

Publication number Publication date
CN103606558A (zh) 2014-02-26

Similar Documents

Publication Publication Date Title
Zhang et al. Ultraviolet-assisted low-thermal-budget-driven α-InGaZnO thin films for high-performance transistors and logic circuits
Abliz et al. Boost up the electrical performance of InGaZnO thin film transistors by inserting an ultrathin InGaZnO: H layer
Lu et al. Low-voltage transparent electric-double-layer ZnO-based thin-film transistors for portable transparent electronics
Ha et al. Photo stability of solution-processed low-voltage high mobility zinc-tin-oxide/ZrO2 thin-film transistors for transparent display applications
Ding et al. High-performance indium oxide thin-film transistors with aluminum oxide passivation
Saha et al. Triple-stack ZnO/AlZnO/YZnO heterojunction oxide thin-film transistors by spray pyrolysis for high mobility and excellent stability
Min et al. Switching enhancement via a back-channel phase-controlling layer for p-type copper oxide thin-film transistors
CN103606558B (zh) 一种双极性薄膜晶体管
Son et al. High‐performance In–Zn–O thin‐film transistors with a soluble processed ZrO2 gate insulator
Jeong et al. The effects of dual-active-layer modulation on a low-temperature solution-processed oxide thin-film transistor
Frenzel et al. One decade of fully transparent oxide thin‐film transistors: fabrication, performance and stability
Lin et al. Solution-processed high-mobility neodymium-substituted indium oxide thin-film transistors formed by facile patterning based on aqueous precursors
Bang et al. Effects of Li doping on the structural and electrical properties of solution-processed ZnO films for high-performance thin-film transistors
Wu et al. Sputtered oxides used for passivation layers of amorphous InGaZnO thin film transistors
Wang et al. Solution-based SnGaO thin-film transistors for Zn-and In-free oxide electronic devices
Liu et al. Solution-processed lithium-doped zinc oxide thin-film transistors at low temperatures between 100 and 300° C
Zhao et al. Impact of pre-annealing process on electrical properties and stability of indium zinc oxide thin-film transistors
Lin et al. Temperature Effects on a‐IGZO Thin Film Transistors Using HfO2 Gate Dielectric Material
Zhang et al. Eco-friendly fully water-driven metal–oxide thin films and their applications in transistors and logic circuits
Shan et al. Multi-stacking indium zinc oxide thin-film transistors post-annealed by femtosecond laser
CN104124281A (zh) 双极性薄膜晶体管及其制备方法
Yan et al. Performance Enhancement of Thin-Film Transistor Based on In 2 O 3: F/In 2 O 3 Homojunction
Tari et al. Effect of dual-dielectric hydrogen-diffusion barrier layers on the performance of low-temperature processed transparent InGaZnO thin-film transistors
Chen et al. Improving performance of Tin-Doped-Zinc-Oxide thin-film transistors by optimizing channel structure
Kim et al. Effect of enhanced-mobility current path on the mobility of AOS TFT

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant