JP5078039B2 - Ga2O3系半導体素子及びGa2O3系半導体素子の製造方法 - Google Patents

Ga2O3系半導体素子及びGa2O3系半導体素子の製造方法 Download PDF

Info

Publication number
JP5078039B2
JP5078039B2 JP2009008686A JP2009008686A JP5078039B2 JP 5078039 B2 JP5078039 B2 JP 5078039B2 JP 2009008686 A JP2009008686 A JP 2009008686A JP 2009008686 A JP2009008686 A JP 2009008686A JP 5078039 B2 JP5078039 B2 JP 5078039B2
Authority
JP
Japan
Prior art keywords
layer
current
type
voltage characteristic
minutes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2009008686A
Other languages
English (en)
Other versions
JP2009081468A (ja
Inventor
昇 一ノ瀬
清史 島村
和夫 青木
ビジョラ エンカルナシオン アントニア ガルシア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Waseda University
Original Assignee
Waseda University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Waseda University filed Critical Waseda University
Priority to JP2009008686A priority Critical patent/JP5078039B2/ja
Publication of JP2009081468A publication Critical patent/JP2009081468A/ja
Application granted granted Critical
Publication of JP5078039B2 publication Critical patent/JP5078039B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode

Description

本発明は、LED(発光ダイオード)、LD(レーザダイオード)等に使用されるGa系半導体素子に関し、特に、Ga系化合物を半導体として用い、これに適合したオーミック特性が得られる電極を有するとともに、オーミック特性を得るための熱処理を不要とすることが可能なGa系化合物半導体に関する。
従来、窒化物半導体、特に、窒化ガリウム(GaN)化合物半導体発光素子は、LED、LD等の発光デバイスに使用されている(例えば、特許文献1参照。)。
特許文献1には、サファイア基板、バッファ層、n型窒化ガリウム系化合物半導体層、n型クラッド層、n型活性層、p型クラッド層、p型コンタクト層が積層されたGaN系青色発光素子が記載されている。この従来のGaN系青色発光素子は、発光波長370nmで発光する。
特許第2778405号公報(図1)
しかし、従来のGaN系青色発光素子では、バンドギャップの関係でさらに短波長の紫外領域で発光する発光素子を得るのが困難である。そこで、近年、バンドギャップがより大きく、紫外領域で発光する可能性がある物質としてGaが期待されている。
従って、本発明の第1の目的は、Ga系化合物を半導体として用い、これに適合したオーミック特性が得られる電極を有するGa系半導体素子を提供する。
また、本発明の第2の目的は、オーミック特性を得るための熱処理を不要とすることが可能なGa系半導体素子を提供する。
第1の発明は、上記の第1の目的を達成するため、n型導電性を有するβ−Ga化合物半導体からなるn型層と、前記n型層上に形成されたTi層を有する電極とを備え、前記電極は、前記n型層にオーミック接続しているGa系半導体素子を提供する。
第2の発明は、上記の第2の目的を達成するため、n型導電性を有するβ−Ga化合物半導体からなるn型層を準備する工程と、前記n型層上にTi層を形成する工程と、前記Ti層上に、Au層又はAl層を形成する工程と、前記Ti層と、前記Au層又は前記Al層とが形成された前記n型層に熱処理を施す工程とを備えるGa系半導体素子の製造方法を提供する。
第1の発明のGa系半導体素子によれば、Ga化合物半導体の結晶性が良いため、Ga化合物半導体からなるn型層と電極であるTi層との接触抵抗が小さくなるので、Ga系化合物半導体に適合したオーミック特性が得られる電極を有することができる。
第2の発明のGa系半導体素子によれば、Ga化合物半導体の結晶性が良いため、Ga系化合物半導体からなるn型層と電極であるTi層との接触抵抗が小さくなるので、オーミック特性を得るための熱処理を不要とすることが可能となる。
本発明の第1の実施の形態に係る発光素子を示す断面図である。 本発明の第2の実施の形態に係る発光素子を示す断面図である。 本発明の第3の実施の形態に係る発光素子を示す断面図である。 本発明の第4の実施の形態に係る発光素子を示す断面図である。 実施例1の電流電圧特性図である。 実施例2における25℃での電流電圧特性図である。 実施例2における300℃で5分間保持した後の電流電圧特性図である。 実施例2における600℃で5分間保持した後の電流電圧特性図である。 実施例2における700℃で5分間保持した後の電流電圧特性図である。 実施例3における25℃での電流電圧特性図である。 実施例3における800℃で5分間保持した後の電流電圧特性図である。 実施例4における25℃における電流電圧特性図である。 実施例4における700℃で5分間保持した後の電流電圧特性図である。 実施例4における800℃で5分間保持した後の電流電圧特性図である。 実施例5における25℃での電流電圧特性図である。 実施例5における400℃で5分間保持した後の電流電圧特性図である。 実施例5における800℃で5分間保持した後の電流電圧特性図である。 比較例1における25℃での電流電圧特性図である。 比較例1における100℃で10分間保持した後の電流電圧特性図である。 比較例1における200℃で10分間保持した後電流電圧特性図である。 比較例2における25℃での電流電圧特性図である。 比較例2における100℃で10分間保持した後の電流電圧特性図である。 比較例3における25℃での電流電圧特性図である。 比較例3における100℃で30秒間保持した後の電流電圧特性図である。 比較例3における100℃で5分間保持した後の電流電圧特性図である。 比較例3における200℃で30秒間保持した後の電流電圧特性図である。 比較例3における200℃で5分間保持した後の電流電圧特性図である。
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係る発光素子を示す。この発光素子1は、β−Ga化合物半導体からなるn型β−Ga基板2に、β−AlGaO化合物半導体からなるn型導電性を示すn型β−AlGaOクラッド層4、β−Gaからなる活性層5、p型導電性を示すp型β−AlGaOクラッド層6、およびβ−Ga化合物半導体からなるp型導電性を示すp型β−Gaコンタクト層7を順次積層したものである。
また、この発光素子1は、p型β−Gaコンタクト層7に形成される透明電極8と、透明電極8の一部に形成され、Ptからなる薄膜により形成され、ワイヤ11が接合部10によって接続されるパッド電極9と、n型β−Ga基板2の下方に形成されるn側電極20とを備える。
n側電極20は、例えば、Tiからなる薄膜が形成され、接着剤31を介して図示していないプリントパターンが形成されたプリント基板30と接続される。
また、この発光素子1は、接着剤31あるいは金属ペーストを介してプリント基板30に搭載され、プリント基板30のプリント配線に接続される。
この発光素子1を構成する各層4〜7は、金属ターゲットにレーザ光を照射し、例えば、希薄酸素雰囲気下、基板から遊離した金属の膜を基板上に成長させるPLD(Pulsed Laser Deposition)法により形成される。
第1の実施の形態によれば、n側電極20は、n型β−Ga基板2と好ましいオーミック特性を有している。そのため、接触抵抗を小さくすることができるので、電極部分における電流ロスや、ジュール熱の発生等による電極の劣化、化合物半導体レーザやLEDの特性劣化を防ぐことができるという優れた発光特性が得られる。
[第2の実施の形態]
図2は、本発明の第2の実施の形態に係る発光素子を示す図である。この発光素子1は、第1の実施の形態に係る発光素子1とは、n側電極20のみが相違する。この発光素子1のn側電極20は、n型β−Ga基板4の下面に、Ti層21を形成し、その下方にAu層22を形成したものである。Au層22の代わりにPt層であってもよい。
第2の実施の形態によれば、n側電極20は、n型β−Ga基板2と好ましいオーミック特性を有している。そのため、n側電極20とn型β−Ga基板2との接触抵抗を小さくすることができるので、第1の実施の形態と同様に優れた発光特性が得られる。
[第3の実施の形態]
図3は、本発明の第3の実施の形態に係る発光素子の要部を示す。この発光素子1は、第1の実施の形態に係る発光素子1とは、n側電極20のみが相違する。この発光素子1のn側電極20は、n型β−Ga基板2の下面にTi層21、Al層23およびAu層22を順次積層したものである。
第3の実施の形態によれば、n側電極20は、n型β−Ga基板2と好ましいオーミック特性を有している。そのため、第1の実施の形態と同様に優れた発光特性が得られる。
[第4の実施の形態]
図4は、本発明の第4の実施の形態に係る発光素子の要部を示す。この発光素子1は、第1の実施の形態に係る発光素子1とは、n側電極20のみが相違する。この発光素子1のn側電極20は、n型β−Ga基板2の下面にTi層21、Al層23、Ni層24およびAu層22を順次積層したものである。
第4の実施の形態によれば、n側電極20は、n型β−Ga基板2と好ましいオーミック特性を有している。そのため、第1の実施の形態と同様に優れた発光特性が得られる。
以下、本発明の実施例について説明する。
図5は、本発明の実施例1の電流電圧特性図である。
実施例1は、本発明の第1の実施の形態の相当し、99.99%のGaのドーパントを添加していない基板上に形成されたTi層によりn電極を形成したものである。基板上にTi層を形成する前にエッチングを行い、基板表面を清浄にした。Ti層は、150Åの膜厚であり、PLD法により、出力100mWでTiターゲットに7.5分間レーザを照射することにより形成し、25℃のときの電流電圧特性を測定した。
実施例1によれば、25℃においてオーミック特性を示すため、電極部分における電流ロスや、ジュール熱の発生等による電極の劣化、化合物半導体レーザやLEDの特性劣化を防ぐことができるという優れた発光特性が得られる。
図6は、本発明の実施例2における25℃の電流電圧特性図、図7は実施例2における300℃で5分間保持した後の電流電圧特性図、図8は実施例2における600℃で5分間保持した後の電流電圧特性図、図9は実施例2における700℃で5分間保持した後の電流電圧特性図である。
実施例2は、第2の実施の形態に相当し、99.99%のGaのドーパントを添加していない基板にTi層およびAu層を積層してn電極を形成したものである。実施例1と同様にエッチングを行い、基板表面を清浄にした。Ti層は150Åの膜厚およびAu層は500Åの膜厚であり、PLD法により、出力100mWでTiターゲットに7.5分間およびAuターゲットに25分間レーザをそれぞれ照射することによりそれぞれ形成する。200ml/minでNを流しながら電極を保持し、その保持後の電流電圧特性を測定した。
実施例2によると、25℃〜600℃で保持した後の電流電圧特性は、オーミック特性を示す。しかし、700℃で5分間の保持後は、ショットキー特性を示した。
また、この実施例2によれば、Ti層およびAu層を形成するだけでオーミック特性を示す。また、電極は、25〜少なくとも600℃の範囲においてオーミック特性を示すため、常温から耐熱性を要求される温度までの広い使用条件において使用することができる。
図10は、本発明の実施例3における25℃での電流電圧特性図、図11は実施例3における800℃で5分間保持した後の電流電圧特性図である。
実施例3は、第2の実施の形態に相当し、99.99%のGaのドーパントを添加していない基板に形成されたTi層およびAl層によりn電極を形成したものである。実施例1と同様にエッチングを行い、基板表面を清浄にした。Ti層は150Åの膜厚およびAl層は1000Åの膜厚であり、PLD法により、出力100mWでTiターゲットに7.5分間およびAlターゲットに50分間レーザをそれぞれ照射することによりそれぞれ形成する。200ml/minでNを流しながら保持し、その保持した後の電流電圧特性を測定した。
実施例3によれば、25〜700℃では良好なオーミック特性を示し、800℃で保持した後は、電流が流れにくくなっているが、オーミック特性を示している。
また、この実施例3によれば、Ti層およびAl層を形成するだけでオーミック特性を示す。
図12は、本発明の実施例4における25℃での電流電圧特性図、図13は実施例4における700℃で5分間保持した後の電流電圧特性図、図14は実施例4における800℃で5分間の保持した後の電流電圧特性図である。
実施例4は、第3の実施の形態に相当し、99.99%のGaのドーパントを添加していない基板に形成されたTi層、Al層およびAu層によりn電極を形成したものである。実施例1と同様にエッチングを行い、基板表面を清浄にした。Ti層は150Åの膜厚、Al層は1000Åの膜厚およびAu層は500Åの膜厚であり、PLD法により、出力100mWでTiターゲットに7.5分間、Alターゲットに50分間およびAuターゲットに25分間レーザをそれぞれ照射することによりそれぞれ形成する。200ml/minでNを流しながら保持し、その保持した後の電流電圧特性を測定した。
実施例4によれば、25〜700℃ではオーミック特性を示すが、800℃以上で保持した後は、ショットキー特性を示す。また、電極は、Ti層、Al層およびAu層を形成するだけでオーミック特性を示す。
図15は、本発明の実施例5における25℃での電流電圧特性図、図16は実施例5における400℃で5分間保持した後の電流電圧特性図、図17は実施例5における800℃で5分間保持した後の電流電圧特性図である。
実施例5は、第4の実施の形態に相当し、99.99%のGaのドーパントを添加していない基板に形成されたTi層、Al層、Ni層、およびAu層によりn電極を形成したものである。実施例1と同様にエッチングを行い、基板表面を清浄にした。Ti層は150Åの膜厚、Al層は1000Åの膜厚、Ni層は400Åの膜厚およびAu層は500Åの膜厚であり、PLD法により、出力100mWでTiターゲットに7.5分間、Alターゲットに50分間、Niターゲットに40分間およびAuターゲットに25分間レーザをそれぞれ照射することによりそれぞれ形成する。200ml/minでNを流しながら保持し、その保持した後の電流電圧特性を測定した。
実施例5によれば、25℃および400℃で保持した後ではオーミック特性を示すが、800℃で保持した後は、ショットキー特性を示す。また、Ti層、Al層、Ni層、およびAu層を形成するだけでオーミック特性を示す。また、熱処理を行った場合には、25〜少なくとも400℃の範囲においてオーミック特性を示すため、常温から耐熱性を要求される温度までの広い使用条件において使用することができる。
(比較例1)
図18は、比較例1における25℃での電流電圧特性図、図19は比較例1における100℃で10分間保持した後の電流電圧特性図、図20は比較例1における200℃で10分間保持した後の電流電圧特性図である。
比較例1は、99.99%のGaのドーパントを添加していない基板に、Ti層の代わりにAu層によりn電極を形成したものである。基板上にAu層を形成する前にエッチングを行い、基板表面を清浄にした。Au層は、PLD法により、出力100mWでAuターゲットに25分間レーザを照射することにより形成する。Hの5%雰囲気下、200ml/minでArを流しながら熱処理し、そ保持した後の電流電圧特性を測定した。
比較例1によれば、Ga基板にTi層の代わりにAu層を設けた場合は、ショッ
トキー特性を示し、オーミック特性を示していない。
(比較例2)
図21は、比較例2における25℃での電流電圧特性図、図22は比較例2における100℃で10分間保持した後の電流電圧特性図である。
比較例2は、99.99%のGaのドーパントを添加していない基板に、Ti層の代わりにPt層によりn電極を形成したものである。比較例1と同様にエッチングを行い、基板表面を清浄にした。Pt層は、PLD法により、出力100mWでPtターゲットにレーザを照射することにより形成する。Hの5%雰囲気下、200ml/minでArを流しながら熱処理し、そ保持した後の電流電圧特性を測定した。
比較例2によると、Ga基板にTi層の代わりにAu層を設けた場合は、ショットキー特性を示し、オーミック特性を示していない。
(比較例3)
図23は、比較例3における25℃での電流電圧特性図を示し、図24は比較例3における100℃で30秒間保持した後の電流電圧特性図、図25は比較例3における100℃で5分間保持した後の電流電圧特性図、図26は比較例3における200℃で30秒間保持した後の電流電圧特性図、図27は比較例3における200℃で5分間保持した後の電流電圧特性図である。
比較例3は、99.99%のGaのドーパントを添加していない基板にTi層およびAu層の代わりにNi層およびAu層を積層してn電極を形成したものである。比較例1と同様にエッチングを行い、基板表面を清浄にした。Ni層は400Åの膜厚およびAu層は500Åの膜厚であり、PLD法により、まずNi層を形成して、次に出力100mWでAuターゲットに25分間レーザを照射することにより形成する。200ml/minでN2を流しながら保持し、その保持した後の電流電圧特性を測定した。
比較例3によれば、Ti層およびAu層の代わりにNi層およびAu層を設けた場合は、ショットキー特性を示し、オーミック特性を示していない。
なお、本発明は、上記各実施の形態、上記各実施例に限定されず、その要旨を変更しない範囲内で種々変更してもよい。基板上の電極を形成する金属膜は、上記PLD法のほかに、真空蒸着法、スパッタリング法、イオンプレーティング法等により形成してもよい。また、雰囲気ガスは、上記アルゴンおよび窒素以外に、ヘリウム等の不活性ガス、水素等の還元性ガスを用いてもよい。雰囲気ガスの圧力は10−2Torrないし大気圧の範囲であればよい。また、Ga系化合物半導体は、絶縁基板上に形成されたn型コンタクト層にn側電極を形成してもよい。また、本発明は、オーミック特性を得るための熱処理を施していないが、必要に応じて熱処理を行なってもよい。Au層22の代わりに、Pt層等の酸化膜防止層であってもよい。また、Ga系半導体素子として、上記発光素子の他に、ダイオードや太陽電池等に適用できる。
1 発光素子
2 基板
4 n型β−AlGaOクラッド層
5 活性層
6 p型β−AlGaOクラッド層
7 p型β−Gaコンタクト層
8 透明電極
9 パッド電極
10,12 接合部
11,13 ワイヤ
20 n側電極
21 Ti層
22 Au層
23 Al層
24 Ni層
30 プリント基板
31 接着剤
40 出射光
41 発光光

Claims (7)

  1. n型導電性を有するβ−Ga化合物半導体からなるn型層と、
    前記n型層上に形成されたTi層を有する電極と
    を備え、
    前記電極は、前記n型層にオーミック接続しているGa系半導体素子。
  2. 前記電極は、前記Ti層上に形成されるAu層を更に有する請求項1に記載のGa系半導体素子。
  3. 前記電極は、前記Ti層上に形成されるAl層を更に有する請求項1に記載のGa系半導体素子。
  4. 前記電極は、前記Al層上に形成されるAu層を更に有する請求項3に記載のGa系半導体素子。
  5. 前記電極は、前記Al層上に形成されるNi層と、前記Ni層上に形成されるAu層とを更に有する請求項3に記載のGa系半導体素子。
  6. n型導電性を有するβ−Ga化合物半導体からなるn型層を準備する工程と、
    前記n型層上にTi層を形成する工程と、
    前記Ti層上に、Au層又はAl層を形成する工程と
    を備えるGa系半導体素子の製造方法。
  7. 前記Ti層と、前記Au層又は前記Al層とが形成された前記n型層に熱処理を施す工程を更に備える請求項6に記載のGa系半導体素子の製造方法。
JP2009008686A 2009-01-19 2009-01-19 Ga2O3系半導体素子及びGa2O3系半導体素子の製造方法 Expired - Lifetime JP5078039B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009008686A JP5078039B2 (ja) 2009-01-19 2009-01-19 Ga2O3系半導体素子及びGa2O3系半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009008686A JP5078039B2 (ja) 2009-01-19 2009-01-19 Ga2O3系半導体素子及びGa2O3系半導体素子の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004071816A Division JP4670034B2 (ja) 2004-03-12 2004-03-12 電極を備えたGa2O3系半導体層

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012183835A Division JP5799354B2 (ja) 2012-08-23 2012-08-23 Ga2O3系半導体素子

Publications (2)

Publication Number Publication Date
JP2009081468A JP2009081468A (ja) 2009-04-16
JP5078039B2 true JP5078039B2 (ja) 2012-11-21

Family

ID=40655934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009008686A Expired - Lifetime JP5078039B2 (ja) 2009-01-19 2009-01-19 Ga2O3系半導体素子及びGa2O3系半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP5078039B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160043968A (ko) 2013-08-19 2016-04-22 이데미쓰 고산 가부시키가이샤 산화물 반도체 기판 및 쇼트키 배리어 다이오드

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013069729A1 (ja) * 2011-11-09 2013-05-16 株式会社タムラ製作所 半導体素子及びその製造方法
JP2016015375A (ja) * 2014-07-01 2016-01-28 株式会社タムラ製作所 発光素子
TWI660505B (zh) 2015-12-18 2019-05-21 日商Flosfia股份有限公司 Semiconductor device
US20180097073A1 (en) 2016-10-03 2018-04-05 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
WO2021141130A1 (ja) 2020-01-10 2021-07-15 株式会社Flosfia 導電性金属酸化膜、半導体素子および半導体装置
JPWO2021157720A1 (ja) 2020-02-07 2021-08-12
KR20220134639A (ko) 2020-02-07 2022-10-05 가부시키가이샤 플로스피아 반도체 소자 및 반도체 장치
JP2022069302A (ja) 2020-10-23 2022-05-11 株式会社Flosfia 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH111399A (ja) * 1996-12-05 1999-01-06 Lg Electron Inc 窒化ガリウム半導体単結晶基板の製造方法並びにその基板を用いた窒化ガリウムダイオード
JPH10303407A (ja) * 1997-04-22 1998-11-13 Matsushita Electric Ind Co Ltd 半導体装置
JP3462429B2 (ja) * 1999-06-07 2003-11-05 日本電信電話株式会社 ワイドギャップ半導体用電極金属膜の作製方法
JP2003100657A (ja) * 2001-09-20 2003-04-04 Nissan Motor Co Ltd 半導体装置の製造方法
JP4053926B2 (ja) * 2002-05-27 2008-02-27 日亜化学工業株式会社 窒化物半導体発光素子とそれを用いた発光装置
JP3679097B2 (ja) * 2002-05-31 2005-08-03 株式会社光波 発光素子
JP2004022796A (ja) * 2002-06-17 2004-01-22 Matsushita Electric Ind Co Ltd 炭化珪素半導体素子およびその形成方法
JP2004071657A (ja) * 2002-08-01 2004-03-04 Nec Corp Iii族窒化物半導体素子、iii族窒化物半導体基板およびiii族窒化物半導体素子の製造方法
JP4507532B2 (ja) * 2002-08-27 2010-07-21 日亜化学工業株式会社 窒化物半導体素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160043968A (ko) 2013-08-19 2016-04-22 이데미쓰 고산 가부시키가이샤 산화물 반도체 기판 및 쇼트키 배리어 다이오드
US9570631B2 (en) 2013-08-19 2017-02-14 Idemitsu Kosan Co., Ltd. Oxide semiconductor substrate and schottky barrier diode

Also Published As

Publication number Publication date
JP2009081468A (ja) 2009-04-16

Similar Documents

Publication Publication Date Title
JP5078039B2 (ja) Ga2O3系半導体素子及びGa2O3系半導体素子の製造方法
US7800105B2 (en) Ga2O3 semiconductor device
US8946745B2 (en) Supporting substrate for manufacturing vertically-structured semiconductor light-emitting device and semiconductor light-emitting device using the supporting substrate
US8932890B2 (en) Vertical-structure semiconductor light emitting element and a production method therefor
JP2007157853A (ja) 半導体発光素子およびその製造方法
JP4225510B2 (ja) 化合物半導体発光ダイオードおよびその製造方法
JP2008041866A (ja) 窒化物半導体素子
JP2005303287A (ja) Iii族窒化物半導体発光素子、その製造方法及びledランプ
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP5799354B2 (ja) Ga2O3系半導体素子
JP2006278554A (ja) AlGaN系深紫外発光素子およびその製造方法
WO2014045882A1 (ja) Led素子及びその製造方法
KR20090115322A (ko) 그룹 3족 질화물계 반도체 소자
JP3665243B2 (ja) 窒化物半導体素子及びその製造方法
JP2010267694A (ja) 半導体発光素子およびその製造方法ならびに半導体素子およびその製造方法
KR102099440B1 (ko) 발광 소자의 제조 방법
JP2008288532A (ja) 窒化物系半導体装置
WO2009147822A1 (ja) 発光素子
JP2009200150A (ja) ZnO系半導体素子とその製造方法及び光半導体素子
JP2006024913A (ja) 窒化ガリウム系化合物半導体発光素子用透光性正極および発光素子
JP6153351B2 (ja) 半導体発光装置
JP2007273590A (ja) 窒化物半導体素子及び窒化物半導体素子の製造方法
JP5379703B2 (ja) 紫外半導体発光素子
JP2009152530A (ja) 窒化物半導体発光素子及びその製造方法
KR20090115314A (ko) 그룹 3족 질화물계 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120823

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5078039

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250