WO2009147822A1 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
WO2009147822A1
WO2009147822A1 PCT/JP2009/002436 JP2009002436W WO2009147822A1 WO 2009147822 A1 WO2009147822 A1 WO 2009147822A1 JP 2009002436 W JP2009002436 W JP 2009002436W WO 2009147822 A1 WO2009147822 A1 WO 2009147822A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
type semiconductor
semiconductor layer
light
silver
Prior art date
Application number
PCT/JP2009/002436
Other languages
English (en)
French (fr)
Inventor
堀篤寛
前田修作
亀井英徳
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US12/989,630 priority Critical patent/US20110037092A1/en
Priority to JP2010515761A priority patent/JPWO2009147822A1/ja
Publication of WO2009147822A1 publication Critical patent/WO2009147822A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Definitions

  • the present invention relates to a light emitting element, and more particularly to a light emitting element having a reflective layer.
  • a light-emitting element that has an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer sequentially stacked on a transparent substrate and extracts light emitted from the light-emitting layer from the substrate side is known.
  • the reflective layer By forming the reflective layer on the p-type semiconductor layer, the light emitted toward the p-type semiconductor layer can be reflected toward the substrate, and the light extraction efficiency can be improved.
  • the inventors of the present application have found that light absorption by the platinum layer is not sufficiently suppressed in the conventional light emitting device.
  • the thickness of the platinum layer is required to be 0.5 nm or more from the viewpoint of improving the adhesion between the reflective layer and the p-type semiconductor layer and reducing the contact resistance.
  • light absorption in the platinum layer is suppressed in the range of 0.5 nm to 5 nm.
  • the present inventors have found that large light absorption occurs even in the platinum layer having a film thickness in this range.
  • the film thickness of the platinum layer required in order to improve the adhesiveness of a reflection layer was not restricted to this range.
  • the present invention is based on the knowledge found by the inventors of the present invention, and an object thereof is to realize a light-emitting element in which light absorption in an adhesive layer is greatly improved without lowering the adhesion of the reflective layer.
  • a light-emitting element includes an n-type semiconductor layer, a light-emitting layer, a p-type semiconductor layer, a reflective layer formed on the p-type semiconductor layer, a p-type semiconductor layer, which are sequentially stacked on a substrate. And an adhesive layer made of platinum formed between the reflective layer. The thickness of the adhesive layer is 0.5 atomic layer or more and 1.5 atomic layer or less.
  • the light emitting device it is possible to realize a light emitting device in which light absorption in the adhesive layer is greatly improved without reducing the adhesion of the reflective layer.
  • FIG. 6 is a cross-sectional view illustrating an exemplary semiconductor device manufacturing method in the order of steps.
  • FIG. 6 is a cross-sectional view illustrating an exemplary semiconductor device manufacturing method in the order of steps.
  • the illustrated light-emitting element includes an n-type semiconductor layer, a light-emitting layer, a p-type semiconductor layer, and a p-side electrode formed on the p-type semiconductor layer, which are sequentially stacked on a substrate.
  • the p-side electrode is formed in contact with the p-type semiconductor layer, and is formed in contact with the adhesive layer made of platinum (Pt) having a film thickness of 0.5 atomic layer or more and 1.5 atomic layer or less, and silver.
  • a reflective layer made of a material containing (Ag).
  • the thickness of the adhesive layer is thinner than 0.5 atomic layer, the function as the adhesive layer is lowered, the reflective layer is easily peeled off, and the occurrence rate of peeling is greatly increased. For this reason, the film thickness of the adhesive layer needs to be increased to some extent.
  • the output ratio is greatly reduced.
  • the output ratio is reduced to a level of about 90%, the output level becomes the same as that when a material such as aluminum that hardly peels off is used as a reflective layer, and the advantage of using silver cannot be obtained. Therefore, the thickness of the adhesive layer made of platinum is preferably 0.5 atomic layers or more that can prevent the occurrence of peeling and 1.5 atomic layers or less that can secure an output ratio of 95% or more.
  • the reflective layer may be silver or an alloy containing silver. Although silver is preferable from the viewpoint of reflectivity, an effect of suppressing migration can be obtained by using an alloy containing silver.
  • the reflective layer may be a laminate of a plurality of layers including a layer made of silver or an alloy containing silver.
  • a layer made of silver or an alloy containing silver When the layer made of silver is exposed on the surface in the film formation stage, the surface of the layer made of silver may be discolored by subsequent oxygen ashing, which may reduce the reflectance or increase the resistance value. is there.
  • the layer made of silver By providing at least one protective layer on the layer made of silver, the layer made of silver can be protected, and an effect of suppressing a decrease in reflectance and an increase in resistance value can be obtained.
  • FIG. 3 shows a cross-sectional configuration of a light emitting device according to an embodiment.
  • the light emitting device of this embodiment includes an n-type semiconductor layer 13, a light emitting layer 14, and a p-type semiconductor layer 15 that are sequentially formed on a substrate 11 via a buffer layer 12. ing.
  • the substrate 11 has optical transparency, and a sapphire substrate, a SiC substrate, a GaN substrate, or the like can be used.
  • the n-type semiconductor layer 13 is made of a nitride semiconductor containing at least Ga and N, and contains an n-type impurity such as Si or Ge.
  • the film thickness of the n-type semiconductor layer 13 may be 2 ⁇ m, for example.
  • the n-type semiconductor layer 13 may be a stacked body in which a plurality of semiconductor layers are stacked.
  • the light emitting layer 14 includes at least Ga and N, and includes In as necessary.
  • a predetermined emission wavelength can be obtained by adjusting the amount of In.
  • the multi-quantum well structure has an advantage that the luminance can be further improved.
  • Another nitride semiconductor layer may be formed between the light emitting layer 14 and the n-type semiconductor layer 13.
  • the p-type semiconductor layer 15 includes at least Ga and N, and includes a p-type impurity such as Mg.
  • the film thickness of the p-type semiconductor layer 15 may be 0.1 ⁇ m, for example.
  • Another nitride semiconductor layer may be formed between the light emitting layer 14 and the p-type semiconductor layer 15.
  • the p-type semiconductor layer 15 may be a stacked body in which a plurality of semiconductor layers are stacked.
  • a p-side electrode 16 is formed on the p-type semiconductor layer 15.
  • the p-side electrode 16 has a stacked structure in which a plurality of metal layers are stacked.
  • An adhesive layer 61, a reflective layer 62, an ashing damage reduction layer 63, a migration reduction layer 64, and a bonding pad 65 made of gold are sequentially formed from the p-type semiconductor layer 15 side.
  • the adhesive layer 61 is made of platinum having a film thickness of 0.5 atomic layer to 1.5 atomic layer, and improves the adhesion between the p-type semiconductor layer 15 and the reflective layer 62.
  • the reflective layer 62 is made of silver having a film thickness of 5 nm to 2000 nm and reflects light transmitted through the adhesive layer toward the substrate 11 side.
  • the reflective layer 62 may be a single element of silver or an alloy containing silver.
  • stacked may be sufficient.
  • the ashing damage reducing layer 63 is made of chromium (Cr), and is formed to prevent damage to the reflective layer 62 made of silver during oxygen ashing.
  • the ashing damage reduction layer preferably has a thickness of 30 nm or more in order to form a uniform film on the reflective layer 62.
  • the migration reduction layer 64 is made of titanium (Ti), and is formed in order to suppress the growth of migration of the reflective layer 62 made of silver and prevent the occurrence of light emission defects.
  • the migration reduction layer 64 is formed so as to cover the adhesive layer 61, the reflective layer 62, and the side surfaces of the ashing damage reduction layer 63.
  • the bonding pad 65 is made of gold (Au) and preferably has a film thickness of 800 ⁇ m or more.
  • the p-side electrode 16 is preferably provided on the entire surface of the p-type semiconductor layer 15 or in a region of 80% or more of the exposed area of the p-type semiconductor layer 15.
  • the adhesive layer 61, the ashing damage reduction layer 63, the migration reduction layer 64, and the bonding pad 65 may contain other components as long as the exemplified elements are the main components.
  • a material in which other elements are mixed in a range that does not affect the characteristics of platinum may be used.
  • the ashing damage reduction layer 63, the migration reduction layer 64, and the bonding pad 65 may be made of other materials as long as equivalent functions can be obtained.
  • the n-side electrode 17 includes a titanium layer 71 and a gold layer 72 that are sequentially formed on the n-type semiconductor layer 13.
  • a buffer layer 12, an n-type semiconductor layer 13, a light emitting layer 14, and a p-type semiconductor layer 15 are sequentially stacked on a substrate 11.
  • the p-type semiconductor layer 15, the light emitting layer 14, and a part of the n-type semiconductor layer 13 are dry-etched to form an exposed portion of the n-type semiconductor layer 13.
  • a resist film 21 having an opening exposing the upper surface of the p-type semiconductor layer 15 is formed.
  • the exposed portion of the p-type semiconductor layer 15 is washed with a hydrofluoric acid aqueous solution to remove carbon and the like.
  • an adhesive layer 61 made of platinum and a reflective layer 62 made of silver are formed on the exposed portion of the p-type semiconductor layer 15.
  • the resist film 21 is removed by organic cleaning.
  • the adhesive sheet 22 is attached so as to cover the entire surface of the substrate 11, and then the adhesive sheet 22 is peeled off from one end to be completely removed by organic cleaning. Residues such as resist film pieces and electrode pieces that were not present are removed. Thereafter, although illustration is omitted, the remaining portion of the p-side electrode 16 and the n-side electrode 17 are formed, and singulation or the like is performed as necessary.
  • FIG. 1 shows the relationship between the film thickness of the adhesive layer 61 and the occurrence rate of peeling.
  • the occurrence rate of peeling was 100%, but the occurrence of peeling can be suppressed by forming the adhesive layer 61.
  • the film thickness of the adhesive layer 61 was 0.1 nm, the occurrence of peeling was recognized to some extent. For this reason, in order to prevent peeling of the reflective layer 62, it is desirable that the thickness of the adhesive layer be 0.13 nm or more. This corresponds to a 0.5 atomic layer of platinum.
  • FIG. 2 shows the relationship between the film thickness of the adhesive layer 61 and the light output.
  • the output ratio is shown with the light output as 100% when the film thickness of the adhesive layer 61 is 0.1 nm.
  • the output ratio decreases to about 75%.
  • the film thickness of the adhesive layer 61 with an output ratio of 95% is about 0.4 nm. This corresponds to a 1.5 atomic layer of platinum.
  • the thickness of the adhesive layer 61 is 0.13 nm or more and 0.4 nm or less, that is, 0.5 atomic layer or more and It is preferable to be 1.5 atomic layers or less.
  • the reflective layer 62 is preferably made of silver from the viewpoint of reflectivity, but may be an alloy containing silver.
  • an alloy containing silver and bismuth (Bi), neodymium (Nd), copper (Cu), palladium (Pd), or the like is used, the effect of suppressing migration can be increased.
  • the thickness of the reflective layer 62 is less than about 5 nm, it is difficult to obtain sufficient reflection characteristics. Further, even if it is thicker than 2000 nm, there is no change in the reflection characteristics, a large amount of evaporation raw material is required for forming the film, and the time required for the process for depositing the Ag layer is increased. Cost increases. Therefore, the thickness of the reflective layer 62 is preferably 5 nm to 2000 nm.
  • a GaN substrate 1 having a mirror-finished surface is placed on a substrate holder in a reaction tube, and then the substrate 1 is heated to 1050 ° C. and heated for 5 minutes while flowing nitrogen, hydrogen, and ammonia. As a result, dirt and moisture such as organic substances adhering to the surface of the substrate 1 were removed.
  • n-type semiconductor layer 13 made of Si-doped GaN and having a thickness of 2 ⁇ m.
  • the supply of TMG and SiH 4 was stopped, and the temperature of the substrate 11 was lowered to 750 ° C.
  • the temperature of the substrate 11 was lowered to 750 ° C.
  • nitrogen as a carrier gas ammonia, TMG, and trimethylindium (TMI) were supplied to grow the light emitting layer 14 having a single quantum well structure made of undoped InGaN with a thickness of 2 nm.
  • the supply of TMI is stopped, and an intermediate layer (not shown) made of undoped GaN having a thickness of 4 nm is grown while raising the temperature of the substrate 11 toward 1050 ° C. It was. After the substrate temperature reached 1050 ° C., the p-type semiconductor layer 15 was grown.
  • the p-type semiconductor layer 15 was a p-type cladding layer having a thickness of 0.05 ⁇ m and a p-type contact layer having a thickness of 0.05 ⁇ m.
  • ammonia, TMG, trimethylaluminum (TMA), and cyclopentadienylmagnesium (Cp 2 Mg) are supplied while flowing nitrogen and hydrogen as carrier gases, and the film is made of AlGaN having a thickness of 0.05 ⁇ m.
  • a p-type cladding layer was grown.
  • ammonia, TMG, TMA, and Cp 2 Mg are supplied while flowing nitrogen gas and hydrogen gas as carrier gases while keeping the temperature of the substrate 11 at 1050 ° C., and the film thickness is changed from 0.05 ⁇ m to AlGaN.
  • a p-type contact layer was grown.
  • the supply of TMG, TMA, and Cp 2 Mg is stopped, the temperature of the substrate 11 is cooled to about room temperature while flowing nitrogen gas and ammonia, and then the substrate 11 on which the nitride semiconductor is laminated is taken out from the reaction tube. It was.
  • Patterns for thus formed with a nitride semiconductor laminated structure without performing an additional annealing after depositing a SiO 2 film by a CVD method on the surface, a substantially rectangular shape by photolithography and wet etching An SiO 2 mask for etching was formed by etching. Thereafter, the p-type semiconductor layer 15, the intermediate layer, the light-emitting layer 14, and a part of the n-type semiconductor layer 13 are removed to a depth of about 0.4 ⁇ m by a reactive ion etching method. An exposed portion was formed.
  • a photoresist is applied on the surface of the laminated structure, and the photoresist applied on the surface of the p-type semiconductor layer 15 is selectively removed by photolithography. About 80% or more of the surface of the p-type semiconductor layer 15 was exposed.
  • the substrate 11 on which the laminated structure is formed is mounted in a chamber of a vacuum deposition apparatus, the inside of the chamber is evacuated to 2 ⁇ 10 ⁇ 6 Torr or less, and then the p-type semiconductor layer 15 is used by using an electron beam deposition method.
  • An adhesion layer 61 made of platinum having a thickness of 0.2 nm was vapor-deposited on the surface and the photoresist.
  • a reflective layer 62 made of silver having a thickness of 100 nm was vapor-deposited, and an ashing damage reducing layer 63 made of Cr having a thickness of 30 nm was vapor-deposited.
  • the substrate 11 having the laminated structure was taken out of the chamber, and the adhesive layer 61, the reflective layer 62, and the ashing damage reducing layer 63 on the photoresist were cleaned and removed together with the photoresist.
  • a part of the p-side electrode 16 in which the adhesive layer 61, the reflective layer 62, and the ashing damage reducing layer 63 were sequentially laminated on the p-type semiconductor layer 15 was formed.
  • the adhesive sheet was peeled off from one end portion to remove the residue of the photoresist that could not be removed by washing. . Since the adhesive layer 61 is formed between the p-type semiconductor layer 15 and the reflective layer 62, the reflective layer 62 does not peel off even when the residue is removed using the adhesive sheet, and the p-side electrode 6 It was possible to laminate the reflective layer portion.
  • a photoresist is applied on the surface of the laminated structure, and a part of the exposed portion of the n-type semiconductor layer 13, a part of the p-type semiconductor layer 15, and the upper surface of the ashing damage reducing layer 63 are bonded by photolithography.
  • the substrate 11 on which the laminated structure was formed was mounted in a chamber of a vacuum deposition apparatus, and the inside of the chamber was evacuated to 2 ⁇ 10 ⁇ 6 Torr or less. Thereafter, a titanium film having a thickness of 150 nm was deposited by an electron beam deposition method, and a gold film having a thickness of 1.5 ⁇ m was further deposited.
  • the substrate 11 on which the laminated structure is formed is taken out of the chamber, and the Ti layer and the Au layer on the photoresist are removed together with the photoresist, whereby the titanium layer 71 and the gold layer 72 of the n-side electrode 17 are formed.
  • the remaining migration reduction layer 64 and the bonding pad 65 of the p-side electrode 16 were formed.
  • the back surface of the substrate 11 was polished and adjusted to a thickness of about 100 ⁇ m, and separated into chips by scribing.
  • the light-emitting element obtained as described above was bonded by Au bumps on a Si diode having a pair of positive and negative electrodes with the electrode formation surface side facing down. At this time, the light-emitting element was mounted so that the p-side electrode 16 and the n-side electrode 17 of the light-emitting element were connected to the negative electrode and the positive electrode of the Si diode, respectively. Thereafter, the Si diode on which the light emitting element was mounted was placed on the stem with Ag paste, the positive electrode of the Si diode was connected to the electrode on the stem with a wire, and then resin molded to produce a light emitting diode.
  • the light emitting device When the obtained light emitting diode was driven with a forward current of 350 mA, the forward operating voltage was about 3.7 V, and the light emission output (total radiant flux) was 253 mW.
  • the light emitting device has a thickness of 0.5 to 1.5 atomic layers in the adhesive layer without reducing the adhesion of the reflective layer. Light absorption can be reduced and light extraction efficiency can be greatly improved.
  • the light-emitting device according to the present invention can greatly improve the light absorption of the adhesive layer without reducing the adhesion of the reflective layer, and is useful as a light-emitting device having a reflective layer.
  • substrate 12 buffer layer 13 n-type semiconductor layer 14 light-emitting layer 15 p-type semiconductor layer 16 p-side electrode 17 n-side electrode 21 resist film 22 adhesive sheet 61 adhesive layer 62 reflective layer 63 ashing damage reduction layer 64 migration reduction layer 65 bonding pad 71 Titanium layer 72 Gold layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

　発光素子は、基板１１の上に順次積層された、ｎ型半導体層１３、発光層１４及びｐ型半導体層１５と、ｐ型半導体層１５の上に形成されたｐ側電極１６とを備えている。ｐ側電極１６は、ｐ型半導体層１５と接して形成され、膜厚が０．５原子層以上且つ１．５原子層以下の白金からなる接着層６１と、接着層６１と接して形成され銀を含む材料からなる反射層６２とを有している。

Description

発光素子
　本発明は、発光素子に関し、特に反射層を有する発光素子に関する。
　透明な基板の上に順次積層されたｎ型半導体層、発光層及びｐ型半導体層を有し、発光層から発せられた光を基板側から取り出す発光素子が知られている。ｐ型半導体層の上に反射層を形成することにより、ｐ型半導体層側へ向かって放射された光を、基板側へ反射することが可能となり、光取り出し効率を向上させることができる。
　反射層の反射効率を高くするために、光吸収が生じにくい銀を反射層に用いることが好ましい。しかし、ｐ型半導体層の上に銀からなる反射層を直接形成すると、密着性が不十分であり電気抵抗が上昇してしまう。このため、銀からなる反射層とｐ型半導体層との間に白金層を形成し、反射層の密着性を向上しｐ側電極の抵抗を低減する方法が検討されている。白金は、光吸収が大きいことが知られているが、白金層の厚さを０．５ｎｍ～５ｎｍとすることにより、白金層における光吸収を抑えることを可能としている（例えば、特許文献１を参照。）。
特開２００４－６３７３２号公報
　しかしながら、本願発明者らは従来の発光素子では、白金層による光吸収を十分抑えられていないことを見出した。従来は、反射層とｐ型半導体層との密着性を向上させて接触抵抗を低減するという観点から白金層の厚さが０．５ｎｍ以上必要であるとしている。また、０．５ｎｍ～５ｎｍの範囲であれば白金層における光吸収が抑えられるとしている。しかし、本願発明者らは、膜厚がこの範囲の白金層においても大きな光吸収が生じているということを見出した。また、反射層の密着性を向上させるために必要な白金層の膜厚はこの範囲に限られないことを見出した。
　本発明は、本願発明者らが見出した知見に基づき、反射層の密着性を低下させることなく、接着層における光吸収を大きく改善した発光素子を実現できるようにすることを目的とする。
　本発明に係る発光素子は、基板の上に順次積層された、ｎ型半導体層、発光層及びｐ型半導体層と、ｐ型半導体層の上に形成された反射層と、ｐ型半導体層と反射層との間に形成された白金からなる接着層とを備えている。接着層の膜厚は、０．５原子層以上且つ１．５原子層以下である。
　本発明に係る発光素子によれば、反射層の密着性を低下させることなく、接着層における光吸収を大きく改善した発光素子を実現することができる。
接着層の膜厚と反射層の剥がれ発生率との関係を示すグラフである。 接着層の膜厚と光出力との関係を示すグラフである。 例示の発光素子を示す断面図である。 例示の半導体装置の製造方法を工程順に示す断面図である。 例示の半導体装置の製造方法を工程順に示す断面図である。
　例示の発光素子は、基板の上に順次積層された、ｎ型半導体層、発光層及びｐ型半導体層と、ｐ型半導体層の上に形成されたｐ側電極とを備えている。ｐ側電極は、ｐ型半導体層と接して形成され、膜厚が０．５原子層以上且つ１．５原子層以下の白金（Ｐｔ）からなる接着層と、接着層と接して形成され銀（Ａｇ）を含む材料からなる反射層とを有している。
　図１に示すように、接着層の膜厚が０．５原子層よりも薄い場合には、接着層としての機能が低下し、反射層が剥がれやすくなり、剥がれの発生率が大きく上昇する。このため、接着層の膜厚はある程度厚くする必要がある。しかし、図２に示すように接着層の膜厚を厚くすると、出力比が大きく低下してしまう。出力比が９０％程度のレベルまで低下すると、アルミニウム等の剥離が生じにくい材料を反射層とした場合と同じ出力レベルとなってしまい、銀を用いる利点が得られない。このことから、白金からなる接着層の膜厚は、剥離の発生を防止できる０．５原子層以上で、且つ９５％以上の出力比を確保できる１．５原子層以下とすることが好ましい。
　反射層は銀又は銀を含む合金とすればよい。反射率の観点からは銀が好ましいが、銀を含む合金とすることによりマイグレーションを抑制する効果が得られる。
　反射層は、銀又は銀を含む合金からなる層を含む複数の層の積層体としてもよい。成膜段階において銀からなる層が表面に露出した状態となると、その後の酸素アッシングにより銀からなる層の表面が変色してしまい、反射率が低下したり、抵抗値が上昇したりするおそれがある。銀からなる層の上に少なくとも一層の保護層を設けることにより、銀からなる層を保護することができ、反射率の低下及び抵抗値の上昇を抑える効果が得られる。
　（一実施形態）
　本発明の一実施形態について図面を参照して説明する。図３は、一実施形態に係る発光素子の断面構成を示している。図３に示すように、本実施形態の発光素子は、基板１１の上にバッファ層１２を介して順次形成されたｎ型半導体層１３と、発光層１４とｐ型半導体層１５とを有している。基板１１は、光透過性を有しており、サファイア基板、ＳｉＣ基板、ＧａＮ基板等を用いることができる。ｎ型半導体層１３は少なくともＧａとＮを含む窒化物半導体からなり、Ｓｉ又はＧｅ等のｎ型不純物を含む。ｎ型半導体層１３の膜厚は例えば２μｍとすればよい。また、ｎ型半導体層１３は複数の半導体層が積層された積層体であってもよい。
　発光層１４は、少なくともＧａとＮとを含み、必要に応じてＩｎを含む。Ｉｎの量を調整することにより所定の発光波長を得ることができる。また、ＩｎＧａＮ層とＧａＮ層とを１対以上積層した多量子井戸構造としてもよい。多量子井戸構造とすることにより輝度をさらに向上させることができるという利点がある。発光層１４とｎ型半導体層１３との間に、別の窒化物半導体層が形成されていてもよい。
　ｐ型半導体層１５は、少なくともＧａとＮを含み、Ｍｇ等のｐ型不純物を含む。ｐ型半導体層１５の膜厚は例えば０．１μｍとすればよい。発光層１４とｐ型半導体層１５との間に、さらに別の窒化物半導体層が形成されていてもよい。また、ｐ型半導体層１５は複数の半導体層が積層された積層体であってもよい。
　ｐ型半導体層１５の上にはｐ側電極１６が形成されている。ｐ側電極１６は、複数の金属層が積層された積層構造を有している。ｐ型半導体層１５側から、接着層６１、反射層６２、アッシングダメージ低減層６３、マイグレーション低減層６４及び金からなるボンディングパッド６５が順次形成されている。
　接着層６１は、膜厚が０．５原子層～１．５原子層の白金からなり、ｐ型半導体層１５と反射層６２との密着性を向上させる。反射層６２は膜厚が５ｎｍ～２０００ｎｍの銀からなり接着層を透過した光を基板１１側へ反射する。反射層６２は、銀の単体であっても、銀を含む合金であってもよい。また、銀又は銀を含む合金からなる層を含む複数の層が積層された積層体であってもよい。アッシングダメージ低減層６３は、クロム（Ｃｒ）からなり、酸素アッシングの際に銀からなる反射層６２へダメージが生じることを防止するために形成されている。アッシングダメージ低減層は、反射層６２の上に均一に成膜するために膜厚を３０ｎｍ以上とすることが好ましい。マイグレーション低減層６４は、チタン（Ｔｉ）からなり、銀からなる反射層６２のマイグレーションの成長を抑制し、発光不良の発生を防止するために形成されている。アッシングダメージ低減層６３の上面だけでなく、マイグレーション低減層６４は接着層６１、反射層６２及びアッシングダメージ低減層６３の側面も覆うように形成されている。ボンディングパッド６５は金（Ａｕ）からなり、膜厚を８００μｍ以上とすることが好ましい。
　ｐ側電極１６はｐ型半導体層１５の全面又はｐ型半導体層１５の表出面積の８０％以上の領域に設けることが好ましい。接着層６１、アッシングダメージ低減層６３、マイグレーション低減層６４及びボンディングパッド６５は、それぞれ例示した元素を主成分とすれば他の成分を含んでいてもよい。例えば白金層であれば、白金に特性に影響を与えない範囲で他の元素が混入した材料でもよい。また、アッシングダメージ低減層６３及びマイグレーション低減層６４及びボンディングパッド６５は、同等の機能が得られれば他の材料を用いてもよい。
　ｐ型半導体層１５、発光層１４及びｎ型半導体層１３の一部が除去され、ｎ型半導体層１３が露出する部分が形成されており、ｎ型半導体層１３の露出部分の上には、ｎ側電極１７が形成されている。ｎ側電極１７は、ｎ型半導体層１３の上に順次形成されたチタン層７１及び金層７２からなる。
　発光素子の製造方法は、まず図４（ａ）に示すように、基板１１の上に、バッファ層１２、ｎ型半導体層１３、発光層１４及びｐ型半導体層１５を順次積層する。次に、図４（ｂ）に示すように、ｐ型半導体層１５と、発光層１４と、ｎ型半導体層１３の一部とをドライエッチングして、ｎ型半導体層１３の露出部分を形成する。次に図４（ｃ）に示すようにｐ型半導体層１５の上面を露出する開口を有するレジスト膜２１を形成する。続いて、フッ化水素酸水溶液によりｐ型半導体層１５の露出部分を洗浄してカーボン等を除去する。
　次に、図５（ａ）に示すように、ｐ型半導体層１５の露出部分に白金からなる接着層６１及び銀からなる反射層６２を形成する。次に、図５（ｂ）に示すようにレジスト膜２１を有機洗浄により除去する。次に、図５（ｃ）に示すように粘着シート２２を基板１１上の全面を覆うように貼り付けた後、粘着シート２２を一方の端部から引きはがすことにより、有機洗浄により除去しきれなかったレジスト膜片及び電極片等の残留物を除去する。この後、図示を省略するが、ｐ側電極１６の残存部分及びｎ側電極１７等を形成し、必要に応じて個片化等を行う。
　ｐ型半導体層１５と反射層６２との密着性が低い場合には、粘着シート２２を用いて残留物の除去を行う際に、反射層６２が剥がれてしまう。しかし、本実施形態の発光素子は白金からなる接着層６１を有している。このため、剥がれの発生を抑えることができる。図１は、接着層６１の膜厚と剥がれの発生率との関係を示している。接着層６１を形成していない場合には剥がれの発生率は１００％であったが、接着層６１を形成することにより剥がれの発生を抑えることができる。しかし、接着層６１の膜厚が０．１ｎｍの場合には、若干ではあるが剥がれの発生が認められた。このため、反射層６２の剥がれを防止するためには、接着層の膜厚を０．１３ｎｍ以上とすることが望ましい。これは、白金の０．５原子層に相当する。
　一方、接着層６１を厚くすると、接着層６１に光が吸収されるため、光出力が低下する。図２は、接着層６１の膜厚と光出力との関係を示している。先に述べたように、接着層６１を形成しない場合には、反射層６２の剥がれの発生率は１００％であり、発光素子を形成することができない。このため、図２においては接着層６１の膜厚を０．１ｎｍとした場合の光出力を１００％として出力比を示している。図２に示すように、接着層６１の膜厚が厚くなると光出力は急激に低下する。接着層６１の膜厚が１ｎｍの場合には出力比は約７５％にまで低下してしまう。出力比が９５％となる接着層６１の膜厚は約０．４ｎｍである。これは、白金の１．５原子層に相当する。
　以上の結果から、反射層６２の剥がれを防止し且つ光出力の低下を防止するためには、接着層６１の膜厚を０．１３ｎｍ以上且つ０．４ｎｍ以下、つまり０．５原子層以上且つ１．５原子層以下とすることが好ましい。
　また、反射層６２は、反射率の観点からは銀とすることが好ましいが、銀を含む合金としてもよい。特に、銀とビスマス（Ｂｉ）、ネオジウム（Ｎｄ）、銅（Ｃｕ）又はパラジウム（Ｐｄ）等とを含む合金とすることにより、マイグレーションを抑制する効果を高くすることができる。
　なお、反射層６２の膜厚が約５ｎｍより薄いと十分な反射特性を得ることが困難となる。また、２０００ｎｍよりも厚くしても、反射特性に変化がなく、膜の形成に必要となる蒸発原料が多く必要となると共に、Ａｇ層を蒸着させるための工程に要する時間が長くなるため、製造コストが上昇する。従って、反射層６２の膜厚は、５ｎｍ～２０００ｎｍとすることが好ましい。
　以下に、例示の発光素子の製造方法について実施例を用いてさらに詳細に説明する。なお以下において、窒化物半導体層の成長方法として有機金属気相成長法を用いる例を説明するが、分子線エピタキシー法や有機金属分子線エピタキシー法等を用いることも可能である。
　（一実施例）
　まず、表面を鏡面に仕上げられたＧａＮの基板１を反応管内の基板ホルダーに載置した後、基板１の温度を１０５０℃に保ち、窒素と水素とアンモニアを流しながら基板１を５分間加熱することにより、基板１の表面に付着している有機物等の汚れや水分を取り除いた。
　次に、キャリアガスとして窒素と水素を流しながら、アンモニア、トリメチルガリウム（ＴＭＧ）及びＳｉＨ4を供給して、ＳｉをドープしたＧａＮからなる厚さが２μｍのｎ型半導体層１３を成長させた。
　ｎ型半導体層１３を成長した後、ＴＭＧとＳｉＨ4の供給を止め、基板１１の温度を７５０℃にまで降下させた。７５０℃において、キャリアガスとして窒素を流しながら、アンモニア、ＴＭＧ、トリメチルインジウム（ＴＭＩ）を供給して、膜厚が２ｎｍのアンドープのＩｎＧａＮからなる単一量子井戸構造の発光層１４を成長させた。
　発光層１４を成長した後、ＴＭＩの供給を停止し、基板１１の温度を１０５０℃に向けて昇温させながら、膜厚が４ｎｍのアンドープのＧａＮからなる中間層（図示せず）を成長させた。基板温度が１０５０℃に到達した後、ｐ型半導体層１５の成長を行った。ｐ型半導体層１５は膜厚が０．０５μｍのｐ型クラッド層と膜厚が０．０５μｍのｐ型コンタクト層とした。具体的には、キャリアガスとして窒素と水素を流しながら、アンモニア、ＴＭＧ、トリメチルアルミニウム（ＴＭＡ）、シクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を供給して、膜厚が０．０５μｍのＡｌＧａＮからなるｐ型クラッド層を成長させた。続いて、基板１１の温度を１０５０℃に保持したまま、キャリアガスとして窒素ガス及び水素ガスを流しながら、アンモニア、ＴＭＧ、ＴＭＡ及びＣｐ2Ｍｇを供給して、膜厚が０．０５μｍのＡｌＧａＮからなるｐ型コンタクト層を成長させた。
　次に、ＴＭＧとＴＭＡとＣｐ2Ｍｇの供給を止め、窒素ガスとアンモニアを流しながら、基板１１の温度を室温程度にまで冷却した後、窒化物半導体が積層された基板１１を反応管から取り出した。
　このようにして形成した窒化物半導体の積層構造に対して、別途アニールを施すことなく、その表面上にＣＶＤ法によりＳｉＯ2膜を堆積させた後、フォトリソグラフィとウェットエッチングにより略方形状にパターンニングしてエッチング用のＳｉＯ2マスクを形成した。この後、反応性イオンエッチング法により、ｐ型半導体層１５と中間層と発光層１４とｎ型半導体層１３の一部とを約０．４μｍの深さまで除去して、ｎ型半導体層１３の露出部分を形成した。
　次に、エッチング用のＳｉＯ2マスクをウェットエッチングにより除去した後、積層構造の表面上にフォトレジストを塗布し、フォトリソグラフィによりｐ型半導体層１５の表面上に塗布したフォトレジストを選択的に取り除き、ｐ型半導体層１５の表面の約８０％以上を露出させた。
　次に、積層構造を形成した基板１１を真空蒸着装置のチャンバー内に装着し、チャンバー内を２×１０-6Ｔｏｒｒ以下にまで真空排気した後、電子ビーム蒸着法を用いてｐ型半導体層１５の表面上及びフォトレジスト上に、厚さが０．２ｎｍの白金からなる接着層６１を蒸着した。続いて、厚さが１００ｎｍの銀からなる反射層６２を蒸着し、さらに厚さが３０ｎｍのＣｒからなるアッシングダメージ低減層６３を蒸着した。
　次に、積層構造を形成した基板１１をチャンバーから取り出し、フォトレジスト上の接着層６１、反射層６２及びアッシングダメージ低減層６３をフォトレジストと共に洗浄除去した。これにより、ｐ型半導体層１５の上に接着層６１、反射層６２及びアッシングダメージ低減層６３が順次積層されたｐ側電極１６の一部を形成した。続いて、積層構造を形成した基板１１上の全面に粘着シートを貼り付けた後、一方の端部から粘着シートを引きはがすことにより、洗浄により除去しきれなかったフォトレジストの残渣等を除去した。ｐ型半導体層１５と反射層６２との間に接着層６１が形成されているため、粘着シートを用いた残渣の除去を行っても、反射層６２の剥がれは発生せず、ｐ側電極６の反射層部分を積層できた。
　次に、積層構造の表面上にフォトレジストを塗布し、フォトリソグラフィによりｎ型半導体層１３の露出部分の一部とｐ型半導体層１５の一部と、アッシングダメージ低減層６３の上面と、接着層６１からアッシングダメージ低減層６３の側面とを露出するレジストマスクを形成した。
　次に、積層構造が形成された基板１１を真空蒸着装置のチャンバー内に装着し、チャンバー内を２×１０-6Ｔｏｒｒ以下にまで真空排気した。この後、電子ビーム蒸着法により、厚さが１５０ｎｍのチタン膜を蒸着し、さらに厚さが１．５μｍの金膜を蒸着した。
　次に、積層構造が形成された基板１１をチャンバーから取り出し、フォトレジスト上のＴｉ層とＡｕ層をフォトレジストと共に除去することによって、これにより、ｎ側電極１７のチタン層７１及び金層７２と、ｐ側電極１６の残りのマイグレーション低減層６４及びボンディングパッド６５とを形成した。
　この後、基板１１の裏面を研磨して１００μｍ程度の厚さに調整し、スクライブによりチップ状に分離した。
　以上の様にして得られた発光素子を、電極形成面側を下向きにして、正負一対の電極を有するＳｉダイオードの上にＡｕバンプにより接着させた。このとき、発光素子のｐ側電極１６及びｎ側電極１７が、それぞれＳｉダイオードの負電極及び正電極と接続されるようして発光素子を搭載した。この後、発光素子を搭載させたＳｉダイオードを、Ａｇペーストによりステム上に載置し、Ｓｉダイオードの正電極をステム上の電極にワイヤで結線し、その後樹脂モールドして発光ダイオードを作製した。
　得られた発光ダイオードを３５０ｍＡの順方向電流で駆動したところ、順方向動作電圧は約３．７Ｖであり、発光出力(全放射束)は２５３ｍＷであった。このように、本実施例に係る発光素子は、接着層の膜厚を０．５原子層以上且つ１．５原子層以下とすることにより、反射層の密着性を低下させることなく接着層における光吸収を低減でき、光取り出し効率を大きく向上できる。
　本発明に係る発光素子は、反射層の密着性を低下させることなく接着層の光吸収を大きく改善でき、反射層を有する発光素子等として有用である。
１１　　　基板
１２　　　バッファ層
１３　　　ｎ型半導体層
１４　　　発光層
１５　　　ｐ型半導体層
１６　　　ｐ側電極
１７　　　ｎ側電極
２１　　　レジスト膜
２２　　　粘着シート
６１　　　接着層
６２　　　反射層
６３　　　アッシングダメージ低減層
６４　　　マイグレーション低減層
６５　　　ボンディングパッド
７１　　　チタン層
７２　　　金層

Claims (3)

  1. 　基板の上に順次積層された、ｎ型半導体層、発光層及びｐ型半導体層と、
    　前記ｐ型半導体層の上に形成されたｐ側電極とを備え、
    　前記ｐ側電極は、
    　前記ｐ型半導体層と接して形成され、膜厚が０．５原子層以上且つ１．５原子層以下の白金からなる接着層と、
    　前記接着層と接して形成された銀を含む材料からなる反射層とを有している発光素子。
  2. 　前記反射層は、銀又は銀を含む合金からなる請求項１に記載の発光素子。
  3. 　前記反射層は、銀又は銀を含む合金からなる層を含む複数の層の積層体である請求項１に記載の発光素子。
PCT/JP2009/002436 2008-06-06 2009-06-01 発光素子 WO2009147822A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/989,630 US20110037092A1 (en) 2008-06-06 2009-06-01 Light-emitting element
JP2010515761A JPWO2009147822A1 (ja) 2008-06-06 2009-06-01 発光素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-148787 2008-06-06
JP2008148787 2008-06-06

Publications (1)

Publication Number Publication Date
WO2009147822A1 true WO2009147822A1 (ja) 2009-12-10

Family

ID=41397905

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/002436 WO2009147822A1 (ja) 2008-06-06 2009-06-01 発光素子

Country Status (4)

Country Link
US (1) US20110037092A1 (ja)
JP (1) JPWO2009147822A1 (ja)
TW (1) TW200952224A (ja)
WO (1) WO2009147822A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5361925B2 (ja) * 2011-03-08 2013-12-04 株式会社東芝 半導体発光素子およびその製造方法
CN103797591A (zh) * 2011-08-17 2014-05-14 三星电子株式会社 制造氮化物半导体发光器件的方法以及由此制造出的氮化物半导体发光器件
JP5639626B2 (ja) * 2012-01-13 2014-12-10 シャープ株式会社 半導体発光素子及び電極成膜方法
JP6627728B2 (ja) * 2016-11-24 2020-01-08 豊田合成株式会社 発光素子の製造方法
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
JP2022044493A (ja) * 2020-09-07 2022-03-17 日亜化学工業株式会社 発光素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260178A (ja) * 2003-02-26 2004-09-16 Osram Opto Semiconductors Gmbh 光電子半導体チップに用いられる電気的なコンタクトならびに該電気的なコンタクトを製造するための方法
JP2008508726A (ja) * 2004-07-27 2008-03-21 クリー インコーポレイテッド Ｐ型窒化物発光デバイス用の極薄オーミックコンタクトおよび形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063732A (ja) * 2002-07-29 2004-02-26 Matsushita Electric Ind Co Ltd 発光素子
US8288942B2 (en) * 2004-12-28 2012-10-16 Cree, Inc. High efficacy white LED

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260178A (ja) * 2003-02-26 2004-09-16 Osram Opto Semiconductors Gmbh 光電子半導体チップに用いられる電気的なコンタクトならびに該電気的なコンタクトを製造するための方法
JP2008508726A (ja) * 2004-07-27 2008-03-21 クリー インコーポレイテッド Ｐ型窒化物発光デバイス用の極薄オーミックコンタクトおよび形成方法

Also Published As

Publication number Publication date
JPWO2009147822A1 (ja) 2011-10-20
US20110037092A1 (en) 2011-02-17
TW200952224A (en) 2009-12-16

Similar Documents

Publication Publication Date Title
US6727518B2 (en) Light emitting device using group III nitride compound semiconductor
KR100975659B1 (ko) 발광 소자 및 그 제조 방법
JP4592388B2 (ja) Ｉｉｉ−ｖ族化合物半導体発光素子およびその製造方法
JP5265090B2 (ja) 半導体発光素子およびランプ
US20040140474A1 (en) Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
WO1997008759A1 (fr) Dispositif emetteur de lumiere bleue et son procede de fabrication
JP2012124523A (ja) ＧａＮ系化合物半導体発光素子及びその製造方法
JP2005259820A (ja) Ｉｉｉ−ｖ族化合物半導体発光素子とその製造方法
JP2007157853A (ja) 半導体発光素子およびその製造方法
JP5078039B2 (ja) Ｇａ２Ｏ３系半導体素子及びＧａ２Ｏ３系半導体素子の製造方法
WO2009147822A1 (ja) 発光素子
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JPH11126925A (ja) 窒化ガリウム系化合物半導体発光素子
JP2019207925A (ja) 半導体発光素子および半導体発光素子の製造方法
JP2005268581A (ja) 窒化ガリウム系化合物半導体発光素子
US7022550B2 (en) Methods for forming aluminum-containing p-contacts for group III-nitride light emitting diodes
JP2006278554A (ja) ＡｌＧａＮ系深紫外発光素子およびその製造方法
JP5287837B2 (ja) 窒化ガリウム系化合物半導体発光素子およびその負極
JP4807983B2 (ja) 化合物半導体発光素子用正極、該正極を用いた発光素子およびランプ
JPH11126923A (ja) 窒化ガリウム系化合物半導体素子の製造方法
JP3836245B2 (ja) 窒化ガリウム系化合物半導体素子
JP5281536B2 (ja) 半導体発光装置の製造方法
JP2000091629A (ja) 窒化ガリウム系化合物半導体発光素子
JPH10303458A (ja) 窒化ガリウム系化合物半導体素子
WO2016072326A1 (ja) 半導体発光素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09758089

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010515761

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12989630

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09758089

Country of ref document: EP

Kind code of ref document: A1