JP2017118048A - 積層体 - Google Patents

Abstract

【課題】逆方向耐電圧が大きく、かつ順方向オン抵抗が低く、大電流を取り出すことができる半導体素子、及びそれに用いられる積層体を提供する。
【解決手段】積層体は、少なくとも導電性基板１０、ショットキー電極層２０、金属酸化物半導体層３０をこの順に含み、金属酸化物半導体層３０が２層以上の積層構造からなる積層体であって、金属酸化物半導体層３０を構成する層のうちの１層はショットキー電極層２０と接する耐圧層３２であり、他の１層は耐圧層３２と接するバルク層３４であり、耐圧層内３２のドナー濃度の膜厚方向の平均値Ｎｄ１及びバルク層内３４のドナー濃度の膜厚方向の平均値Ｎｄ２が、Ｎｄ１＜Ｎｄ２を満たす。
【選択図】図１

Description

本発明は、積層体、それを用いた積層基板や半導体素子、それを用いた電子回路及び電気機器に関する。

ショットキーバリアダイオードは、キャリア濃度の十分高いショットキー金属と半導体の接合面に形成される電位障壁を利用して整流作用を持たせたダイオードである。例えば、金属の仕事関数をφ_ｍ、ｎ型半導体の仕事関数をφｓとした場合、｜φ_ｍ｜＞｜φｓ｜の関係を満たすような金属と半導体を接触させると、金属と半導体のフェルミ準位が一致するように半導体中の接触界面付近の電子が金属側に移動し、半導体の接触界面に空乏領域が形成されるとともに、金属−半導体界面に電位障壁が形成される（半導体の仕事関数は真空準位とフェルミ準位の差として定義する）。これにより、金属側が正極、半導体側が負極のダイオードが形成される。順方向バイアス時には電位障壁が低くなり、電子が障壁を越えて電流が流れるようになる。逆方向バイアス時は電位障壁によって電子がブロックされ、電流が阻止される。

用いる半導体としてはＳｉが最も一般的である。Ｓｉ系のショットキーダイオードは、高速スイッチング素子や数ＧＨｚ周波数帯における送信／受信用ミキサ、周波数変換素子等に利用される。パワー用途にも一般的に使われるが、バンドギャップが１．１ｅＶと小さく絶縁破壊電界も０．３ｅＶと小さいため、大きな耐電圧を実現するには素子の厚みを大きくする必要があり、順方向オン抵抗が高くなるという欠点がある。また、高速応答性に優れたショットキーバリアダイオードは逆方向耐電圧が十分ではなかった。

Ｓｉ系の欠点を克服するために、ＳｉＣを用いたショットキーバリアダイオードも検討されている。ＳｉＣはバンドギャップが３ｅＶ以上と大きく、絶縁破壊電界も３ＭＶ／ｃｍと大きいためパワー用に適しており、盛んに適用が検討されている。しかしながら、良質な結晶基板を作製するのは困難であり、またエピタキシャル成長に高熱、長時間のプロセスを経るため量産性とコスト面で課題がある。

β−Ｇａ_２Ｏ_３はさらにバンドギャップが広く（４．８ｅＶ〜４．９ｅＶ）、高い耐圧性が期待され、また高速応答性に優れる。しかしながら、やはり良質な基板の製造に課題があり、量産性とコスト面で課題がある。

酸化物半導体はＳｉに比べ広いバンドギャップを有し、絶縁破壊電界が高いため、パワー半導体への応用が期待される。酸化物半導体を用いたショットキーバリアダイオードは、高速応答性や良好な逆回復特性が期待できる。

非特許文献１には、酸化物半導体として非晶質ＩＧＺＯを用い、ショットキー金属電極としてＴｉ／Ｐｄ積層構成を用いるショットキーバリアダイオードが開示されている。しかしながら、本技術では基板として絶縁性の基板を用いており、縦型ダイオードの特性を活かして大電流を取り出すことは困難であった。

特許文献１には、Ｇａ_２Ｏ_３系化合物半導体からなるショットキーバリアダイオードであって、ショットキー電極に接する半導体層にキャリア濃度の低いｎ−型半導体を用い、さらにキャリア濃度の高いｎ＋型半導体を積層する技術が開示されている。しかしながら、ｎ＋半導体層が順方向バイアス時の付加的な抵抗成分となり、順方向特性を悪化させるという問題があった。

特許文献２には、２つの酸化物半導体を積層し、これを両端でオーミック接合で挟持した素子が開示されている。この技術は抵抗変化メモリを実現するためのもので、電流−電圧特性がヒステリシスを示すため、パワー用途には適さなかった。

特開２０１３−１０２０８１号公報 国際公開第２０１２／１６９１９５号パンフレット

ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ， Ｖｏｌ．６０， Ｎｏ．１０， ＯＣＴＯＢＥＲ ２０１３， ｐ．３４０７

本発明の目的は、逆方向耐電圧が大きく、かつ順方向オン抵抗が低く、大電流を取り出すことができる半導体素子、及びそれに用いられる積層体を提供することである。

一般に、酸化物半導体は同一の金属組成であっても成膜条件、成膜時の雰囲気やアニール条件によって異なる物性を発現し、特に絶縁破壊電界Ｅｃが異なる場合がある。本発明者らの検討によると、Ｅｃの高い酸化物半導体を用いた場合、ダイオードの順方向オン抵抗Ｒｏｎも上昇し、酸化物半導体のＥｃが低い場合、Ｒｏｎも低いという傾向があり、高いＥｃと低いＲｏｎを両立させることは困難であった。
本発明者らは鋭意検討した結果、Ｅｃの異なる材料を積層することによって、この相反する特性、即ち高い絶縁破壊電界Ｅｃと低い順方向オン抵抗Ｒｏｎを両立させることに成功した。また、Ｅｃとドナー濃度（膜厚方向の平均値）Ｎｄに相関があることを見出した。
本発明によれば、以下の積層体等が提供される。
１．少なくとも導電性基板、ショットキー電極層、金属酸化物半導体層をこの順に含み、前記金属酸化物半導体層が２層以上の積層構造からなる積層体であって、
前記金属酸化物半導体層を構成する層のうちの１層は前記ショットキー電極層と接する耐圧層であり、他の１層は前記耐圧層と接するバルク層であり、
前記耐圧層内のドナー濃度の膜厚方向の平均値Ｎｄ１及び前記バルク層内のドナー濃度の膜厚方向の平均値Ｎｄ２が、Ｎｄ１＜Ｎｄ２を満たす
積層体。
２．少なくとも導電性基板、オーミック電極層、金属酸化物半導体層をこの順に含み、前記金属酸化物半導体層が２層以上の積層構造からなる積層体であって、
前記金属酸化物半導体層を構成する層のうちの１層は耐圧層であり、他の１層は前記耐圧層と接し、前記耐圧層とオーミック電極層の間に位置するバルク層であって、
前記耐圧層内のドナー濃度の膜厚方向の平均値Ｎｄ１及び前記バルク層内のドナー濃度の膜厚方向の平均値Ｎｄ２がＮｄ１＜Ｎｄ２を満たす
積層体。
３．前記耐圧層の膜厚が、前記耐圧層の逆方向耐電圧に対応する空乏層膜厚よりも小さい１又は２に記載の積層体。
４．前記耐圧層の膜厚ｄ１と前記バルク層の膜厚ｄ２がｄ１＜ｄ２を満たす１〜３のいずれかに記載の積層体。
５．前記耐圧層を構成する材料の平均絶縁破壊電界Ｅｃ１と前記バルク層を構成する材料の平均絶縁破壊電界Ｅｃ２がＥｃ１＞Ｅｃ２を満たす１〜４のいずれかに記載の積層体。
６．前記耐圧層の水素原子濃度が１０^２０〜１０^２２個／ｃｍ^３である１〜５のいずれかに記載の積層体。
７．前記バルク層の水素原子濃度が１０^２０〜１０^２２個／ｃｍ^３である１〜６のいずれかに記載の積層体。
８．前記耐圧層におけるドナー濃度の膜厚方向分布と、前記バルク層におけるドナー濃度の膜厚方向分布が、これら２層の境界面において概連続である１〜７のいずれかに記載の積層体。
９．前記金属酸化物半導体層が、Ｉｎ、Ｇａ、Ｚｎ及びＳｎから選択される少なくとも１種類の元素を含む１〜８のいずれかに記載の積層体。
１０．前記金属酸化物半導体層が非晶質又は多結晶の材料からなる１〜９のいずれか記載の積層体。
１１．前記耐圧層の水素原子濃度Ｄ_Ｈ１と前記バルク層の水素原子濃度Ｄ_Ｈ２がＤ_Ｈ１＞Ｄ_Ｈ２を満たす１〜１０のいずれかに記載の積層体。
１２．１〜１１のいずれかに記載の積層体を用いた半導体素子。
１３．１２に記載の半導体素子を用いた電子回路。
１４．１３に記載の電子回路を用いた電気機器。

本発明によれば、逆方向耐電圧が大きく、かつ順方向オン抵抗が低く、大電流を取り出すことができる半導体素子、及びそれに用いられる積層体が提供できる。

本発明の第１の積層体の一実施形態を模式的に示した断面図である。 本発明の第１の積層体の他の実施形態を模式的に示した断面図である。 本発明の第１の積層体の他の実施形態を模式的に示した断面図である。 本発明の第２の積層体の一実施形態を模式的に示した断面図である。 本発明の第２の積層体の他の実施形態を模式的に示した断面図である。 実施例１で得られた金属酸化物半導体層のドナー濃度の膜厚方向分布を示す図である。

［積層体］
本発明の第１の積層体は、少なくとも導電性基板、ショットキー電極層、金属酸化物半導体層をこの順に含み、金属酸化物半導体層が２層以上の積層構造からなる。金属酸化物半導体層を構成する層のうちの１層はショットキー電極層と接する耐圧層であり、他の１層は耐圧層と接するバルク層である。
耐圧層内のドナー濃度の膜厚方向の平均値Ｎｄ１、及び前記バルク層内のドナー濃度の膜厚方向の平均値Ｎｄ２は、Ｎｄ１＜Ｎｄ２を満たす。

本発明の第１の積層体の一実施形態を図１に示す。積層体１において、導電性基板１０の上に、ショットキー電極層２０、金属酸化物半導体層３０がこの順で積層されている。金属酸化物半導体層３０は耐圧層３２及びバルク層３４からなる。

本発明の第１の積層体は、金属酸化物半導体層の上、即ちショットキー電極層側の反対側にオーミック電極層を積層してもよい。オーミック電極層を積層した構成を図２に示す。積層体２において、バルク層３４の上にオーミック電極層４０が設けられている。

金属酸化物半導体層３０（耐圧層３２）の外縁（端部）は、ショットキー電極層２０の外縁と同一であってもよいし、ショットキー電極層２０の外縁の内側に位置するようにしてもよい。後者の構成を図２の構成に適用した場合を図３に示す。積層体３は、ショットキー電極層２０が金属酸化物半導体層３０（耐圧層３２）の下面を覆うような構成、即ち金属酸化物半導体層３０（耐圧層３２）の下面の全面がショットキー電極層２０と接する構成となる。

Ｓｉ等の共有結合性の結晶性半導体においては、高耐電圧を実現するために、半導体層の端部がショットキー電極と直接接触しない構造にする必要がある。一方、金属酸化物半導体は膜端部での漏れ電流が少ないため、金属酸化物半導体層の端部がショットキー金属層の端部と同一であるか又は内側にある構成とすることが可能となる。このようにすることにより、逆バイアス印加時に、半導体層の端部に電界が集中することを防ぎ、高い絶縁耐圧を実現することができる。

本発明の第２の積層体は、少なくとも導電性基板、オーミック電極層、金属酸化物半導体層をこの順に含み、金属酸化物半導体層が２層以上の積層構造からなる。金属酸化物半導体層を構成する層のうちの１層は耐圧層であり、他の１層は、耐圧層と接し、耐圧層とオーミック電極層の間に位置するバルク層である。
耐圧層内のドナー濃度の膜厚方向の平均値Ｎｄ１、及び前記バルク層内のドナー濃度の膜厚方向の平均値Ｎｄ２はＮｄ１＜Ｎｄ２を満たす。

本発明の第２の積層体の一実施形態を図４に示す。積層体１００において、導電性基板１１０の上に、オーミック電極層１２０、金属酸化物半導体層１３０がこの順で積層されている。金属酸化物半導体層１３０はバルク層１３２及び耐圧層１３４からなる。
以下、本発明の第１の積層体と第２の積層体をまとめて「本発明の積層体」と称する場合がある。

本発明の第２の積層体は、金属酸化物半導体層の上、即ちオーミック電極層側の反対側にショットキー電極層を積層してもよい。この場合、好ましくは耐圧層とショットキー電極層が接する。ショットキー電極層を積層した構成を図５に示す。積層体１０１において、耐圧層１３４の上にショットキー電極層１４０が設けられている。

以下、本発明の積層体を構成する各層について説明する。

（金属酸化物半導体層）
金属酸化物半導体層は、耐圧層とバルク層を含む２層以上の積層構造である。耐圧層とバルク層は接し、耐圧層は好ましくはショットキー電極層と接する。金属酸化物半導体層は耐圧層とバルク層以外の他の層を含んでもよいし、含まなくてもよい。
金属酸化物半導体層を構成する各層のキャリア濃度は、通常１×１０^１３以上１×１０^１８ｃｍ^−３未満である。キャリア濃度は、例えばホール測定で求めることができる。

（耐圧層（高ドナー濃度層））
耐圧層は、ショットキー電極層と組み合わせることによって良好な逆方向耐電圧特性を発揮する層である。
耐圧層の組成は金属酸化物半導体であり、Ｉｎ、Ｇａ、Ｚｎ及びＳｎから選択される１種以上の元素を含む酸化物であると好ましく、例えば、Ｉｎ，Ｇａ及びＺｎの酸化物半導体（ＩＧＺＯ）、Ｉｎ、Ｓｎ及びＺｎの酸化物半導体（ＩＴＺＯ）、Ｇａの酸化物半導体であるＧａ_２Ｏ_３等が挙げられる。

結晶性についても制限はなく、非晶質酸化物半導体からなる層、多結晶酸化物半導体からなる層、単結晶酸化物半導体からなる層、それらの混在した層のいずれも用いることができる。

耐圧層の厚さは、通常１０ｎｍ〜２μｍであり、好ましくは１０ｎｍ〜１μｍであり、より好ましくは２０ｎｍ〜１μｍであり、さらに好ましくは２０ｎｍ〜５００ｎｍである。

耐圧層の膜厚（ｄ１）は、好ましくは耐圧層の逆方向耐電圧に対応する空乏層膜厚（Ｗ_ＢＤ）よりも小さい。Ｗ_ＢＤは後述する式（ｉ）より求める。

（バルク層（低ドナー濃度層））
バルク層は、耐圧層とともに逆方向電圧を分圧して支え、トータルで高い逆方向耐電圧を発揮する層である。また、バルク層は好ましくは耐圧層に比べバルク抵抗が低く、順方向バイアス時に素子抵抗を下げる。

バルク層の望ましい組成と結晶性は耐圧層と同様である。バルク層には耐圧層の組成と同一の組成の金属酸化物を用いてもよいし、異なる組成の金属酸化物を用いてもよい。

バルク層の厚さは、通常１０ｎｍ〜１０μｍであり、好ましくは５０ｎｍ〜１０μｍであり、より好ましくは５０ｎｍ〜７μｍであり、さらに好ましくは１５０ｎｍ〜５μｍである。

（金属酸化物半導体層の他の層）
他の層を設ける場合、当該他の層も金属酸化物半導体層からなる層であり、具体的には上記バルク層と類似の低抵抗の層である。

金属酸化物半導体層全体の厚さは、通常１０ｎｍ〜１０μｍである。膜厚は、所望の耐電圧性が得られるように選定することができる。膜厚が上記の範囲内であると、順方向バイアス時の低抵抗性に優れ、また、ショットキー障壁が確実に確立されるため逆方向の漏れ電流が低減される。

（耐圧層とバルク層の関係）
本発明者らの検討によると、単層構成の金属酸化物半導体層でショットキーバリアを構成した場合、同じ組成の金属酸化物半導体を用いても、その成膜条件、成膜時の雰囲気やアニール条件によって絶縁破壊電界Ｅｃが変化して高いものと低いものが生成することが分かった。また、Ｅｃが高い場合は順方向オン抵抗Ｒｏｎも高くなることが分かった。

本発明者らがさらに検討した結果、ショットキー電極層側にＥｃが高い層（耐圧層）を配置し、さらにＥｃが低い層（バルク層）を配置することで、高い耐電圧性（絶縁破壊電界）と低い順方向オン抵抗を両立させることができることを見出した。
即ち、単層として評価した場合の層（バルク層）のＥｃが低くても、それより高いＥｃを有する層（耐圧層）と積層することにより、全体として十分な逆方向耐電圧を確保することが可能になる。また、バルク層も逆方向電圧を分圧して支えるため逆方向耐電圧性をより高めることができる。

また、金属酸化物半導体の物性は、組成が同一であっても水素原子濃度Ｄ_Ｈに大きく左右される。さらに、本発明者らが検討した結果、Ｄ_Ｈが高い場合、Ｅｃは大きく、Ｒｏｎも高く、ドーピング濃度Ｎｄは小さくなる一方、Ｄ_Ｈが低い場合、Ｅｃは小さく、Ｒｏｎも低く、ドーピング濃度Ｎｄは大きいという相関関係があることを見出した。

本発明において、耐圧層のＮｄはバルク層のＮｄよりも小さいため、耐圧層にはＤ_Ｈの高い材料を用い、バルク層にはＤ_Ｈの低い材料を用いることが好ましい。

当該Ｄ_Ｈは、金属酸化物半導体層を成膜する際の成膜雰囲気によって調整することができる。具体的に、成膜雰囲気中のＨ_２Ｏ濃度を調整することによってＤ_Ｈを増減することができる。また、成膜雰囲気中のＯ_２濃度や成膜時の成膜チャンバー内の背圧によっても制御することができる。
耐圧層の成膜雰囲気中のＨ_２Ｏ濃度は、例えば５〜１５％である。バルク層の成膜雰囲気中のＨ_２Ｏ濃度は、例えば０〜５％である。酸素濃度に関して、耐圧層の成膜雰囲気中のＯ_２濃度は、例えば５〜４０％である。バルク層の成膜雰囲気中のＯ_２濃度は、例えば０〜５％である。

また、従来、半導体層の厚さは、空乏層の幅Ｗ_ＢＤより大きくなるように設計されていた。所望の逆方向耐電圧Ｖ_ＢＤが与えられたとき、これに対応する空乏層幅Ｗ_ＢＤは式（ｉ）で与えられる。
（式（ｉ）において、Ｎｄは半導体のドナー濃度、εは当該半導体の誘電率、ｑは素電荷である。）

即ち、従来は、半導体層の厚さｄがＷ_ＢＤより大きくなるようにｄとＮｄが調整されていた。尚、Ｗ_ＢＤ、Ｖ_ＢＤ及びＥｃは下記式（ii）の関係を有する。上記関係式から一意にＷ_ＢＤとＮｄが決定されれば所望のＶ_ＢＤが達成される（松波弘之、他「半導体ＳｉＣ技術と応用」、８．１．１節、日刊工業新聞社、２０１１年）。

一方、本発明によれば、空乏層厚さＷ_ＢＤを耐圧層の厚さｄ１より小さくする必要がなく、即ちｄ１＜Ｗ_ＢＤとすることができる。これにより、抵抗の高い耐圧層をより薄くして、素子全体の順方向オン抵抗を下げることができる。好ましくは、耐圧層厚さｄ１とバルク層厚さｄ２をｄ１＜ｄ２として、順方向オン抵抗をさらに下げることが可能になる。

上記で述べた事項を以下に整理する。

（耐圧層とバルク層の関係：Ｅｃ）
耐圧層を構成する材料の平均絶縁破壊電界Ｅｃ１とバルク層を構成する材料の平均絶縁破壊電界Ｅｃ２は、好ましくはＥｃ１＞Ｅｃ２を満たし、より好ましくはＥｃ１＞Ｅｃ２＋１．０ＭＶ／ｃｍを満たす。

耐圧層に用いる材料の絶縁破壊電界Ｅｃは、以下のように決定することができる。即ち、ショットキー電極層／単層の耐圧層／オーミック電極層の構成からなるダイオードを作製し、絶縁破壊電圧Ｖ_ＢＤ１と半導体膜厚ｄ１を測定し、絶縁破壊電界Ｅｃ１を、Ｅｃ１＝Ｖ_ＢＤ１／ｄ１から求める。酸化物半導体を用いた場合、通常の共有結合性単結晶の理論とは異なり、後述するドーピング濃度Ｎｄが低く、絶縁破壊時の電界の膜厚方向分布は台形型をしており、先の式でＥｃ１を求めても良い近似を得る。

耐圧層が高い耐電圧性を発揮するために、好ましくはＥｃ１≧１．５ＭＶ／ｃｍであり、より好ましくはＥｃ１≧２ＭＶ／ｃｍであり、さらに好ましくはＥｃ１≧２．５ＭＶ／ｃｍである。

バルク層に用いる材料の絶縁破壊電界Ｅｃも同様であり、以下のように決定することができる。即ち、ショットキー電極層／単層のバルク層／オーミック電極層の構成からなるダイオードを作製し、絶縁破壊電圧Ｖ_ＢＤ２と半導体膜厚ｄ２を測定し、絶縁破壊電界Ｅｃ２を、Ｅｃ２＝Ｖ_ＢＤ２／ｄ２から求める。
好ましくはＥｃ２≧０．５ＭＶ／ｃｍであり、より好ましくはＥｃ２≧０．７ＭＶ／ｃｍである。

（耐圧層とバルク層の関係：Ｎｄ）
耐圧層内のドナー濃度の膜厚方向の平均値Ｎｄ１と、バルク層内のドナー濃度の膜厚方向の平均値Ｎｄ２は、Ｎｄ１＜Ｎｄ２を満たし、好ましくはＮｄ１＜（Ｎｄ２）／２を満たす。
Ｎｄ１、Ｎｄ２とも、上記の関係を満たす範囲において、１×１０^１５〜１×１０^１８ｃｍ^−３の範囲にあるのが望ましい。

また、耐圧層内のドナー濃度は膜厚方向に連続して変化してもよく、例えば、バルク層との境界に向けてドナー濃度が高くなってもよい。また、バルク層内のドナー濃度は膜厚方向に連続して変化してもよく、例えば、耐圧層との境界に向けてドナー濃度が低くなってもよい。

Ｎｄ１とＮｄ２の測定方法について説明する。
金属酸化物半導体において、特に非晶質や多結晶の半導体の場合、通常の共有結合性単結晶の場合と異なり不純物ドーピングによるドーピング濃度Ｎｄの制御は困難である。しかしながら、半導体の測定で用いられる「（印加電圧）−１／（静電容量）^２」のプロットを用いた測定（國岡照夫、上村喜一、「新版基礎半導体光学」、１３．２節、朝倉書店、１９８５年）に準じて、ドーピング濃度Ｎｄ１，Ｎｄ２を求めることができる。この場合、不純物に相当するのは酸素欠損や水素等に起因する欠陥であると考えられている。Ｎｄ１とＮｄ２は、具体的には実施例に記載の方法によって測定する。

また、耐圧層におけるドナー濃度の膜厚方向分布と、前記バルク層におけるドナー濃度の膜厚方向分布は、好ましくは２層の境界面において概連続である。
Ｎｄが両層の境界において概連続に変化すると、オン抵抗と耐電圧性にさらに優れる。従って、２層の境界においてＮｄの膜厚方向の分布が連続であることがより好ましい。

Ｎｄの膜厚方向の分布が２層の境界面において概連続であるとは、境界面のドナー濃度の差がＮｄ１とＮｄ２の差の１／１０以下であることを意味する。

尚、耐圧層とバルク層の組成が同一である場合、耐圧層とバルク層の境界とは、膜厚方向でドナー濃度（後述するＮｄの膜厚方向分布Ｎｄ（ｗ））が不連続に変化する位置、又は分布曲線が屈曲点を有する位置である。ただし、ドナー濃度が連続して変化する場合も積層構造とする。その場合、膜厚方向でドナー濃度の平均値が異なる２層領域があればよい。

（耐圧層とバルク層の関係：Ｄ_Ｈ）
耐圧層とバルク層の水素原子濃度は１０^２０〜１０^２２個／ｃｍ^３であると好ましい。酸化物半導体は酸素欠損を作りやすく、欠損を伝って漏れ電流が流れてしまう場合があるが、膜中の水素原子濃度を１０^２０個／ｃｍ^３以上にすることによって酸素欠損を水酸基で終端させ、漏れ電流を低減することができる。
水素原子濃度は、２次イオン質量分析法により測定する。

また、耐圧層にはＤ_Ｈの高い材料を用い、バルク層にはＤ_Ｈの低い材料を用いることが好ましい。耐圧層の水素原子濃度Ｄ_Ｈ１とバルク層の水素原子濃度Ｄ_Ｈ２は、好ましくはＤ_Ｈ１＞Ｄ_Ｈ２を満たし、より好ましくは、Ｄ_Ｈ１＞２×Ｄ_Ｈ２を満たす。

（耐圧層とバルク層の関係：膜厚）
耐圧層の膜厚ｄ１とバルク層の膜厚ｄ２は、好ましくはｄ１＜ｄ２を満たし、より好ましくはｄ１＜（ｄ２）／２を満たし、さらに好ましくはｄ１＜（ｄ２）／４を満たす。
膜厚ｄ１及びｄ２は、「（印加電圧）−１／（静電容量）^２」のプロットを用いた測定からＮｄの膜厚方向分布Ｎｄ（ｗ）を求め、Ｎｄの不連続点、又はＮｄ曲線の屈曲点を２層の境界と特定することで、それぞれ決定する。

本発明の積層体は、金属酸化物半導体層をスパッタ法やイオンプレーティング法等の生産性に優れた方式で成膜しても、良好なダイオード特性を発現するショットキーバリアダイオードを提供することができる。

（導電性基板）
導電性基板としては、シリコン基板又は金属基板が挙げられる。好ましくはシリコン基板であり、より好ましくは不純物ドープ濃度の高い低抵抗のシリコン基板であり、さらに好ましくはｎ型の低抵抗シリコン基板である。
シリコン基板は低抵抗のものが好ましい。シリコン基板の体積抵抗率ρは、好ましくは１００ｍΩｃｍ以下であり、より好ましくは１０ｍΩｃｍ以下であり、さらに好ましくは５ｍΩｃｍ以下である。

金属基板の金属としては、Ｃｕ、Ａｌ、Ａｕ、Ｃｒ、Ｆｅ、Ｎｉ、Ｗ等が挙げられ、これらの合金を用いることもできる。好ましくは、低抵抗で安価であり、かつ熱伝導性に優れるＣｕ、Ａｌ又はこれらの合金である。

導電性基板の厚さは、通常２００μｍ〜２ｍｍである。厚さがこの範囲であると、順方向オン抵抗と基板としての安定性に優れる。

本発明の積層体は、安価なシリコン基板や金属基板を導電性基板として用いても、良好なダイオード特性を発現するショットキーバリアダイオードを提供することができる。

（ショットキー電極層）
ショットキー電極層を構成する金属としては、金属酸化物半導体層の耐圧層と良好なショットキー接触を形成する金属であれば特に限定されないが、例えば、Ｐｄ、Ｍｏ、Ｐｔ、Ｉｒ、Ｒｕ、Ｎｉ、Ｗ、Ｃｒ、Ｒｅ、Ｔｅ、Ｍｎ、Ｏｓ、Ｆｅ、Ｒｈ及びＣｏから選択される１以上の金属の酸化物、又はこれらの金属の合金の酸化物が挙げられる。好ましくは、Ｐｄ酸化物、Ｐｔ酸化物、Ｉｒ酸化物、Ｒｕ酸化物である。これらであると、金属酸化物半導体層との組み合わせによって高いショットキー障壁を形成することができる。

ショットキー電極層のキャリア濃度は１×１０^１８ｃｍ^−３以上であることが好ましい。キャリア濃度は、例えばホール測定で求めることができる。

ショットキー電極層の厚さは、通常１ｎｍ〜１μｍであり、好ましくは２ｎｍ〜５００ｎｍであり、より好ましくは、５〜１００ｎｍである。この範囲であると、逆方向漏れ電流を低減でき、電極の密着性にも優れる。また、順方向オン抵抗と逆方向耐電圧性に優れる。

ショットキー電極の金属酸化物層を得るための製造方法は特に限定されないが、大画面に対応可能で生産性に優れるスパッタ法や電子ビーム蒸着法を好適に用いることができる。

ショットキー電極層は、導電性基板や電流取出し電極との接触抵抗の低減や、密着性の向上、金属酸化物半導体と接するショットキー界面の保護や安定化のために、金属酸化物半導体層とは逆側に複数の組成の異なる金属や金属酸化物からなる層を積層することができる。

（オーミック電極層）
オーミック電極層の材料は、金属酸化物半導体層と良好なオーミック接続ができれば特に限定されないが、Ｍｏ、Ｔｉ、Ａｕ、Ａｇ又はＡｌを好適に用いることができる。

また、オーミック電極層を複数の層で構成することもできる。例えば、金属酸化物半導体層に接する側にＭｏやＴｉ電極層を用い、さらにＡｕやＡｌ等の金属層を積層してワイヤボンディングの土台とすることができる。このようにすると電極の横方向の抵抗を下げ、大電流を取り出すことができる。

オーミック電極層の厚さは特に限定されないが、通常１００ｎｍ〜５μｍである。この範囲であると順方向オン抵抗に優れる。

上記の各層の成膜方法は特に限定されないが、熱ＣＶＤ法、ＣＡＴ−ＣＶＤ法、光ＣＶＤ法、ミストＣＶＤ法、ＭＯ−ＣＶＤ法、プラズマＣＶＤ法等のＣＶＤ法、ＭＢＥ、ＡＬＤ等の原子レベル制御の成膜方法、イオンプレーティング、イオンビームスパッタリング、マグネトロンスパッタリング等のＰＶＤ法、ドクターブレード法、射出法、押出し法、熱間加圧法、ゾルゲル法、エアロゾルデポジション法等、従来公知のセラミックス工程を用いる方法、塗布法、スピンコート法、印刷法、スプレー法、電着法、メッキ法、ミセル電解法等の湿式法等を利用することができる。

［半導体素子］
本発明の積層体は、パワー半導体素子、ダイオード素子、ショットキーバリアダイオード素子等の半導体素子に用いることができる。特に、大電流を取り出せるため、パワー用途にも適している。この素子を用いた電子回路は、電気機器、電子機器、電動車両等に用いることができる。

実施例１
抵抗率０．００１Ω・ｃｍのｎ型Ｓｉ基板（直径４インチ、厚さ２５０μｍ）をスパッタリング装置（アネルバ製：Ｅ−２００Ｓ）に装着し、以下の積層電極を成膜した。まずＴｉをＤＣ５０Ｗ、Ａｒ雰囲気で１５ｎｍ成膜し、次いでＰｄをＤＣ５０Ｗ、Ａｒ雰囲気で５０ｎｍ成膜し、最後にショットキー電極層としてＰｄＯをＤＣ５０Ｗ、ＡｒとＯ_２の混合ガス雰囲気で２０ｎｍ成膜した。

次に、この基板を半導体用エリアマクスとともにスパッタリング装置（ＵＬＶＡＣ製：ＣＳ−２００）にセットし、耐圧層としてＩＧＺＯ（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ（ｗｔ％）＝４４．２：２９．９：２５．９、この組成の酸化物を以下「ＩＧＺＯ−１」とする。）を１００ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、ＡｒとＨ_２Ｏの混合ガス雰囲気（Ｈ_２Ｏ濃度：１０％）とした。次に、バルク層としてＩＧＺＯ−１を１００ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、ＡｒとＨ_２Ｏの混合ガス雰囲気（Ｈ_２Ｏ濃度：１％）とした。
この基板を取り出し、電気炉によって空気中３００℃の条件で１時間アニールした。この基板を再度、電極用エリアマクス（穴直径０．２ｍｍ〜０．５ｍｍ）とともにスパッタリング装置にセットした後、オーミック電極層としてＭｏを１５０ｎｍ成膜した。成膜条件は、ＤＣ１００Ｗ、Ａｒ雰囲気とした。

得られた素子について、Ａｇｉｌｅｎｔ製Ｂ１５００を用いて電圧（Ｖ）−電流特性（Ｉ）及び電圧（Ｖ）−容量（Ｃ）特性を測定した。Ｖ−Ｉ測定では、電極の横方向の抵抗の影響を抑制するために電極直径０．２ｍｍの素子を用い、Ｖ−Ｃ測定では、電極面積の見積もり誤差低減のために電極直径０．５ｍｍの素子を用いた。また、以下の各項目について評価を行った。測定結果を表１に示す。
１．逆方向電圧印加時に素子が破壊する電圧（逆方向耐電圧Ｖ_ＢＤ）を測定し、平均絶縁破壊電界Ｅｃを式（１）から求めた。式中、ｄ１は耐圧層の膜厚、ｄ２はバルク層の膜厚を示す。膜厚は触針式膜厚計を用いて測定した。尚、表１中の耐圧層の絶縁破壊電界Ｅｃ１は比較例１の結果を参照し、バルク層の絶縁破壊電界Ｅｃ２は比較例２の結果を参照して記載した。
２．順方向電圧Ｖ＝１．５Ｖ印加時の順方向電流Ｉを測定し、電極直径を考慮して電流密度Ｊを式（２）から求め、順方向オン抵抗Ｒｏｎを式（３）から求めた。式中、Ａは電極面積を示す。
３．電圧（Ｖ）−容量測定（Ｃ）の結果からＶ−１／Ｃ^２プロットを作成し、その傾きからＮｄの印加電圧依存性を求めた（式（４））。Ｃの電圧依存性から、空乏層厚みｗを求め（式（５））、ｗとＮｄをＶを介して対応させることで、ドナー濃度Ｎｄの膜厚方向分布Ｎｄ（ｗ）を求めた。Ｎｄの膜厚方向分布Ｎｄ（ｗ）を図６に示す。
ＩＧＺＯ−１の誘電率は、逆方向電圧が十分大きくＣが飽和している領域におけるＣと、ｗ＝ｄ１＋ｄ２を用いて式（５）から求めた。この誘電率は、後述の比較例１及び２において同様にして求めたＩＧＺＯ−１の誘電率と一致した。このことは、ＩＧＺＯ−１の成膜条件を変えても誘電率がほぼ一定であることを示している。
耐圧層とバルク層の平均ドナー濃度Ｎｄ１、Ｎｄ２は、以下のようにして求めた。上記の膜厚方向分布Ｎｄ（ｗ）は、その測定原理上、ｗ＝０及びｗ＝ｄ（ｄ＝ｄ１＋ｄ２）付近では値が発散してしまう。そこで、耐圧層膜厚全体の２５％〜７５％領域のＮｄを膜厚方向に平均してＮｄ１を求めた。同様にバルク層膜厚全体の２５％〜７５％領域のＮｄを膜厚方向に平均してＮｄ２を求めた。尚、ｄ１とｄ２は、Ｎｄ（ｗ）の屈曲点を耐圧層とバルク層の境界として求めた。これは上記の触針式膜厚計の測定結果と一致した。
４．二次イオン質量分析法を用いて、耐圧層の水素原子濃度Ｄ_Ｈ１とバルク層の水素原子濃度Ｄ_Ｈ２を求めた。

実施例１の素子は、比較例１及び２の素子の金属酸化物半導体層を特定の２層構成としたものであるが、逆方向耐電圧は比較例１並みの高い値を保持したまま、順方向オン抵抗を低減することができた。また、Ｎｄの膜厚方向分布は耐圧層とバルク層の境界で概連続であった。

実施例２
耐圧層の膜厚を２５ｎｍとし、バルク層の膜厚を１７５ｎｍとした以外は実施例１と同様にして素子を作製し、評価した。結果を表１に示す。

実施例２の素子は、比較例１及び２の素子の金属酸化物半導体層を特定の２層構成とし、膜厚配分を変更したものであるが、逆方向耐電圧は比較例１並みの高い値を保持したまま、バルク層の厚みを相対的に増やした分、順方向オン抵抗を比較例２並みに低減することができた。また、Ｎｄの膜厚方向分布は耐圧層とバルク層の境界で概連続であった。

実施例３
金属酸化物半導体層を以下のように成膜した以外は実施例１と同様にして素子を作製し、評価した。結果を表１に示す。
耐圧層としてＧａ_２Ｏ_３を２５ｎｍした。成膜条件は、ＤＣ３００Ｗ、Ａｒ雰囲気とした。さらに、バルク層としてＩＧＺＯ−１を１７５ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、ＡｒとＨ_２Ｏの混合ガス雰囲気（Ｈ_２Ｏ濃度：１％）とした。

実施例３の素子は、比較例３及び２の素子の金属酸化物半導体層を特定の２層構成としたものであるが、逆方向耐電圧は比較例３並みに高い値を保持したまま、順方向オン抵抗を低減することができた。また、Ｎｄの膜厚方向分布は耐圧層とバルク層の境界で概連続であった。

実施例４
金属酸化物半導体層を以下のように成膜した以外は実施例１と同様にして素子を作製し、評価した。結果を表１に示す。
耐圧層としてＩＧＺＯ−１を２５ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、ＡｒとＨ_２Ｏの混合ガス雰囲気（Ｈ_２Ｏ濃度：１０％）とした。さらに、バルク層としてＩＧＺＯ（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ（ｗｔ％）＝６２．４：８．４：２９．２、この組成の酸化物を以下「ＩＧＺＯ−２」とする。）を１７５ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、ＡｒとＯ_２の混合ガス雰囲気（Ｏ_２濃度：３％）とした。

実施例４の素子は、比較例１及び４の素子の金属酸化物半導体層を特定の２層構成としたものであるが、逆方向耐電圧は比較例１並みに高い値を保ったまま、順方向オン抵抗を比較例４並みに低減することができた。また、Ｎｄの膜厚方向分布は耐圧層とバルク層の境界で概連続であった。

実施例５
抵抗率０．００１Ω・ｃｍのｎ型Ｓｉ基板（直径４インチ、厚さ２５０μｍ）をスパッタリング装置（ＵＬＶＡＣ製：ＣＳ−２００）に装着し、最初にオーミック電極層としてＭｏを１５ｎｍ成膜した。成膜条件は、ＤＣ５０Ｗ、Ａｒ雰囲気とした。
次にこの基板を半導体用エリアマクスとともにスパッタリング装置（ＵＬＶＡＣ製：ＣＳ−２００）にセットし、バルク層としてＩＧＺＯ−１を１７５ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、ＡｒとＨ_２Ｏの混合ガス雰囲気（Ｈ_２Ｏ濃度：１％）とした。次いで、耐圧層としてＩＧＺＯ−１を２５ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、ＡｒとＨ_２Ｏの混合ガス雰囲気（Ｈ_２Ｏ濃度：１０％）とした。
この基板を取り出し、電気炉によって空気中３００℃の条件で１時間アニールした。

この基板を、再度電極用エリアマクス（穴直径０．２ｍｍ〜０．５ｍｍ）とともにスパッタリング装置（アネルバ製：Ｅ−２００Ｓ）にセットし、ショットキー電極層として以下の成膜を行った。まずＰｄＯをＤＣ５０Ｗ、ＡｒとＯ_２の混合ガス雰囲気で１０ｎｍ成膜し、次に、ＰｄをＤＣ５０Ｗ、Ａｒ雰囲気で１５０ｎｍ成膜した。

得られた素子について実施例１と同様に評価した。結果を表１に示す。
実施例５の素子は、実施例１の素子の積層順序を逆にし、金属酸化物半導体層として比較例１及び２を特定の２層構成としたものであるが、逆方向耐電圧は比較例１並みに高い値を保ったまま、順方向オン抵抗を低減することができた。また、Ｎｄの膜厚方向分布は耐圧層とバルク層の境界で概連続であった。

比較例１
金属酸化物半導体層を以下のように単層で成膜した以外は、実施例１と同様にして素子を作製し、評価した。結果を表１に示す。
金属酸化物半導体層としてＩＧＺＯ−１を２００ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、ＡｒとＨ_２Ｏの混合ガス雰囲気（Ｈ_２Ｏ濃度：１０％）とした。

逆方向耐電圧は高いが、順方向オン抵抗も高くなった。また、Ｖ_ＢＤ、Ｎｄ、εを用い、式（ｉ）から最大空乏層幅Ｗ_ＢＤを計算した。誘電率εは、十分に逆方向電圧が印加され空乏層長が十分飽和した領域における容量Ｃを用いて式（６）から求めた。結果を表１に示す。
Ｗ_ＢＤは、実施例１、２、４のｄ１と比較して大きな値であった（ｄ１＜Ｗ_ＢＤ）。

比較例２
金属酸化物半導体層を以下のように単層で成膜した以外は、実施例１と同様にして素子を作製し、評価した。結果を表１に示す。
金属酸化物半導体層としてＩＧＺＯ−１を２００ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、ＡｒとＨ_２Ｏの混合ガス雰囲気（Ｈ_２Ｏ濃度：１％）とした。
順方向オン抵抗は低く良好であるが、逆方向耐電圧も低い値であった。

比較例３
金属酸化物半導体層を以下のように単層で成膜した以外は、実施例１と同様にして素子を作製し、評価した。結果を表１に示す。
金属酸化物半導体層としてＧａ_２Ｏ_３を２００ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、Ａｒガス雰囲気とした。

逆方向耐電圧が高く良好であるが、順方向オン抵抗も高い値であった。比較例１と同様にして最大空乏層幅Ｗ_ＢＤを計算したが、実施例３のｄ１と比較して大きな値（ｄ１＜Ｗ_ＢＤ）であった。

比較例４
金属酸化物半導体層を以下のように単層で成膜した以外は、実施例１と同様にして素子を作製し、評価した。結果を表１に示す。
金属酸化物半導体層としてＩＧＺＯ−２を２００ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、ＡｒとＯ_２の混合ガス雰囲気（Ｏ_２濃度：３％）とした。

順方向オン抵抗は低く良好であるが、逆方向耐電圧も低い値であった。

比較例５
金属酸化物半導体層を以下のように成膜した以外は、実施例１と同様にして素子を作製し、評価した。結果を表１に示す。
耐圧層としてＩＧＺＯ−１を１００ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、ＡｒとＨ_２Ｏの混合ガス雰囲気（Ｈ_２Ｏ濃度：１％）とした。さらに、バルク層としてＩＧＺＯ−１を１００ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、ＡｒとＨ_２Ｏの混合ガス雰囲気（Ｈ_２Ｏ濃度：１０％）とした。

比較例５は、実施例１の素子において金属酸化物半導体層の積層順を逆にしたものであるが、逆方向耐電圧が低く、かつ順方向オン抵抗が大きく上昇した。Ｅｃ１＜Ｅｃ２、即ちＮｄ１＞Ｎｄ２の構成は不適当であることが分かった。

本発明の積層体は、パワー半導体素子、ダイオード素子、ショットキーバリアダイオード素子等の半導体素子に用いることができ、この素子を用いた電子回路は、電気機器、電子機器、電動車両等に用いることができる。

１〜３、１００、１０１ 積層体
１０，１１０ 導電性基板
２０ ショットキー電極層
３０，１３０ 金属酸化物半導体層
３２，１３４ 耐圧層
３４，１３２ バルク層
４０，１２０ オーミック電極層

Claims (14)

1. 少なくとも導電性基板、ショットキー電極層、金属酸化物半導体層をこの順に含み、前記金属酸化物半導体層が２層以上の積層構造からなる積層体であって、
   前記金属酸化物半導体層を構成する層のうちの１層は前記ショットキー電極層と接する耐圧層であり、他の１層は前記耐圧層と接するバルク層であり、
   前記耐圧層内のドナー濃度の膜厚方向の平均値Ｎｄ１及び前記バルク層内のドナー濃度の膜厚方向の平均値Ｎｄ２が、Ｎｄ１＜Ｎｄ２を満たす
   積層体。
2. 少なくとも導電性基板、オーミック電極層、金属酸化物半導体層をこの順に含み、前記金属酸化物半導体層が２層以上の積層構造からなる積層体であって、
   前記金属酸化物半導体層を構成する層のうちの１層は耐圧層であり、他の１層は前記耐圧層と接し、前記耐圧層とオーミック電極層の間に位置するバルク層であって、
   前記耐圧層内のドナー濃度の膜厚方向の平均値Ｎｄ１及び前記バルク層内のドナー濃度の膜厚方向の平均値Ｎｄ２がＮｄ１＜Ｎｄ２を満たす
   積層体。
3. 前記耐圧層の膜厚が、前記耐圧層の逆方向耐電圧に対応する空乏層膜厚よりも小さい請求項１又は２に記載の積層体。
4. 前記耐圧層の膜厚ｄ１と前記バルク層の膜厚ｄ２がｄ１＜ｄ２を満たす請求項１〜３のいずれかに記載の積層体。
5. 前記耐圧層を構成する材料の平均絶縁破壊電界Ｅｃ１と前記バルク層を構成する材料の平均絶縁破壊電界Ｅｃ２がＥｃ１＞Ｅｃ２を満たす請求項１〜４のいずれかに記載の積層体。
6. 前記耐圧層の水素原子濃度が１０^２０〜１０^２２個／ｃｍ^３である請求項１〜５のいずれかに記載の積層体。
7. 前記バルク層の水素原子濃度が１０^２０〜１０^２２個／ｃｍ^３である請求項１〜６のいずれかに記載の積層体。
8. 前記耐圧層におけるドナー濃度の膜厚方向分布と、前記バルク層におけるドナー濃度の膜厚方向分布が、これら２層の境界面において概連続である請求項１〜７のいずれかに記載の積層体。
9. 前記金属酸化物半導体層が、Ｉｎ、Ｇａ、Ｚｎ及びＳｎから選択される少なくとも１種類の元素を含む請求項１〜８のいずれかに記載の積層体。
10. 前記金属酸化物半導体層が非晶質又は多結晶の材料からなる請求項１〜９のいずれか記載の積層体。
11. 前記耐圧層の水素原子濃度Ｄ_Ｈ１と前記バルク層の水素原子濃度Ｄ_Ｈ２がＤ_Ｈ１＞Ｄ_Ｈ２を満たす請求項１〜１０のいずれかに記載の積層体。
12. 請求項１〜１１のいずれかに記載の積層体を用いた半導体素子。
13. 請求項１２に記載の半導体素子を用いた電子回路。
14. 請求項１３に記載の電子回路を用いた電気機器。