JP5185845B2 - 可変容量素子 - Google Patents

可変容量素子 Download PDF

Info

Publication number
JP5185845B2
JP5185845B2 JP2009015666A JP2009015666A JP5185845B2 JP 5185845 B2 JP5185845 B2 JP 5185845B2 JP 2009015666 A JP2009015666 A JP 2009015666A JP 2009015666 A JP2009015666 A JP 2009015666A JP 5185845 B2 JP5185845 B2 JP 5185845B2
Authority
JP
Japan
Prior art keywords
diamond semiconductor
concentration
semiconductor
doped diamond
capacitance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009015666A
Other languages
English (en)
Other versions
JP2010177278A (ja
Inventor
裕美 寺前
嘉宏 横田
信之 川上
貴之 平野
武史 橘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2009015666A priority Critical patent/JP5185845B2/ja
Publication of JP2010177278A publication Critical patent/JP2010177278A/ja
Application granted granted Critical
Publication of JP5185845B2 publication Critical patent/JP5185845B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、高温でも動作する可変容量素子に関するものである。
静電容量を調節できる可変容量素子は、様々な電子回路に使用されている。その中でも、誘電体として空乏層を用いる可変容量素子は、電圧で空乏層の厚さを制御することによって電気的に静電容量を調節できる。空乏層を用いる可変容量素子は、一般に「バラクタ」又は「バリキャップ」と呼ばれ、以下ではこれを「バラクタ」と略称することがある。
バラクタは、pn接合のp型半導体とn型半導体との界面、またはMIS(Metal Insulator Semiconductor)構造の絶縁膜と半導体との界面などに形成される空乏層の厚みを電圧によって制御することで静電容量を調節できる。このようなバラクタに関して、従来から様々な技術が開示されている(例えば特許文献1及び2)。
特開平7−45789号公報 特開2003−218217号公報
従来のバラクタは、特許文献1及び2で開示されているように、シリコン半導体を使用している。このシリコン半導体は、一般に150℃以下でしか正常に動作しないと言われており、シリコン半導体を使用する従来のバラクタは、動作温度の上限が約100℃程度である。100℃を超えるとドーパントの活性化率が高くなり、静電容量の変化量が小さくなる(バラクタとして使用できなくなる)。そのためシリコン半導体を使用するバラクタは、せいぜい100℃程度までしか実用化できない。よって、従来のバラクタを、生産現場などの高温環境下で動作するセンサ等に使用するためには、断熱性パッケージで保護する必要があり、従来のバラクタを使用するセンサ等は、小型化や省エネルギー化が困難である。
本発明は前記のような事情を考慮してなされたものであって、その目的は、高温でも動作する可変容量素子を提供することにある。
上記目的を達成し得た本発明の可変容量素子は、
基板の上側に、ダイヤモンド半導体、第1の金属電極、第1の絶縁膜、および第2の金属電極が形成されており、
前記ダイヤモンド半導体は、基板側から順に、ドーパント濃度が2×1020cm-3以上の高濃度ドープダイヤモンド半導体とドーパント濃度が5×1017cm-3以下の低濃度ドープダイヤモンド半導体とで構成されており、且つ、前記高濃度ダイヤモンド半導体および第1の金属電極は電気的に接続されており、
前記第1の絶縁膜は、前記低濃度ダイヤモンド半導体と前記第2の金属電極との間に介在していることを特徴とする。
前記低濃度ドープダイヤモンド半導体の好ましいドーパント濃度は1×1016cm-3以下である。
前記第2の金属電極の上(直上)に第2の絶縁膜が形成されており、前記第2の絶縁膜の上(直上)に前記第1の金属電極の一部が形成されている可変容量素子が好ましい。
前記高濃度ドープダイヤモンド半導体および前記低濃度ドープダイヤモンド半導体がホウ素をドープしたp型ダイヤモンド半導体であることが好ましい実施態様である。
本発明によれば、金属電極(Metal)、絶縁膜(Insulator)及び半導体(Semiconductor)のMIS構造においてダイヤモンド半導体を使用することによって、100℃を超える高温でも動作する可変容量素子を得ることができる。
本発明の第1実施態様の可変容量素子を示す概略断面図である。 本発明の第2実施態様の可変容量素子を示す概略断面図である。 実施例1で作製した可変容量素子の160℃でのC−V特性を示すグラフである。 実施例で作製した可変容量素子の160℃でのC−V特性を示すグラフである。
本発明の可変容量素子は、ドーパント濃度(特にB濃度)が約5×1017cm-3以下の低濃度ドープダイヤモンド半導体を構成要素として含むダイヤモンド半導体膜を用いたところに特徴がある。このようにダイヤモンド半導体を使用することによって、高温でも動作できる可変容量素子を作製できる。さらにドーパント濃度を充分に小さくすることによって、空乏層の厚みを大きくすることができ、静電容量の変化量が大きい可変容量素子を作製できる。以下、図1を参照しながら本発明の好ましい実施態様を説明する。但し本発明は図1の実施態様に限定されるものではない。
図1に示す本発明の可変容量素子は、基板1の上側に、ダイヤモンド半導体、第1の金属電極3、第1の絶縁膜4、および第2の金属電極5が形成されており、
前記ダイヤモンド半導体は、基板側から順に、ドーパント濃度が2×1020cm-3以上の高濃度ドープダイヤモンド半導体22とドーパント濃度が5×1017cm-3以下の低濃度ドープダイヤモンド半導体21とで構成されており、且つ、前記高濃度ダイヤモンド半導体22および第1の金属電極3は電気的に接続されており、
前記第1の絶縁膜4は、前記低濃度ダイヤモンド半導体21と前記第2の金属電極5との間に介在していることを特徴とする。
本発明の可変容量素子は、第1の絶縁膜4と接触している低濃度ドープダイヤモンド半導体21中の空乏層の厚みが印加電圧によって変化することで、静電容量を変化させることができる。以下、本発明の可変容量素子の構成について、基板から順に説明していく。
本発明では基板1に特に限定は無いが、その表面がダイヤモンドである基板を使用することが好ましい。表面がダイヤモンドであれば、その上にダイヤモンド半導体を形成しやすい。表面がダイヤモンドである基板1として、例えばシリコン等の半導体基板上に絶縁性ダイヤモンド層を形成したヘテロエピタキシャル・ダイヤモンド基板、および単結晶ダイヤモンド基板などが挙げられる。
ダイヤモンド半導体は、低濃度ドープダイヤモンド半導体21および高濃度ドープダイヤモンド半導体22から構成される。低濃度ドープダイヤモンド半導体21および高濃度ドープダイヤモンド半導体22は、ホウ素(B)をドープしたp型ダイヤモンド半導体であることが好ましい。Bは、ダイヤモンドに導電性を付与できるドーパントの中で、活性化エネルギーの最も小さいドーパントだからである。Bの濃度により、絶縁性〜金属的伝導までの広い範囲での電気特性の制御が可能である。
低濃度ドープダイヤモンド半導体21のドーパント濃度(特にB濃度)は、5×1017cm-3以下である。このようにドーパント濃度を充分に小さくすることによって、空乏層の厚みを大きくすることができ、静電容量の変化量が大きい可変容量素子を作製できる。またこの半導体21のドーパント濃度を充分に抑制することによって、可変容量素子の動作時のキャリア濃度を比較的小さくすることができる。
低濃度ドープダイヤモンド半導体21のドーパント濃度は、好ましくは1×1016cm−3以下である。こうすることによって、比較的大きな市場が想定される150〜300℃という高温でも、静電容量の変化量が大きいバラクタを実現できる。それは次の機構によるものと考えられる。即ち、ダイヤモンドのドーパントであるホウ素はアクセプタとして働き、低濃度の場合、その活性化エネルギーは0.37eVであることが知られている。これは、シリコン中の低濃度ホウ素の活性化エネルギー(0.045eV)に比べて大きい。なおホウ素濃度が上がるにつれ、活性化エネルギーは小さくなる。活性化エネルギーが小さくなり、環境温度からの熱エネルギーとの差が小さくなるとドーパントからキャリアが活性化(熱活性化)されやすくなる。つまり活性化率が上がる。熱活性化が頻繁に起こる活性化エネルギーと環境温度では、それだけ空乏層が広がりにくい。つまり、バイアスを増しても容量は変化しにくい(下がりにくい)ことになる。これが、温度上昇に伴って、静電容量が変化しにくくなる主な理由であると考えられる。
本発明者らは、ドーパント濃度が十分低い場合、活性化エネルギーが大きいばかりでなく、そもそもドーパントから発生するキャリア濃度が低いため、温度による活性化キャリアの変化率が低く、その結果、高温でも静電容量の大きな変化量を維持できると考えるに至った。このような観点に基づき、高温でも静電容量の大きな変化量を実用上十分確保し得る低濃度ドープダイヤモンド半導体21の好ましいドーパント濃度を1×1016cm−3以下に設定した次第である。
なお、低濃度ドープダイヤモンド半導体21のドーパント濃度の下限は特に限定されない。しかしアクセプタ型のドーパント(例えばホウ素)を用いる場合、窒素のようなドナー的不純物が入ると補償効果により、実質的にアクセプタ型のドーパントの作用が打ち消される。この窒素はダイヤモンド中に入りやすい不純物として知られており、ダイヤモンドの成長中に大気が窒素源となることから、現実にはその濃度を抑えることが困難である。したがって、アクセプタ型のドーパント濃度を低減しすぎると、意図せずに混入した窒素の濃度よりも低くなってしまい、キャリア源としての効果が発揮されなくなる。したがって、少なくとも極力窒素濃度を上回る濃度以上にアクセプタ型のドーパントを設定することが好ましい。詳細には、極限窒素濃度でアクセプタ型のドーパント(特にホウ素)の下限を定めることが好ましい。
低濃度ドープダイヤモンド半導体21中のドーパント濃度は均一である必要は無く、半導体21中でこの濃度が連続的に変更していても良い。但し低濃度ドープダイヤモンド半導体21の全ての箇所で、ドーパント濃度は5×1017cm-3以下である必要がある。さらに低濃度ドープダイヤモンド半導体21と高濃度ドープダイヤモンド半導体22との間に遷移ドープダイヤモンド半導体(遷移層)が存在していても良い。即ち本発明の可変容量素子は、「絶縁膜/低濃度ドープダイヤモンド半導体(5×1017cm-3以下)/遷移ドープダイヤモンド半導体(5×1017cm-3超〜2×1020cm-3未満)/高濃度ドープダイヤモンド半導体(2×1020cm-3以上)/基板」という構成であっても良い。この遷移ドープダイヤモンド半導体は、薄いほど良く、その厚みの上限は、好ましくは1μm程度であり、より好ましくは100nm程度である。遷移ドープダイヤモンド半導体は存在しないことが最も好ましい。
低濃度ドープダイヤモンド半導体21の厚さは、要求される静電容量に応じて、任意に設できるが、その下限は、通常1nm、好ましくは10nmである。上記の下限は、高濃度ダイヤモンド半導体からの量子論的な電荷(キャリア)のしみだしと、厚みが小さいことによって容量変化が小さくなることなどを考慮して決定される。また低濃度ドープダイヤモンド半導体21の厚さが大きいほど、容量の変化量の大きな可変容量素子を作製できる。しかしこの厚さが大きくなりすぎると、電圧降下による駆動電圧が高くなる。また、成膜時間が長くなってコスト高になり、実用的な範囲を超えてしまう。そこで低濃度ドープダイヤモンド半導体21の厚さは、好ましくは5μm以下、より好ましくは1μm以下である。例えば、電極面積0.01mm2の素子において、厚み10μmの低濃度ダイヤモンド全体に空乏層が広がった場合のダイヤ膜の容量Cは、下式により約0.1pFとなる。
容量C
=ε×S/d
=5.7×8.86×10-14[F/cm]×0.01[mm2]/10[μm]
≒0.1pF
(上記式中、ε:誘電体の誘電率、S:電極の面積、d:電極間の距離)
素子全体の容量Cは、
1/C=1/CI+1/C
となる。
(上記式中、CI:絶縁膜の容量)
本発明の可変容量素子では、基板上にまず高濃度ドープダイヤモンド半導体22を形成し、この上に低濃度ドープダイヤモンド半導体21を形成する。このような構成を採用することによって、品質の高い低濃度ドープダイヤモンド半導体21を形成でき、可変容量素子の特性を向上させることができる。
高濃度ドープダイヤモンド半導体22のドーパント濃度(特にB濃度)は、2×1020cm-3以上、好ましくは5×1020cm-3以上(このときの抵抗率は約10mΩcm)である。ドーパント濃度が2×1020cm-3以上であれば、半導体22のキャリア活性率はほぼ100%となり、半導体22は金属的な挙動を示す。このようにドーパント濃度を高めることによって、高濃度ドープダイヤモンド半導体22と第1の金属電極3との間の接触抵抗を低減することができ、可変容量素子の特性を向上させることができる。しかし高濃度ドープダイヤモンド半導体22のドーパント濃度が高くなりすぎると、半導体22の結晶性が崩れる。そこで半導体22のドーパント濃度(特にB濃度)は、好ましくは1×1022cm-3以下、より好ましくは5×1021cm-3以下である。高濃度ドープダイヤモンドのドーパント濃度が1×1022cm-3を超えると、結晶性が崩れ結晶欠陥が著しく増加する。その結果、この上部に形成する低濃度ドープダイヤモンドの結晶性も悪くなり、転位が増加し、容量素子の高速反応性や容量変化特性が劣化する。
高濃度ドープダイヤモンド半導体22の厚さが薄すぎると、高濃度ドープダイヤモンドにまで空乏層が広がり、金属電極界面とのオーミック特性がとれなくなる。一方、逆に厚すぎると、成膜コストが高くなるほか、電圧降下が大きくなる。半導体22の厚さは、好ましくは10nm〜10μmである。
第1の金属電極3は、高濃度ドープダイヤモンド半導体22と電気的に接続している。第1の金属電極3は、オーミック電極を形成するものであれば良く、例えばPt、Mo、Mo、W、Ta、Vおよびこれらの合金が挙げられる。これらの中でもPtおよびその合金が好ましい。
第1の絶縁膜4として、例えばアルミナ(Al23)、酸化ケイ素(SiO2)、酸化窒素(SiN)、ハフニア(HfO2)、ZrO2、HfSiO2、BaZrO3、LaAlO3、ZrSiO3など、或いはこれらを主成分とする化合物、混合物または積層膜を使用できる。これらの中でもアルミナが好ましい。
コンデンサの静電容量を大きくするため、第1の絶縁膜4の厚さは、耐電圧性が保たれる範囲で小さいほど良い。絶縁膜の厚さは、好ましくは、20〜100nmである。なお、上記下限は、絶縁耐圧6MV/cm、10Vまで印加するとして設定された値である。
本発明の構造では、電極/絶縁膜/低濃度ダイヤモンド/高濃度ダイヤモンド/電極の構造である。通常の可変容量素子は、pn接合を逆方向にバイアスし接合近傍の空乏層厚の変化を利用しているが、本発明では、低濃度ドープダイヤモンドの空乏層厚変化を利用し、さらに絶縁膜を設けているところに特徴がある。
上記のように絶縁膜を入れることにより、順バイアスでも使用できるといった効果がある。ただし、低濃度ドープダイヤモンド層のドーパント濃度が非常に低い場合にそれが可能となる。低濃度ドープダイヤモンド層のドーパント濃度が比較的高い場合、逆バイアスから順バイアスに変化させると、低濃度ドープダイヤモンド内が全て導電性となり、容量は絶縁膜のみの容量になる。すなわち、固定容量素子になる。これは順バイアスをさらに上げても変わらない。なお「順バイアス」とは、第1の金属電極を基準として、第2の金属電極が負電圧となっている状態を指し、「逆バイアス」とはその逆の状態を指す。
一方、低濃度ドープダイヤモンド層のドーパント濃度が十分低い場合、実質アンドープダイヤモンドとして振る舞う。なぜなら、逆バイアスから順バイアスに変化させても(実質アンドープの)低濃度ドープダイヤモンド層内にほとんどキャリアが発生しないため、空乏層厚の変化の仕方が異なるはずであると考えた。逆バイアスから順バイアスに変化させると、ある一定のバイアス以上で、キャリアが低濃度ドープダイヤモンドから発生するのではなく、高濃度ドープダイヤモンド層から、層間のポテンシャルバリアを越えてキャリアが注入され、絶縁膜直下の低濃度ドープダイヤモンド層内に蓄積してキャリア蓄積層が形成される。一方、キャリア蓄積層と高濃度ドープダイヤモンド層との間には依然として空乏層が存在する。バイアスをさらに増加させると、注入されるキャリアが増加し、蓄積層の厚さが増加するに伴い空乏層は薄くなる。さらにバイアスを増大させると空乏層厚が薄くなり、絶縁膜の容量に漸近する。このような動作が可能なドーパント濃度が1×1016cm−3以下である。
このとき、高濃度ドープダイヤモンドと低濃度ドープダイヤモンドのドーパントは、いずれもホウ素であることが望ましい。こうすることによって、高濃度ドープダイヤモンドと低濃度ドープダイヤモンドとの界面にできるポテンシャルバリアがほぼ0.37/2=0.19eVになる。温度T(単位:ケルビンK)の熱エネルギーはkB・Tであるので(kB:ボルツマン定数)、27℃=300Kでは、1.38×10-23×300(J)=1.38×10-23×300/(1.60×10-19)(eV)=0.0259(eV)となり、また、300℃=573Kでは、0.0494eVとなる。この値はポテンシャルバリア0.19eVに比べて十分小さく、つまり300℃でも十分バリアとして働くことを意味する。
第2の金属電極5としては、特に第1の絶縁膜4に酸化物を使用する場合、絶縁膜との密着性を向上させるために、Cu、Alなどの酸化物を形成しやすい金属およびその合金が好ましい。特に金属電極5として、仕事関数の大きいAlまたはその合金が好適である。
本発明の可変容量素子の好ましい実施態様では、図2に示すように、第2の金属電極5の上(直上)に第2の絶縁膜6が形成されており、第2の絶縁膜6の上(直上)に第1の金属電極3の一部が形成されている。この好ましい実施態様では、「第1の金属電極3の一部/ダイヤモンド半導体(高濃度ドープダイヤモンド半導体22および低濃度ドープダイヤモンド半導体21)/第1の絶縁膜4/第2の金属電極5」の部分で可変容量素子(バラクタ)を形成し、「第2の金属電極5/第2の絶縁膜6/第1の金属電極3の一部」で固定容量素子を形成する。そのためこの実施態様の可変容量素子では、固定容量素子部分によって静電容量を増大させることができる。
図2に示す実施態様では固定容量素子の部分は1つであるが、本発明の可変容量素子では、さらに絶縁膜および金属電極を重ねることで、固定容量素子の部分を2つ以上形成しても良い。
図2に示すように固定容量素子部分を積層した本発明の可変容量素子は、固定容量素子を基板の別の領域に形成した場合と比べて、容量素子の面積あたりの静電容量を高めることができる。言い換えれば、この実施態様の可変容量素子は、同じ静電容量であれば、基板上の占有面積を低減させることができる。ダイヤモンド基板は非常に高価であるため、基板の占有面積を抑えることができれば、コストを大幅に低減させることができる。
第2の絶縁膜6には、例えばアルミナ(Al23)、酸化ケイ素(SiO2)、酸化窒素(SiN)、ハフニア(HfO2)、ZrO2、HfSiO2、BaZrO3、LaAlO3、ZrSiO3など、或いはこれらを主成分とする化合物、混合物または積層膜を使用できる。第1の絶縁膜4および第2の絶縁膜6には、同じ材料を用いても良く、別の材料を用いても良い。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明は以下の実施例によって制限を受けるものではなく、前記・下記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
実施例1
本実施例では、図1に示す構成の可変容量素子を作製した。
まず基板1として、シリコン基板上にヘテロエピタキシャル・ダイヤモンドを成膜したヘテロエピタキシャル・ダイヤモンド基板を使用した。このヘテロエピタキシャル・ダイヤモンド基板は、以下のようにして作製した。
特開平07−069789号公報の実施例に記載されたバイアス印加による高配向ダイヤモンド膜の作製方法に基づき、シリコン(100)基板上にダイヤモンドの(100)面を表面とするヘテロエピタキシャル・ダイヤモンドを成膜した。このヘテロエピタキシャル・ダイヤモンド膜を、膜厚が300μm以上であり、ダイヤモンド結晶粒の大きさが平均100μmとなるまで成長させた。次いでダイヤモンド表面を機械研磨し、その算術平均粗さRaを5nm未満とした。
前記基板1上に、アルミナ膜を蒸着し、リソグラフィ技術によってパターンを形成してから、下記条件のマイクロ波プラズマCVD法でボロンをドープしたダイヤモンド半導体を成膜し、アルミナ膜を除去することによって、高濃度ドープダイヤモンド半導体22を形成した。なお下記のドーパント濃度は、二次イオン質量分析(SIMS)で測定した。
(1)高濃度ドープダイヤモンド半導体22の成膜条件
・使用装置:2.45GHzのマイクロ波CVD装置
・反応ガス:水素、メタン0.5体積%及びジボラン0.05体積%の混合ガス
・反応容器内の圧力:6.6kPa(50Torr)
・基板温度:800℃
(2)高濃度ドープダイヤモンド半導体22の物性
・ドーパント(ボロン)濃度:6×1020cm-3
・厚さ:約40nm
前記高濃度ドープダイヤモンド半導体22上に、ボロンをドープした低濃度ドープダイヤモンド半導体21を形成した。なお成膜条件は、ジボラン濃度を0.1体積ppmとしたこと以外は、前記高濃度ドープダイヤモンド半導体22の場合と同様である。
低濃度ドープダイヤモンド半導体21の物性
・ドーパント(ボロン)濃度:2×1017cm-3
・厚さ:約30nm
前記高濃度ドープダイヤモンド半導体22上に、第1の金属電極3として、厚さが約100nmである白金電極をスパッタ法で形成した。
前記高濃度ドープダイヤモンド半導体22、低濃度ドープダイヤモンド半導体21および白金電極3上に、第1の絶縁膜4としてアルミナ(Al23)膜を、原子層堆積法により次のようにして形成した。トリメチルアルミニウム(以下「TMA」と略称する)及び純水を、それぞれ高純度窒素ガスでバブリングしてから、原料ガスとして反応容器に交互に導入した。TMA及び純水の供給時間および反応容器内の圧力は、それぞれ1〜2秒および2〜3kPaであり、TMAと純水との供給の間に5〜20秒の窒素ガスによるパージを行い、これを300回繰り返すことによって、厚さが約35nmであるアルミナ膜を形成した。なおアルミナ成膜中、基板を350℃に維持した。
前記第1の絶縁膜4上に、第2の金属電極5として、厚さが約200nmであるアルミニウム電極を抵抗加熱蒸着法で形成した。
上述のようにして作製した可変容量素子のC(静電容量)−V(電圧)特性を160℃で測定した。その結果を図3に示す。図3には、測定データ◆をプロットすると共に、スムージング処理した線も示している。図3で示されているように、MIS構造でダイヤモンド半導体を用いた本発明の可変容量素子は、第2の金属電極に正電圧を印加すると、静電容量が減少する傾向を示し、160℃の高温でも可変容量素子として動作できる。なお、図には示していないが、160℃以外の温度条件下でも同様の実験を行なっており、多少の温度依存性は見られるものの、図3と同様の傾向が見られたことを確認している。
実施例2及び3、並びに比較例1
上記の実施例1において、低濃度ドープダイヤモンド半導体および高濃度ドープダイヤモンド半導体の各ドーパント濃度および各膜厚を表1に示すように変更したこと以外は、実施例1と同様にして、実施例2及び3、並びに比較例1の可変容量素子を製造し、そのC−V特性を160℃で測定した。表1には、参考のため、上記実施例1の上記値も併記している。なお、比較例1は、本発明の低濃度ダイヤモンド半導体のドーパント濃度の要件を満たしていない例である。
また、実施例1〜3及び比較例1のC−V特性を示すグラフを図4に示す。
これらの結果より、本発明の要件を満足する実施例1〜3の可変容量素子は、160℃の高温でも可変容量素子として動作できることが確認された。
1 基板
21 低濃度ドープダイヤモンド半導体
22 高濃度ドープダイヤモンド半導体
3 第1の金属電極
4 第1の絶縁膜
5 第2の金属電極
6 第2の絶縁膜

Claims (4)

  1. 基板の上側に、ダイヤモンド半導体、第1の金属電極、第1の絶縁膜、および第2の金属電極が形成されており、
    前記ダイヤモンド半導体は、基板側から順に、ドーパント濃度が2×1020cm-3以上の高濃度ドープダイヤモンド半導体とドーパント濃度が5×1017cm-3以下の低濃度ドープダイヤモンド半導体とで構成されており、且つ、前記高濃度ダイヤモンド半導体および第1の金属電極は電気的に接続されており、
    前記第1の絶縁膜は、前記低濃度ダイヤモンド半導体と前記第2の金属電極との間に介在していることを特徴とする可変容量素子。
  2. 前記低濃度ドープダイヤモンド半導体のドーパント濃度は1×1016cm-3以下である請求項1に記載の可変容量素子。
  3. 前記第2の金属電極の上に第2の絶縁膜が形成されており、
    前記第2の絶縁膜の上に前記第1の金属電極の一部が形成されている請求項1または2に記載の可変容量素子。
  4. 前記高濃度ドープダイヤモンド半導体および前記低濃度ドープダイヤモンド半導体がホウ素をドープしたp型ダイヤモンド半導体である請求項1〜3のいずれかに記載の可変容量素子。
JP2009015666A 2009-01-27 2009-01-27 可変容量素子 Expired - Fee Related JP5185845B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009015666A JP5185845B2 (ja) 2009-01-27 2009-01-27 可変容量素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009015666A JP5185845B2 (ja) 2009-01-27 2009-01-27 可変容量素子

Publications (2)

Publication Number Publication Date
JP2010177278A JP2010177278A (ja) 2010-08-12
JP5185845B2 true JP5185845B2 (ja) 2013-04-17

Family

ID=42707957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009015666A Expired - Fee Related JP5185845B2 (ja) 2009-01-27 2009-01-27 可変容量素子

Country Status (1)

Country Link
JP (1) JP5185845B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280317B (zh) * 2013-05-20 2015-11-11 北方民族大学 一种纳米金刚石薄膜可变超级电容及其制备方法
JP7359435B2 (ja) * 2019-12-05 2023-10-11 国立研究開発法人物質・材料研究機構 可変容量素子、共振器および可変容量素子の使用方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173835A (en) * 1991-10-15 1992-12-22 Motorola, Inc. Voltage variable capacitor
JPH08316498A (ja) * 1995-05-17 1996-11-29 Kobe Steel Ltd ダイヤモンド半導体整流素子
JP3986432B2 (ja) * 2002-12-20 2007-10-03 株式会社神戸製鋼所 ダイヤモンド電子素子
JP2006303389A (ja) * 2005-04-25 2006-11-02 Kyocera Corp 薄膜コンデンサ素子および薄膜コンデンサアレイ

Also Published As

Publication number Publication date
JP2010177278A (ja) 2010-08-12

Similar Documents

Publication Publication Date Title
JP6615965B2 (ja) トランジスタの作製方法
KR102637107B1 (ko) 전자 소자 및 그 제조방법
KR102100415B1 (ko) 터널링 소자 및 그 제조방법
JP4582542B2 (ja) ダイヤモンド電界効果トランジスタ及びその製造方法
CN108431963B (zh) 半导体元件和使用该半导体元件的电气设备
CN109904239A (zh) 一种pin二极管及其制备方法
Deng et al. Physical aspects of colossal dielectric constant material CaCu3Ti4O12 thin films
WO2017110940A1 (ja) 半導体素子及びそれを用いた電気機器
JP5185845B2 (ja) 可変容量素子
TWI559538B (zh) 半導體元件
TW202249319A (zh) 包含由具有寬帶隙半導電材料所製成之層堆疊之電容
JP2005005359A (ja) 半導体を用いた電子デバイス
JP2020009884A (ja) 半導体装置、半導体装置の使用方法およびその半導体装置の製造方法
US20130153886A1 (en) Semiconductor device and manufacturing method thereof
US11688785B2 (en) Metal semiconductor contacts
JP4911943B2 (ja) 絶縁ゲート型電界効果トランジスタ
JP2019047096A (ja) ダイヤモンド半導体素子
KR101108574B1 (ko) 탄화규소계 반도체 소자 및 제조 방법
JP2017118048A (ja) 積層体
Laha et al. Enhanced electrical properties of carbon doped epitaxial Gd2O3 thin films on Si substrates
KR20070117213A (ko) 반도체 소자 및 그의 제조방법
JP2009111425A (ja) 半導体を用いた電子デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees