JP2013077681A - 抵抗変化素子及びそのプログラミング方法 - Google Patents
抵抗変化素子及びそのプログラミング方法 Download PDFInfo
- Publication number
- JP2013077681A JP2013077681A JP2011216256A JP2011216256A JP2013077681A JP 2013077681 A JP2013077681 A JP 2013077681A JP 2011216256 A JP2011216256 A JP 2011216256A JP 2011216256 A JP2011216256 A JP 2011216256A JP 2013077681 A JP2013077681 A JP 2013077681A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- resistance change
- variable resistance
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】第一の電極(201)と、抵抗変化膜(202)と、第二の電極(203)と、中間絶縁膜(204)と、制御電極(205)と、をこの順に積層した積層構造を備え、前記抵抗変化層(202)と前記中間絶縁膜(204)が直接接していない。
【選択図】図2
Description
(A)遷移金属酸化物を用いたReRAM(Resistance Random Access Memory)や、
(B)固体電解質層を用いたNanoBridge(NEC社の登録商標)
などがある。
バイポーラ型固体電解質スイッチ素子は、OFF状態(高抵抗状態)とON状態(低抵抗状態)との切り替えに逆極性の電圧が必要なスイッチ素子である。ここで、典型的なバイポーラ型抵抗変化素子の動作特性について図16(A)乃至(D)を用いて説明する。
第一電極に正電圧を印加した場合にのみ、OFF状態からON状態へ遷移し、
第一電極に負電圧を印加した場合にのみ、ON状態からOFF状態への遷移
が生じる素子をバイポーラ型抵抗変化素子として定義する。
ここで、バイポーラ型抵抗変化素子に用いられる電極を定義する。図16で説明したように、正電圧を印加した場合にOFF状態からON状態に遷移する電極を「第一の電極」、あるいは「活性電極」と定義する。
上記したバイポーラ型抵抗変化素子の例として、非特許文献1には、固体電解質層(イオンが電界等の印加によって自由に動くことのできる固体)中における金属イオン移動と電気化学反応とを利用したスイッチング素子が開示されている。非特許文献1に開示されたスイッチング素子は、固体電解質層、該固体電解質層に一側と該一側と反対側の各面に当接して対向配置された第1電極及び第2電極の3層から構成されている。このうち、第1電極は、固体電解質層に金属イオンを供給するための役割を果たしている。第2電極からは、金属イオンは供給されない。
半導体装置内の多層配線層に形成され、前記第一電極は下部電極を兼ねた配線(図10の3)であって、
前記抵抗変化膜(図10の9)との間に絶縁性バリア膜(図10の7)が介在し、
前記絶縁性バリア膜(図10の7)は開口部を有し、
前記抵抗変化膜(図10の9)は、前記開口部において前記下部電極兼配線(3)と接する構成としてもよい。
下層配線上に絶縁性バリア膜(図10の7)を形成する工程と、
前記絶縁性バリア膜上に開口部パターンを有するハードマスク膜(図11(C)の8)を形成する工程と、
前記ハードマスク膜をマスクとして、前記開口部パターンから露出する前記絶縁性バリア膜を反応性ドライエッチングにより、前記絶縁性バリア膜に、前記下層配線に通ずるととともに、壁面が前記配線から離れるにしたがい広くなったテーパ面となった開口部を形成する工程(図12(A))と、
前記抵抗変化膜(図10、図12(C)の9)を形成する工程と、
前記上部電極(図10の10、11、13)を形成する工程と、
を含む。
前記プラグを形成する工程では、前記他の配線上に他のプラグを形成する半導体装置の製造方法であることが好ましい。
図1(A)は、関連技術(比較例)の2端子抵抗変化素子回路の等価回路、図1(B)は、本実施形態に係る制御端子付き抵抗変化素子の等価回路を示す。図1(A)、(B)において、101は抵抗変化素子、102、103は端子である。図1(B)に示すように、本発明の実施形態では、制御信号の入出力を行う制御端子104を有する。
次に本発明の第二の実施形態について説明する。第二の実施形態では、不活性電極(第二の電極)同士が接続された相補型抵抗変化素子を例に説明する。図4(A)は、関連技術の2端子抵抗変化素子を二つ使用した相補型抵抗変化素子回路、図4(B)は、第二の実施形態による制御端子付き抵抗変化素子の回路を示す図である。
次に本発明の第三の実施形態について説明する。第三の実施形態では、制御電極を有する抵抗変化素子(第一の実施形態)を、アレイ状に配置したスイッチ(クロスバースイッチ)として用いることで、スイッチ素子の小面積化を図ることができるようになる。
・水平線はすべてフローティングとし、
・対角線707aは接地電位とし、それ以外の対角線はセット電圧の半分の電圧を印加する。
・対角線は全てフローティングにし、
・水平線705aにセット電圧を印加し、それ以外の水平線にはセット電圧の半分の電圧を印加し、
・垂直線706aは接地電位とし、それ以外の垂直線はセット電圧の半分の電圧を印加する。
次に本発明の第四の実施形態について説明する。第四の実施形態では、制御電極を有する相補型抵抗変化素子(図5参照)をアレイ上に配置したスイッチ(クロスバースイッチ)として用いることで、スイッチ素子の小面積化を図る。
・二つの抵抗変化素子間で電圧分割される点と、
・バイポーラ型抵抗変化素子が互いに異なるセット電圧方向で直列接続される点
から、
相補型抵抗変化素子のOFF時におけるディスターブに対する信頼性が改善する。さらに、制御端子を加えることで、よりプログラミングの制御性を向上することができる。
・水平線805aにセット電圧を印加し、それ以外の水平線にはセット電圧の半分の電圧を印加し、
・垂直線はすべてフローティングとし、
・対角線807bは接地電位とし、それ以外の対角線はセット電圧の半分の電圧を印加する。
・垂直線806aにセット電圧を印加し、それ以外の垂直線にはセット電圧の半分の電圧を印加し、
・水平線は全てフローティングとし、
・対角線807bは接地電位とし、それ以外の対角線はセット電圧の半分の電圧を印加する。
次に本発明の第五の実施形態について説明する。第五の実施形態では、第三の実施形態及び第四の実施形態4のクロスバースイッチの構成において、対角線の共有化を行うことで、対角線につながるプログラミングドライバーの数を削減し、低面積化をすることができるようになる。
本発明に係る抵抗変化素子の一具体例について説明する。図10は、実施例1の半導体装置の構成を模式的に示した部分断面図である。
・シリコン基板、
・単結晶基板、
・SOI(Silicon on Insulator)基板、
・TFT(Thin Film Transistor)基板、
・液晶製造用基板等の基板を用いることができる。
次に、実施例2として、半導体装置の製造方法について図面を用いて説明する。実施例2の製造方法は、第1乃至第四の実施形態、実施例1に示した半導体装置を形成するため方法の一例である。図11乃至図15は、本発明の実施例1に係る半導体装置の製造方法を工程順に模式的に示した工程断面図である。なお、図11乃至図15は、単に図面作成の都合で分図されている。
次に、本発明の第六の実施形態を説明する。図17は、第六の実施形態の抵抗変化素子のプログラミング回路について示す。プログラミング動作の説明に最低限必要な部分のみを残して抜き出したものである。プログラミング回路は状況に応じてさまざまに変形して利用し得る。
・DRAM(Dynamic Random Access Memory)、
・SRAM(Static Random Access Memory)、
・一括消去型の書き換え可能な不揮発性メモリであるフラッシュメモリ(あるいはEEPROM:Electrically Erasable and Programmable Read Only Memory)、
・FRAM(Ferro Electric Random Access Memory)、
・MRAM(Magnetic Random Access Memory)、
・抵抗変化型メモリ、
・バイポーラトランジスタ
等のようなメモリ回路を有する半導体製品、あるいは、
マイクロプロセッサ等の論理回路を有する半導体製品、あるいは、
これらを同時に掲載したボードやパッケージの銅配線上へも適用することができる。
4 層間絶縁膜
5、5a、5b 銅
6、6a、6b、20 バリアメタル
7 絶縁性バリア膜
8 ハードマスク膜
9 抵抗変化膜
10 第1上部電極
11 第2上部電極
12 中間絶縁膜
13 第3上部電極
15 ハードマスク膜
16、16−2 層間絶縁膜
17 第2配線
18 Cu(銅)
19 プラグ
20 バリアメタル
21 絶縁性バリア膜
22、701a、801a、801b、901 抵抗変化素子
101、401a、401b、701a、801a、801b 抵抗変化素子
102、103、402a、402b、702a、703a、802a、803a 端子
104、404 制御端子
201、501a、501b 第一の電極
202、502 抵抗変化層(抵抗変化膜)
203、503、 第二の電極
204、304、504、604 中間絶縁膜
205、305、505、605 制御電極
301、601a、601b 活性電極
302、602 固体電解質層(固体電解質)
303、603 不活性電極
306、606a、606b 金属架橋
405 トランジスタ
704a 制御端子
705a、705b、805a、805b 水平線
706a、706b、806a、806b 垂直線
707a、707b、707c、807a、807b、807c、906a〜906e 対角線
804a 制御端子
1701、1702 端子
1703〜1707 スイッチ
1708 キャパシタ(容量)
1709 書き込み電圧源
1710 制御電極
Claims (10)
- 第一の電極と、抵抗変化層と、第二の電極と、中間絶縁膜と、制御電極と、をこの順に積層した積層構造を備え、前記抵抗変化層と前記中間絶縁膜が直接接していない、ことを特徴とする抵抗変化素子。
- 前記中間絶縁膜の比誘電率が前記抵抗変化層の比誘電率よりも大きい、ことを特徴とする、請求項1に記載の抵抗変化素子。
- 前記中間絶縁膜の厚さが前記抵抗変化層の厚さよりも薄い、ことを特徴とする、請求項1に記載の抵抗変化素子。
- 前記第一の電極は金属イオンを供給する活性電極からなり、
前記抵抗変化層はイオン化した金属が伝導する固体電解質層からなり、
前記第二の電極は前記金属イオンと反応しない不活性電極からなる、ことを特徴とする、請求項1乃至3のいずれか1項に記載の抵抗変化素子。 - 前記中間絶縁膜が、ハフニア膜、アルミナ膜、ジルコニア膜、イットリア膜、シリコン窒素膜、シリコン炭化窒素膜、シリコン酸化膜の少なくとも1を含む、ことを特徴とする請求項1乃至3のいずれか1項に記載の抵抗変化素子。
- 前記制御電極は、Ta、Ti、TaN、TiN、W、Al、の少なくとも1つを含む、ことを特徴とする請求項1乃至4のいずれか1項に記載の抵抗変化素子。
- 半導体素子基板上に形成された、少なくとも二つの、請求項1乃至6のいずれか1項に記載の抵抗変化素子を備え、
少なくとも二つの前記抵抗変化素子の、前記抵抗変化層同士、前記第二の電極同士、前記中間絶縁膜同士、及び制御電極同士が一体化している、ことを特徴とする抵抗変化素子。 - 半導体素子基板上に形成された、少なくとも二つの前記抵抗変化素子の各々が、
金属イオンの供給源となる活性電極と、
イオン化した金属が伝導する固体電解質層と、
不活性電極と、
絶縁膜と、制御電極とがこの順に積層した、積層構造を備え、
少なくとも二つの前記抵抗変化素子の、固体電解質層同士、不活性電極同士、中間絶縁膜同士、及び制御電極同士が一体化している、ことを特徴とする請求項7に記載の抵抗変化素子。 - 請求項1乃至8のいずれか1項に記載の前記抵抗変化素子に対して、
前記第一の電極と前記制御電極との間に規則的に交番する電圧を印加し、過渡的に流れる交流電流を両電極間に流すことによって、前記抵抗変化素子の抵抗値を遷移させることを特徴とする、抵抗変化素子のプログラミング方法。 - 前記交番する電圧の時間微分値の絶対値又はそのピーク値が、前記電圧の上昇時と下降時で異なり、前記絶対値もしくはそのピーク値の大きさの違いによって前記抵抗変化素子の抵抗値を遷移させる請求項9記載の抵抗変化素子のプログラミング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011216256A JP5849577B2 (ja) | 2011-09-30 | 2011-09-30 | 抵抗変化素子及びそのプログラミング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011216256A JP5849577B2 (ja) | 2011-09-30 | 2011-09-30 | 抵抗変化素子及びそのプログラミング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013077681A true JP2013077681A (ja) | 2013-04-25 |
JP5849577B2 JP5849577B2 (ja) | 2016-01-27 |
Family
ID=48480942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011216256A Active JP5849577B2 (ja) | 2011-09-30 | 2011-09-30 | 抵抗変化素子及びそのプログラミング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5849577B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016193361A1 (en) | 2015-06-04 | 2016-12-08 | Eth Zurich | Devices, in particular optical or electro-optical devices with quantized operation |
KR20170083446A (ko) * | 2016-01-08 | 2017-07-18 | 에스케이하이닉스 주식회사 | 스위칭 소자 및 이를 포함하는 저항 변화 메모리 장치 |
US10879902B2 (en) | 2017-03-17 | 2020-12-29 | Nec Corporation | Reconfigurable circuit using nonvolatile resistive switches |
US11018671B2 (en) | 2016-05-13 | 2021-05-25 | Nec Corporation | Reconfigurable circuit and the method for using the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040159828A1 (en) * | 2002-08-02 | 2004-08-19 | Unity Semiconductor, Inc. | Resistive memory device with a treated interface |
JP2005243921A (ja) * | 2004-02-26 | 2005-09-08 | Nec Electronics Corp | 半導体装置及びその製造方法 |
WO2009116564A1 (ja) * | 2008-03-19 | 2009-09-24 | 日本電気株式会社 | 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法 |
JP2010033683A (ja) * | 2008-07-31 | 2010-02-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
WO2011089682A1 (ja) * | 2010-01-25 | 2011-07-28 | パナソニック株式会社 | 不揮発性半導体記憶素子の製造方法および不揮発性半導体記憶装置の製造方法 |
JP2012212477A (ja) * | 2011-03-30 | 2012-11-01 | Toshiba Corp | 抵抗変化メモリ |
-
2011
- 2011-09-30 JP JP2011216256A patent/JP5849577B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040159828A1 (en) * | 2002-08-02 | 2004-08-19 | Unity Semiconductor, Inc. | Resistive memory device with a treated interface |
JP2005243921A (ja) * | 2004-02-26 | 2005-09-08 | Nec Electronics Corp | 半導体装置及びその製造方法 |
WO2009116564A1 (ja) * | 2008-03-19 | 2009-09-24 | 日本電気株式会社 | 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法 |
JP2010033683A (ja) * | 2008-07-31 | 2010-02-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
WO2011089682A1 (ja) * | 2010-01-25 | 2011-07-28 | パナソニック株式会社 | 不揮発性半導体記憶素子の製造方法および不揮発性半導体記憶装置の製造方法 |
JP2012212477A (ja) * | 2011-03-30 | 2012-11-01 | Toshiba Corp | 抵抗変化メモリ |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016193361A1 (en) | 2015-06-04 | 2016-12-08 | Eth Zurich | Devices, in particular optical or electro-optical devices with quantized operation |
KR20170083446A (ko) * | 2016-01-08 | 2017-07-18 | 에스케이하이닉스 주식회사 | 스위칭 소자 및 이를 포함하는 저항 변화 메모리 장치 |
KR102485485B1 (ko) * | 2016-01-08 | 2023-01-06 | 에스케이하이닉스 주식회사 | 스위칭 소자 및 이를 포함하는 저항 변화 메모리 장치 |
US11018671B2 (en) | 2016-05-13 | 2021-05-25 | Nec Corporation | Reconfigurable circuit and the method for using the same |
US10879902B2 (en) | 2017-03-17 | 2020-12-29 | Nec Corporation | Reconfigurable circuit using nonvolatile resistive switches |
Also Published As
Publication number | Publication date |
---|---|
JP5849577B2 (ja) | 2016-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5794231B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
JP6344243B2 (ja) | スイッチング素子、および半導体スイッチング装置の製造方法 | |
CN109427841B (zh) | 具有多个细丝的rram存储器单元、存储器电路及其形成方法 | |
JP6428860B2 (ja) | スイッチング素子およびスイッチング素子の製造方法 | |
US9461245B1 (en) | Bottom electrode for RRAM structure | |
US10312288B2 (en) | Switching element, semiconductor device, and semiconductor device manufacturing method | |
TW201913892A (zh) | 記憶單元 | |
WO2014030393A1 (ja) | 抵抗変化素子、および抵抗変化素子の製造方法 | |
JP5799504B2 (ja) | 半導体装置及びその製造方法 | |
JP5849577B2 (ja) | 抵抗変化素子及びそのプログラミング方法 | |
WO2016203751A1 (ja) | 整流素子、スイッチング素子および整流素子の製造方法 | |
JP5527321B2 (ja) | 抵抗変化素子及びその製造方法 | |
JP5999768B2 (ja) | 半導体装置及びその製造方法 | |
WO2013103122A1 (ja) | スイッチング素子及びその製造方法 | |
JP7165976B2 (ja) | 抵抗変化素子、および抵抗変化素子の製造方法 | |
JP2014038984A (ja) | 抵抗変化素子、および抵抗変化素子の形成方法 | |
JP6662289B2 (ja) | 半導体装置およびその製造方法 | |
WO2013018842A1 (ja) | 半導体装置及びその製造方法 | |
JP2024018557A (ja) | 抵抗変化素子の書き換え方法 | |
WO2014050198A1 (ja) | スイッチング素子およびスイッチング素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5849577 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |