JP2007235142A - 不揮発性メモリ素子及びそれを備えるメモリアレイ - Google Patents

Abstract

【課題】自己存在ダイオード特性を有する不揮発性メモリ素子を提供する。
【解決手段】下部電極２１と、下部電極２１上に形成された第１型半導体酸化層２２と、第１型半導体酸化層２２上に形成された第２型半導体酸化層２３と、第２型半導体酸化層２３上に形成された上部電極２４と、を備える不揮発性メモリ素子及びそれを備える不揮発性メモリアレイである。
【選択図】図２Ａ

Description

本発明は、不揮発性メモリ素子に係り、さらに詳細には、高密度の不揮発性メモリ素子を具現するために、別途に形成されたトランジスタ及びダイオードなしに簡単な構造で駆動できる自己存在ダイオード特性を有する不揮発性メモリ素子及びそれを含むメモリアレイに関する。

半導体メモリ素子は、単位面積当り多数のメモリセルを形成して集積度を高め、動作速度が速く、そして低電力で駆動することが可能であることが望ましい。このため、近年では多くの研究が行われてきており、多様な種類のメモリ素子が開発されている。

半導体メモリ装置は、通常、回路的に連結された多くのメモリセルを備える。代表的な半導体メモリ装置であるＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の場合、単位メモリセルは、１つのスイッチ及び１つのキャパシタから構成されている。このＤＲＡＭは、集積度が高く、動作速度が速いという利点がある。しかしながら、ＤＲＡＭは、電源の遮断後、保存されたデータが全て消失されてしまうという欠点がある。これに対して、電源の遮断後にも、保存されたデータを維持することができる不揮発性メモリ素子として代表的なものにフラッシュメモリがある。フラッシュメモリは、揮発性メモリとは異なり、不揮発性の特性を有しているが、ＤＲＡＭに比べて集積度が低く、動作速度が遅いという欠点がある。

現在、多くの研究が行われている不揮発性メモリ素子として、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦＲＡＭ（Ｆｅｒｒｏ−ｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、及びＲＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの不揮発性メモリ素子がある。

ＭＲＡＭはトンネル接合での磁化方向における変化を利用してデータを保存する方式であり、ＦＲＡＭは強誘電体の分極特性を利用してデータを保存する方式である。これらは、何れもそれぞれの利点・欠点を有しているが、基本的には、前述のように、集積度が高く、動作速度が速く、かつ低電力で駆動することが可能であり、データリテンション特性の良好な方向に研究開発されている。

ＰＲＡＭは、特定の物質の相変化による抵抗値の変化を利用してデータを保存する方式であり、１つの抵抗体及び１つのスイッチ（トランジスタ）を含んだ構造を有している。ＰＲＡＭに使用される抵抗体は、カルコゲニド抵抗体であるが、これは、形成温度を調節して結晶質または非晶質状態になる。通常、非晶質状態での抵抗値は結晶質であるときよりの抵抗値高いので、これを利用してメモリ素子を形成させる。

ＲＲＡＭは、主に遷移金属酸化物の電圧による抵抗値が変わる特性（抵抗変換特性）を利用したものであって、図１Ａは、一般的な構造の抵抗変換物質を利用したＲＲＡＭ素子の構造を示す図面である。

図１Ａに示すように、下部電極１１上にｎ型半導体層１２ａ、ｐ型半導体１２ｂ、中間電極１３、酸化層１４、及び上部電極１５が順次に形成されている。ここで、下部電極１１、中間電極１３、及び上部電極１５は、一般的な導電性物質から形成されたものである。酸化層１４は、メモリノードとして作用するものであって、通常、抵抗変換（可変抵抗）特性を有する遷移金属酸化物から形成される。具体的な物質の例として、酸化層１４は、ＺｎＯ、ＴｉＯ_２、Ｎｂ_２Ｏ_５、ＺｒＯ_２、またはＮｉＯなどを利用して形成されることができる。

酸化層１４の両側に電極が形成された構造でメモリノードとして動作することができるが、アレイ構造のメモリ素子を駆動させるためには、別途のスイッチ構造が必要である。したがって、メモリ素子は、通常、トランジスタ構造体またはダイオード構造体と連結された構造を有している。ダイオード構造体に比べてトランジスタ構造体は、製造工程が複雑であり、高密度のメモリアレイの製造には限界がある。非常に簡単なメモリアレイ構造のクロスポイント型構造では、ダイオード構造体が主に採択される。図１Ａのｎ型半導体層１２ａ及びｐ型半導体層１２ｂは、ダイオード構造体を示す図面である。

通常多く使用されるダイオードは、シリコンダイオード及び酸化物ダイオードがある。図１Ｂは、シリコンダイオード及び酸化物ダイオードの電気的特性を示すグラフである。図１Ｂに示すように、シリコンダイオードは、比較的に高い電流密度（〜１０^７／ｃｍ^２）を有しており、酸化物ダイオードは、相対的に低い電流密度（〜１０^３／ｃｍ^２）を有しているということが分かる。しかし、製造工程面から見ると、図１Ａのような構造においてダイオード構造体は、下部電極１１、具体的には、金属層上に形成しなければならないが、シリコンダイオードは、金属層上に積層することが非常に難しい。約１０００℃でレーザアニーリング工程により実施する場合があるが、実用化に適合していないという欠点がある。酸化物ダイオードは、金属層上に形成することはできるが、電流密度が比較的に低いという欠点がある。

このようなダイオード構造体をクロスポイント型メモリ素子アレイ内に形成するためには、積層工程及びエッチング工程などが反復的に行なわれなければならないので、図１Ａのように、多くの積層構造を有する場合には、収率が保証され、安定的に動作するアレイ構造のメモリ素子を具現し難いという問題点がある。

本発明は、前記問題点を解決するために成されたものであって、簡単な構造に形成させた抵抗性メモリ内にダイオード構造体の形成の誘導された、自己存在ダイオード特性を有する不揮発性メモリ素子及びそれを備えるメモリアレイを提供することを目的とする。

前記目的を達成するための本発明に係る不揮発性メモリ素子は、下部電極と、前記下部電極上に形成された第１型半導体酸化層と、前記第１型半導体酸化層上に形成された第２型半導体酸化層と、前記第２型半導体酸化層上に形成された上部電極と、を備える不揮発性メモリ素子を提供する。

本発明において、前記第１型半導体酸化層または前記第２型半導体酸化層は、それぞれｐ型半導体またはｎ型半導体で形成されたことを特徴とする。

本発明において、前記ｎ型半導体は、ＴｉＯ_２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ_３、ＣｏＯまたはＮｂ_２Ｏ_５ののうち何れか１つを含んで形成されたことを特徴とする。

本発明において、前記ｐ型半導体は、ＮｉＯであることを特徴とする。

本発明において、前記第１型半導体酸化層と前記第２型半導体酸化層とは、ｐ−ｎダイオード結合であることを特徴とする。

本発明において、前記下部電極と前記第１型半導体酸化層とは、ショットキーダイオード結合であるか、または前記上部電極と前記第２型半導体酸化層とは、ショットキーダイオード結合であることを特徴とする。

本発明において、前記第１型半導体酸化層または前記第２型半導体酸化層は、遷移金属酸化物から形成されたことを特徴とする。

また、本発明では、第１方向に形成された第１電極と、前記第１電極と交差する第２方向に形成された第２電極と、前記第１電極と前記第２電極との間に順次に形成された第１型半導体酸化層及び第２型半導体酸化層と、を備える不揮発性メモリアレイを提供する。

本発明によれば、次のような効果を有する。

第一に、不揮発性メモリの単位セル構造で別途のトランジスタまたはダイオードのようなスイッチング素子が不要であり、その構造が非常に簡単であり、また、３Ｄ構造のスタック形態にも製作するとき、効果的に工程を行える。すなわち、メモリノード自体がスイッチング素子の役割まで行うことによってセル構造を簡単に具現することができる。

第二に、従来の一般的な半導体工程をそのまま利用できるので、その製造工程が非常に簡単であり、生産性を高め、かつ製造コストを低減させることができる。

第三に、簡単な構造のダイオード特性を有するメモリ素子をアレイ構造に形成することによって、高集積度のメモリアレイの具現が可能である。

以下、添付された図面を参照して、本発明の一実施例に係る自己存在ダイオード特性を有する不揮発性メモリ素子及びそれを備えるメモリアレイについてさらに詳細に説明する。ここで、図面に示す各層の厚さ及び幅は、説明の便宜のために多少誇張されて表現されたということに留意しなければならない。

図２Ａは、本発明の一実施例に係る不揮発性メモリ素子を示す断面図である。

図２Ａに示すように、本発明の一実施形態に係る不揮発性メモリ素子は、下部電極２１、第１酸化層２２、第２酸化層２３、及び上部電極２４が順次に形成された構造を有している。下部電極２１または上部電極２４は、電気伝導性を有する金属または金属酸化物から形成され、具体的には、Ｉｒ、Ｒｕ、Ｐｔまたはこれらの酸化物から形成される。第１酸化層２２は、ｎ型半導体物質またはｐ型半導体物質から形成される。第２酸化層２３は、基本的には可変抵抗特性を有する物質、具体的には、遷移金属酸化物から形成する。

第２酸化層２３を構成する可変抵抗を有する遷移金属酸化物の特徴について図３Ａ及び図３Ｂを参照して説明すれば、次の通りである。図３Ａでは、一般的な可変抵抗特性を有する遷移金属酸化物から形成された酸化層を備えるメモリ素子の電気的特徴を示すグラフである。

図３Ａに示すように、可変抵抗特性を有する遷移金属酸化物のＩ−Ｖグラフでは、二つの電流−電圧曲線を示している。具体的には、Ｇ１曲線は、酸化層の抵抗値が小さい状態の場合であり、同一電圧で酸化層に流れる電流値が大きい場合である。Ｇ２曲線は、酸化層の抵抗値が大きくなった場合であり、同一電圧で酸化層に流れる電流値が小さい場合である。０ＶからＶ１までに次第に印加電圧を上昇させつつ電流値を測定すれば、Ｇ１曲線に沿って電圧の大きさに比例して上昇する。ところが、Ｖ１電圧を印加すれば、電流値が小さくなって、Ｇ２曲線に沿って変わる。そして、Ｖ２電圧を印加する場合また電流値は、Ｇ１曲線に沿って大きくなる。ここで、Ｇ１曲線の特性による抵抗状態を第１抵抗状態とし、Ｇ２曲線の特性による抵抗状態を第２抵抗状態とする。すなわち、Ｖ１≦Ｖ≦Ｖ２の範囲で酸化層の抵抗は、急激に上昇するということが分かる。

そして、遷移金属酸化物のメモリ特性は、次の通りである。まず、Ｖ１≦Ｖ≦Ｖ２の範囲で電圧を印加した後、Ｖ１より小さい範囲の電圧を印加すれば、Ｇ２曲線による電流値が検出され、Ｖ２＜Ｖの範囲で電圧を印加した後、Ｖ１より小さい範囲の電圧を印加すれば、Ｇ１曲線による電流値が検出される。したがって、このような特性を利用すれば、メモリ素子として使用することができる。

図３Ｂは、遷移金属酸化物であるＮｉ酸化物の製造工程時に酸素分圧による遷移金属酸化物の特性を調べたグラフである。図３Ｂに示すように、酸素の分圧が非常に低い領域Ａは、一般的なＮｉと類似した特性を有している。酸素の分圧が上昇するほど、抵抗値も大きくなる。酸素の分圧が約３％〜１０％である領域Ｂは、スイッチング特性を有するメモリ素子として使用されうる領域であり、酸素分圧が５％を超えて上昇する場合、むしろ抵抗値が小さくなる現象を表すということが分かる。酸素分圧が１０％以上である領域Ｃは、抵抗値が次第に小さくなる現象を表しており、この領域で形成されるＮｉ酸化物は、スレッショルドスイッチング特性を有しており、次第にｐ型物質化される。

本発明の第２酸化層２３の物質としてＮｉ酸化物を使用しようとする場合には、図３ＢのＢ領域のように、メモリスイッチング特性を表すように形成することが望ましい。Ｂ領域のＮｉ酸化物は、ｐ型酸化物ではないので、ダイオード特性を表していないが、Ｎｉ酸化物を、ｎ型酸化物から形成された第１酸化層２２上に形成した後、これを数百℃で熱処理を実施すれば、第１酸化層２２と第２酸化層２３との界面でｐ−ｎ接合構造が形成される。

結果的に、第１酸化層２２と第２酸化層２３との界面は、ｐ−ｎ接合構造が形成されて、ダイオードとしての機能を有し、第２酸化層２３は、図３Ａのように、メモリスイッチング特性を有しているので、メモリノードとしての機能を有する。具体的に、可変抵抗特徴を有する遷移金属酸化物は、ＮｉＯ、ＴｉＯ_２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ_３、ＣｏＯ、またはＮｂ_２Ｏ_５などがある。ここで、メモリスイッチング特性を有するほとんどの遷移金属酸化物は、酸素の分圧を調節してｎ型酸化物として使用され、Ｎｉ酸化物は、図３Ｂに示すように、Ｃ領域でｐ型酸化物として使用されることができる。したがって、第２酸化層２３を、メモリスイッチング特性を有するＴｉＯ_２、ＺｎＯ、またはＣｏＯから形成させた場合には、第１酸化層は、ｐ型物質から形成させ、例えば、Ｎｉ酸化物かあら形成されることができる。本発明の一実施例に係る自己存在ダイオード特性を有する不揮発性メモリ素子の各層の厚さは、数ｎｍ〜数百ｎｍの厚さに制限なく形成されることができる。そして、下部電極２１と第１酸化層２２とは、ショットキーダイオード結合をするか、上部電極２４と第２酸化層２３とは、ショットキーダイオード結合であることが望ましい。

図２Ｂは、本発明の一実施例に係る不揮発性メモリ素子を備えるクロスポイント型メモリアレイを示す図面である。ここで、それぞれの単位セルは、図２Ａに示す構造を含んでおり、参照符号２０及び２５は、それぞれ下部電極２１及び上部電極２４と連結された共通電極を示す。もちろん、下部電極２１及び上部電極２４自体を共通電極で形成することも可能である。この場合、第１方向に形成された下部電極２１、下部電極２１と交差する方向に形成された上部電極２４の間に形成された第１酸化層２２及び第２酸化層２３を備える構造となる。

従来の技術により形成したメモリ素子及び本発明の一実施例に係る自己存在ダイオード特性を有する不揮発性メモリ素子の電気的な特徴を図４Ａ〜図４Ｃ及び図５に示した。

図４Ａ〜図４Ｃは、図１Ａに示す従来の技術によるメモリ素子の電気的な特性を示すグラフである。

図４Ａは、ダイオード構造体の電気的な特徴のみを示したものである。ここで使用された試片は、下部電極上にＴｉＯ_２を約２０ｎｍの厚さに積層してｎ型半導体層を形成し、その上部に、Ｎｉ酸化物を約１０ｎｍの厚さに積層してｐ型半導体層で形成したものである。このときのＮｉ酸化物は、図３ＢのＣ領域に該当する。図４Ａに示すように、ダイオード特性のグラフが得られるということが分かる。図４Ｂは、図３ＢのＢ領域に該当するＮｉ酸化物のＩ−Ｖ曲線を示したものであって、メモリスイッチング特性のグラフを得ることができる。図４Ｃは、図１Ｂに示す従来の技術によるダイオード構造体上にメモリスイッチング素子を形成させた後のＩ−Ｖ特性を示すグラフである。具体的に、対象試片は、ＴｉＯ_２から形成されたｎ型半導体層上に、Ｎｉ酸化物から形成されたｐ型半導体層、中間電極層及びＮｉ酸化物を順次に積層したものである。０Ｖ以上の領域では、メモリスイッチング特性のグラフが得られ、０Ｖ以下では、メモリスイッチング特性が表れないということが分かる。

図５は、本発明の一実施例に係る自己存在ダイオード特性を有する不揮発性メモリ素子の電気的な特性を示すグラフである。ここで使用された試片は、ＴｉＯ_２を第１酸化層で形成させ、図３ＢのＢ領域に該当するＮｉ酸化物を第２酸化層で形成させたものである。

図５に示すように、０Ｖ以上の領域では、抵抗変換物質を含むメモリ素子のスイッチング特性を表しており、０Ｖ以下の領域では、メモリスイッチング特性が表れないということが分かる。これは、別途にダイオードを形成した後、その上部にメモリ構造体を形成した試片に関する図４Ｃの結果と類似しているということが分かる。したがって、アニーリング工程によって、第１酸化層であるＴｉＯ_２及び第２酸化層であるＮｉ酸化物との界面にｐ−ｎ接合構造を誘導して、ダイオードと類似した特性を有させ、かつＮｉ酸化物自体のメモリスイッチング構造を維持することが可能であるということを確認できる。結果的に、別途のダイオードを形成せずとも、メモリ素子内でダイオード機能を行える領域を具現することが可能である。

本発明の一実施例に係る自己存在ダイオード特性を有するメモリ素子の製造工程は、従来の一般的なＤＲＡＭの製造工程などの周知の半導体工程をそのまま利用できる。したがって、その製造工程が非常に簡単であり、高い生産性を維持し、かつ製造コストを低減させうる。

以上では、多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものと言うより、望ましい実施例の例示として解釈されなければならない。したがって、本発明の範囲は、説明された実施例によって決まらず、特許請求の範囲に記載された技術的思想により決まらなければならない。

本発明は、不揮発性メモリ素子に関連した技術分野に好適に適用できる。

従来の技術に係る抵抗性メモリ素子の構造を示す断面図である。 シリコンダイオード及び酸化物ダイオードの電気的特性を示すグラフである。 本発明の一実施例に係る自己存在ダイオード特性を有する不揮発性メモリ素子の構造を示す断面図である。 本発明の一実施例に係る自己存在ダイオードをクロスポイントアレイ構造で示す斜視図である。 抵抗性メモリ素子の電気的な特性を示すＩ−Ｖグラフである。 遷移金属酸化物の蒸着時に使用する酸素の分圧による抵抗値を示すグラフである。 図１Ａの従来の技術に係る抵抗性メモリ素子でダイオードの電気的な特性を示すグラフである。 図１Ａの従来の技術に係る抵抗性メモリ素子でスイッチング特性を示すグラフである。 図１Ａの従来の技術に係る抵抗性メモリ素子の電気的な動作特性を示すグラフである。 本発明の一実施例に係る自己存在ダイオード特性を有する不揮発性メモリ素子の電気的な特性を示すグラフである。

符号の説明

１１ 下部電極、
１２ａ ｎ型半導体層、
１２ｂ ｂ型半導体層、
１３ 中間電極、
１４ 酸化層、
１５ 上部電極、
２１ 下部電極、
２２ 第１酸化層、
２３ 第２酸化層、
２４ 上部電極。

Claims (14)

1. 不揮発性メモリ素子において、
   下部電極と、
   前記下部電極上に形成された第１型半導体酸化層と、
   前記第１型半導体酸化層上に形成された第２型半導体酸化層と、
   前記第２型半導体酸化層上に形成された上部電極と、
   を備えることを特徴とする不揮発性メモリ素子。
2. 前記第１型半導体酸化層または前記第２型半導体酸化層は、それぞれｐ型半導体またはｎ型半導体で形成されたことを特徴とする請求項１に記載の不揮発性メモリ素子。
3. 前記ｎ型半導体は、ＴｉＯ_２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ_３、ＣｏＯ、またはＮｂ_２Ｏ_５のうちの何れか１つを含んで形成されたことを特徴とする請求項２に記載の不揮発性メモリ素子。
4. 前記ｐ型半導体は、Ｎｉ酸化物であることを特徴とする請求項２に記載の不揮発性メモリ素子。
5. 前記第１型半導体酸化層と前記第２型半導体酸化層とは、ｐ−ｎダイオード結合であることを特徴とする請求項１に記載の不揮発性メモリ素子。
6. 前記下部電極と前記第１型半導体酸化層とはショットキーダイオード結合であるか、または前記上部電極と前記第２型半導体酸化層とはショットキーダイオード結合であることを特徴とする請求項１に記載の不揮発性メモリ素子。
7. 前記第１型半導体酸化層または前記第２型半導体酸化層は、遷移金属酸化物から形成されたことを特徴とする請求項１に記載の不揮発性メモリ素子。
8. 第１方向に形成された第１電極と、
   前記第１電極と交差する第２方向に形成された第２電極と、
   前記第１電極と前記第２電極との間に順次に形成された第１型半導体酸化層及び第２型半導体酸化層と、
   を備えることを特徴とする不揮発性メモリアレイ。
9. 前記第１型半導体酸化層または前記第２型半導体酸化層は、それぞれｐ型半導体またはｎ型半導体で形成されたことを特徴とする請求項８に記載の不揮発性メモリアレイ。
10. 前記ｎ型半導体は、ＴｉＯ_２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ_３、ＣｏＯ、またはＮｂ_２Ｏ_５のうちの何れか１つを含んで形成されたことを特徴とする請求項９に記載の不揮発性メモリアレイ。
11. 前記ｐ型半導体は、Ｎｉ酸化物であることを特徴とする請求項９に記載の不揮発性メモリアレイ。
12. 前記第１型半導体酸化層と前記第２型半導体酸化層とは、ｐ−ｎダイオード結合であることを特徴とする請求項８に記載の不揮発性メモリアレイ。
13. 前記下部電極と前記第１型半導体酸化層とはショットキーダイオード結合であるか、または前記上部電極と前記第２型半導体酸化層とはショットキーダイオード結合であることを特徴とする請求項８に記載の不揮発性メモリアレイ。
14. 前記第１型半導体酸化層または前記第２型半導体酸化層は、遷移金属酸化物から形成されたことを特徴とする請求項８に記載の不揮発性メモリアレイ。