JP2009099814A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009099814A
JP2009099814A JP2007270745A JP2007270745A JP2009099814A JP 2009099814 A JP2009099814 A JP 2009099814A JP 2007270745 A JP2007270745 A JP 2007270745A JP 2007270745 A JP2007270745 A JP 2007270745A JP 2009099814 A JP2009099814 A JP 2009099814A
Authority
JP
Japan
Prior art keywords
memory
semiconductor device
layer
variable resistance
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007270745A
Other languages
English (en)
Other versions
JP5557419B2 (ja
Inventor
Naoharu Shinozaki
直治 篠崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Priority to JP2007270745A priority Critical patent/JP5557419B2/ja
Priority to US12/253,619 priority patent/US7894238B2/en
Publication of JP2009099814A publication Critical patent/JP2009099814A/ja
Priority to US13/005,456 priority patent/US8289750B2/en
Priority to US13/622,796 priority patent/US8773885B2/en
Application granted granted Critical
Publication of JP5557419B2 publication Critical patent/JP5557419B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】不揮発性メモリの大容量化及び動作信頼性の向上
【解決手段】抵抗値の変化によりデータを記憶する不揮発性の第１可変抵抗素子ＲＥｘ、及び第１可変抵抗素子ＲＥｘを選択する選択トランジスタＴＲを含む第１メモリセルＭＣｘと、複数の第１メモリセルＭＣｘが平面状に配列して設けられた第１メモリ層１２と、抵抗値の変化によりデータを記憶する不揮発性の第２可変抵抗素子ＲＥｚ、及び第２可変抵抗素子ＲＥｚを選択する選択ダイオードＳＤを含む第２メモリセルＭＣｚと、複数の第２メモリセルＭＣｚが平面状に配列して設けられた第２メモリ層１４と、を具備し、複数の第２メモリ層１４が、第１メモリ層１２の上方に積層して設けられていることを特徴とする半導体装置。
【選択図】図１

Description

本発明は、電気的に消去及び書込みが可能な不揮発性メモリを備えた半導体装置に関する。
近年、可変抵抗の抵抗率を変化させることによりデータを記憶する不揮発性のメモリ素子を備えたメモリ装置が開発されている。このようなメモリ素子の例として、三元系カルコゲナイド（Ｃｈａｌｃｏｇｅｎｉｄｅ）等の相変化物質を用いたＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ ＲＡＭ）や、巨大磁気抵抗効果を用いたＣＭＲ（ｃｏｌｏｓｓａｌ ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｅｆｆｅｃｔ）素子、遷移金属酸化膜（Ｔｒａｎｓｆｅｒ Ｍｅｔａｌ Ｏｘｉｄｅ）の抵抗変化物質を用いたＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）がある。
上記のメモリ素子へのデータの書き込みは、メモリ素子内の可変抵抗に所定条件の電圧パルスを印加し、可変抵抗の抵抗値を変化させることにより行う。メモリ素子へのアクセス制御は、メモリ素子に接続されたメモリ選択素子を介して行われる。
特許文献１には、メモリ選択素子にトランジスタを用いたメモリ装置が開示されている。特許文献２には、メモリ選択素子にダイオードを用いたメモリ装置が開示されている。また、特許文献３には、ダイオードやトランジスタのような能動素子を用いずにメモリ素子へのアクセスを制御するメモリ装置が開示されている。
特表２００７−５１１８９５ 特表２００５−５２２０４５ 特開２００５−１５９３５９
メモリ選択素子にトランジスタを用いたメモリ装置は、制御が容易かつ信頼性が高いため、データ保持性及び書き換え耐性に優れる。その反面、トランジスタを形成するために比較的大きな領域が必要となるため、メモリ素子の高集積化が難しいというデメリットが存在する。このため、起動時に読み込まれるブートプログラムやＯＳ等の、高い信頼性が要求されるデータを記憶する用途に適しているが、大容量のデータを記憶する用途には不向きである。
メモリ選択素子にダイオードを用いたメモリ装置は、ダイオードがトランジスタに比べて小さな領域に形成することができ、縦方向への積層も容易であることから、大容量化に適している。その反面、メモリ素子へのアクセス制御は、メモリ素子に接続されたビットライン及びソースラインの電圧レベルを制御することにより行うため、制御が難しく信頼性が低いというデメリットが存在する。このため、動画データや音声データをはじめとする大容量のデータを記憶する用途に適しているが、信頼性が低いことからディスターブやリークの問題が発生しやすく、重要なデータを記憶する用途には不向きである。以上のように、従来のメモリ装置においては、記憶されるデータの特性によりその用途が制限されてしまうという課題が存在した。
本発明は、記憶容量の大容量化及び動作安定性の向上の双方を実現可能な半導体装置を提供することを目的とする。さらに、かかる半導体装置の小型化・低コスト化を実現することを目的とする。
本発明は、抵抗値の変化によりデータを記憶する不揮発性の第１可変抵抗素子、及び前記第１可変抵抗素子を選択する選択トランジスタを含む第１メモリセルと、複数の前記第１メモリセルが平面状に配列して設けられた第１メモリ層と、抵抗値の変化によりデータを記憶する不揮発性の第２可変抵抗素子、及び前記第２可変抵抗素子を選択する選択ダイオードを含む第２メモリセルと、複数の前記第２メモリセルが平面状に配列して設けられた第２メモリ層と、を具備し、複数の前記第２メモリ層が、前記第１メモリ層の上方に積層して設けられていることを特徴とする半導体装置である。本発明によれば、記憶するデータの特性に応じて第１メモリ層及び第２メモリ層を使い分けることにより、効率的にデータを記憶することができるため、記憶容量の大容量化及び動作安定性の向上を同時に達成することができる。また、第１メモリ層の上方に複数の第２メモリ層を積層した構造とすることで、半導体装置を小型化・低コスト化することができる。
上記構成において、前記第２メモリセルは、前記第１メモリ層及び前記第２メモリ層の積層方向に、前記可変抵抗素子及び前記選択ダイオードが積層してなる構成とすることができる。この構成によれば、第２メモリ層をさらに高集積化することができる。
上記構成において、前記第２メモリセルは、前記第１メモリ層及び前記第２メモリ層の積層方向から見た場合の面積が、前記第１メモリセルより小さい構成とすることができる。この構成によれば、第２メモリ層をさらに高集積化することができる。
上記構成において、前記第２メモリ層は、複数の第２ビットラインと、前記複数の第２ビットラインに対し交差する方向に設けられた複数の第２ワードラインと、を含み、前記第２メモリセルは、前記第２ビットラインと前記第２ワードラインとの交差領域に設けられ、その一端が前記第２ビットラインに、他端が前記第２ワードラインに接続され、前記複数の第２メモリ層のうち上下方向に隣接する２つの第２メモリ層は、前記第２ビットライン及び前記第２ワードラインのいずれかを共有する構成とすることができる。この構成によれば、第２ワードラインまたは第２ビットラインを共有することにより第２メモリ層を薄く形成することができるため、第２メモリ層をさらに高集積化することができる。
上記構成において、前記複数の第２メモリ層のうち上下方向に隣接する２つの第２メモリ層のうち、上側の層に含まれる前記第２メモリセルと、下側の層に含まれる前記第２メモリセルとは、最小加工寸法の半分の寸法だけずらして設けられている構成とすることができる。
上記構成において、前記第１メモリセルは、１つの前記選択トランジスタと、前記選択トランジスタのドレイン端子またはソース端子に接続された１つの前記第１可変抵抗素子と、からなる構成とすることができる。この構成によれば、１つの第１可変抵抗素子を１つの選択トランジスタで選択するため、第１メモリセルの動作の信頼性を向上させることができる。
上記構成において、前記第１メモリ層及び前記第２メモリ層を支持する半導体基板を具備し、前記選択トランジスタの少なくとも一部は、前記半導体基板内に形成されている構成とすることができる。この構成によれば、半導体基板内のスペースを有効に活用することで、第１メモリ層をさらに高集積化することができる。
上記構成において、前記第１メモリ層は、前記選択トランジスタが形成された選択トランジスタ層と、前記選択トランジスタ層の上方に形成され、前記第１可変抵抗素子が形成された第１可変抵抗素子層と、を含む構成とすることができる。この構成によれば、第１メモリセルを上下方向に形成するため、第１メモリ層をさらに高集積化することができる。
上記構成において、前記第１メモリ層は、複数の第１ビットラインと、前記複数の第１ビットラインに対し交差する方向に設けられた複数の第１ワードラインと、前記複数の第１ビットラインに沿った方向に設けられた複数のソースラインと、を含み、前記第１メモリセルは、前記第１ビットラインと前記第１ワードラインとの交差領域に設けられ、その一端が前記第１ビットラインに、他端が前記ソースラインに接続され、前記複数の第１メモリセルのうち隣接する２つの第１メモリセルは、前記ソースラインを共有している構成とすることができる。この構成によれば、隣接する２つの第１メモリセルがソースラインを共有するため、第１メモリ層をさらに高集積化することができる。
上記構成において、前記可変抵抗素子は、遷移金属酸化物からなる構成とすることができる。
上記構成において、前記選択ダイオードは、前記遷移金属酸化物と金属電極からなるショットキーダイオードである構成とすることができる。この構成によれば、ＰＮ接合型ダイオードを用いる場合に比べ、第２メモリセルを小型化することができる。
上記構成において、前記第１メモリセルは、電源投入時に読み出されるブートプログラム、及びＯＳプログラムのうち少なくとも一方を含むデータを記憶する構成とすることができる。この構成によれば、動作の信頼性が高い第１メモリセルに、ブートプログラムまたはＯＳプログラムを記憶することで、半導体装置の動作の安定性を向上させることができる。
本発明に係る半導体装置は、データ保持の信頼性に優れる第１メモリ層と、記憶容量の大きい第２メモリ層とを備えており、これらを適宜使い分けることにより効率的にデータの記憶を行うことができるため、記憶容量の大容量化及び動作安定性の向上を同時に達成することができる。また、第１メモリ層と第２メモリ層とを上下方向に積層することにより、半導体装置の小型化・低コスト化を図ることができる。
以下、図面を用い本発明に係る実施例について説明する。
図１は実施例１に係る半導体装置の構成を示したブロック図である。データを記憶する領域であるメモリ１０は、第１メモリ層１２及び第２メモリ層１４の２つの記憶領域を備えている。メモリ１０は三次元構造を有しており、複数の第２メモリ層１４が第１メモリ層１２の上方に積層して設けられている。この点については後段にて詳細に説明する。制御部２０は、外部から入力されるコマンドに応じて、アドレスデコーダ２２、昇圧回路２４、及び入出力部２６を制御することにより、メモリ１０に対するデータの書き込み及び読み出しを制御する。アドレスデコーダ２２は、外部から入力されるアドレス信号に応じて、メモリ１０内のメモリセルを選択する。昇圧回路２４は、メモリ１０に対しデータ書き込みのための高電圧を供給する。入出力部２６は、外部とメモリ１０との間でデータのやり取りを行う。
図２は図１における第１メモリ層１２の構成を示した回路図である。第１メモリ層１２は、複数の第１ビットラインＢＬｘと、第１ビットラインＢＬｘに対し交差する方向に設けられた複数のワードラインＷＬｘと、第１ビットラインＢＬｘに沿った方向に設けられた複数の第１ソースラインＳＬｘとを備えている。第１ビットラインＢＬｘとワードラインＷＬｘとの交差領域には第１メモリセルＭＣｘが設けられ、第１メモリセルＭＣｘの一端は第１ビットラインＢＬｘに、他端は第１ソースラインＳＬｘに接続されている。ワードラインＷＬｘの方向に隣接する２つの第１メモリセルＭＣｘ（例えば、ＭＣｘ０及びＭＣｘ１）は、第１ソースラインＳＬｘ（例えば、ＳＬｘ０）を共有している。以上のように第１メモリ層１２には、複数の第１メモリセルＭＣｘが平面状に配列して設けられている。第１メモリセルＭＣ１の数は、記憶容量に応じて任意の数とすることが可能であるが、図２はその一部について示したものである。
第１メモリセルＭＣｘは、１つの第１可変抵抗素子ＲＥｘと、１つの選択トランジスタＴＲｘから構成される。選択トランジスタＴＲｘのドレイン端子は第１ビットラインＢＬｘに、ソース端子は可変抵抗素子ＲＥｘに、ゲート端子はワードラインＷＬｘにそれぞれ接続されている。第１可変抵抗素子ＲＥｘの他端は第１ソースラインＳＬｘに接続されている。第１メモリセルＭＣｘは、第１可変抵抗素子ＲＥｘの抵抗値の変化によりデータを記憶する。例えば、第１可変抵抗素子ＲＥｘが高抵抗状態及び低抵抗状態の２つのうちいずれかに変化する場合、メモリセル１つあたり１ビットのデータを記憶することができる。選択トランジスタＴＲは、ゲート端子に印加される電圧に応じて、第１可変抵抗素子ＲＥｘと第１ビットラインＢＬｘとを導通させることにより、第１可変抵抗素子ＲＥｘを選択する。
図３は図２における第１メモリセルＭＣｘの構造を模式的に示した上面図である。第１メモリ層１２及び第２メモリ層１４を支持する半導体基板３０の上面には、Ｐ型ウェル及びＮ型の拡散領域（共に不図示、図４にて図示）が形成されている。第１ビットラインＢＬｘにはビットラインコンタクト３２が、第１ソースラインＳＬｘにはソースラインコンタクト３４がそれぞれ形成され、下方に形成された拡散領域とそれぞれ接続されている。第１可変抵抗素子ＲＥｘは、ソースラインコンタクト３４内に設けられている。選択トランジスタＴＲは、ビットラインコンタクト３２及びソースラインコンタクト３４に対応した半導体基板３０を含む領域に設けられている。半導体基板３０の上方で、第１ビットラインＢＬｘと第１ソースラインＳＬｘの間の領域には、選択トランジスタＴＲのゲート３６が設けられている。ゲート３６は、ワードラインコンタクト３８により、ワードラインＷＬと接続されている。
第１メモリセルＭＣｘは、第１可変抵抗素子ＲＥｘ及び選択トランジスタＴＲを含む領域に形成され、実質的なセルの大きさは図中の領域３９に相当する。第１メモリセルＭＣｘのセル面積は、最小加工寸法をＦとした場合に、例えば８Ｆ２〜９Ｆ２とすることができる。
図４は図３のＡ−Ａ１線に沿った模式的な断面図である。例えばシリコンからなる半導体基板３０の上面にＰ型ウェル４６が形成され、Ｐ型ウェル４６内にはＮ型の拡散領域４０及び４１が形成されている。拡散領域４０は選択トランジスタＴＲのドレイン端子であり、ビットラインコンタクト３２を介して第１ビットラインＢＬｘと接続されている。拡散領域４１は選択トランジスタＴＲのソース端子であり、ソースラインコンタクト３４を介して第１ソースラインＳＬｘと接続されている。ソースラインコンタクト３４内には、第１可変抵抗素子ＲＥｘが設けられている。第１可変抵抗素子ＲＥｘは、例えばＣｕＯ２等の遷移金属酸化物からなる抵抗変化素子を用いて形成される。その他にも、例えば三元系カルコゲナイド等の相変化物質を用いることができる。いずれも、所定の大きさの電圧パルスを所定時間印加することにより、抵抗値を任意に変化させることができる。また、第１ビットラインＢＬｘ、第１ソースラインＳＬｘ、及びワードラインＷＬｘの配線は、例えばアルミニウム等の金属により形成することができる。ビットラインコンタクト３２およびソースラインコンタクト３４は、例えばタングステン等の金属を含む導電性部材４２を用いて形成することができる。なお、図４では絶縁部材であるゲート酸化膜及び層間絶縁膜の表示を省略している。
本実施例では、例えば拡散工程を用いることにより、選択トランジスタＴＲの一部（ドレイン端子及びソース端子）を半導体基板内に形成している。これにより、通常はバルクとなる領域を有効活用して、半導体装置を小型化することができる。また、選択トランジスタＴＲのソースラインコンタクト３４内に第１可変抵抗素子ＲＥｘが形成されているため、第１メモリ層１２は、選択トランジスタＴＲが形成された選択トランジスタ層５０の上方に、第１可変抵抗素子ＲＥｘが形成された第１可変抵抗素子層５２が設けられた構成となっている。このような積層構造を採用することにより、第１メモリセルＭＣｘの面積を低減することができる。
図５は第２メモリ層１４の構成を示した回路図である。また、図６は図５の一部の構成を示した斜視図である。第２メモリ層１４は、複数の第２ビットラインＢＬｚと、第２ビットラインＢＬｚに対し交差する方向に設けられた複数の第２ソースラインＳＬｚを備えている。第２ビットラインＢＬｚと第２ソースラインＳＬｚの交差領域には、第２メモリセルＭＣｚが設けられ、その一端が第２ビットラインＢＬｚに、他端が第２ソースラインＳＬｚに接続されている。以上のように第２メモリセルＭＣｚは、複数の第２メモリセルＭＣｚが平面状に配列して設けられている。図５を参照に、複数の第２メモリ層１４ａ〜１４ｄは、不図示の第１メモリ層１２の上方に積層して設けられている。また、複数の第２メモリ層１４ａ〜１４ｄのうち、上下方向に隣接する２つの第２メモリ層は、第２ビットラインＢＬｚ及び第２ソースラインＳＬｚのいずれかを共有している。例えば、第２メモリ層１４ａ及び１４ｂは、第２ソースラインＳＬｚ１０及びＳＬｚ１１を共有している。これにより、第２メモリ層をさらに高集積化することができる。
図５を参照に、第２メモリセルＭＣｚは、１つの第２可変抵抗素子ＲＥｚと、１つの選択ダイオードＳＤから構成される。選択ダイオードＳＤはカソード側が第２ソースラインＳＬｚに接続され、アノード側は第２可変抵抗素子ＲＥｚに直列接続されている。第２可変抵抗素子ＲＥｚの他端は第２ビットラインＢＬｚに接続されている。第２メモリセルＭＣｚは、第１メモリセルＭＣｘの場合と同じく、第２可変抵抗素子ＲＥｚの抵抗値の変化によりデータを記憶する。選択ダイオードＳＤは、第２ビットラインＢＬｚと第２ソースラインＳＬｚとの電位差に応じて、第２可変抵抗素子ＲＥｚを選択する。すなわち、非選択時には第２ビットラインＢＬｚがローレベル、第２ソースラインＳＬｚがハイレベルに設定されることで、選択ダイオードＳＤには逆バイアスが印加されるため、第２可変抵抗素子ＲＥｚに電流は流れない。選択時には第２ビットラインＢＬｚがハイレベル、第２ソースラインＳＬｚがローレベルに設定されることで、選択ダイオードＳＤには順バイアスが印加されるため、第２可変抵抗素子ＲＥｚに電流が流れる。
図７は図６のＢ−Ｂ１線に沿った断面図である。第２メモリセルＭＣｚは、第２可変抵抗素子ＲＥｚと、その両端に設けられた電極６０から構成される。一例として、第２可変抵抗素子ＲＥｚを遷移金属酸化物であるＣｕＯ２、電極６０をＣｕから構成することができる。これにより、第２可変抵抗素子ＲＥｚと電極６０との境界に、電位障壁によるショットキーダイオードＳＤが形成される。これは、図５における選択ダイオードＳＤに相当する。選択ダイオードＳＤをショットキーダイオードとすることで、ＰＮ接合型ダイオードを用いる場合に比べて、メモリセルを小型化することができる。このように、第２メモリセルＭＣｚは、第１メモリ層１２と第２メモリ層１４の積層方向（上下方向）に、第２可変抵抗素子ＲＥｚ及び選択ダイオードＳＤが積層して構成される。また、第２ビットラインＢＬｚ及び第２ソースラインＳＬｚは、例えばアルミニウムなどの金属配線により形成することができる。以上のように、金属と絶縁体を交互に積層するいわゆるＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｉｏｎ Ｍｅｔａｌ）構造を採用することにより、メモリセルを上下方向に容易に積層することができる。
図８は図６を上方向から見た上面図である。第２ビットラインＢＬｚと第２ソースラインＳＬｚの交差領域に、第２メモリセルＭＣｚが設けられている。第２メモリセルＭＣｚの実質的な大きさは領域６２に相当し、第２ビットラインＢＬｚ及び第２ソースラインＳＬｚの配線の幅、並びに配線間の間隔により決定される。第２メモリセルＭＣｚはセル選択にトランジスタではなくダイオードを用いているため、第１メモリ層１２及び第２メモリ層１４の積層方向から見た場合の面積が、第１メモリセルＭＣｘより小さい。第２メモリセルＭＣｚのセル面積は、例えば最小加工寸法をＦとした場合に４Ｆ２であり、第１メモリセルＭＣｘの面積（８Ｆ２〜９Ｆ２）の半分以下である。
図６〜図８においては、第１メモリ層１２及び第２メモリ層１４の積層方向から見た場合に、上下の第２メモリセルＭＣｚが重なるように第２メモリセルＭＣｚを配列したが、第２メモリセルＭＣｚの積層方法はこれに限定されるものではない。例えば、上下方向に隣接する２つの第２メモリ層１４のうち、上側の層に含まれる第２メモリセル（例えば、ＭＣｚ２０及びＭＣｚ２１）と、下側の層に含まれる第２メモリセル（例えば、ＭＣｚ１０及びＭＣｚ１１）とは、最小加工寸法Ｆの半分の寸法だけずらして設けられていてもよい。図９（ａ）は、このような方法で第２メモリセルＭＣｚを配列した第２メモリ層１４の構成を示した斜視図であり、図９（ｂ）は図９（ａ）のＣ−Ｃ１線に沿った断面図である。
本実施例に係る半導体装置は、選択トランジスタＴＲにより選択される第１メモリセルＭＣｘと、選択ダイオードＳＤにより選択される第２メモリセルＭＣｚとを備えている。選択トランジスタＴＲによる選択は、選択トランジスタＴＲのゲート端子に印加する電圧を制御することにより行われるため、制御が容易かつ信頼性が高い。このため、第１メモリセルＭＣｘはデータの保持性や信頼性に優れる。第１メモリセルＭＣｘには、例えばＯＳ等の基本プログラムや、電源投入時に読み込まれるブートプログラム等の、重要性の高いデータ（以下、コアデータ）を記憶する。これにより、本実施例に係る半導体装置、及び本実施例に係る半導体装置が組み込まれた電子機器の動作の安定性を向上させることができる。
選択ダイオードＳＤによるメモリセルの選択は、図５で説明したようにビットライン及びソースラインの電圧レベルを制御することにより行われるため、選択トランジスタＴＲを用いた制御に比べて制御が難しく信頼性が低い。その結果、選択ダイオードＳＤにより選択される第２メモリセルＭＣｚは、第１メモリセルＭＣｘに比べデータのディスターブやリーク等が発生する可能性が高い。一方で、第２メモリセルＭＣｚは積層が可能であり、第１メモリセルＭＣｘに比べてセル面積も小さいため、大容量化が容易である。このため、第２メモリセルＭＣｚには、部分的なデータの破壊が許容されるデータ（例えば、ユーザが作成した文章データや画像データなど）や、大容量のデータ（例えば、音声データや動画データなど）を記憶する。
以上のように、データの特性に応じて第１メモリセルＭＣｘ及び第２メモリセルＭＣｚ（第１メモリ層１２及び第２メモリ層１４）を使い分けることにより、効率的にデータを記憶することができる。これにより、不揮発性メモリを備えた半導体装置において、大容量化及び動作信頼性の向上を同時に達成することができる。また、様々なアプリケーションに対し、容易に対応することが可能となる。
本実施例に係る半導体装置は、第１メモリセルＭＣｘを含む第１メモリ層１２の上方に、第２メモリセルＭＣｚを含む第２メモリ層１４を複数積層した構造を採用している。前述のように、第１メモリ層１２は選択トランジスタＴＲを備えるため積層に不向きである。一方、第２メモリ層１４は第２可変抵抗素子ＲＥｚと選択ダイオードＳＤとを上下方向に形成するため積層に適している。また、第１メモリ層１２は選択トランジスタＴＲの一部を半導体基板内に形成することが可能であるが、第２メモリ層１４は直接半導体基板上に形成することができない。そこで、まずコアデータの記憶に必要な容量の第１メモリ層１２を、半導体基板を含む領域に形成し、その上方に積層に適した第２メモリ層１４を、必要とされる記憶容量に応じて形成する。このような三次元構造を採用ことで、メモリ領域１０を最も効率よく構成することができる。その結果、半導体装置の小型化及び低コスト化を図ることができる。
また、図２を参照に隣接する第１メモリセルＭＣｘは第１ソースラインＳＬｘを共有し、図５を参照に上下方向に隣接する第２メモリセルＭＣｚは第２ビットラインＢＬｚまたは第２ソースラインＳＬｚを共有している。このように、隣接するメモリセル間で配線の一部を共有することにより、セル面積を削減し、半導体装置の小型化を図ることができる。
図２において、選択トランジスタＴＲは第１ビットラインＢＬｘに、第１可変抵抗素子ＲＥｘは第１ソースラインＳＬｘにそれぞれ接続されているが、両者の配置はこれに限定されるものではない。例えば、第１可変抵抗素子ＲＥｘを第１ビットラインＢＬｘに、選択トランジスタＴＲを第１ソースラインＳＬｘに接続してもよい。また、図５において選択ダイオードＳＤは第２ソースラインＳＬｚに、第２可変抵抗素子ＲＥｚは第２ビットラインＢＬｚにそれぞれ接続されているが、両者の配置はこれに限定されるものではない。例えば、第２可変抵抗素子ＲＥｚを第２ビットラインＢＬｚに、選択ダイオードＳＤを第２ソースラインＳＬｚに接続してもよい。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１は実施例１に係る半導体装置の構成を示したブロック図である。 図２は第１メモリ層の構成を示した回路図である。 図３は第１メモリ層の構成を示した上面図である。 図４は第１メモリ層の構成を示した断面図である。 図５は第２メモリ層の構成を示した回路図である。 図６は第２メモリ層の構成を示した斜視図である。 図７は第２メモリ層の構成を示した断面図である。 図８は第２メモリ層の構成を示した上面図である。 図９（ａ）は第２メモリ層の他の形態における構成を示した斜視図であり、図９（ｂ）はその断面図である。
符号の説明
１０ メモリ領域
１２ 第１メモリ層
１４ 第２メモリ層
２０ 制御部
２２ アドレスデコーダ
２４ 昇圧回路
２６ 入出力回路
３０ 半導体基板
３２ ビットラインコンタクト
３４ ソースラインコンタクト
３６ ゲート
３８ ワードラインコンタクト
４０ 拡散領域（ドレイン側）
４１ 拡散領域（ソース側）
４２ 導電部材
４６ Ｐ型ウェル
５０ トランジスタ層
５２ 可変抵抗素子層
６０ 電極

Claims (12)

  1. 抵抗値の変化によりデータを記憶する不揮発性の第１可変抵抗素子、及び前記第１可変抵抗素子を選択する選択トランジスタを含む第１メモリセルと、
    複数の前記第１メモリセルが平面状に配列して設けられた第１メモリ層と、
    抵抗値の変化によりデータを記憶する不揮発性の第２可変抵抗素子、及び前記第２可変抵抗素子を選択する選択ダイオードを含む第２メモリセルと、
    複数の前記第２メモリセルが平面状に配列して設けられた第２メモリ層と、
    を具備し、
    複数の前記第２メモリ層が、前記第１メモリ層の上方に積層して設けられていることを特徴とする半導体装置。
  2. 前記第２メモリセルは、前記第１メモリ層及び前記第２メモリ層の積層方向に、前記可変抵抗素子及び前記選択ダイオードが積層してなることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２メモリセルは、前記第１メモリ層及び前記第２メモリ層の積層方向から見た場合の面積が、前記第１メモリセルより小さいことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第２メモリ層は、
    複数の第２ビットラインと、
    前記複数の第２ビットラインに対し交差する方向に設けられた複数の第２ワードラインと、
    を含み、
    前記第２メモリセルは、前記第２ビットラインと前記第２ワードラインとの交差領域に設けられ、その一端が前記第２ビットラインに、他端が前記第２ワードラインに接続され、
    前記複数の第２メモリ層のうち上下方向に隣接する２つの第２メモリ層は、前記第２ビットライン及び前記第２ワードラインのいずれかを共有する、
    ことを特徴とする請求項１から３のうちいずれか１項に記載の半導体装置。
  5. 前記複数の第２メモリ層のうち上下方向に隣接する２つの第２メモリ層のうち、上側の層に含まれる前記第２メモリセルと、下側の層に含まれる前記第２メモリセルとは、最小加工寸法の半分の寸法だけずらして設けられていることを特徴とする請求項４に記載の半導体装置。
  6. 前記第１メモリセルは、
    １つの前記選択トランジスタと、
    前記選択トランジスタのドレイン端子またはソース端子に接続された１つの前記第１可変抵抗素子と、
    からなることを特徴とする請求項１から５のうちいずれか１項に記載の半導体装置。
  7. 前記第１メモリ層及び前記第２メモリ層を支持する半導体基板を具備し、
    前記選択トランジスタの少なくとも一部は、前記半導体基板内に形成されていることを特徴とする請求項１から６のうちいずれか１項に記載の半導体装置。
  8. 前記第１メモリ層は、
    前記選択トランジスタが形成された選択トランジスタ層と、
    前記選択トランジスタ層の上方に形成され、前記第１可変抵抗素子が形成された第１可変抵抗素子層と、
    を含むことを特徴とする請求項１から７のうちいずれか１項に記載の半導体装置。
  9. 前記第１メモリ層は、
    複数の第１ビットラインと、
    前記複数の第１ビットラインに対し交差する方向に設けられた複数の第１ワードラインと、
    前記複数の第１ビットラインに沿った方向に設けられた複数のソースラインと、
    を含み、
    前記第１メモリセルは、前記第１ビットラインと前記第１ワードラインとの交差領域に設けられ、その一端が前記第１ビットラインに、他端が前記ソースラインに接続され、
    前記複数の第１メモリセルのうち隣接する２つの第１メモリセルは、前記ソースラインを共有している、
    ことを特徴とする請求項１から８のうちいずれか１項に記載の半導体装置。
  10. 前記可変抵抗素子は、遷移金属酸化物からなることを特徴とする請求項１から９のうちいずれか１項に記載の半導体装置。
  11. 前記選択ダイオードは、前記遷移金属酸化物と金属電極からなるショットキーダイオードであることを特徴とする請求項１０に記載の半導体装置。
  12. 前記第１メモリセルは、電源投入時に読み出されるブートプログラム、及びＯＳプログラムのうち少なくとも一方を含むデータを記憶することを特徴とする請求項１から１１のうちいずれか１項に記載の半導体装置。
JP2007270745A 2007-10-17 2007-10-17 半導体装置 Active JP5557419B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007270745A JP5557419B2 (ja) 2007-10-17 2007-10-17 半導体装置
US12/253,619 US7894238B2 (en) 2007-10-17 2008-10-17 Semiconductor memory device with stacked memory cell structure
US13/005,456 US8289750B2 (en) 2007-10-17 2011-01-12 Semiconductor memory device featuring selective data storage in a stacked memory cell structure
US13/622,796 US8773885B2 (en) 2007-10-17 2012-09-19 Semiconductor memory device featuring selective data storage in a stacked memory cell structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007270745A JP5557419B2 (ja) 2007-10-17 2007-10-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2009099814A true JP2009099814A (ja) 2009-05-07
JP5557419B2 JP5557419B2 (ja) 2014-07-23

Family

ID=40702527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007270745A Active JP5557419B2 (ja) 2007-10-17 2007-10-17 半導体装置

Country Status (2)

Country Link
US (3) US7894238B2 (ja)
JP (1) JP5557419B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8477524B2 (en) 2009-12-25 2013-07-02 Samsung Electronics Co., Ltd. Nonvolatile memory devices and related methods and systems
KR20150033948A (ko) * 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 전자 장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070192132A1 (en) 2006-02-10 2007-08-16 Debra Thesman System and method of prioritizing and administering healthcare to patients having multiple integral diagnoses
JP5557419B2 (ja) 2007-10-17 2014-07-23 スパンション エルエルシー 半導体装置
JP5198146B2 (ja) * 2008-05-22 2013-05-15 株式会社東芝 不揮発性記憶装置
US8223525B2 (en) * 2009-12-15 2012-07-17 Sandisk 3D Llc Page register outside array and sense amplifier interface
JP5732827B2 (ja) * 2010-02-09 2015-06-10 ソニー株式会社 記憶素子および記憶装置、並びに記憶装置の動作方法
JP5295991B2 (ja) * 2010-02-15 2013-09-18 株式会社東芝 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の制御方法
KR20120114611A (ko) * 2011-04-07 2012-10-17 에스케이하이닉스 주식회사 자화성 저장 소자를 구비한 반도체 메모리 장치 및 그 구동방법
US20120329015A1 (en) 2011-06-24 2012-12-27 Debra Thesman Hierarchical condition categories program
US10424032B2 (en) 2012-12-12 2019-09-24 Quality Standards, Llc Methods for administering preventative healthcare to a patient population
US9472277B2 (en) * 2013-10-29 2016-10-18 Kabushiki Kaisha Toshiba Non-volatile memory device
US9443590B2 (en) 2014-10-13 2016-09-13 Sandisk Technologies Llc Content addressable memory cells, memory arrays and methods of forming the same
US9691475B2 (en) * 2015-03-19 2017-06-27 Micron Technology, Inc. Constructions comprising stacked memory arrays
KR20210001262A (ko) * 2019-06-27 2021-01-06 에스케이하이닉스 주식회사 전자 장치
KR20210054243A (ko) * 2019-11-05 2021-05-13 삼성전자주식회사 비휘발성 메모리 장치, 그것의 쓰기 방법, 및 그것을 갖는 저장 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11134877A (ja) * 1997-10-28 1999-05-21 Sharp Corp 不揮発性記憶装置内蔵マイクロコンピュータ
JP2001274355A (ja) * 2000-01-18 2001-10-05 Hitachi Ltd 半導体記憶装置及びデータ処理装置
JP2003249578A (ja) * 2001-09-29 2003-09-05 Toshiba Corp 半導体集積回路装置
JP2004281497A (ja) * 2003-03-13 2004-10-07 Sharp Corp 抵抗変化機能体、メモリおよびその製造方法並びに半導体装置および電子機器
JP2005522045A (ja) * 2002-04-04 2005-07-21 株式会社東芝 相変化メモリ装置
WO2007046144A1 (ja) * 2005-10-19 2007-04-26 Fujitsu Limited 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置
JP2007165873A (ja) * 2005-12-12 2007-06-28 Hitachi Global Storage Technologies Netherlands Bv 単極抵抗ランダムアクセスメモリ（ｒｒａｍ）デバイス、および垂直スタックアーキテクチャ
JP2007235142A (ja) * 2006-03-02 2007-09-13 Samsung Electronics Co Ltd 不揮発性メモリ素子及びそれを備えるメモリアレイ

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2039652C (en) * 1990-05-30 1996-12-24 Frank Zdybel, Jr. Hardcopy lossless data storage and communications for electronic document processing systems
CA2044404C (en) * 1990-07-31 1998-06-23 Dan S. Bloomberg Self-clocking glyph shape codes
US5168147A (en) * 1990-07-31 1992-12-01 Xerox Corporation Binary image processing for decoding self-clocking glyph shape codes
US5091966A (en) * 1990-07-31 1992-02-25 Xerox Corporation Adaptive scaling for decoding spatially periodic self-clocking glyph shape codes
USRE38758E1 (en) * 1990-07-31 2005-07-19 Xerox Corporation Self-clocking glyph shape codes
US5315098A (en) * 1990-12-27 1994-05-24 Xerox Corporation Methods and means for embedding machine readable digital data in halftone images
US5526444A (en) * 1991-12-10 1996-06-11 Xerox Corporation Document image decoding using modified branch-and-bound methods
US5321773A (en) * 1991-12-10 1994-06-14 Xerox Corporation Image recognition method using finite state networks
US5221833A (en) * 1991-12-27 1993-06-22 Xerox Corporation Methods and means for reducing bit error rates in reading self-clocking glyph codes
JPH05334470A (ja) * 1991-12-27 1993-12-17 Xerox Corp 自己クロッキング図形記号コード
US5245165A (en) * 1991-12-27 1993-09-14 Xerox Corporation Self-clocking glyph code for encoding dual bit digital values robustly
CA2129075C (en) * 1993-10-18 1999-04-20 Joseph J. Daniele Electronic copyright royalty accounting system using glyphs
US5449896A (en) * 1993-12-22 1995-09-12 Xerox Corporation Random access techniques for use with self-clocking glyph codes
US6182901B1 (en) * 1993-12-22 2001-02-06 Xerox Corporation Orientational disambiguation for self-clocking glyph codes
US5453605A (en) * 1993-12-22 1995-09-26 Xerox Corporation Global addressability for self-clocking glyph codes
US5449895A (en) * 1993-12-22 1995-09-12 Xerox Corporation Explicit synchronization for self-clocking glyph codes
JP3583535B2 (ja) * 1994-12-12 2004-11-04 ゼロックス コーポレイション 光学的にアドレスされたニューラルネットワーク
US5572010A (en) * 1995-01-03 1996-11-05 Xerox Corporation Distributed type labeling for embedded data blocks
US5939703A (en) * 1995-01-03 1999-08-17 Xerox Corporation Distributed dimensional labeling for dimensional characterization of embedded data blocks
US5929429A (en) * 1995-01-03 1999-07-27 Xerox Corporation Distributed dimensional labeling for dimensional characterization of border-type embedded data blocks
US5576532A (en) * 1995-01-03 1996-11-19 Xerox Corporation Interleaved and interlaced sync codes and address codes for self-clocking glyph codes
US5611575A (en) * 1995-01-03 1997-03-18 Xerox Corporation Distributed state flags or other unordered information for embedded data blocks
US5883986A (en) * 1995-06-02 1999-03-16 Xerox Corporation Method and system for automatic transcription correction
US6000621A (en) * 1995-12-21 1999-12-14 Xerox Corporation Tilings of mono-code and dual-code embedded data pattern strips for robust asynchronous capture
US5862255A (en) * 1996-06-18 1999-01-19 Xerox Corporation Broad bandwidth image domain communication channel with symbol interference suppression
US5864127A (en) * 1996-10-10 1999-01-26 Xerox Corporation Analog glyph detector and detector arrays
US5901224A (en) * 1996-10-21 1999-05-04 Xerox Corporation Quasi-reprographics with variable embedded data with applications to copyright management, and distribution control
US6594406B1 (en) * 1996-12-20 2003-07-15 Xerox Corporation Multi-level selection methods and apparatus using context identification for embedded data graphical user interfaces
US5870510A (en) * 1996-12-20 1999-02-09 Xerox Corporation Parallel propagating embedded binary sequences for parameterizing two dimensional image domain code patterns in N-dimensional address space
US5937110A (en) * 1996-12-20 1999-08-10 Xerox Corporation Parallel propagating embedded binary sequences for characterizing objects in N-dimensional address space
US6327395B1 (en) * 1996-12-20 2001-12-04 Xerox Parc Glyph address carpet methods and apparatus for providing location information in a multidimensional address space
US5862271A (en) * 1996-12-20 1999-01-19 Xerox Corporation Parallel propagating embedded binary sequences for characterizing and parameterizing two dimensional image domain code patterns in N-dimensional address space
US5825933A (en) * 1996-12-20 1998-10-20 Xerox Corporation Parallel propagating embedded binary sequence for parameterizing two dimensional image domain code patterns in two dimensional address space
US5949055A (en) * 1997-10-23 1999-09-07 Xerox Corporation Automatic geometric image transformations using embedded signals
US6439465B1 (en) * 1999-09-24 2002-08-27 Xerox Corporation Encoding small amounts of embedded digital data at arbitrary locations within an image
US6427920B1 (en) * 1999-09-24 2002-08-06 Xerox Corporation High frequency masking of embedded digital data to improve appearance
US6641051B1 (en) * 1999-09-24 2003-11-04 Xerox Corporation System for embedded digital data that allows embedding of data around known obstructions
US6880755B2 (en) * 1999-12-06 2005-04-19 Xerox Coporation Method and apparatus for display of spatially registered information using embedded data
US6935562B2 (en) * 1999-12-06 2005-08-30 Xerox Corporation Operations on images having glyph carpets
US6678425B1 (en) * 1999-12-06 2004-01-13 Xerox Corporation Method and apparatus for decoding angular orientation of lattice codes
US6340118B1 (en) * 1999-12-16 2002-01-22 Xerox Corporation Exclusive or cross-coupled framing codes for self-clocking glyphs
US6360951B1 (en) * 1999-12-16 2002-03-26 Xerox Corporation Hand-held scanning system for heuristically organizing scanned information
US6296192B1 (en) * 1999-12-16 2001-10-02 Xerox Corporation Machine-readable record with a two-dimensional lattice of synchronization code interleaved with data code
US6714677B1 (en) * 1999-12-17 2004-03-30 Xerox Corporation Use of correlation histograms for improved glyph decoding
JP3779524B2 (ja) * 2000-04-20 2006-05-31 株式会社東芝 マルチチップ半導体装置及びメモリカード
US6738518B1 (en) * 2000-05-12 2004-05-18 Xerox Corporation Document image decoding using text line column-based heuristic scoring
US6678415B1 (en) * 2000-05-12 2004-01-13 Xerox Corporation Document image decoding using an integrated stochastic language model
KR100364635B1 (ko) * 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
US6641053B1 (en) * 2002-10-16 2003-11-04 Xerox Corp. Foreground/background document processing with dataglyphs
US7408212B1 (en) * 2003-07-18 2008-08-05 Winbond Electronics Corporation Stackable resistive cross-point memory with schottky diode isolation
JP4309368B2 (ja) * 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
US7549592B2 (en) * 2006-10-31 2009-06-23 Xerox Corporation Method for embedding machine-readable information with fluorescent materials
JP5557419B2 (ja) * 2007-10-17 2014-07-23 スパンション エルエルシー 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11134877A (ja) * 1997-10-28 1999-05-21 Sharp Corp 不揮発性記憶装置内蔵マイクロコンピュータ
JP2001274355A (ja) * 2000-01-18 2001-10-05 Hitachi Ltd 半導体記憶装置及びデータ処理装置
JP2003249578A (ja) * 2001-09-29 2003-09-05 Toshiba Corp 半導体集積回路装置
JP2005522045A (ja) * 2002-04-04 2005-07-21 株式会社東芝 相変化メモリ装置
JP2004281497A (ja) * 2003-03-13 2004-10-07 Sharp Corp 抵抗変化機能体、メモリおよびその製造方法並びに半導体装置および電子機器
WO2007046144A1 (ja) * 2005-10-19 2007-04-26 Fujitsu Limited 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置
JP2007165873A (ja) * 2005-12-12 2007-06-28 Hitachi Global Storage Technologies Netherlands Bv 単極抵抗ランダムアクセスメモリ（ｒｒａｍ）デバイス、および垂直スタックアーキテクチャ
JP2007235142A (ja) * 2006-03-02 2007-09-13 Samsung Electronics Co Ltd 不揮発性メモリ素子及びそれを備えるメモリアレイ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8477524B2 (en) 2009-12-25 2013-07-02 Samsung Electronics Co., Ltd. Nonvolatile memory devices and related methods and systems
KR20150033948A (ko) * 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 전자 장치
KR102001466B1 (ko) 2013-09-25 2019-07-18 에스케이하이닉스 주식회사 전자 장치

Also Published As

Publication number Publication date
JP5557419B2 (ja) 2014-07-23
US8773885B2 (en) 2014-07-08
US7894238B2 (en) 2011-02-22
US20120014162A1 (en) 2012-01-19
US20130016552A1 (en) 2013-01-17
US8289750B2 (en) 2012-10-16
US20090262569A1 (en) 2009-10-22

Similar Documents

Publication Publication Date Title
JP5557419B2 (ja) 半導体装置
JP4280302B2 (ja) 抵抗変化型不揮発性記憶装置
KR101793286B1 (ko) 수직의 비트 라인들 및 단면 워드 라인 아키텍처를 가지는 재프로그래밍 가능한 메모리 요소들의 3차원 어레이
US7943515B2 (en) Shared masks for x-lines and shared masks for y-lines for fabrication of 3D memory arrays
KR102610557B1 (ko) 페리-언더-셀 구조의 메모리 장치
JP2009199713A5 (ja)
KR20110081623A (ko) 반도체 소자 및 그 구동 방법
JP2016167332A (ja) 記憶装置
JP5448953B2 (ja) 集積回路メモリー素子
JP2009004725A (ja) 抵抗変化型不揮発性記憶装置
US20120049148A1 (en) Three-dimensional nonvolatile semiconductor memory
KR101593509B1 (ko) 이종 접합 산화물을 기반으로 하는 멤리스티브 요소
US8295070B2 (en) Resistance change memory
US20110249485A1 (en) Resistance-change memory
JP2013200929A (ja) 半導体記憶装置
JP5763004B2 (ja) 不揮発性半導体記憶装置
CN113078183B (zh) 可变电阻式存储装置及其制造方法
JP2020113702A (ja) 抵抗変化型ランダムアクセスメモリ
JP4903919B1 (ja) 抵抗変化型不揮発性記憶装置
US9230644B2 (en) Electronic device
JP2011060389A (ja) 半導体メモリ装置
JP2009071298A (ja) 相変化メモリ装置及び半導体記憶装置
JP2011035202A (ja) 半導体記憶装置
JP5435857B2 (ja) 半導体装置
JP5700602B1 (ja) 不揮発性半導体メモリ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100327

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101025

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130325

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130808

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130917

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140603

R150 Certificate of patent or registration of utility model

Ref document number: 5557419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250