CN103811655A - 非易失性存储器 - Google Patents

非易失性存储器 Download PDF

Info

Publication number
CN103811655A
CN103811655A CN201210437634.4A CN201210437634A CN103811655A CN 103811655 A CN103811655 A CN 103811655A CN 201210437634 A CN201210437634 A CN 201210437634A CN 103811655 A CN103811655 A CN 103811655A
Authority
CN
China
Prior art keywords
electrode
nonvolatile memory
diode
oxide layer
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210437634.4A
Other languages
English (en)
Inventor
曾俊元
李岱萤
蔡宗霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201710060790.6A priority Critical patent/CN106803486A/zh
Priority to CN201210437634.4A priority patent/CN103811655A/zh
Publication of CN103811655A publication Critical patent/CN103811655A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种非易失性存储器，其包括单极性电阻式存储单元以及二极管单元，其中二极管单元与单极性电阻式存储单元电性连接。二极管单元包括第一电极、第二电极、氧化钴层、以及氧化铟锌层。第一电极与第二电极相对配置。氧化钴层配置于第一电极与第二电极之间。氧化铟锌层配置于第一电极与氧化钴层之间。本发明不仅可具有良好的整流效果，更可承受重复100次以上的高电阻与低电阻之间的转态操作，并使得高电阻与低电阻之间可维持高的读取鉴别度。

Description

非易失性存储器
技术领域
本发明涉及一种存储器，且特别涉及一种非易失性存储器。
背景技术
存储器，顾名思义便是用以存储资料或数据的半导体元件。当电脑微处理器的功能越来越强，软件所进行的程序与运算越来越庞大时，存储器的需求也就越来越高，为了制作容量大且便宜的存储器以满足这种需求的趋势，存储器的技术与工艺，已成为半导体科技持续往高积集度挑战的驱动力。在各种非易失性存储器中，电阻式存储器具有操作电压小、多状态存储、存储时间长、面积小及结构简单等优点，故电阻式存储器已成为未来存储器发展的趋势。
电阻式存储器通常包括电阻式存储单元和二极管单元。具有一个电阻式存储单元和一个二极管单元的电阻式存储器称为具有1D1R结构的电阻式存储器。1D1R结构可使电阻式存储器具有超高密度及低成本，并可用来避免读取错误的问题。
此外，在一般的1D1R结构中，通常是使用双极性电阻式存储单元来搭配二极管单元。然而，具有此种1D1R结构的电阻式存储器在高电阻与低电阻状态之间往往只能承受一次的转态操作，因而影响电阻式存储器的效能。
发明内容
针对现有技术中存在的问题，本发明的目的在于提供一种非易失性存储器，其具有单极性电阻式存储单元与二极管单元。
本发明提供一种非易失性存储器，其包括单极性电阻式存储单元以及二极管单元，其中二极管单元与单极性电阻式存储单元电性连接。二极管单元包括第一电极、第二电极、氧化钴层以及氧化铟锌层。第一电极与第二电极相对配置。氧化钴层配置于第一电极与第二电极之间。氧化铟锌层配置于第一电极与氧化钴层之间。
在本发明的一实施例中，上述的氧化钴层的厚度例如介于1nm至1000nm之间。
在本发明的一实施例中，上述的氧化铟锌层的厚度例如介于1nm至1000nm之间。
在本发明的一实施例中，上述的第一电极的材料例如为铂或钨。
在本发明的一实施例中，上述的第一电极的厚度例如介于10nm至1000nm之间。
在本发明的一实施例中，上述的第二电极的材料例如为铂或钨。
在本发明的一实施例中，上述的第二电极的厚度例如介于10nm至1000nm之间。
在本发明的一实施例中，上述的二极管单元配置于单极性电阻式存储单元上。
在本发明的一实施例中，上述的二极管单元与单极性电阻式存储单元皆配置于基底上。
本发明的有益效果在于，基于上述，在本发明的非易失性存储器中，分别利用氧化钴及氧化铟锌作为二极管单元的p型半导体层及n型半导体层，并将此二极管单元与单极性电阻式存储单元电性搭配而构成1D1R结构的非易失性存储器。因此，本发明的非易失性存储器不仅可具有良好的整流效果，更可承受重复100次以上的高电阻与低电阻之间的转态操作，并使得高电阻与低电阻之间可维持高的读取鉴别度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是本发明的第一实施例的非易失性存储器的剖面示意图。
图2是本发明的第二实施例的非易失性存储器的剖面示意图。
图3是本发明的第三实施例的非易失性存储器的剖面示意图。
图4表示本发明二极管单元进行偏压测试的结果。
图5为根据图4的结果所作的曲线分析。
图6为本发明二极管单元的顺向/逆向电流比值关系图。
图7表示本发明的非易失性存储器进行偏压测试的结果。
图8表示本发明的非易失性存储器的存储力测试结果。
图9表示本发明的非易失性存储器的非破坏性读取测试结果。
其中，附图标记说明如下：
10、20、30：非易失性存储器
100：基底
120：介电层
130：附着层
200：单极性电阻式存储单元
210a、210b、310a、310b：电极
220a、220b：转态层
300：二极管单元
320：氧化铟锌层
330：氧化钴层
具体实施方式
为了使本发明易理解，在以下各实施例中，相同的元件符号代表相同的元件，且不再重复另外说明。
第一实施例
图1是本发明的第一实施例的非易失性存储器的剖面示意图。请参照图1，非易失性存储器10包括单极性电阻式存储单元200以及二极管单元300。单极性电阻式存储单元200配置于基底100上。基底100例如为硅基底。此外，介电层120配置于单极性电阻式存储单元200与基底100之间。介电层120的材料例如为氧化物，且其厚度例如介于10nm至500nm之间。介电层120用以使单极性电阻式存储单元200与基底100电性隔离。另外，附着层130选择性地配置于单极性电阻式存储单元200与介电层120之间。附着层130的材料例如为钛，且其厚度例如介于10nm至100nm之间。附着层130用以增加单极性电阻式存储单元200与介电层120之间的附着力。
在本实施例中，单极性电阻式存储单元200包括依序配置于介电层120上的电极210a、转态层220a、转态层220b和电极210b。电极210a的材料例如为氮化钛。转态层220a的材料例如为氧化铪，且其厚度例如介于2nm至8nm之间。转态层220b的材料例如为氧化锆，且其厚度例如介于2nm至8nm之间。电极210b的材料例如为铂或钨，其厚度例如介于10nm至1000nm之间。
特别一提的是，在本实施例中，单极性电阻式存储单元200的结构与材料亦可视实际需求而进行改变，此为本领域技术人员所熟知的技术，于此不另行说明。
二极管单元300配置于单极性电阻式存储单元200上。在本实施例中，二极管单元300包括依序配置于单极性电阻式存储单元200上的电极210b、氧化铟锌层320、氧化钴层330以及电极310a。也就是说，在非易失性存储器10中，单极性电阻式存储单元200与二极管单元300共用电极210b。当然，在其他实施例中，单极性电阻式存储单元200与二极管单元300也可以不共用电极210b，而是具有各自的电极。电极310a的材料例如是铂或钨，且其厚度例如介于10nm至1000nm之间。
此外，氧化铟锌层320作为二极管单元300中的n型半导体层，而氧化钴层330作为二极管单元300中的p型半导体层。氧化铟锌层320的厚度例如介于1nm至1000nm之间。氧化钴层330的厚度例如介于1nm至1000nm之间。在本实施例中，氧化铟锌层320配置于氧化钴层330下方。然而，依照存储器的实际操作方式，在其他实施例中，氧化铟锌层320则可配置于氧化钴层330上方。
值得一提地是，因为氧化钴及氧化铟锌两者皆为低能隙的材料，故以两者分别作为二极管单元300中的p型半导体层及n型半导体层时，可使得二极管单元300得到大的顺向/逆向电流比值（F/R current ratio），进而使得非易失性存储器10具有高的顺向电流及好的整流效果。此外，当非易失性存储器10具有上述的二极管单元300时，非易失性存储器10可在高电阻与低电阻之间重复多次转态操作，并使得高电阻与低电阻之间具有高的读取鉴别度。
第二实施例
图2是本发明的第二实施例的非易失性存储器的剖面示意图。请参照图2，非易失性存储器20与非易失性存储器10的差异在于：在非易失性存储器20中，二极管单元300配置于附着层130上，而单极性电阻式存储单元200则配置于二极管单元300上，且二者共用电极210a。
第三实施例
图3是本发明的第三实施例的非易失性存储器的剖面示意图。请参照图3，非易失性存储器30与非易失性存储器10的差异在于：在非易失性存储器30中，二极管单元300与单极性电阻式存储单元200皆配置于附着层130上，且二极管单元300与单极性电阻式存储单元200例如通过内连线（未绘示）而彼此电性连接。在本实施例中，单极性电阻式存储单元200与二极管单元300各自具有一对电极，即单极性电阻式存储单元200具有电极210a与电极210b，而二极管单元300具有电极310a与电极310b。在单极性电阻式存储单元200中，电极210a、转态层220a、转态层220b与电极210b依序配置于附着层130上。在二极管单元300中，电极310a、氧化铟锌层320、氧化钴层330与电极310a依序配置于附着层130上。
在上述各实施例中，各膜层的堆迭顺序以及单极性电阻式存储单元200与二极管单元300之间的配置关系为本领域技术人员所熟知的技术，本领域技术人员可视实际需求而进行调整。
实验例
二极管单元300的制作及测试
首先，提供经过RCA清洁步骤清洗过后的硅基板以作为基底100。然后，将基底100放入高温炉管中，以于硅基板上形成厚度约为200nm的二氧化硅薄膜作为介电层120。接着，利用电子束蒸镀法形成厚度约为30nm的钛薄膜作为附着层130。然后，利用电子束蒸镀法形成厚度约为80nm的铂薄膜作为下电极（电极210b或电极310a）。接下来，在室温及约为10mTorr的压力下，以18sccm气体流量（氩气：氧气=1：2）及1.05W/cm2的等离子体功率密度，利用交流磁控溅镀法形成厚度约为10nm的氧化铟锌薄膜作为氧化铟锌层320。继之，在室温及约为10mTorr的压力下，以18sccm气体流量（氩气：氧气=2：1）及1.05W/cm2的等离子体功率密度，再次利用交流磁控溅镀法形成厚度约为10nm的氧化钴薄膜作为氧化钴层330。最后，再次利用电子束蒸镀法并搭配金属光罩形成厚度约为50nm且面积为1.76×10-4cm2的铂薄膜作为电极310a。至此，完成二极管单元300的制作。
以下对上述所形成的电极210b、氧化铟锌层320、氧化钴层330及电极310a构成二极管单元300，进行各项测试，其测试结果如图4至图6所示。
图4表示对二极管单元300进行偏压测试所得到的电压与电流的关系图。图4的横轴代表施加于二极管单元300的偏压值，而纵轴代表施加偏压后所得的电流值。由图4可知，当对二极管单元300加负的直流偏压时，电流会随电压增加；而当对二极管单元300施加正的直流偏压时，电流不会随着电压增加而明显增加。由此可知，二极管单元300具有良好的整流效果。此外，由图4亦可知，在对二极管单元300进行100次测试时所得到的电流值，和仅进行10次测试所得到的电流值并无明显差异，亦即，二极管单元300至少可重复承受100次以上的操作。
图5为根据图4的结果所作的曲线分析。图5的横轴代表施加二极管单元300的偏压值，而纵轴代表对其电流值进行对数计算后所得的值。请参照图5，曲线的斜率为8，若以斜率=1/nkT进行计算，可得知二极管单元300的理想因子为5，此值于符合氧化物二极管的理想因子的范围。
图6为二极管单元300的顺向/逆向电流比值关系图。图6的横轴代表所施加偏压的绝对值，而纵轴代表其顺向/逆向电流比值。由图6可知，本发明的二极管单元300具有良好的整流效果，且在｜2｜V时，顺向/逆向电流比值可高达7×103。此结果显示二极管单元300具有高的顺向电流特性，因此非常适合来搭配电阻式存储单元使用。
本发明的非易失性存储器的测试
将上述二极管单元300搭配单极性电阻式存储单元200以形成本发明的非易失性存储器后，对本发明存储器进行各项测试，其测试结果如图7至图9所示。
图7为对本发明的非易失性存储器进行偏压测试所得的电压与电流的关系图。图7的横轴代表所施加的偏压值，而纵轴代表所施加偏压所对应的电流值。由图7可知，当对本发明的非易失性存储器施以正偏压的写入电压时，电流会随着电压增加而增加，而当电流到达其限流值（约1mA）时，本发明的非易失性存储器将从高电阻状态转换至低电阻状态。当对本发明的非易失性存储器施以正偏压的抹除电压时，在前述抹除电压到达2V时，电流将急遽下降至原本的电流值，此种情形代表本发明的非易失性存储器由低电阻状态转换至高电阻状态。此外，此结果显示，本发明的非易失性存储器至少可以重复100次以上的高电阻与低电阻之间的转态操作。
图8表示本发明的非易失性存储器的存储力测试结果。上述的存储力测试，是分别在室温及85℃下，对本发明的非易失性存储器分别施以正偏压的写入电压及正偏压的抹除电压，藉此将本发明的非易失性存储器分别转换至低电阻状态及高电阻状态。接着，再以1V的电压分别读取低电阻状态及高电阻状态的本发明的非易失性存储器的电流值。图8的横轴代表由本发明的非易失性存储器读取数据的时间，而纵轴代表所读取到的电流。由图8可知，在1×105秒之后，仍可从本发明的非易失性存储器读取正确的数据，且无任何存储力劣化的情形发生。且两存储状态（高电阻状态与低电阻状态）在室温与85℃下，分别有着40倍以上的电阻比值。此代表本发明的非易失性存储器在较高温下，仍能维持40倍以上的读取鉴别度。
图9表示本发明的非易失性存储器的非破坏性读取测试结果。上述的非破坏性读取测试，是分别在室温及85℃下，对本发明的非易失性存储器分别施以正偏压的写入电压及正偏压的抹除电压，藉此将本发明的非易失性存储器分别转换至低电阻状态及高电阻状态。接着，再以1V分别读取低电阻状态及高电阻状态的本发明的非易失性存储器并量测其电流值。图9的横轴代表由本发明的非易失性存储器读取数据的时间，而纵轴代表所读取到的电流。由图9可知，在连续读取10000秒之后，仍可从本发明的非易失性存储器读取正确的数据，且无任何存储力劣化的情形发生。此外，在室温与85℃下，高电阻状态或低电阻状态仍维持35倍以上的差距。此代表本发明的非易失性存储器在高温及常温下高电阻与低电阻状态，仍能维持35倍以上的读取鉴别度。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (9)

1.一种非易失性存储器，包括：
单极性电阻式存储单元；以及
二极管单元，与所述单极性电阻式存储单元电性连接，所述二极管单元包括：
第一电极；
第二电极，与所述第一电极相对配置；
氧化钴层，配置于所述第一电极与所述第二电极之间；以及
氧化铟锌层，配置于所述第一电极与所述氧化钴层之间。
2.如权利要求1所述的非易失性存储器，其中所述氧化钴层的厚度介于1nm至1000nm之间。
3.如权利要求1所述的非易失性存储器，其中所述氧化铟锌层的厚度介于1nm至1000nm之间。
4.如权利要求1所述的非易失性存储器，其中所述第一电极的材料包括铂或钨。
5.如权利要求1所述的非易失性存储器，其中所述第一电极的厚度介于10nm至1000nm之间。
6.如权利要求1所述的非易失性存储器，其中所述第二电极的材料包括铂或钨。
7.如权利要求1所述的非易失性存储器，其中所述第二电极的厚度介于10nm至1000nm之间。
8.如权利要求1所述的非易失性存储器，其中所述二极管单元配置于所述单极性电阻式存储单元上。
9.如权利要求1所述的非易失性存储器，其中所述二极管单元与所述单极性电阻式存储单元皆配置于基底上。
CN201210437634.4A 2012-11-06 2012-11-06 非易失性存储器 Pending CN103811655A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710060790.6A CN106803486A (zh) 2012-11-06 2012-11-06 非易失性存储器的制造方法
CN201210437634.4A CN103811655A (zh) 2012-11-06 2012-11-06 非易失性存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210437634.4A CN103811655A (zh) 2012-11-06 2012-11-06 非易失性存储器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710060790.6A Division CN106803486A (zh) 2012-11-06 2012-11-06 非易失性存储器的制造方法

Publications (1)

Publication Number Publication Date
CN103811655A true CN103811655A (zh) 2014-05-21

Family

ID=50708126

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210437634.4A Pending CN103811655A (zh) 2012-11-06 2012-11-06 非易失性存储器
CN201710060790.6A Pending CN106803486A (zh) 2012-11-06 2012-11-06 非易失性存储器的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710060790.6A Pending CN106803486A (zh) 2012-11-06 2012-11-06 非易失性存储器的制造方法

Country Status (1)

Country Link
CN (2) CN103811655A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691334A (zh) * 2004-04-28 2005-11-02 三星电子株式会社 利用具有分级电阻变化的多层的存储器件
CN101030622A (zh) * 2006-03-02 2007-09-05 三星电子株式会社 非易失存储器件和非易失存储器阵列
CN101075629A (zh) * 2006-05-19 2007-11-21 三星电子株式会社 采用缺氧金属氧化物层的非易失性存储装置及其制造方法
CN101501849A (zh) * 2006-08-25 2009-08-05 松下电器产业株式会社 存储元件、存储器装置和半导体集成电路
US20090250678A1 (en) * 2007-03-29 2009-10-08 Koichi Osano Nonvolatile memory apparatus, nonvolatile memory element, and nonvolatile element array
CN101667460A (zh) * 2009-10-12 2010-03-10 中国科学院微电子研究所 一种基于阻变存储器的一次编程存储器及其制备方法
CN102047423A (zh) * 2009-04-30 2011-05-04 松下电器产业株式会社 非易失性存储元件及非易失性存储装置
CN102104110A (zh) * 2010-11-16 2011-06-22 复旦大学 一种阻变特性优化的阻变存储器及其制备方法
CN102694118A (zh) * 2011-03-22 2012-09-26 中国科学院微电子研究所 阻变存储器及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19733391C2 (de) * 1997-08-01 2001-08-16 Siemens Ag Strukturierungsverfahren

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691334A (zh) * 2004-04-28 2005-11-02 三星电子株式会社 利用具有分级电阻变化的多层的存储器件
CN101030622A (zh) * 2006-03-02 2007-09-05 三星电子株式会社 非易失存储器件和非易失存储器阵列
CN101075629A (zh) * 2006-05-19 2007-11-21 三星电子株式会社 采用缺氧金属氧化物层的非易失性存储装置及其制造方法
CN101501849A (zh) * 2006-08-25 2009-08-05 松下电器产业株式会社 存储元件、存储器装置和半导体集成电路
US20090250678A1 (en) * 2007-03-29 2009-10-08 Koichi Osano Nonvolatile memory apparatus, nonvolatile memory element, and nonvolatile element array
CN102047423A (zh) * 2009-04-30 2011-05-04 松下电器产业株式会社 非易失性存储元件及非易失性存储装置
CN101667460A (zh) * 2009-10-12 2010-03-10 中国科学院微电子研究所 一种基于阻变存储器的一次编程存储器及其制备方法
CN102104110A (zh) * 2010-11-16 2011-06-22 复旦大学 一种阻变特性优化的阻变存储器及其制备方法
CN102694118A (zh) * 2011-03-22 2012-09-26 中国科学院微电子研究所 阻变存储器及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赵鸿滨: "非易失性阻变存储器研究进展", 《稀有金属》 *

Also Published As

Publication number Publication date
CN106803486A (zh) 2017-06-06

Similar Documents

Publication Publication Date Title
Mohammad et al. State of the art of metal oxide memristor devices
Fleck et al. Uniting gradual and abrupt set processes in resistive switching oxides
JP4854233B2 (ja) スイッチング素子
Ielmini et al. Thermochemical resistive switching: materials, mechanisms, and scaling projections
TWI270075B (en) Memory device
JP6740159B2 (ja) 気体検出装置及び気体検出方法
JP6740160B2 (ja) 気体センサ装置、気体センサモジュール、及び気体検知方法
Chen et al. Switching characteristics of W/Zr/HfO2/TiN ReRAM devices for multi-level cell non-volatile memory applications
CN102568565B (zh) 存储装置
US7838863B2 (en) Semiconductor devices having resistive memory elements
US20140175603A1 (en) Method of Forming an Asymmetric MIMCAP or a Schottky Device as a Selector Element for a Cross-Bar Memory Array
JP5450911B2 (ja) 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置
Michalas et al. Electrical characteristics of interfacial barriers at metal—TiO2 contacts
JP7138240B2 (ja) 気体センサの駆動方法及び気体検出装置
KR20110021405A (ko) 저항성 메모리 소자
CN105575991B (zh) 记忆体结构及形成记忆体结构的方法
Yuan et al. Interface-induced two-step RESET for filament-based multi-level resistive memory
CN109863489A (zh) 电阻式随机存取存储器(rram)单元细丝的电流形成
Ma et al. Analog tunnel memory based on programmable metallization for passive neuromorphic circuits
CN103811655A (zh) 非易失性存储器
Awais et al. Resistive switching mechanism in printed non‐volatile Ag/ZrO2/ITO sandwiched structure
Guitarra et al. Stochastic based compact model to predict highly variable electrical characteristics of organic CBRAM devices
Huang et al. Stability-Enhanced Resistive Random-Access Memory via Stacked In x Ga1–x O by the RF Sputtering Method
CN104617218A (zh) 电阻式存储装置及其制作方法
Tsai et al. Rapid synthesis of gallium oxide resistive random access memory by atomic force microscopy local anodic oxidation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140521

WD01 Invention patent application deemed withdrawn after publication