CN105575991B - 记忆体结构及形成记忆体结构的方法 - Google Patents

记忆体结构及形成记忆体结构的方法 Download PDF

Info

Publication number
CN105575991B
CN105575991B CN201410549666.2A CN201410549666A CN105575991B CN 105575991 B CN105575991 B CN 105575991B CN 201410549666 A CN201410549666 A CN 201410549666A CN 105575991 B CN105575991 B CN 105575991B
Authority
CN
China
Prior art keywords
layer
resisitivity
control unit
memory
active layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410549666.2A
Other languages
English (en)
Other versions
CN105575991A (zh
Inventor
刘柏村
范扬顺
陈钧罄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spring Foundation of NCTU
Original Assignee
Spring Foundation of NCTU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spring Foundation of NCTU filed Critical Spring Foundation of NCTU
Publication of CN105575991A publication Critical patent/CN105575991A/zh
Application granted granted Critical
Publication of CN105575991B publication Critical patent/CN105575991B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

本发明揭露一种记忆体结构及形成记忆体结构的方法。记忆体结构包含一控制单元以及一记忆单元，记忆单元电性连接至控制单元。控制单元包含一源极与一漏极；一主动层，接触源极的一部分及漏极的一部分；一栅极层；以及一栅极绝缘层，位于主动层与栅极层之间。记忆单元包含一底电极层；一顶电极层；以及一电阻切换层，电阻切换层位于底电极层以及顶电极层之间，其中电阻切换层与主动层的材质为氧化铝锌锡。本发明的功效在于，本发明主动层与电阻切换层的材质均为氧化铝锌锡，能在低温下制备并达到系统整合与减少成本等目的。

Description

记忆体结构及形成记忆体结构的方法
技术领域
本发明是有关于一种记忆体结构及其制备方法，特别是有关于一种通过晶体管控制的电阻式记忆体结构及其制备方法。
背景技术
记忆体主要可分为挥发性记忆体(volatile memory)和非挥发性记忆体(non-volatile memory)，其中挥发性记忆体可分为DRAM和SRAM两种，因有着快速存取速度的优点，所以被广泛的运用。而现今使用最广泛的非挥发性记忆体为快闪记忆体(flashmemory)，但其具有操作电压过高、操作速度慢及耐久度低等缺点。此外，在元件不断微缩的趋势下，栅极绝缘层变薄进而导致漏电流变大，而使可靠度降低等问题。
近年来，电阻式记忆体的发展被视为下世代高密度低功耗非挥发性记忆体的关键新技术。其具有结构简单、低操作电压、操作时间快速、可多位元记忆、耐久性佳、记忆元件面积缩小、非破坏性读取和低成本等优点，而被广泛地研究中。电阻式记忆体最常用的基本结构为金属-绝缘层-金属(metal-insulator-metal,MIM)结构，通过外加偏压来改变电阻值，以执行写入与抹除的动作，使元件形成高、低电阻的状态，也就是数字信号中的“0”与“1”。而由金属氧化物形成的电阻切换层，更被广泛的应用与研究中。然而电阻式记忆体在电阻切换时，常会因测量机台的反应时间过慢而导致过多的电流骤升(currentovershoot)，更严重会造成电阻式记忆体的崩溃。
因此，如何设计一个具有控制单元的电阻式记忆体，在电阻的连续切换下仍具有良好的稳定性，乃为此一业界亟待解决的问题。
发明内容
因此，本发明提供一种具有控制单元的电阻式记忆体结构及形成记忆体结构的方法，用以降低电阻式记忆体电流骤升的情形发生，并能增加电阻式记忆体的操作稳定性。
本发明的一方面是提供一种记忆体结构，包含一控制单元以及一记忆单元电性连接至控制单元。控制单元包含一源极与一漏极；一主动层，接触该源极的一部分及该漏极的一部分；一栅极层；以及一栅极绝缘层，位于该主动层与该栅极层之间。记忆单元包含一底电极层；一顶电极层；以及一电阻切换层，该电阻切换层位于该底电极层以及该顶电极层之间，其中该电阻切换层与该主动层的材质为氧化铝锌锡。
根据本发明一实施方式，其中栅极层的材质为硅，栅极绝缘层的材质为二氧化硅。
根据本发明一实施方式，其中源极以及漏极的材质为钛。
根据本发明一实施方式，其中顶电极层的材质为钛、氮化钛或氧化铟锡，底电极层的材质为金或铂。
根据本发明一实施方式，其中还包含一氧化铪层位于电阻切换层以及底电极层之间。
根据本发明一实施方式，其中记忆单元是位于源极或漏极上。
本发明的一方面是提供一种形成记忆体结构的方法，包含形成一控制单元以及形成一记忆单元。先提供一栅极层，并湿氧退火栅极层以形成一栅极绝缘层于栅极层上。溅镀一主动层于该栅极绝缘层上，以及蒸镀一源极以及一漏极于主动层的两侧。接着蒸镀一底电极层于漏极上，并溅镀一电阻切换层于底电极层上，其中电阻切换层与主动层的材质为氧化铝锌锡。最后蒸镀一顶电极层于电阻切换层上。
根据本发明一实施方式，其中形成该控制单元的温度范围为400℃至450℃。
根据本发明一实施方式，其中形成该记忆单元的温度范围为15℃至35℃。
根据本发明一实施方式，还包含形成一氧化铪层于该电阻切换层以及该底电极层之间。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的详细说明如下：
图1绘示根据本发明部分实施方式的一种记忆体结构的剖面图；
图2绘示根据本发明其他部分实施方式的一种记忆体结构的剖面图；
图3绘示根据本发明部分实施方式对栅极层施加不同偏压下的电压及电流关系图；
图4绘示根据本发明部分实施方式的不同电阻态的电阻值与数据维持时间的关系图；
图5绘示依据本发明部分实施方式的一种制备记忆体结构的流程图。
具体实施方式
为了使本发明的叙述更加详尽与完备，下文将参照附随附图来描述本发明的实施方式与具体实施例；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。
此外，相对词汇，如“下”或“底部”与“上”或“顶部”，用来描述文中在附图中所示的一元件与另一元件的关系。相对词汇是用来描述装置在附图中所描述之外的不同方位是可以被理解的。例如，如果一附图中的装置被翻转，元件将会被描述原为位于其它元件的“下”侧将被定向为位于其他元件的“上”侧。例示性的词汇“下”，根据附图的特定方位可以包含“下”和“上”两种方位。同样地，如果一附图中的装置被翻转，元件将会被描述原为位于其它元件的“下方”或“之下”将被定向为位于其他元件上的“上方”。例示性的词汇“下方”或“之下”，可以包含“上方”和“上方”两种方位。
电阻式记忆体是利用高电阻态(high resistance state,HRS)与低电阻态(lowresistance state,LRS)切换时读取电流的改变，判断数据储存值为0或1。通常是利用测量机台来限制电流大小，以达成高电阻态与低电阻态之间的切换。但测量机台在切换过程中电流会过度骤升(overshoot)并产生漏电流，而导致电阻值的不稳定。为了解决漏电流造成的影响，在每个记忆体单元上必须串接一个控制单元。其中晶体管较测量机台具备更稳定的操作特性，使用一晶体管一记忆体的阵列结构(one transistor-one resistor,1T1R)能有效降低电流骤升的情形发生。
请参阅图1，图1绘示依据本发明部分实施方式的一种记忆体结构的剖面图。一记忆体控制单元100包含一基板110、一控制单元120以及一记忆单元140。其中基板110为硅基板、玻璃基板、金属基板或高分子薄膜基板。
控制单元120为反交错式底部栅极薄膜晶体管(Inverted Staggered BottomGate Thin Film Transistors)，包含一栅极层121，其材质为低电阻系数的硅(Si)；一栅极绝缘层122位于栅极层121上，其材质为二氧化硅；一源极123与一漏极124位于栅极绝缘层122上，其材质为钛；以及一主动层125位于栅极绝缘层122上并接触源极123的一部分及漏极124的一部分，其中主动层125的材质为氧化铝锌锡(Aluminum Zinc Tin Oxide)。
氧化铝锌锡为一种非晶态透明氧化物半导体，其可取代无机类的非晶硅或复晶硅作为主动层125，以解决非晶硅的载子移动率低、操作电压大、电特性不稳定等问题。或是解决复晶硅的制作成本过高、制程复杂、元件均匀性较差等问题。氧化铝锌锡的电子迁移率可达到5cm2/V·s，相较于传统非晶硅的电子迁移率仅约0.1cm2/V·s。
在本发明的部分实施例中，栅极层121的材质亦可为金属导体，如铝(Al)、钼(Mo)、钛(Ti)、钨(W)或相关合金。在本发明的其他部分实施例中，可另外沉积五环素(pentacene)或聚3-己基噻吩(P3HT)于主动层125上，使控制单元120能利用电子或电洞两种载子进行传输。
请继续参阅图1，记忆体控制单元100还包含记忆单元140，其中记忆单元140位于控制单元120的漏极124上并电性连接至漏极124。记忆单元140为一电阻式记忆体，其具有金属-绝缘体-金属(metal-insulator-metal,MIM)的层状结构。通过外加偏压來改变记忆单元140的电阻值，以执行写入与抹除的动作。在本发明的其他实施例中，记忆单元140亦可位于控制单元120的源极123上。
记忆单元140包含一底电极层142，其材质为金或铂金；一电阻切换层144位于底电极层142上，其材质与主动层125同为氧化铝锌锡；以及一顶电极层146，其材质为钛、氮化钛或氧化铟锡。记忆单元140通过形成与切断电阻切换层144中的导电路径而达成电阻切换特性，而此导电路径通常被认为是由偏压导致电阻切换层144内的缺陷产生。此缺陷的组成可能为金属离子或是氧空缺。
在本发明的部分实施例中，电阻切换层144为一双层电阻切换层，其包含一氧化铝锌锡层以及一氧化铪层。使用双层结构能降低记忆单元的工作电流，并同时增加电阻切换的均匀性。
其中，主动层125以及电阻切换层144的材质同为氧化铝锌锡。氧化铝锌锡具有新颖的透明特性、高载子迁移率、优越的低温沉积条件以及非晶态面积均匀等特性，可同时用于制备主动层125以及电阻切换层144。此外，氧化铝锌锡中并不含有昂贵的铟元素与镓元素，更能有效降低元件制作成本，并维持良好的数据储存特性。但控制单元120中的主动层125以及记忆单元140中的电阻切换层144的材质不以此为限，其亦可同为其他不含有铟元素与镓元素的非晶态透明氧化物半导体。
应用本发明的优点是在于以氧化铝锌锡制备主动层125与电阻切换层144的设计，可通过其透明非晶态特性，在低温下应用于软性基板形成记忆体结构100，并可与如显示面板的开关元件制程整合，适用于低功耗软性电子领域，而轻易地达到上述的目的。
在本发明的其他实施例中，电阻切换层144可直接位于源极123或漏极124上，直接以源极123或漏极124做为记忆单元140的底电极层142。
在此必须说明，下述实施例省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
请继续参阅图2，图2绘示依据本发明其他部分实施方式的一种记忆体结构的剖面图。一记忆体控制单元200包含一基板210、一控制单元220以及一记忆单元240。
控制单元220为反交错式顶部栅极薄膜晶体管(Inverted Staggered Top GateThin Film Transistors)，包含一源极223与一漏极224位于基板210上；一主动层225位于基板210上并接触源极223的一部分及漏极224的一部分；一栅极绝缘层222位于源极223、漏极224与主动层225上；以及一栅极层221位于栅极绝缘层222上。
请继续参阅图2，记忆体控制单元200还包含记忆单元240，其中记忆单元240位于控制单元220的漏极224上并电性连接至漏极224。记忆单元240包含一底电极层242；一电阻切换层244位于底电极层242上，其中电阻切换层244与主动层225的材质同为氧化铝锌锡；以及一顶电极层246位于电阻切换层244上。
请参阅图3，图3绘示本发明部分实施方式对栅极层121施加不同偏压下的电压及电流关系图。在图2中，实验例310以圆形点连接绘制栅极电压为10伏特时，电阻切换层144进行设定及重置的曲线。实验320以三角形点绘制栅极电压为20伏特时，电阻切换层144进行设定及重置的曲线。而实验330以方形点绘制栅极电压为30伏特时，电阻切换层144进行设定及重置的曲线。
在实验310～330中，是给予栅极层121不同电压值使控制单元120输出电流至漏极124，因漏极124电性连结至记忆单元140的底电极层142，此电流值即为电阻切换层144的设定电流(Iset)。在设定(set)的过程中，是于顶电极层146与底电极层142之间施加正向偏压，此时流过电阻切换层144的电流值于设定电压(Vset)时将急遽上升，并改变电阻使电阻切换层144进入低电阻态。
在重置(reset)过程中，是于顶电极层146与底电极层142之间施加负向偏压，流过电阻切换层144的电流值将于重置电压(Vreset)时将急遽下降，使电阻切换层144回到高电阻态。此时控制单元120输出至漏极124的电流值即为电阻切换层144的重置电流(Ireset)。一次设定与一次重置的过程称为一个循环。据此，电阻切换层144利用高电阻态与低电阻态切换时电阻的改变，判断数据储存值为0或1。由于此过程是利用电阻值的变化来达成储存数据的特性，因此又称为电阻式记忆体。
实验310、320以及330中栅极电压分别为10伏特、20伏特以及30伏特，当栅极电压越大，控制单元120输出至漏极124的电流值也越大。据此，电阻切换层144的设定电流与重置电流同时随着栅极电压的增加而变大。由于设定电流与重置电流的大小会随着栅极电压而改变，实验310、320以及330中的电阻切换层144在进入低电阻态时，可分别具有不同的电阻值。
请同时参阅图4以进一步了解本发明，图4绘示本发明部分实施方式的不同电阻态的电阻值与数据维持时间的关系图。实验310中的电阻切换层144在设定过程中，会由一高电阻态440进入一第一低电阻态410；实验320中的电阻切换层144在设定过程中，会由高电阻态440进入第二低电阻态420；以及实验330中的电阻切换层144在设定过程中，会由高电阻态440进入一第三低电阻态430。其中高电阻态440的电阻值大于第一低电阻态410的电阻值；第一低电阻态410的电阻值大于第二低电阻态420的电阻值；以及第二低电阻态420的电阻值大于第三低电阻态的电阻值430。据此，调控控制单元120的栅极电压能使记忆单元140形成多个不同的电阻状态，显现出两位元四阶层的储存区间。利用高电阻态与多个低电阻态之间切换时电阻的改变，能判断数据储存值为00、10、01或11。
在本发明的其他实施例中，可持续调控不同栅极电压值来达成更多位元的储存区间。
由图4能得知，使用氧化铝锌锡作为电阻切换层144的材料能使电阻切换层144有明显的记忆区间。各个电阻态间的电阻值有着明显差距，易于判断数据储存值，展现出优良的记忆体功能。此外，在个别切换至高电阻态440或多个低电阻态410、420以及430后，持续施加外加的读取电压200毫伏特，在室温(摄氏27度)下的环境随着时间放置测量此些电阻态的电阻值。可以观察到在至少104秒内电阻值的变化伏度不大，数据保持的特性均可维持。
由于氧化铝锌锡相对常用以形成电阻切换层144而在生产供应链具竞争的铟元素及镓元素来说，可做为有效的替代材料，更具有良好的记忆体特性。其材料成本较低，制程全程更可在低温进行。同时，以氧化铝锌锡形成主动层125更能提升载子迁移率，采用相同的材料制备电阻切换层144以及主动层125将更有效地降低成本，并达到简化制程的目的。
请参阅图5，图5绘示依据本发明部分实施方式的一种制备记忆体结构的流程图。其中控制单元120采用反交错式底部栅极薄膜晶体管结构。请先参阅步骤510，提供低阻质的硅晶圆作为栅极层121，并湿氧退火栅极层121成长二氧化硅做为栅极绝缘层122。在本发明的其他实施例中，可使用金属导体作为栅极层121，如铝(Al)、钼(Mo)、钛(Ti)、钨(W)或相关合金，并再另外沉积二氧化硅于栅极层121上。
请继续参阅步骤520，溅镀氧化铝锌锡于栅极绝缘层122上作为主动层125。主动层125中的氧化铝锌锡为非晶态透明氧化物半导体材料，其中不含铟元素与镓元素，因此能有效降低元件制作成本。此外，更能降低制程温度，形成该控制单元120的温度范围约为400℃至450℃。在本发明其他实施例中，可另外沉积五环素(pentacene)或聚3-己基噻吩(P3HT)于主动层125上，使控制单元120能利用电子或电洞两种载子进行传输。
请继续参阅步骤530，使用电子束蒸镀法将钛金属蒸镀于主动层125的两侧作为源极123与漏极124。源极123与漏极124形成于栅极绝缘层122上，且主动层125接触源极123的一部分及漏极124的一部分。当施加外加偏压于栅极层121时，主动层125作为通道使电流能由源极123流向漏极124。
接着请参阅步骤540，使用电子束蒸镀法将金或铂蒸镀于漏极124上作为底电极142。在本发明的其他实施例中，金或铂亦可蒸镀于源极123上作为底电极142。
请继续参阅步骤550，溅镀氧化铝锌锡于底电极142上作为电阻切换层144。承前所述，氧化铝锌锡具有良好的记忆体特性，其数据维持时间能维持至少104秒，在产业上具有多样的应用性。更能降低制程温度，形成记忆单元140的温度范围约为15℃至35℃。又，氧化铝锌锡中不含铟元素与镓元素，有效降低制程成本。同时参阅步骤520能得知，电阻切换层144与主动层125的材质均为氧化铝锌锡，采用相同的材料制作记忆单元120以及控制单元140将更有效地降低成本，并达到简化制程的目的。
在本发明的其他实施例中，是先溅镀氧化铪于底电极142上，再溅镀氧化铝锌锡于氧化铪上形成双层(bi-layer)电阻切换层。双层电阻切换层能降低工作电流并增加电阻切换的均匀性。
请继续参阅步骤560，使用电子束蒸镀法将钛、氮化钛或氧化铟锡蒸镀于电阻切换层144上作为顶电极层146。底电极层142、电阻切换层144以及顶电极层146为一电阻式记忆体，其具有金属-绝缘体-金属(metal-insulator-metal,MIM)的层状结构。通过外加偏压來改变记忆单元的电阻值，以执行写入与抹除的动作。
由上述本发明实施例可知，本发明具有下列优点。本发明使用晶体管作为电阻式记忆体的控制单元，能避免电阻式记忆体在电阻切换时产生电流骤升的情形。此外，电阻式记忆体更可在多阶操作下维持良好的数据保持特性，其记忆区间明显更展现优良的记忆体功能。
又，晶体管的主动层以及电阻式记忆体的电阻切换层的材质同为氧化铝锌锡，其具有新颖的透明特性、高载子迁移率、优越的低温沉积条件以及非晶态面积均匀等特性。据此，晶体管与电阻式记忆体均可于低温下制备，适合应用于软性电子领域。更重要的是，主动层与电阻切换层选用相同的材质，能达到系统整合与减少成本等目的。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (8)

1.一种记忆体结构，其特征在于，包含一控制单元以及一记忆单元，该记忆单元电性连接该控制单元，其中：
该控制单元包含：
一源极与一漏极；
一主动层，接触该源极的一部分及该漏极的一部分；
一半导体层，位于该主动层上；
一栅极层；以及
一栅极绝缘层，位于该主动层与该栅极层之间；
该记忆单元包含：
一底电极层；
一顶电极层；
一电阻切换层，该电阻切换层位于该底电极层以及该顶电极层之间；以及一氧化铪层，位于该电阻切换层以及该底电极层之间，
其中该电阻切换层与该主动层的材质为氧化铝锌锡，且该半导体层的材质为五环素或聚3-己基噻吩。
2.根据权利要求1所述的记忆体结构，其特征在于，该栅极层的材质为硅，该栅极绝缘层的材质为二氧化硅。
3.根据权利要求1所述的记忆体结构，其特征在于，该源极以及该漏极的材质为钛。
4.根据权利要求1所述的记忆体结构，其特征在于，该顶电极层的材质为钛、氮化钛或氧化铟锡，该底电极层的材质为金或铂。
5.根据权利要求1所述的记忆体结构，其特征在于，该记忆单元是位于该源极或该漏极上。
6.一种形成记忆体结构的方法，其特征在于，包含：
形成一控制单元，包含：提供一栅极层；湿氧退火该栅极层以形成一栅极绝缘层于该栅极层上；溅镀一主动层于该栅极绝缘层上；形成一半导体层于该主动层上；以及蒸镀一源极以及一漏极于该主动层的两侧；以及
形成一记忆单元于该控制单元上，包含：蒸镀一底电极层于该漏极上；溅镀一电阻切换层于该底电极层上，形成一氧化铪层于该电阻切换层以及该底电极层之间，其中该电阻切换层与该主动层的材质为氧化铝锌锡，且该半导体层的材质为五环素或聚3-己基噻吩；以及蒸镀一顶电极层于该电阻切换层上。
7.根据权利要求6所述的形成记忆体结构的方法，其特征在于，形成该控制单元的温度范围为400℃至450℃。
8.根据权利要求6所述的形成记忆体结构的方法，其特征在于，形成该记忆单元的温度范围为15℃至35℃。
CN201410549666.2A 2014-09-04 2014-10-16 记忆体结构及形成记忆体结构的方法 Expired - Fee Related CN105575991B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103130596A TWI549263B (zh) 2014-09-04 2014-09-04 記憶體結構及其製備方法
TW103130596 2014-09-04

Publications (2)

Publication Number Publication Date
CN105575991A CN105575991A (zh) 2016-05-11
CN105575991B true CN105575991B (zh) 2019-04-12

Family

ID=54848031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410549666.2A Expired - Fee Related CN105575991B (zh) 2014-09-04 2014-10-16 记忆体结构及形成记忆体结构的方法

Country Status (3)

Country Link
US (2) US9219099B1 (zh)
CN (1) CN105575991B (zh)
TW (1) TWI549263B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706154B (zh) 2017-09-28 2020-06-30 京东方科技集团股份有限公司 一种存储元件、存储装置、制作方法及驱动方法
CN109686753B (zh) * 2017-10-18 2022-01-11 联华电子股份有限公司 半导体结构及其制作方法
TWI692077B (zh) * 2019-04-09 2020-04-21 友達光電股份有限公司 半導體基板及其製造方法
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332430A (zh) * 2011-09-23 2012-01-25 复旦大学 一种基于全低温工艺的柔性透明1t1r的制造方法
CN103311433A (zh) * 2012-03-07 2013-09-18 中国科学院微电子研究所 阻变存储器的制造方法
CN103972297A (zh) * 2013-02-05 2014-08-06 财团法人工业技术研究院 半导体元件结构及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583003B1 (en) * 2002-09-26 2003-06-24 Sharp Laboratories Of America, Inc. Method of fabricating 1T1R resistive memory array
US6801448B2 (en) * 2002-11-26 2004-10-05 Sharp Laboratories Of America, Inc. Common bit/common source line high density 1T1R R-RAM array
KR101051704B1 (ko) * 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
KR101004736B1 (ko) * 2009-07-17 2011-01-04 재단법인대구경북과학기술원 비휘발성 저항 메모리소자 및 이의 제조방법
US8884285B2 (en) * 2011-07-13 2014-11-11 Rutgers, The State University Of New Jersey Multifunctional zinc oxide nano-structure-based circuit building blocks for re-configurable electronics and optoelectronics
CN103633243B (zh) * 2012-08-28 2016-03-23 中国科学院微电子研究所 一种电阻型存储器的制备方法
TWI500116B (zh) * 2012-09-06 2015-09-11 Univ Nat Chiao Tung 可撓曲非揮發性記憶體及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332430A (zh) * 2011-09-23 2012-01-25 复旦大学 一种基于全低温工艺的柔性透明1t1r的制造方法
CN103311433A (zh) * 2012-03-07 2013-09-18 中国科学院微电子研究所 阻变存储器的制造方法
CN103972297A (zh) * 2013-02-05 2014-08-06 财团法人工业技术研究院 半导体元件结构及其制造方法

Also Published As

Publication number Publication date
US9312484B2 (en) 2016-04-12
CN105575991A (zh) 2016-05-11
TWI549263B (zh) 2016-09-11
US20160072063A1 (en) 2016-03-10
TW201611243A (zh) 2016-03-16
US9219099B1 (en) 2015-12-22

Similar Documents

Publication Publication Date Title
Miao et al. Continuous electrical tuning of the chemical composition of TaO x-based memristors
Chang et al. Physical and chemical mechanisms in oxide-based resistance random access memory
Hu et al. Highly controllable and stable quantized conductance and resistive switching mechanism in single-crystal TiO2 resistive memory on silicon
KR100790882B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
Ielmini et al. Thermochemical resistive switching: materials, mechanisms, and scaling projections
US8754392B2 (en) Carbon-based memory element
US8097872B2 (en) Modifiable gate stack memory element
Kim et al. Highly durable and flexible memory based on resistance switching
Datye et al. Localized heating and switching in MoTe2-based resistive memory devices
Yao et al. Silicon oxide: a non-innocent surface for molecular electronics and nanoelectronics studies
US20150155287A1 (en) Memory devices including two-dimensional material, methods of manufacturing the same, and methods of operating the same
Liu et al. Influence of embedding Cu nano-particles into a Cu/SiO 2/Pt structure on its resistive switching
Fan et al. Investigation on amorphous InGaZnO based resistive switching memory with low-power, high-speed, high reliability
CN105575991B (zh) 记忆体结构及形成记忆体结构的方法
Akinaga Recent advances and future prospects in functional-oxide nanoelectronics: the emerging materials and novel functionalities that are accelerating semiconductor device research and development
KR20110081183A (ko) 그라핀 메모리 셀 및 그것의 제조 방법
JP2008135752A (ja) ドーパントを含む抵抗性メモリ素子及びその製造方法
US20060256608A1 (en) Resistive memory device with improved data retention and reduced power
Kang et al. Poly-4-vinylphenol (PVP) and poly (melamine-co-formaldehyde)(PMF)-based atomic switching device and its application to logic gate circuits with low operating voltage
Katiyar et al. Unipolar resistive switching in planar Pt/BiFeO3/Pt structure
Ram et al. Low-power resistive memory integrated on III–V vertical nanowire MOSFETs on silicon
KR100657966B1 (ko) 리셋 전류 안정화를 위한 메모리 소자의 제조 방법
CN105742490A (zh) 一种提高相变存储器数据保持力的相变材料层结构
US20220076747A1 (en) Programmable resistive memory element and a method of making the same
Liu et al. Retention mechanism of Cu-doped SiO2-based resistive memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190412