KR101576743B1 - 다중 동작을 수행하는 전자 소자 - Google Patents

다중 동작을 수행하는 전자 소자 Download PDF

Info

Publication number
KR101576743B1
KR101576743B1 KR1020140103196A KR20140103196A KR101576743B1 KR 101576743 B1 KR101576743 B1 KR 101576743B1 KR 1020140103196 A KR1020140103196 A KR 1020140103196A KR 20140103196 A KR20140103196 A KR 20140103196A KR 101576743 B1 KR101576743 B1 KR 101576743B1
Authority
KR
South Korea
Prior art keywords
electronic device
resistance
layer
variable layer
current
Prior art date
Application number
KR1020140103196A
Other languages
English (en)
Inventor
황현상
이상헌
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020140103196A priority Critical patent/KR101576743B1/ko
Application granted granted Critical
Publication of KR101576743B1 publication Critical patent/KR101576743B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

스위칭 특성과 메모리 특성을 동시에 가지는 전자 소자가 개시된다. 전자 소자에 제한전류를 설정하여 스위칭 특성과 메모리 특성을 선택적으로 얻을 수 있다. 이를 위해 저항 변화층과 캐리어 조절층이 구비된다. 캐리어 조절층은 상부 전극에서 공급되는 금속 이온의 유입량을 조절한다. 캐리어 조절층을 통해 저항 변화층에 공급된 금속 이온은 셋 동작 및 리셋 동작을 통해 저항 변화층에서 전도성 필라멘트의 형성과 소멸 동작에 개입한다.

Description

다중 동작을 수행하는 전자 소자{Electric Device of performing Multi-operation}
본 발명은 전자 소자에 관한 것으로, 더욱 상세하게는 스위칭 동작과 메모리 동작을 선택적으로 수행할 수 있는 전자 소자에 관한 것이다.
전자 회로에 사용되는 소자는 능동소자와 수동소자로 구분될 수 있다. 예컨대 비선형 특성을 나타내는 다이오드 또는 트랜지스터 등은 능동소자로 분류된다. 또한, 반도체를 이용한 소자들은 다이오드, 트랜지스터 이외에 메모리 등 다양한 형태의 동작이 수행된다.
특히, 메모리는 반도체를 이용하여 다양한 타입의 동작 양상을 가진다. 예컨대, 불휘발성 메모리의 대표적 소자인 플래시 메모리의 경우, 터널링 산화막에서 전자의 터널링 동작이 이용된다. 또한, 저항변화 메모리(ReRAM)은 저항 변화층의 가변적 상태변화를 이용한다. 저항변화 메모리의 경우, 소정의 바이어스가 인가되는 조건에서 저저항 상태를 구현하거나 고저항 상태를 구현한다. 또한, 특정의 저항상태가 구현된 경우, 일정 범위 내에서는 저항상태가 변경되지 않는 특성이 나타난다. 이를 이용하여 메모리의 동작이 수행된다.
또한, 반도체 회로에서 스위칭 동작은 트랜지스터에 의해 구현된다. 트랜지스터는 게이트 단자에서 인가되는 전압의 레벨에 의해 채널의 형성이 결정된다. 채널이 형성되는 경우, 트랜지스터는 턴온된 것으로 이해되며, 채널이 형성되지 않은 경우, 트랜지스터는 오프 상태인 것으로 이해된다. 스위칭 동작의 핵심은 전류가 흐르는 양단자의 저항 또는 임피던스의 변경에 있다. 즉, 온 상태에서는 양단자의 저항은 매우 낮은 상태를 유지하여야 하며, 오프 상태에서는 양단자의 저항이 매우 높은 상태를 유지하여야 한다. 다만, 반도체 회로에서 스위칭 소자로 사용되기 위해서 온/오프 동작이 수행되는 조건이 일정하여야 한다는 것이다. 따라서, 저항변화 메모리의 경우, 스위칭 소자로 사용될 수 없는 한계가 있다.
즉, 저항변화 메모리가 특정의 저항상태로 진입한 경우, 일정한 전압 범위에서 저항상태를 유지하는 리텐션(retention) 특성이 나타난다. 따라서, 저항변화 메모리는 스위칭 소자로 사용될 수 없는 한계가 있다. 이러한 이유로 스위칭 소자는 MOS 트랜지스터가 사용되는 것이 일반적이다.
또한, 다양한 기능을 수행하는 반도체 회로를 구성하기 위해서는 메모리 소자 및 스위칭 소자가 사용된다. 특히, 저항변화 메모리를 이용한 메모리 소자를 구성하고자 하는 경우, 코어 영역은 저항변화 메모리가 각각의 셀을 구성하고, 주변 영역은 각각의 셀을 선택하거나, 읽기 동작 및 쓰기 동작을 위한 회로들이 배치된다. 이러한 아키텍쳐를 공정으로 적용하고자 하는 경우, 스위칭 소자를 구성하기 위한 CMOS 공정과 저항변화 메모리를 구성하기 위한 별도의 공정이 요구된다.
즉, 스위칭 소자와 메모리 소자를 구현하고자 하는 경우, 별도의 제조공정이 필요하며, 이는 제조단가를 상승시키는 요인이 된다.
상술한 문제를 해결하기 위한 본 발명이 이루고자 하는 기술적 과제는 스위칭 특성과 메모리 특성을 하나의 소자를 통해 구현할 수 있는 전자 소자를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명은, 하부 전극; 상기 하부 전극층 상에 형성되고, 금속 이온에 의해 전도성 채널이 형성되어 메모리 특성 또는 스위칭 소자의 특성을 나타내는 저항 변화층; 상기 저항 변화층 상에 형성되고, 상기 금속 이온이 상기 저항 변화층에 유입되는 것을 제어하기 위한 캐리어 조절층; 및 상기 캐리어 조절층 상에 형성되고, 상기 캐리어 조절층을 통해 상기 저항 변화층에 금속 이온을 공급하기 위한 상부 전극을 포함하는 전자 소자를 제공한다.
상술한 본 발명에서는 하나의 전자 소자에서 메모리 및 스위칭 소자의 특성을 얻을 수 있다. 이를 통해 사용환경에 따라 제한전류를 선택하여 메모리 소자 또는 스위칭 소자로의 활용이 가능해진다.
도 1은 본 발명의 바람직한 실시예에 따른 전자 소자를 도시한 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따라 상기 도 1에 도시된 전자 소자의 메모리 동작을 설명하기 위한 특성 그래프이다.
도 3은 본 발명의 바람직한 실시예에 따라 상기 도 1에 도시된 전자 소자의 스위칭 동작을 설명하기 위한 특성 그래프이다.
도 4는 본 발명의 비교예에 따라 상기 도 1의 캐리어 조절층만을 사용한 경우의 전기적 특성을 도시한 그래프이다.
도 5는 본 발명의 비교예에 따라 상기 도 1의 저항 변화층만을 사용한 경우의 전기적 특성을 도시한 그래프이다.
도 6 내지 도 8은 본 발명의 바람직한 실시예에 따라 상기 도 1의 전자 소자의 스위칭 동작을 설명하기 위한 개념도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
실시예
도 1은 본 발명의 바람직한 실시예에 따른 전자 소자를 도시한 단면도이다.
도 1을 참조하면, 본 실시예의 전자 소자는 하부 전극(100), 저항 변화층(110), 캐리어 조절층(120) 및 상부 전극(130)을 가진다.
상기 하부 전극(100)은 도전성 물질이라면 어느 것이나 사용가능할 것이다. 따라서, 통상의 금속물이 하부 전극(100)으로 사용될 수 있다.
상기 하부 전극(100) 상에는 저항 변화층(110)이 구비된다. 상기 저항 변화층(110)의 두께는 0.1nm 내지 3nm 임이 바람직하다. 0.1nm 미만이면 저항 변화층(110)의 형성이 곤란해지며, 3nm를 상회하는 경우, 저항 변화층(1100)으로 기능하지 못하는 문제가 발생된다. 또한, 상기 저항 변화층(110)은 바이어스가 인가되지 않은 상태에서 부도체의 특성을 가지는 물질이 사용됨이 바람직하다. 예컨대, 저항 변화층(110)으로는 Al2O3, SiO2 또는 SiN 등이 사용될 수 있다.
상기 저항 변화층(110) 상에는 캐리어 조절층(120)이 형성된다. 캐리어 조절층(120)은 상부 전극(130)으로부터 공급될 수 있는 캐리어인 금속 이온의 이동을 조절한다. 이를 위해 상기 캐리어 조절층(120)은 n-타입의 산화물 반도체인 TiOx(1.2≤x≤1.9, x는 실수)가 사용됨이 바람직하며 캐리어 조절층(120)의 두께는 0.1nm 내지 2nm임이 바람직하다. 캐리어 조절층(120)의 두께가 0.1nm 미만이면 캐리어 조절층(120)의 형성이 곤란하며, 2nm를 상회하면 캐리어 조절층(120)이 상부 전극(130)으로부터 공급되는 금속 이온을 조절하지 못하고, 금속 이온을 차단하는 동작만 수행한다.
상기 캐리어 조절층(120) 상에는 상부 전극(130)이 형성된다. 상기 상부 전극(130)은 높은 확산계수를 가지는 금속물임이 바람직하다. 따라서, 상부 전극(130)으로는 Cu가 사용될 수 있다. 만일, 상부 전극(130)을 Cu가 사용되는 경우, 바이어스의 인가에 따라 Cu 이온은 캐리어 조절층(120) 및 저항 변화층(110)으로 공급되고, 저항 변화층(110)의 저항 변화를 유도할 수 있다. 따라서, 상부 전극(130)은 높은 확산계수를 가지는 Cu가 사용됨이 바람직하다. 즉, 상기 도 1의 전자 소자에서 바이어스가 인가될 경우, 이동하는 캐리어는 금속 이온인 Cu 이온이 될 수 있다. 캐리어 조절층(120)은 저항 변화층(110)으로 이동하는 캐리어의 유입량을 제어하고 이를 통해 전자 소자는 메모리 특성과 스위칭 특성을 동시에 얻을 수 있다.
도 2는 본 발명의 바람직한 실시예에 따라 상기 도 1에 도시된 전자 소자의 메모리 동작을 설명하기 위한 특성 그래프이다.
도 2 및 도 1을 참조하면, 하부 전극(100)으로는 50nm의 두께를 가진 Pt가 사용되고, 저항 변화층(110)으로는 3nm의 두께를 가진 Al2O3가 사용된다. 또한, 캐리어 조절층(120)으로는 2nm의 두께를 가진 TiOx(1.2≤x≤1.9, x는 실수)가 사용되고, 상부 전극(130)으로는 50nm의 두께를 가진 Cu가 사용된다.
또한, 전압의 인가를 위해 상부 전극(130)을 양극으로 사용하고, 하부 전극(100)을 음극으로 사용한다. 또한, 측정되는 전류값은 극성의 구분없이 절대값으로 표현된다.
또한, 공급 가능한 최대 전류는 제1 제한전류로 제한된다. 설정되는 제1 제한전류는 포밍 또는 셋 동작시, 충분한 양의 전도성 필라멘트가 형성되어 동작상의 히스테리시스 특성이 확보될 수 있는 전류량으로 설정된다. 예컨대 상기 도 2에서는 제1 제한전류는 200uA로 제한된다. 또한, 상기 제1 제한전류는 저항 변화층(110)과 캐리어 조절층(120)의 두께가 감소하는 경우, 200uA보다 낮은 값으로 설정될 수 있다.
0V에서 전압을 서서히 인가하여 약 1V를 상회하는 영역에서 전류량은 갑자기 증가한다(①). 이를 셋(set) 동작 또는 포밍(forming) 동작으로 지칭한다. 셋 동작에 의해 저항 변화층(110)에서는 다수의 전도성 채널이 형성되는 것으로 해석될 수 있다. 예컨대, 다수의 전도성 필라멘트가 형성되는 것으로 해석한다. 셋 동작에 의해 전도성 채널이 형성된 후, 전압을 서서히 강하시킨다 하더라도 저저항 상태는 변경되지 않는다(②). 이는 약 0.4V까지의 전압 강하에 대해서도 유지된다.
이후에 역바이어스가 인가된다. 역바이어스의 인가에도 저저항 상태는 변화되지 않으며, -0.6V 근방에서 흐르는 전류량은 급격히 감소된다(③). 이를 리셋(reset) 동작 또는 리포밍(reforming) 동작이라 지칭한다. 리셋 동작을 통해 저항 변화층(110)에서 형성된 전도성 채널은 소멸된다. 이를 통해 고저항 상태가 구현된다.
따라서, 상기 도 2에 도시된 특성 그래프를 통해 도 1에 도시된 전자 소자는 메모리로 사용될 수 있다. 즉, 리셋 동작을 통해 고저항 상태를 구현한 경우, 전압을 0.6V 내지 1V 사이로 인가하여 고저항 상태를 읽을 수 있으며, 셋 동작을 통해 저저항 상태를 구현한 경우, 전압을 0.6V 내지 1V 사이로 인가하여 저저항 상태를 읽을 수 있다. 이는 상기 도 2에 도시된 특성 그래프가 히스테리시스 특성을 나타내는데 기인한다.
도 3은 본 발명의 바람직한 실시예에 따라 상기 도 1에 도시된 전자 소자의 스위칭 동작을 설명하기 위한 특성 그래프이다.
도 3 및 도 1을 참조하면, 상기 도 2에 도시된 바와 동일한 물질과 조건으로 전자 소자에 대한 전기적 특성이 측정된다. 다만, 인가되는 전류의 최대치는 제2 제한전류로 설정된다. 상기 제2 제한전류는 제1 제한전류보다 낮은 값을 가지고, 소수의 전도성 채널만이 형성되고, 전자 소자가 온/오프 동작만을 수행할 수 있는 전류량으로 설정된다. 예컨대 상기 제2 제한전류는 10uA로 설정된다.
인가되는 전류의 최대치가 제한되면, 저항 변화층(110)에서 형성될 수 있는 전도성 채널 또는 전도성 필라멘트의 형성도 제한될 수 있다.
도 3에서 나타나는 바와 같이 상기 도 1의 전자 소자는 임계전압 이상에서 전류가 급격히 증가하는 특성을 보이고, 임계전압 미만에서는 낮은 전류량을 나타낸다. 예컨대, 약 0.5V에서 전류가 급격히 증가하는 특성을 나타내고, 0.5V 미만의 전압에서는 매우 낮은 전류량을 나타낸다. 이는 양극과 음극 사이의 전압차가 0.5V 미만이면 전자 소자가 고저항의 오프 상태에 있고, 0.5V 이상이면 저저항의 온 상태에 있음을 의미한다. 이를 통해 특정 조건에서 스위치 소자로 활용될 수 있다.
비교예
도 4는 본 발명의 비교예에 따라 상기 도 1의 캐리어 조절층만을 사용한 경우의 전기적 특성을 도시한 그래프이다.
도 4를 참조하면, 하부 전극으로는 50nm의 Pt가 사용되고, 상부 전극으로는 50nm의 Cu가 사용된다. 따라서, 상부 전극 및 하부 전극의 구성은 상기 도 2 및 도 3에 도시된 바와 동일하다. 다만, 상부 전극과 하부 전극 사이에는 캐리어 조절층만이 게재된다. 캐리어 조절층은 상기 도 2 및 도 3에서 설명된 바와 동일하게 TiOx의 동일 물질이 사용된다. 또한, 측정조건도 상기 도 2 및 도 3에서 언급된 바와 동일하나, 최대 공급전류는 100uA로 제한된다.
0V에서 서서히 전압을 증가하면 약 1V에서 전류량이 급격히 증가하는 셋 동작이 수행된다. 이를 통해 저저항 상태가 구현된다. 이는 약 -0.5V까지 지속된다. -0.5V 미만에서 전류의 급격한 변동이 발생되고, 약 -1V에서 전류량이 급격히 감소된다. 이를 통해 리셋 동작이 수행된다.
상술한 도 4의 전기적 특성은 저항변화소자의 특성을 나타낸다. 즉, 캐리어 조절층 만으로 저항변화 메모리의 동작은 가능해진다.
도 5는 본 발명의 비교예에 따라 상기 도 1의 저항 변화층만을 사용한 경우의 전기적 특성을 도시한 그래프이다.
도 5를 참조하면, 하부 전극으로는 50nm의 Pt가 사용되고, 상부 전극으로는 50nm의 Cu가 사용된다. 따라서, 상부 전극 및 하부 전극의 구성은 상기 도 2 및 도 3에 도시된 바와 동일하다. 다만, 상부 전극과 하부 전극 사이에는 저항 변화층만이 게재된다. 저항 변화층은 상기 도 2 및 도 3에서 설명된 바와 동일하게 Al2O3가 사용된다. 또한, 측정조건도 상기 도 2 및 도 3에서 언급된 바와 동일하나, 최대 공급전류는 500uA로 제한된다.
0V에서 서서히 전압을 증가하면, 약 0.3V에서 전류가 급격히 증가한다. 증가된 전류는 저항 변화층이 저저항 상태인 셋 상태로 진입한 것을 나타낸다. 또한, 전압의 감소에도 저저항 상태는 변경되지 않는다.
약 -1.6V에서 전류는 감소하여 저항 변화층은 고저항 상태인 리셋 상태로 진입한다.
도 4 및 도 5에서 TiOx의 셋 전압은 1V 내외이며, Al2O3의 셋 전압은 0.3V 내외임을 알 수 있다. 따라서, 상기 도 2에서 전자 소자의 메모리 특성 중 최초의 포밍은 약 1V 상회하여 나타나고 있다. 다만, 10uA로 최대 전류가 제한되는 상태에서는 TiOx는 Al2O3에서 형성되는 전도성 필라멘트의 형성을 조절하는 것으로 판단된다. 이를 통해 스위치 동작 특성을 확보할 수 있다.
도 6 내지 도 8은 본 발명의 바람직한 실시예에 따라 상기 도 1의 전자 소자의 스위칭 동작을 설명하기 위한 개념도들이다.
도 6을 참조하면, 최초의 셋 동작인 포밍 동작이 수행된다. 포밍 동작에 의해 상부 전극의 Cu 이온은 Al2O3로 이동하여 Cu 이온의 브릿지를 형성한다. 다만, 최대 공급전류는 제2 제한전류로 제한된다. 따라서, 전자소자에 공급되는 전류는 10uA로 제한될 수 있다.
정바이어스 전압의 인가에 의해 Cu 이온들이 캐리어 조절층인 TiOx를 관통하여 이동하는 양이 제한되고, 이를 통해 소수의 Cu 이온이 저항 변화층인 Al2O3에 유입된다. 저항 변화층에 유입된 Cu 이온에 의해 형성된 전도성 필라멘트는 메모리 동작을 유발하는 히스테리시스 특성을 나타내기에 부족한 양으로 형성된다. 따라서, 형성된 소수의 전도성 필라멘트에 의해 온/오프 동작이 수행된다. 예컨대 임계전압보다 낮은 전압에서는 거의 개방된 상태와 유사한 낮은 전류량을 나타내고, 임계전압 이상의 전압의 인가시, 단락 상태와 유사한 높은 전류량을 나타낸다. 이를 통해 온/오프 동작이 구현된다.
도 7을 참조하면, 도 6에 개시된 전도성 필라멘트에 대한 리셋 동작이 수행된다. 이를 위해 역 바이어스가 인가되고, 역 바이어스에 의해 저항 변화층에서는 주울 열이 발생되며, 발생된 주울 열에 의해 전도성 필라멘트는 소멸 또는 상부 전극과 전기적으로 개방되어 고저항 상태가 실현된다.
도 8을 참조하면, 도 7에 도시된 스위칭 동작을 수행하는 전자 소자에 정 바이어스를 인가하면 다시 전도성 필라멘트가 형성되고 스위칭 소자로 동작한다. 도 8에서 전도성 필라멘트, 전도성 브릿지 또는 전도성 채널의 형성은 추가적인 Cu 이온이 상부에서 공급되는 메커니즘보다 저항 변화층에 잔존하는 Cu 이온의 필라멘트 재형성에 기인한다. 형성된 전도성 채널 등에 의해 전자 소자는 스위칭 동작을 수행할 수 있다. 즉, 임계전압 미만의 전압이 인가되면, 전자 소자를 흐르는 전류는 매우 낮은 값을 유지한다. 따라서, 이는 전자 소자가 전기적으로 오프 상태인 것으로 해석될 수 있다. 또한, 임계전압 이상의 전압이 인가되면, 전자 소자를 흐르는 전류는 급격히 증가한다. 이를 전자 소자가 전기적으로 온 상태인 것으로 해석할 수 있다.
상술한 본 발명의 전자소자는 제한전류의 설정에 따라 메모리의 동작특성과 스위칭 소자로의 동작특성을 나타낸다. 즉, 높은 값의 제1 제한전류가 설정된 경우, 메모리의 통상적인 특성이 나타나며, 낮은 값의 제2 제한전류가 설정된 경우, 스위치의 특성이 나타난다.
스위치의 동작특성을 보이는 경우, 저항 변화층 상에 형성된 캐리어 조절층은 상부 전극으로부터 유입되는 금속 이온의 양을 조절한다. 또한, 저항 변화층에 유입된 금속 이온은 역 바이어스의 인가에 의해 리셋되고, 정 바이어스의 인가에 의해 셋 된다. 셋 동작이 수행된 경우, 임계전압 이상에서 전류량이 급격히 증가하여 전자 소자는 도통되고, 임계전압 미만에서는 전류량이 감소하여 전자 소자의 개방 동작이 구현된다. 또한, 리셋 동작과 셋 동작의 반복은 저항 변화층에 유입된 금속 이온에 의해 수행된다. 즉, 저항 변화층에 유입된 금속 이온에 의해 형성된 전도성 필라멘트는 역 바이어스에 기인한 주울 열에 의해 해체된다. 따라서 전도성 채널이 해체되며, 셋 동작 시에는 저항 변화층에 유입되고, 리셋에 의해 해체된 전도성 필라멘트가 재형성된다. 특히, 최초의 셋 동작인 포밍 동작시에는 캐리어 조절층을 통해 금속 이온이 저항 변화층으로 유입되나, 이후의 셋 동작에서는 캐리어 조절층은 금속 이온의 유입을 차단하고, 저항 변화층 내부에 기 공급된 금속 이온에 의해 전도성 채널이 형성된다.
상술한 본 발명에서는 하나의 전자 소자에서 메모리 및 스위칭 소자의 특성을 얻을 수 있다. 이를 통해 사용환경에 따라 제한전류를 선택하여 메모리 소자 또는 스위칭 소자로의 활용이 가능해진다.
100 : 하부 전극층 110 : 저항 변화층
120 : 캐리어 조절층 130 : 상부 전극층

Claims (9)

  1. 하부 전극;
    상기 하부 전극층 상에 형성되고, 금속 이온에 의해 전도성 채널이 형성되어 메모리 특성 또는 스위칭 소자의 특성을 나타내는 저항 변화층;
    상기 저항 변화층 상에 형성되고, 상기 금속 이온이 상기 저항 변화층에 유입되는 것을 제어하기 위한 캐리어 조절층; 및
    상기 캐리어 조절층 상에 형성되고, 상기 캐리어 조절층을 통해 상기 저항 변화층에 금속 이온을 공급하기 위한 상부 전극을 포함하는 전자 소자.
  2. 제1항에 있어서, 상기 전자 소자에 제1 제한전류를 설정하면, 상기 전자 소자는 메모리 특성을 나타내고, 상기 전자 소자에 상기 제1 제한 전류보다 낮은 제2 제한전류를 설정하면 상기 전자 소자는 스위칭 특성을 나타내는 것을 특징으로 하는 전자 소자.
  3. 제2항에 있어서, 상기 제2 제한전류가 설정된 상태에서 최초의 포밍동작시 공급된 상기 금속 이온에 의해 상기 저항 변화층 내에서 셋 동작과 리셋 동작을 반복하는 것을 특징으로 하는 전자 소자.
  4. 제3항에 있어서, 상기 저항 변화층 내에서 셋 동작에 의해 형성된 전도성 채널에 의해 스위칭 동작이 수행되는 것을 특징으로 하는 전자 소자.
  5. 제4항에 있어서, 상기 전자 소자에 임계전압 이상의 전압이 인가되면, 상기 셋 동작에 의해 형성된 전도성 채널에 의해 상기 전자 소자는 고전류를 형성하고, 상기 전자 소자에 임계전압 미만의 전압이 인가되면, 상기 전자 소자는 저전류를 형성하는 것을 특징으로 하는 전자 소자.
  6. 제3항에 있어서, 상기 저항 변화층 내에서 리셋 동작에 의해 전도성 채널은 소멸하는 것을 특징으로 하는 전자 소자.
  7. 제1항에 있어서, 상기 상부 전극은 Cu를 포함하는 것을 특징으로 하는 전자 소자.
  8. 제7항에 있어서, 상기 저항 변화층은 Al2O3, SiO2 또는 SiN를 포함하고, 0.1nm 내지 3nm의 두께를 가지는 것을 특징으로 하는 전자 소자.
  9. 제8항에 있어서, 상기 캐리어 조절층은 n-타입의 산화물 반도체인 TiOx를 포함하고, 0.1nm 내지 2nm의 두께를 가지는 것을 특징으로 하는 전자 소자.
KR1020140103196A 2014-08-11 2014-08-11 다중 동작을 수행하는 전자 소자 KR101576743B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140103196A KR101576743B1 (ko) 2014-08-11 2014-08-11 다중 동작을 수행하는 전자 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140103196A KR101576743B1 (ko) 2014-08-11 2014-08-11 다중 동작을 수행하는 전자 소자

Publications (1)

Publication Number Publication Date
KR101576743B1 true KR101576743B1 (ko) 2015-12-10

Family

ID=54979304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140103196A KR101576743B1 (ko) 2014-08-11 2014-08-11 다중 동작을 수행하는 전자 소자

Country Status (1)

Country Link
KR (1) KR101576743B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180045477A (ko) * 2016-10-26 2018-05-04 포항공과대학교 산학협력단 스위칭 제어 특성과 가파른 문턱 전압 이하 기울기를 갖는 문턱 스위칭 소자, 이의 제조방법 및 이를 포함하는 금속 산화물 저항 변화 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101176542B1 (ko) 2006-03-02 2012-08-24 삼성전자주식회사 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
KR101416243B1 (ko) 2013-03-08 2014-07-09 연세대학교 산학협력단 상보적 저항 스위칭 메모리 소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101176542B1 (ko) 2006-03-02 2012-08-24 삼성전자주식회사 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
KR101416243B1 (ko) 2013-03-08 2014-07-09 연세대학교 산학협력단 상보적 저항 스위칭 메모리 소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180045477A (ko) * 2016-10-26 2018-05-04 포항공과대학교 산학협력단 스위칭 제어 특성과 가파른 문턱 전압 이하 기울기를 갖는 문턱 스위칭 소자, 이의 제조방법 및 이를 포함하는 금속 산화물 저항 변화 소자

Similar Documents

Publication Publication Date Title
US10958266B2 (en) Programmable current for correlated electron switch
US11024381B2 (en) Resistive random access memory device
CN100573896C (zh) 具有串联的电阻节点的存储器件
US9362498B2 (en) Method of forming a memory and method of forming a memory array
EP2847794B1 (en) Switching device structures and methods
US10453526B2 (en) Distributed cascode current source for RRAM set current limitation
JP5783174B2 (ja) 半導体装置及びその動作方法
WO2018083447A1 (en) Method, system and device for non-volatile memory device operation
Xu et al. Degradation of gate voltage controlled multilevel storage in one transistor one resistor electrochemical metallization cell
US20150131358A1 (en) Semiconductor device and programing method
US9934854B2 (en) Memory controllers comparing a difference between measured voltages with a reference voltage difference
KR101576743B1 (ko) 다중 동작을 수행하는 전자 소자
US10090049B2 (en) Semiconductor integrated circuit with resistive change elements intersect with first and second plurality wiring lines, control circuit and plurality of current limiter circuits corresponding to the first and second wiring lines
US11942150B2 (en) RRAM circuit
US20210201994A1 (en) Rram circuit and method
KR20170030697A (ko) 균일한 프로그램 문턱전압값을 갖는 불휘발성 메모리장치 및 그 프로그램 방법
US20050219911A1 (en) Non-volatile memory circuit and semiconductor device
US10446564B2 (en) Non-volatile memory allowing a high integration density
JPWO2020158531A1 (ja) 記憶装置およびプログラミング方法
US10355003B2 (en) Anti-fuses memory cell and memory apparatus
US20240233820A1 (en) Rram circuit
JP2015173224A (ja) プログラマブルロジックデバイス
Wang et al. Filament control of field-enhanced WO x resistive memory toward low power applications
Wang et al. A novel PNPN bipolar selector for RRAM array application

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190925

Year of fee payment: 5