CN103548085A - 多位存储器单元的条件编程 - Google Patents

多位存储器单元的条件编程 Download PDF

Info

Publication number
CN103548085A
CN103548085A CN201280024163.2A CN201280024163A CN103548085A CN 103548085 A CN103548085 A CN 103548085A CN 201280024163 A CN201280024163 A CN 201280024163A CN 103548085 A CN103548085 A CN 103548085A
Authority
CN
China
Prior art keywords
memory cell
selected memory
programming pulse
resistance
electrical characteristics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280024163.2A
Other languages
English (en)
Other versions
CN103548085B (zh
Inventor
X.科斯塔
Y.年
R.朔伊尔莱恩
T-Y.刘
C.R.戈拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Corp
Original Assignee
SanDisk 3D LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk 3D LLC filed Critical SanDisk 3D LLC
Publication of CN103548085A publication Critical patent/CN103548085A/zh
Application granted granted Critical
Publication of CN103548085B publication Critical patent/CN103548085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

用于编程多级金属氧化物存储器单元的改进的方法平衡了施加的电压和电流以提供改进的性能。将存储器单元转变到较低电阻状态的设置编程通过确定对于在该编程中要达到的目标电阻状态的适当的编程电压和电流限制、然后施加具有确定的设置电特性的脉冲而完成。将存储器单元转变到较高电阻状态的复位编程通过确定对于在该编程中要达到的目标电阻状态的适当的编程电压和可选的电流限制、然后施加具有确定的电特性的脉冲而完成。用于确定适当的设置或复位编程电压和电流值的算法提供了有效的编程而不对存储器元件施加压力。编程脉冲的电特性可以存储在表查找操作算法中使用的数据表中。

Description

多位存储器单元的条件编程
相关申请
本申请要求在2011年3月18日提交的美国申请13/051,885的优先权，其全部被合并于此。
技术领域
本申请涉及包含存储器阵列的半导体集成电路，特别涉及对多级存储器单元编程的方法。
背景技术
存储级内存（storage class memory，SCM）器件的发展已经模糊了计算机和半导体行业中的储存器（storage，存储器）（慢、不昂贵并且非易失性）和存储器（memory，内存）（快速，昂贵并且易失性）之间的界限。金属氧化物多级单元（MLC）存储器是用于实现诸如非易失性、短存取时间、每位低成本以及固态要求的所有的SCM特征的最有前途的候选之一。通常基于量度项F2或者“特征尺寸的平方”来比较SCM单元。F2量度越小，每单位面积有越多的SCM单元。在三维（3D）垂直存储器阵列架构中，由金属氧化物电阻器元件指出的电阻随机存取存储器（RRAM）可能能够以八层的堆叠实现0.5F2。八层的堆叠可能带来技术节点缩小的严峻的集成挑战。但是，四级的多级单元（MLC）操作帮助以一半数量的存储器单元层实现相同的F2量度。作为公知的因素，金属氧化物存储器单元已经操作在击穿区（breakdownregion）。对于MLC存储器的固态存储器件应用中的最低耐用性要求比技术节点缩小的单级单元（SLC）存储器低得多。
发明内容
各个实施例包括用于编程多级金属氧化物层存储器单元的改进的方法，这些方法平衡了施加的电压和电流以提供改进的性能。实施例方法可以包括以下操作：接收要写到该存储器器件的数据；选择接收的数据的至少一部分要被写到的存储器单元；确定所选存储器单元的当前电阻状态；确定用于表示数据要被写到所选存储器单元的目标电阻状态；基于当前电阻状态和目标电阻状态，确定将数据写到所选存储器单元将涉及增加还是降低所选存储器单元的电阻；基于目标电阻状态以及将数据写到所选存储器单元将涉及增加还是降低所选存储器单元的电阻，确定将把所选存储器单元的电阻状态转变到目标电阻状态的编程脉冲的电特性；以及向所选存储器单元施加具有确定的电特性的编程脉冲。确定的编程脉冲的电特性可以包括该编程脉冲的电压和电流限制。确定的电特性还可以包括基于目标电阻状态以及将数据写到所选存储器单元将涉及增加还是降低所选存储器单元的电阻的编程脉冲的持续时间，在此情况下，向所选存储器单元施加具有确定的电特性的编程脉冲可以包括施加这样的编程脉冲达确定的持续时间。可以使用目标电阻状态以及编程将涉及增加（RESET）还是降低（SET）所选存储器单元的电阻在表查找操作中进行确定编程脉冲的电特性。在一个实施例中，在编程脉冲之后可以检查存储器单元的得到的电阻，并且如果得到的电阻不在关于目标电阻的阈值限制的容限带内，则可以施加第二编程脉冲。在另一实施例中，可以分步骤完成存储器单元的编程，每个步骤涉及具有对每个编程步骤确定的电特性（电压、电流限制和持续时间）的编程脉冲。
实施例还包括存储器器件，所述存储器器件包括：位于多条字线和多条位线之间的多级单元电阻存储器单元的阵列；存储器控制器电路；位线控制器，耦接到所述存储器控制器电路，并且配置为响应于来自所述存储器控制器电路的控制信号而选择位线；字线控制器，耦接到所述存储器控制器电路，并且配置为响应于来自所述存储器控制器电路的控制信号而选择字线；编程脉冲发生器电路，耦接到所述存储器控制器电路，并且配置为响应于来自所述存储器控制器电路的控制信号产生具有用于向所选存储器单元写入数据的电压的编程脉冲；电流限制电路，耦接到所述存储器控制器电路，并且配置为响应于来自所述存储器控制器电路的控制信号限制在编程脉冲期间流经所选存储器单元的电流；以及电阻状态确定电路，耦接到所述存储器控制器电路、所述位线控制器和所述字线控制器，并且配置为确定所选存储器单元的电阻状态。在这样的存储器器件中，存储器控制器电路配置为控制位线和字线解码器以及脉冲发生器电路使得该器件进行包括以下的数据写操作：接收要被写到存储器器件的数据；激活位线和字线控制器以选择接收的数据的一部分将被写到的存储器单元；从电阻状态确定电路获得所选存储器单元的当前电阻状态；确定用于表示数据要被写到所选存储部件的目标电阻状态；基于当前电阻状态和目标电阻状态，确定将数据写到所选存储部件将涉及增加还是降低所选存储部件的电阻；基于目标电阻状态以及将数据写到所选存储部件将涉及增加还是降低所选存储部件的电阻，确定将把所选存储部件的电阻状态转变到目标电阻状态的编程脉冲的电特性（即电压、电流限制以及可选的脉冲持续时间）；以及激活脉冲发生电路和电流限制电路以向所选存储器单元施加具有确定的电特性的编程脉冲。
在一个实施例中，存储器器件可以包括：存储部件的阵列，用于以多个相关的电阻状态的形式存储多个数据位；用于接收要写到该存储器器件的数据的部件；用于选择接收的数据的至少一部分要被写到的存储部件的部件；用于获得所选存储部件的当前电阻状态的部件；用于确定用于表示数据要被写到所选存储部件的目标电阻状态的部件；用于基于当前电阻状态和目标电阻状态确定将数据写到所选存储部件将涉及增加还是降低所选存储部件的电阻的部件；用于基于目标电阻状态以及将数据写到所选存储部件将涉及增加还是降低所选存储部件的电阻确定将把所选存储部件的电阻状态转变到目标电阻状态的编程脉冲的电特性的部件；以及用于向所选存储部件施加具有确定的电特性的编程脉冲的部件。
在实施例存储器器件中，存储器单元和存储部件可以是多级单元电阻存储器单元，所述多级单元电阻存储器单元包括双极性金属氧化物电阻元件，该双极性金属氧化物电阻元件可以由氧化铪（HfOX）、氧化镍（NiO）和氧化钛（例如TiO2）或另一金属氧化物制成，并且可以具有四个、六个或更多编程级别（即电阻状态）来存储多于一位数据。在这样的存储器器件中，编程脉冲电特性可以作为表存储在存储器中，使能够使用目标电阻状态以及编程将涉及增加（RESET）或降低（SET）存储器单元的电阻在表查找操作中确定编程脉冲的电特性。该存储器控制器电路还可以配置为使得如果要写在单元中的数据已经表示在该单元中（即，当前电阻状态在目标电阻状态的容限限制内），则不施加编程脉冲。该存储器控制器电路还可以配置为确定从编程脉冲得到的所选存储器单元的电阻，然后如果得到的电阻不在目标电阻状态的容限阈值限制内，则施加另一编程脉冲。该存储器控制器电路还可以配置为确定并施加最终得到目标电阻状态的一系列编程脉冲。
附图说明
合并于此并且构成本说明书的一部分的附图例示了本发明的示例实施例，并且与以上给出的概括性描述以及以下给出的详细描述一起用于说明本发明的特征。
图1适合于与各个实施例一起使用的单个金属氧化物电阻存储器单元的电路元件图。
图2是可以在集成电路内实现的单个金属氧化物存储器单元的截面图。
图3是适合于与各个实施例一起使用的金属氧化物多级单元存储器阵列的一部分的剖视图。
图4A和4B是例示可以用于实现各个实施例的一些电路组件的金属氧化物存储器阵列的部分的电路框图。
图5是例示金属氧化物多级存储器单元中的存储器元件电阻率状态的全体的图。
图6是例示金属氧化物多级存储器单元中的存储器元件电阻率状态的累积分布函数的图。
图7是例示在给定读取电压时四级的多级单元存储器元件中的读取电路的差别的图。
图8是例示根据一个实施例的确定设置编程电压和电流的图。
图9是例示根据一个实施例的确定复位编程电压和电流的图。
图10A和10B是例示存储器中的适合于实现各个实施例的数据结构的数据表。
图11是用于编程双极性金属氧化物多级单元存储器的一个实施例方法的处理流程图。
图12是用于编程双极性金属氧化物多级单元存储器的另一实施例方法的处理流程图。
图13是用于编程双极性金属氧化物多级单元存储器的另一实施例方法的处理流程图。
具体实施方式
将参考附图详细描述各个实施例。无论何处，附图通篇将使用相同的参考数字来指代相同或类似的部分。对具体例子和实现方式的参考是为了例示的目的，而不意图限制本发明或权利要求的范围。附图不是按比例的，并且以简化形式示出了公知的结构和设备以有助于描述各个实施例。
在此使用词语“示例的”以意味“当作例子、实例或例示”。在此被描述为“示例的”的任何实现方式不是一定被理解为比其他实现方式更优选或更有利。在此使用术语“字线”和“位线”来指代存储器单元阵列之内和之间的电连接。
在各个实施例中，通过选择性地向金属氧化物电阻存储器单元施加电压和电流以致使它们从一个电阻级别改变到另一电阻级别而编程存储器单元，得到的电阻是可测量的以确定该单元（即存储在该单元中的数据）的状态。如在此使用的，从较高电阻状态到较低电阻状态的转变在此被称为设置（SET）转变，根据各个实施例，其受设置电流、设置或编程电压、或者设置或编程脉冲影响。如在此使用的，从较低电阻状态到较高电阻状态的相反转变被称为复位（RESET）转变，根据各个实施例，其受复位电流、复位电压或者复位脉冲影响。
各个实施例提供了平衡施加的电压和电流以提供改进的性能的用于编程多级金属氧化物电阻随机存取存储器（RRAM）的改进的方法。在各个实施例中，通过确定对于在编程中要达到的状态的适当的编程电压和电流限制然后向所选的一个或多个存储器单元施加具有确定的设置编程电压和电流的脉冲来完成将存储器单元转变到较低电阻状态的设置编程。类似地，通过确定对于在编程中要达到的状态的适当的编程电压和（可选地）电流限制然后向所选的一个或多个存储器单元施加具有确定的复位编程电压和电流的脉冲来完成将存储器单元转变到较高电阻状态的复位编程。用于确定适当的设置或复位编程电压和电流值的算法提供了有效的编程而不对存储器元件施加压力。具体地，设置编程方法施加对于每个随后的编程级增加电流限制而降低电压电平（即降低电阻状态）的脉冲，而复位编程方法施加对于每个随后的编程级降低电流而增加电压（即提高电阻状态）的脉冲。在特征是诸如HfO2的双极性金属氧化物电阻率元件的实施例中，设置和复位电压极性相反（例如，设置电压是负的，并且复位电压是正的），这使能直接写多级存储器单元。直接写多级存储器单元意味着存储器单元可以直接被编程到任意的其各个存储器状态（即与具体位样式相关的电阻状态）而无需在编程到期望的状态之前首先清除或复位单元。这样的金属氧化物直接写MLC技术提供了能够迅速编程的低成本、高密度的储存存储器阵列。
已经提出了金属氧化物RRAM存储器的多个架构和配置。参考图1-4的以下描述提供了适合于与各个实施例一起使用的双极性金属氧化物多级单元（MLC）存储器的结构和配置的概况。例如，在美国专利第7,463,536、7,706,169和7,745,312号以及美国专利公开第2008/0007989和2010/0157652号中公开了对于金属氧化物电阻存储器的进一步的细节和替换配置，所有这些专利和专利公开被转让给本申请的受让人并且通过参考合并于此用于公开金属氧化物RRAM存储器单元制造、配置、编程和读取电路和操作的部分。一些实施例还可以使用如在美国专利公开第2010/0259960号中公开的在小的子阵列中没有操纵元件的存储器单元的替换阵列组织，该专利公开通过参考合并于此用于公开这样的存储器阵列和单元结构的部分。
参考图1，电阻存储器可以形成为包括耦接在字线104和位线106之间的可转变的电阻元件102（例如单元100本身的存储器元件的储存元件）的电路元件。通过将电阻材料102的电阻率级别转变到可识别的电阻状态，信息可以存储在存储器元件100中。可识别的电阻状态是落在与某些数据位样式（例如在四级MLC元件中的00、01、10和11）相关的某些阈值限（即电阻的范围）以内的整个元件的可测量的电阻。然后可以通过完成在字线104和位线106之间的电路来感测整个电阻材料102的电阻而确定这样的信息，该电路跨过该存储器单元施加电压，得到的电流或电压降由以下更全面描述的读感测电路测量。通常，电阻存储器元件100包括诸如二极管108的操纵元件，其用于在该元件未被寻址时最小化否则将流经该元件的漏电流。可以使用诸如晶体管的其他操纵元件或者甚至在小的子阵列中没有操纵元件的存储器单元。
可以由包括反熔丝电介质、熔丝、串联布置的二极管和反熔丝电介质、多晶硅记忆效应材料、金属氧化物或可切换复杂金属氧化物材料、碳纳米管材料、石墨烯可切换电阻率材料、相变材料、导电桥元件、电解质切换材料、可切换聚合物材料或者诸如非晶、多晶或微晶碳或石墨材料的碳电阻率切换材料的各种可变电阻材料来制造电阻元件102。在一个优选实施例中，电阻元件102由展现双极性（即可逆电阻）特征的金属氧化物制造，包括例如氧化铪（HfOX）、氧化镍（NiO）和氧化钛（例如TiO2）。其他涉及的电阻率切换二进制金属氧化物或氮化合物包括NixOy、NbxOy、TixOy、HfxOy、AlxOy、MgxOy、CoxOy、CrxOy、VxOy、ZnxOy、ZrxOy、BxNy、AlxNy。例子是定比化合物NiO、Nb2O5、TiO2、HfO2、Al2O3、MgOx、CoO、CrO2、VO、ZnO、ZrO、BN和AlN，但是可以优选非定比化合物。
双极性可变电阻金属氧化物（例如HfOX）表现出通过施加具有第一极性（例如负电压）的电脉冲可以降低（设置）电阻级别并且通过施加具有相反极性（例如正电压）的电脉冲可以增加（复位）电阻级别的方便的特性。此双极性特性简化了存储器元件的编程，因为可以施加编程脉冲以逐步增加或逐步降低电阻来达到期望的编程状态而无需完全复位该器件以及依次经历（sequence）一系列电阻状态来达到目标电阻状态。
通常使用形成诸如图2所示的柱配置的半导体制造技术在存储器阵列中形成这样的电阻率切换存储器单元。例如，通常的金属氧化物电阻率存储器元件100可以以一系列层102到208形成在字线104和位线106之间。例如，此材料可以包括用于向诸如Si、Ge或者SiGe P-I-N或P-N二极管的二极管108传导电势的诸如由氮化钛（TiN）制造的导电连接层。第二导电层206（例如TiN）可以将二极管108耦接到诸如氧化钛（TiO2）的缓冲层204。金属氧化物电阻（即电阻率切换）元件102可以耦接到缓冲层204以及耦接到导电层202（例如TiN），该导电层202电连接到位线106。在各个实施例中，施加到字线104和位线106之间的存储器元件100的电压和电流致使该金属氧化物电阻元件102以使能存储信息的方式从一个电阻状态转变到另一电阻状态。
图3例示存储器单元元件100如何可以密集地封装在第一层中的一系列平行字线104以及第二级中的位线106的正交的平行阵列之间的阵列中。图3例示这样的阵列中的特征尺寸如何是每个存储器单元元件100的尺寸。
诸如图3所示的存储器单元的阵列可以连接到驱动器和解码器电路以便创建存储器芯片400。存储器芯片400可以包括存储器单元编程系统401，其配置为在需要时设置或复位存储器单元元件100的电阻以向这些单元写数据。在图4A中示出这样的存储器单元编程系统401中的示例的驱动器和解码器电路元件的框图。如该图所示，耦接在多条字线104和位线106之间的存储器单元100的阵列通常电耦接到各自的字线解码器406和位线解码器408，这些字线解码器406和位线解码器408可以由存储器控制器电路402控制。这些解码器电路通常包括使得各条字线和位线可被选择用于由电阻或电流测量电路感测的多个开关。因此，为了读取存储器单元100，响应于来自存储器控制器电路403的信号而启动字线和位线解码器406、408以选择耦接到该具体单元的字线和位线并且用于将该电路连接到电压、电阻或电流测量电路613（图4B中所示）。
为了将数据写到金属氧化物电阻存储器单元100，根据实施例，将电脉冲施加到每个单元。为了使能够产生这样的脉冲并将其应用于各个存储器单元100，存储器单元编程系统401可以包括电压控制电路404，该电压控制电路404配置为响应于来自存储器控制器电路402的控制信号输出适当的宽度（即持续时间）和电压幅度/量值（大小？magnitude）的电压脉冲以完成存储器单元编程。电压控制电路404可以耦接到电压源，比如提供适合于读取操作的电压（Vread）的电压源、提供适合于复位操作的电压（Vreset）的电压源和/或提供适合于设置操作的电压（Vset）的电压源。或者，电压控制电路404可以耦接到单个（或更多）电压源并且包括配置为使能够输出处于可选的预定电势的电压脉冲的电路（例如，可由开关阵列选择的一堆（bank）电阻器）。电压控制电路404可以配置为接收来自存储器控制器电路402的用于识别要进行的存储器写操作的类型的控制信号。电压控制电路404还可以配置为确定要产生的读取或编程脉冲的适当的电压和持续时间以及该产生的脉冲应该施加到的电路（例如位线解码器408或位线脉冲施加电路412a-412d）。例如，作为进行存储器单元设置操作的部分，电压控制电路404可以输出具有电压-Vset的脉冲，其具有被选择为致使所选存储器单元转变到较低电阻率状态的持续时间，该脉冲连接到适当的位线脉冲施加电路412a-412d。位线脉冲施加电路412a-412d可以是配置为比如响应于来自位线解码器408的控制信号将相应的位线连接到电压控制电路404达存储器读取或编程（即设置或复位）操作的持续时间的简单的开关或晶体管（例如单个器件驱动器）。
电压控制电路404还可以包括电流限制电路414以便以在各个实施例中确定的电流限制施加由电压控制电路404输出的存储器设置或复位脉冲。在此实施例中，电压控制电路404中的电流限制电路414将限制施加到位线的总电流。或者，电流限制电路414可以实现在经过被编程的存储器元件的电路的字线部分上。例如，电流限制电路414可以实现为字线解码器406或相关联的电路的部分。因此，尽管电压控制电路404可以输出耦接到位线的电压脉冲，耦接到字线解码器406的电流限制电路可以限制穿过所选的存储器单元的总电流。本领域技术人员已知的任意各种电流限制电路可以用于电流限制电路414，其可以被包括在电压控制电路404、字线解码器406、位线解码器408或者存储器芯片400的其他电路组件中。
存储器控制电路402可以配置为响应于比如经由一条或多条控制输入导线（未示出）从外部处理器控制接收的输入/输出（I/O）信号而控制电压控制电路404、位线解码器408和字线解码器406以影响存储器芯片400的操作。如上所述，存储器控制电路402可以控制对于诸如读取、设置或复位的给定操作被访问的位线和字线两者以及施加用于该操作的适当的电压的电压控制电路404。
如以下更全面地描述的，各个实施例涉及控制的电压的施加以及电流限制以便有效地实现对多级存储器中的存储器单元单位的设置和复位编程。为了实现各个实施例，存储器控制器电路402可以配置有用于进行以下所述的实施例方法的操作的可执行指令（其可以实现在软件、固件或软件和固件的组合中）。另外，存储器控制器电路402可以包括存储器410，根据实施例，适合与实现特定设置或复位操作的电压、电流和脉冲宽度特性存储在该存储器410上。如下所述，这样的电压、电流和脉冲宽度特性可以存储在可以经过存储器控制器电路402进行的表查找算法而访问的数据表中。
在图4B中例示了对于实现各个实施例方法有用的存储器单元编程系统600的替换实施例。此图示出存储器单元编程系统600包括用于产生设置、复位和读取模式脉冲的分离的电路块。在图4B所示的实施例中，通过将所选位线耦接到相应的SELN总线而以反向偏压（即负电压）模式实现复位编程脉冲。在此实施例中，复位驱动器615耦接到表示到SELN总线的路径的SELN总线617.实质上，这表示最终耦接到用于所选阵列块的SELN总线片段的路径。要写入的数据信息被接受到I/O逻辑601中，在总线602上传送到写锁存块604，在总线607上传送到控制逻辑608，控制逻辑608然后通过控制线612控制复位驱动器615。在其他实施例中，可以以反向偏压模式实现设置操作，并且可以以正向偏压模式实现复位操作，在此情况下在图4B中的设置驱动器和复位驱动器位置互换。
在图4B所示的实施例中，以正向偏压（即正电压）模式实现设置数据写入操作，所选位线耦接到相应的SELN总线。因为设置和读取模式两者可以利用正向偏压模式，所以设置驱动器614和读感测放大器613两者可以耦接到SELN总线616，该SELB总线616表示到SELB总线的路径。所选存储器单元的电阻状态可以由读感测放大器613确定，该读感测放大器613确定当向该单元施加给定电压时穿过该单元的电流或电压降，从该电流或电压降可以确定电阻。由读感测放大器613确定的数据可以通过总线609传送到读锁存器605，通过总线603传送到I/O逻辑601。根据各个实施例，可以提供各条总线606、610和611用于可以将编程电流限制到确定的限制的编程控制循环。这些总线还提供在写之前的读能力以确定例如在随后的编程操作期间应该被保持的任何先前被编程的状态（例如LSB数据位或者当前电阻状态）。在一些实施例中，设置驱动器614和复位驱动器615可以被包括在图4A的电压控制电路404中，并且总线616和617将404连接到脉冲线施加电路412a-412d。
在美国专利第7,463,536中公开了关于与读取和编程电阻存储器单元相关联的存储器单元编程系统的电路元件的进一步细节，通过参考将其合并于此用于这些电路元件的公开。
在一些实施例中，在对图4A中的电路的以上描述中，对于电压控制电路404经由位线脉冲施加电路412a-412d连接到位线的参考仅仅是为了例示的目的。在一个替换配置中，可以以类似的方式通过电压控制电路404向字线施加电压脉冲。还应该认识到，以上讨论的图4A和4B中所示的具体电路元件是各个实施例的仅两个实现方式的例子；本领域技术人员将认识到，可以在各种不同的电路和组件配置中实现实施例。
尽管金属氧化物电阻存储器单元是低成本的并且可以制造在密集的单元阵列中，但是通过增加每个单元可以保存的存储器状态的数量，该阵列的存储器密度会显著增加。首先，电子存储器阵列单元具有两个状态，即低电阻状态和高电阻状态。但是，各个实施例使得能够用多个电阻状态编程存储器单元，由此增加每个存储器单元100中可以编码的位的数量。例如，在此参考用四个不同状态的电阻率状态编程存储器单元、由此使能够存储两位信息（即00；01；10和11）来描述各个实施例。这通过使用设置和复位编程方法来配置电阻元件102以便其具有四个可检测的电阻状态而实现。
实现适当的可变电阻切换元件的多级存储器单元可以达到具有充分不同的电阻级别的多个不同的电阻状态以使得能够由存储器单元中的电阻或电流传感器准确地感测状态。例如，图5示出已被编程到四个区别的电阻级别A、B、C、D的采用诸如以上参考图2所述的HfO2层的可变电阻切换元件的电阻值的概率函数。如图5所示，应用各个实施例的设置和复位方法使能够将大多数HfO2存储器单元配置到可识别的电阻状态。图6例示已经被编程到四个区别的电阻级别A、B、C、D的HfO2层的累积分布函数。如图6所示，在这样的存储器单元的具体电阻状态内的成员（population）分布以及电阻状态之间的电阻率的差别提供了使能够实现可以准确地识别被编程到具体存储器状态的存储器单元的高概率的充足的余量。在意图（mean）或目标电阻状态之间的此余量可以适应在编程操作中达到的电阻状态的变化性。如果存储器单元的电阻落在对于给定电阻状态的最小电阻阈值和最大电阻阈值之间，则该存储器单元将被识别为处于该电阻状态。因此，实施例方法确定被期望得到表现出落在对于目标电阻状态最大和最小阈值限制内的电阻（即希望的电阻）的存储器单元的编程脉冲特性（即电压、电流和持续时间）。
可以通过向单元施加读取电压（Vread）并测量经过该存储器单元的得到电流（读取电流或Icell）来读取电极金属氧化物电阻存储器的存储器状态。如图7所示，由于各个电阻状态之间的电阻的显著差别（见图6），对于每个电阻状态可以被赶出的读取电流的差别足够大以使能够准确确定存储器状态。如需要，可以通过增加在读取操作中施加到单元的读取电压Vread来增加该电流的差别。
还可以通过基于阈值比较的序列而不是比较读取电流（或计算的电阻）与预定状态而确定读取状态来增加对电极金属氧化物电阻存储器的存储器状态的准确读取。例如，读取操作可能涉及首先确定读取电流是否大于第一阈值（I1）。如果读取电流小于该第一阈值I1，则可以确定该存储器单元处于第一存储器状态（图7中的状态D）。如果读取电流大于该第一阈值，则读取操作可以确定读取电流是否大于第二阈值（I2）。如果读取电流小于第二阈值I2，则可以确定该存储器单元处于第二存储器状态（图7中的状态C）。如果读取电流大于该第二阈值，则对请操作可以确定读取电流是否大于第三阈值（I3）。如果读取电流小于该第三阈值I3，则可以确定该存储器单元处于第三存储器状态（图7中的状态B）。如果读取电流大于该第三阈值，则可以确定该存储器单元处于第四存储器状态（图7中的状态A）。通过有效地标识存储器单元电阻落入的最大和最小电阻阈值，读取状态与相继的阈值电流值的此顺序比较可以适应大量的存储器单元将表现出的电阻状态的不可避免的分布。
在电阻随机存取存储器器件中将金属氧化物元件编程到各个电阻状态可能是困难的，带来了商业上实现这样的器件的技术挑战。这样的难题部分是由于电阻和电流之间的反向关系以及电阻元件转变到新的电阻状态的方式。当施加设置编程电压脉冲以将金属氧化物转变到较低电阻状态时，由于欧姆定律：I=V/R，随着电阻下降，施加的电流会明显增加。因为在焦耳定律P=I2R之下，在存储器电阻元件内消耗的功率与电流极大地相关，随着存储器元件转变到较低电阻而可能发生的经过该元件的电流的迅速增加可以导致该存储器元件消耗的功率的显著增加。这可以引起存储器元件中的热应力（heatingstress）。在一些器件中，失控的（runaway）热量可以导致器件的电阻率的进一步降低，引起电流和热量的进一步增加，这可以导致对存储器元件的编程的失控。如果不控制，这样的失控的热量会降低存储器器件的寿命并导致器件故障。
为了克服这些困难，各个实施例在平衡的操作中的设置操作中使用的编程脉冲期间（即在将存储器单元转变到较低电阻状态时）同时控制电压和电流两者。在设置编程操作中，实施例方法选择达到希望的电阻状态但是将经过存储器元件的电流限制到依赖于希望的编程状态的预设量的所需的电压。在其中电阻增加的复位编程操作中，使用与选择达到希望的电阻状态所需的电压的实施例方法类似的方法，并且该方法可以调整经过存储器元件的电流以补偿增加的电阻。在此平衡的方法中，操作电压和电流限制被设置为近似相互平衡。因此，随着存储器单元的电阻增加或降低，可以将操作功率维持为接近恒定。还可以通过变化编程脉冲宽度来实现该平衡的方法。在一些实施例中，按一系列脉冲施加具有预定的电流限制的预定电压的脉冲，以便以控制的方式接近电阻的希望的编程状态。例如，在此实施例中，设置操作可以包括配置为逐步增加地转变存储器元件的电阻状态的一系列增加的电压和降低的电流的脉冲。在其他实施例中，将存储器元件编程到具体地址状态还可以涉及感测该元件的得到电阻，并且如果还未达到希望的电阻率级别，则重新施加编程脉冲。
各个实施例是基于对金属氧化物材料响应于电压和电流如何行为以及对在改变这样的材料的电阻率级别中涉及的物理机制的理解。对于某些金属氧化物材料，认为电阻状态依赖于氧原子在金属氧化物微观结构中的位置。因此，从一个级别的电阻转变到另一级别的电阻可能是由于氧原子在金属氧化物的晶体结构内的扩散。扩散通常与驱动电势（即电压）、时间和浓度梯度成比例。氧原子的扩散速率还可能受材料温度的影响。基于此理解，可以经由算法确定施加的电压、脉冲持续时间和最大电流的适当组合，确信可以以高概率重复地达到得到的电阻状态。
各个实施例实现用于确定施加到设置和复位编程脉冲的适当的电压和电流限制的算法。这样的算法可以从用经过设计、实验或者设计和实验的组合而确定的值构成的表中查找值。这样的算法确定将得到具体编程存储器元件将达到希望的电阻率状态的高可能性的电压和电流限制。图8以图的形式例示用于确定对于设置操作的脉冲电特性的概念算法。图9类似地以概念形式例示用于确定对于复位操作的脉冲电特性的电压设置的算法。如图8和9所示，该算法可以通过选择对于编程操作希望的电阻来确定适当的电压和电流参数。这些图例示了通过选择相应数量的电阻率状态可以实现对于金属氧化物电阻存储器元件的大量不同的编程状态。图8和9所示的算法示出了可以如何基于希望的电阻率状态确定编程脉冲参数。电压和电流限制线的量值和斜率将依赖于在存储器元件中使用的金属氧化物的具体类型以及诸如金属氧化物层的尺寸的其他特性。如上所述，可以基于金属氧化物的类型和电子元件的大小以及在意图的存储器芯片的配置中对存储器单元的测试而确定在该算法中使用的电压和电流限制线的斜率和量值。
因为存储器芯片通常将被限制到预定数量的级别或电阻率状态（每存储器单元存储的位数），所以可以以数据表实现用于确定电压和电流限制的算法，该数据表可以在表查找算法中比如由存储器控制器电路或者处理器访问。在图10A和10B中例示了对于这样的编程电压和电流参数确定算法的示例数据结构。
参考图10A，可以以利用简单的数据结构存储在数据表中的预定编程电压和电流级别实现各个实施例，该简单的数据结构使得存储器控制器能够简单地通过使用希望的存储器状态作为输入进行表查找而进行迅速标识适当的电压和电流值。例如，图10A例示了适合于四级的多级单元配置的数据表，不同的级别被标识为A、B、C、D。如所示，电压和电流设置将依赖于是否正使用设置或复位操作编程存储器状态。例如，如果处理器确定存储器单元将被写到A状态（例如将值11写到该存储器单元），则此编程将涉及设置操作，因为该单元已经处于较高电阻状态。参考该表，处理器确定设置编程脉冲应该具有值Vset3的电压，电流限制是Iset3。用于编程操作的具体电压和电流将依赖于金属氧化物材料及其配置。例如，忽略操纵元件的电压降，用于将存储器单元配置到最低电阻状态的适当的编程电压可以是-2.0伏，电流限制是100微安。该适当的编程电压可以另外考虑操纵元件电压降。如图10所示，不需要用于该最低电阻状态的复位电压或复位电流，因为可能没有复位操作能达到此状态。
如图10A所示，随着存储器单元从相对高电阻状态转变到相对低电阻状态，对设置电压指定的值的量值降低。类似地，从当前四编程相对高电阻状态到编程相对低电阻状态，在设置操作中利用的电流限制将增加。如上所述，设置和复位脉冲电压可以是相反极性，因此图10A和10B示出电压的绝对值的相对量值。
如图10A所示，复位电压和电流设置的值可以遵循与设置操作相反的样式，随着存储器单元转变到较高电阻状态，复位脉冲电压增加并且电流降低。例如，忽略操纵元件的电压降，用于将存储器单元配置到最高电阻状态的适当的编程电压可以是0.5伏，电流限制是5毫安。
除了控制电压和电流以达到具体电阻率编程状态之外，一些实施例还可以依赖于希望的存储器状态而变化施加的脉冲宽度。通过开展脉冲宽度，存储器编程操作可以控制施加电压电势的持续时间，这将控制在编程脉冲期间发生在存储器单元内的原子扩散的量以及在存储器单元中积蓄（deposit）的功率量。例如，随着存储器单元的电阻率增加，由于氧离子密度（population）梯度的改变，对于给定的施加的电势，氧原子在金属氧化物内的扩散速率可以降低，导致需要增加施加电压电势的持续时间以达到希望的电阻状态。
另外，可以一起调整编程脉冲电压和脉冲宽度以达到希望的电阻状态，有次降低必须施加到存储器单元的总电压。增加脉冲宽度以便降低施加的电压的量值可以延长存储器单元的寿命和/或通过降低每个存储器单元之间所需的隔离的量使能够增加单元密度。图10V例示了对于包括脉冲宽度参数的编程算法查找表的示例数据结构。
如上所述，限制在设置或复位编程脉冲中的施加的电压的进一步的选项涉及施加具有变化的电压和电流设置的多于一个脉冲或者一系列脉冲。这样的参数还可以列出在具有与图10A和10B所示类似的结构的查找数据表中，该查找数据表具有指定对于该系列脉冲的每个的脉冲的数量和/或电压、电流和脉冲宽度设置的另外的数据字段。
在实现电压和电流限制的数据表的实施例中，各个方法涉及确定被编程的电阻率状态或存储器状态，然后在表查找算法中标识在编程脉冲中要施加以达到该状态的相应的电压和电流限制。在进行该表查找算法之前，该编程方法必须首先确定编程操作将是设置操作还是复位操作。
如上所述，设置操作导致存储器单元的电阻降低，而复位操作导致存储器单元的电阻增加。为了确定对于具体的编程步骤将应用这两个操作者的哪个，存储器（或者控制该存储器的控制器）可以首先确定该存储器单元的当前状态。在一些实现方式中，当前的存储器状态可以存储在另一存储器中，比如本地缓存存储器中。例如，在向电阻存储器写数据之前，存储在该存储器中的数据可以临时被复制到可以从其确定任何单元的当前存储器状态的本地缓冲器中。在其他实现方式中，可以通过在数据被写到存储器单元之前在读取操作（或类似的操作）中读取该存储器单元而确定该存储器单元的当前电阻状态。然后，依赖于下一存储器状态将具有更高或更低的电阻，选择适当的设置或复位操作。这在图7中例示，图7通过垂直的箭头示出了如果希望的编程操作涉及将单元转变到较低电阻状态，比如如所示的向当前处于状态D的存储器单元写入存储器状态C，则将进行设置操作。类似地，如果希望的编程操作涉及转变到较高电阻状态，比如如所示的向当前处于状态C的存储器单元写入存储器状态D，则将进行复位操作。
概括各个实施例，存储器写入操作涉及接收要写到存储器单元的信息（例如两位数据），确定与要写入的数据对应的存储器状态（即，将该数据映射到存储器状态），确定存储器单元的当前状态（例如通过读取存储器单元），确定从当前存储器状态移动到希望的存储器状态需要设置还是复位操作，进行用于确定在编程脉冲中应该施加以达到希望的转变的适当的电压和电流限制的算法（例如表操作算法），将要被编程的存储器单元电耦接到脉冲发生器，以及式家具有确定的电压和电流限制的编程脉冲。如上所述，另外的步骤可能涉及测量得到的电阻状态以便确定编程脉冲实际上是否将存储器单元转变到需要的电阻级别，以及如果确定存储器单元未被充分编程，则重新施加相同的编程脉冲。以下参考图11到图13所示的处理流程图更详细地描述适合于与四级的多级电阻存储器单元一起使用的三个实施例方法。
在图11中例示了用于将数据写到金属氧化物多级单元存储器的第一实施例方法1100。将数据写到存储器单元的处理可以开始于在步骤1102接收要被写到存储器的数据以及在步骤1104选择用于存储数据的单元。除了将标识多于一位的信息用于存储在多级单元存储器中的各个存储器单元中之外，这些操作可以按传统的方式进行。例如，如果存储器单元配置有四个不同的存储器状态，则步骤1104可能涉及选择存储两位数据的单元。在八级的多级单元存储器中，此步骤可能涉及选择存储三位数据的特定单元。在步骤1106，确定与要存储的数据对应的存储器状态。因为此参数在设计存储器时确定，所以这可以在硬件中、比如在寻址电路中完成。
在步骤1108，存储器控制器电路（或处理器）可以确定所选单元的当前电阻或存储器状态。在一些实现方式中，可以通过访问存储在诸如缓存存储器的另一存储器中存储的数据来确定此信息。当另外不知道该存储器单元的当前状态时，步骤1108可能涉及对所选单元进行读操作或另外测量该单元的当前电阻状态。在确定步骤1110中，存储器控制器电路（或处理器）可以将希望的电阻或存储器状态与该单元的当前电阻或存储器状态相比较以确定要进行设置还是复位操作。如上所述，如果希望的电阻大于当前电阻（即Rw>Rc），在要进行复位操作，否则（即Rw<Rc），则要进行设置操作。此确定步骤1110还可以确定该存储器单元当前是否已经处于希望的状态（即Rw≈Rc），在此情况下，不需要将该数据写到该存储器单元，并且可以跳过数据写操作。
如果确定要进行复位操作（即Rw>Rc），则在步骤1112中，存储器控制电路（或处理器）可以进行表查找以确定用于将该存储器单元复位到该希望的电阻状态的电压和电流。因为复位操作涉及将单元转变到较高电阻状态，所以更少担心损坏单元的失控电流情况。因此，步骤1112中的此表查找操作可以简单地确定编程脉冲电压并且不加以电流限制。在步骤1114，确定的电压和电流的编程脉冲被施加到所选单元。
如果确定要进行设置操作（即Rw<Rc），则在步骤1116中，存储器单元电路（或处理器）可以进行表查找以确定用于将该存储器单元设置到希望的电阻状态的电压和电流。在步骤1118，希望的电压和电流限制的编程脉冲被施加到所选单元。
一旦所选单元已经在步骤1114或步骤1118中被编程，或者被确定为已经处于希望的存储器步骤（即Rw≈Rc），则在步骤1120中，存储器控制器电路（或处理器）可以确定是否存在更多要被写入数据的单元。如果是（即判断步骤1120=“是”），则该操作可以返回到步骤1104以选择下一单元用于写入数据，处理如上所述继续。一旦所有单元已被写入数据（即，确定步骤1120=“否”），则数据写入操作可以结束。在一些实施例中，存储器系统向存储器器件中的数据页应用擦除操作。例如，该擦除操作可以在数据编程之前将所有单元编程到状态A或D。在擦除操作中，以上所述的步骤1108是可选的，因为希望的存储器状态是可能的状态的极值（extreemum）。在此情况下，可以从希望的擦除状态推断出判断步骤1110。在这些实施例中，可以简化图11和图12的编程方法，因为步骤1108是可选的，并且步骤1110与擦除状态相当。
图12中所示的用于将数据写到金属氧化物多级单元存储器的第二实施例方法1200包括感测被编程的存储器单元以确认其达到希望的电阻状态的步骤。如以上参考图11所述，将数据写到存储器单元的处理可以按传统方式开始于在步骤1102中接收要被写到存储器的数据以及在步骤1104选择用于存储数据的具体单元。在步骤1106，确定与要存储的数据对应的电阻或存储器状态。在步骤1108，比如通过对所选单元进行读操作确定该单元的当前电阻或存储器状态。在确定步骤1110中，存储器控制器电路（或处理器）可以将希望的电阻或存储器状态与该存储器单元的当前电阻或存储器状态相比较以确定要进行设置还是复位操作。
如果确定要进行复位操作（即Rw>Rc），则在步骤1112中，存储器控制电路（或处理器）可以进行表查找以确定用于将该存储器单元复位到该希望的电阻状态的电压和电流。在步骤1114，确定的电压和电流的编程脉冲被施加到所选单元。在步骤1202，然后可以感测被编程的存储器单元以确定由编程脉冲得到的其当前电阻状态。然后该处理流程可以返回到确定步骤1110，在该确定步骤1110中，可以将感测的电阻状态Rc与希望的电阻状态Rw相比较以确定该单元是否已经被恰当地编程。如果在编程之后的感测电阻状态Rc近似等于希望的电阻状态Rw（即感测的电阻落在对于目标电阻状态的要求电阻阈值限制内），则对存储器单元的编程完成，并且处理可以前进到确定步骤1120。另一方面，如果感测的电阻状态Rc不近似等于希望的电阻状态Rw，这指示单元未被恰当地编程，则可以重复在步骤1112中确定适当的编程电压、在步骤1114中施加具有该确定的电压的脉冲以及在步骤1202中感测得到的电阻状态的处理。编程以及测试得到的电阻状态的处理可以继续，直到达到希望的电阻状态（即Rw≈Rc）。
如果确定要进行设置操作（即Rw<Rc），则在步骤1116中，存储器单元电路（或处理器）可以进行表查找以确定用于将该存储器单元设置到希望的电阻状态的电压和电流。在步骤1118，希望的电压和电流限制的编程脉冲被施加到所选单元。在步骤1204，然后可以感测被编程的存储器单元以确定由编程脉冲得到的其当前电阻状态。然后该处理流程可以返回到确定步骤1110，在该确定步骤1110中，可以将感测的电阻状态Rc与希望的电阻状态Rw相比较以确定该单元是否已经被恰当地编程。如果在编程之后的感测电阻状态Rc近似等于希望的电阻状态Rw（即Rw≈Rc），则对存储器单元的编程完成，并且处理可以前进到确定步骤1120。另一方面，如果感测的电阻状态Rc不近似等于希望的电阻状态Rw，这指示单元未被恰当地编程，则可以重复在步骤1116中确定适当的编程电压、在步骤1118中施加具有该确定的电压的脉冲以及在步骤1204中感测得到的电阻状态的处理。编程以及测试得到的电阻状态的处理可以继续，直到达到希望的电阻状态（即Rw≈Rc）。
一旦确定所选单元已经处于希望的存储器步骤（即Rw≈Rc），则在步骤1120中，存储器控制器电路（或处理器）可以确定是否存在更多要被写入数据的单元。如果是（即判断步骤1120=“是”），则该操作可以返回到步骤1104以选择下一单元用于写入数据，处理如上所述继续。一旦所有单元已被写入数据（即，确定步骤1120=“否”），则数据写入操作可以结束。
应该注意，实施例方法1200可以对于因为返回到步骤1110使得编程操作能够应用需要的设置或复位操作来将存储器单元的电阻调整到目标值、编程脉冲导致过冲（overshoot）（即电阻比希望的增加或降低得更多）的情况进行检测和校正。
在图13中例示了涉及多个编程脉冲的用于将数据写到金属氧化物多级单元存储器的第三实施例方法1300。如以上参考图11所述，将数据写到存储器单元可以按传统的方式开始于在步骤1102中接收要被写到存储器的数据以及在步骤1104选择用于存储数据的具体单元。在步骤1106，确定与要存储的数据对应的电阻或存储器状态。在步骤1108，比如通过对所选单元进行读操作确定该单元的当前电阻或存储器状态。
在步骤1302，存储器控制器电路或处理器可以确定在当前电阻状态和希望的电阻状态之间的编程步骤或状态的数量。可以使用与以上参考图10A和10B所述的类似的表查找算法来完成对要实行的编程步骤的数量的确定。例如，存储器可以配置为在一系列的两个或多个脉冲中从一个电阻状态移动到下一电阻状态。作为另一例子，存储器可以配置为递增地将存储器单元从一个电阻状态转变到下一电阻状态，直到达到希望的存储器状态。因此，如果所选的存储器单元当前处于状态D并且目标存储器状态是状态A，则存储器控制电路可以在步骤1302中确定将需要三个编程脉冲，即从状态D转变到状态C，跟着从状态C转变到状态B，最后从状态B转变到状态A。作为步骤1302的部分，可以确定这些转变的方向（即设置或复位）。在确定步骤1304中，存储器控制器电路（或处理器）选择设置或复位操作，或者如果存储器单元已经处于希望的电阻状态则跳过存储器写操作。
如果确定要进行复位操作，则在步骤1306中，存储器控制电路（或处理器）可以进行表查找以确定用于将存储器单元复位到下一电阻状态的电压和电流。如上所述，当要实行多于一个编程步骤时，此下一电阻状态可以不是最终希望的状态。在步骤1308，确定的电压和电流的编程脉冲被施加到所选单元。在确定步骤1310，被编程的存储器单元可以基于在步骤1302中确定的状态的数量来确定是否要实行另一编程步骤。如果要实行另一编程步骤（即确定步骤1310=“是”），则处理可以返回到步骤1306以进行查找操作来标识用于下一编程步骤的电压和电流，跟着在步骤1308施加具有确定的电压的复位脉冲。一旦所有的编程步骤已经完成（即确定步骤1310=“否”），则处理可以返回到确定步骤1120以确定是否存在更多要被写入的单元。
如果确定要进行设置操作，则在步骤1312，存储器控制电路（或处理器）可以进行表查找以确定用于将存储器单元复位到下一电阻状态的电压和电流。如上所述，当要实行多于一个编程步骤时，此下一电阻状态可以不是最终的目标状态。在步骤1314，确定的电压和电流的编程脉冲被施加到所选单元。在确定步骤1316中，被编程到存储器单元可以基于在步骤1302中确定的状态的数量来确定是否存在另一要实行的编程步骤。如果要实行另一编程步骤（即确定步骤1316=“是”），则处理可以返回到步骤1312以进行查找操作来标识用于下一编程步骤的电压和电流，跟着在步骤1314中施加具有确定的电压的复位脉冲。一旦所有编程步骤已经完成（即确定步骤1316=“否”），则该处理可以返回到确定步骤1120以确定是否存在更多要被写入的单元。
一旦所选单元已被恰当地编程或者并且确定为处于希望的存储器步骤（即Rw≈Rc），则在确定步骤1120中存储器控制器电路（或处理器）可以确定是否存在更多要被写入数据的单元。如果是（即，判断步骤1120=“是”），则操作可以返回到步骤1104以选择下一单元用于写入数据，处理如上所述继续。一旦所有单元已被写入数据（即，确定步骤1120=“否”），则数据写入操作可以结束。
在此参考字线和位线不意图将本发明的范围限制到访问存储在这样的存储器阵列中的数据的特定方法。换句话说，位线和字线可以交替地被“驱动”或“感测”。而且，不意图或暗示在位线和字线方面的优选存储器组织，并且可以容易地颠倒存储器阵列的字线和位线组织。
在此参考选择特定存储器单元、位线或字线是为了例示的目的，并且不意图将实施例限制为一次编程一个存储器单元。相反，也可以实现用于同时编程各数据块或者同时向一块存储器单元写入单个数据状态、比如将存储器复位到全零或另一值的各个实施例。可以通过选择用于编程的存储器单元块、确定对于所有所选单元的用于达到目标电阻状态的编程脉冲的电特性、然后同时或顺序地向所有所选单元施加编程脉冲来完成这样的块写入。当数据写操作涉及复位时这样的块编程特别有用，因为这样的转变的增加的电阻将抑制经过所选编程脉冲的失控电流。
在以上描述中，在描述中的图中的字线和位线的方向性仅仅是为了易于理解。不意图或暗示任何特定取向。而且，尽管字线和位线通常如图中所示正交，但是字线和位线的这种取向不是必然的，并且可以实现非正交的布局。
如本领域技术人员将认识到的，将位值分配到多级单元中的不同电阻率级别是任意的，并且可以使用与在对实施例的以上描述中所提及的不同的电阻到位映射来实现各种方法。此外，编程脉冲的极性是任意的，并且可以不脱离权利要求的范围而变化用于施加编程脉冲的方法和电路。
各个实施例的方法和处理可以以电路元件的形式实现在硬件中、实现在处理器（例如存储器芯片或存储器驱动器组件内的处理器电路）中执行的软件中或者以硬件和软件的组合实现。例如，耦接到电路元件的被编程处理器的组合可以配置为执行实施例方法。
提供图11-13所示的处理流程图以及以上方法描述仅仅作为例示性例子，并且不意图要求或暗示必须按给出的顺序进行各个实施例的步骤。如本领域技术人员将认识到的，在以上实施例中的步骤的顺序可以按任意顺序进行。诸如“其后”、“然后”、“接下来”等等的词语不意图限制步骤的顺序；这些词语仅仅用于在对方法的描述中引导读者。此外，以单数、例如使用冠词“一”、“一个”或者“该”对权利要求要素的任何参考不将被解释为将该要素限制为单数。
结合在此公开的实施例描述的各种例示性逻辑块、模块、电路和算法步骤可实现为电子硬件、计算机软件或者这两者的组合。为了清楚地例示硬件和软件的该可互换性，以上在其功能性方面已经概括地描述了各种例示性的组件、块、模块、电路和步骤。这样的功能性实现为硬件还是软件依赖于具体应用和对整体系统所加的设计限制。对于每个具体应用，技术人员可以按变化的方式实现所述的功能性，但是这样的实现决定不应被解释为导致脱离本发明的范围。
提供对公开的方面的以上描述以使得本领域任何技术人员能够做出或使用本发明。对这些方面的各种修改对本领域技术人员将是非常显而易见的，并且不脱离本发明的范围，在此定义的一般化的原理可以应用于其他方面。因此，本发明不意图被限于在此所示的方面，而是依照与在此公开的原理和新颖特征已知的最宽范围。

Claims (42)

1.一种将数据写到多级单元电阻存储器器件的方法，包括：
接收要写到该存储器器件的数据；
选择将要向其写入所接收的数据的至少一部分的存储器单元；
确定所选存储器单元的当前电阻状态；
确定用于代表要被写到所选存储器单元的数据的目标电阻状态；
基于当前电阻状态和目标电阻状态，确定将数据写到所选存储器单元将涉及增加还是降低所选存储器单元的电阻；
基于目标电阻状态以及将数据写到所选存储器单元将涉及增加还是降低所选存储器单元的电阻，确定将把所选存储器单元的电阻状态转变到目标电阻状态的编程脉冲的电特性；以及
向所选存储器单元施加具有确定的电特性的编程脉冲。
2.如权利要求1的方法，其中确定编程脉冲的电特性包括确定该编程脉冲的电压和电流限制。
3.如权利要求1的方法，其中确定编程脉冲的电特性包括当确定将数据写到所选存储器单元将涉及降低所选存储器单元的电阻时，确定该编程脉冲的电压和电流限制，以及当确定将数据写到所选存储器单元将涉及增加所选存储器单元的电阻时，确定该编程脉冲的电压。
4.如权利要求1的方法，还包括：
基于目标电阻状态以及将数据写到所选存储器单元将涉及增加还是降低所选存储器单元的电阻，确定编程脉冲的持续时间，
其中向所选存储器单元施加具有确定的电特性的编程脉冲包括施加这样的编程脉冲达所确定的持续时间。
5.如权利要求1的方法，其中确定编程脉冲的电特性包括使用目标电阻状态以及将数据写到所选存储器单元将涉及增加还是降低所选存储器单元的电阻作为输入进行表查找操作，并且获得所述电特性作为输出。
6.如权利要求1的方法，还包括确定当前电阻状态是否在目标电阻状态的阈值限制内，其中向所选存储器单元施加具有确定的电特性的编程脉冲包括在当前电阻状态不在目标电阻状态的阈值限制内时向所选存储器单元施加这样的编程脉冲，以及在当前电阻状态在目标电阻状态的阈值限制内时，不向所选存储器单元施加编程脉冲。
7.如权利要求1的方法，还包括：
确定在施加所述编程脉冲之后所选存储器单元的得到的电阻状态；
确定该得到的电阻状态是否在目标状态的阈值限制内；以及
当该得到的电阻状态不在该目标状态的阈值限制内时，向所选存储器单元重新施加具有确定的电特性的编程脉冲。
8.如权利要求1的方法，还包括：
确定在施加所述编程脉冲之后所选存储器单元的得到的电阻状态；
确定该得到的电阻状态是否在目标状态的阈值限制内；
基于确定的得到的电阻状态和目标电阻状态确定将把所选存储器单元的电阻状态转变到目标电阻状态的第二编程脉冲的电特性；以及
向所选存储器单元施加具有对于第二编程脉冲确定的电特性的第二编程脉冲。
9.如权利要求1的方法，
其中确定将把所选存储器单元的电阻状态转变到目标电阻状态的编程脉冲的电特性包括确定编程脉冲的数量以及对于该数量的编程脉冲的每个的相应的电特性，该数量的编程脉冲在被连续地施加时将把所选存储器单元的电阻状态转变到目标电阻状态，以及
其中向所选存储器单元施加具有确定的电特性的编程脉冲包括向所选存储器单元施加每个具有所述相应的电特性的所述数量的编程脉冲。
10.如权利要求1的方法，其中所选存储器单元包括从由以下构成的组中选择的可变电阻材料：反熔丝电介质、熔丝、串联布置的二极管和反熔丝电介质、多晶硅记忆效应材料、金属氧化物或可切换复杂金属氧化物材料、碳纳米管材料、石墨烯可切换电阻率材料、相变材料、导电桥元件、电解质切换材料、可切换聚合物材料或者诸如非晶、多晶或微晶碳或石墨材料的碳电阻率切换材料。
11.如权利要求1的方法，其中所选存储器单元包括从由以下构成的组中选择的电阻率切换化合物：NixOy、NbxOy、TixOy、HfxOy、AlxOy、MgxOy、CoxOy、CrxOy、VxOy、ZnxOy、ZrxOy、BxNy、AlxNy。
12.如权利要求1的方法，其中所选存储器单元包括从由以下构成的组中选择的双极性金属氧化物：氧化铪（HfOX）、氧化镍（NiO）和氧化钛（TiO2）。
13.一种存储器器件，包括：
位于多条字线和多条位线之间的存储器单元的阵列，其中所述存储器单元是多级单元电阻存储器单元；
存储器单元编程系统，配置为向所选存储器单元写数据，
其中存储器控制器电路配置为进行包括以下的操作：
接收要写到该存储器器件的数据；
选择将向其写入所接收的数据的至少一部分的存储器单元；
获得所选存储器单元的当前电阻状态；
确定用于代表要被写到所选存储器单元的数据的目标电阻状态；
基于当前电阻状态和目标电阻状态，确定将数据写到所选存储器单元将涉及增加还是降低所选存储器单元的电阻；
基于目标电阻状态以及将数据写到所选存储器单元将涉及增加还是降低所选存储器单元的电阻，确定将把所选存储器单元的电阻状态转变到目标电阻状态的编程脉冲的电特性；以及
向所选存储器单元施加具有确定的电特性的编程脉冲。
14.如权利要求13的存储器器件，其中所述存储器单元包括从由以下构成的组中选择的可变电阻材料：反熔丝电介质、熔丝、串联布置的二极管和反熔丝电介质、多晶硅记忆效应材料、金属氧化物或可切换复杂金属氧化物材料、碳纳米管材料、石墨烯可切换电阻率材料、相变材料、导电桥元件、电解质切换材料、可切换聚合物材料或者诸如非晶、多晶或微晶碳或石墨材料的碳电阻率切换材料。
15.如权利要求13的存储器器件，其中所述存储器单元包括从由以下构成的组中选择的电阻率切换化合物：NixOy、NbxOy、TixOy、HfxOy、AlxOy、MgxOy、CoxOy、CrxOy、VxOy、ZnxOy、ZrxOy、BxNy、AlxNy。
16.如权利要求13的存储器器件，其中所述存储器单元包括双极性金属氧化物电阻存储元件和操纵元件，其中双极性金属氧化物电阻存储元件包括从由以下构成的组中选择的双极性金属氧化物：氧化铪（HfOX）、氧化镍（NiO）和氧化钛（例如TiO2）。
17.如权利要求13的存储器器件，其中所述多级单元电阻存储器单元和所述存储器单元编程系统配置为使得用编程脉冲编程所述存储器单元以四个不同的电阻状态存储四位数据。
18.如权利要求13的存储器器件，其中所述多级单元电阻存储器单元和所述存储器单元编程系统配置为使得用编程脉冲编程所述存储器单元以六个不同的电阻状态存储六位数据。
19.如权利要求13的存储器器件，其中所述存储器单元编程系统配置为使得确定编程脉冲的电特性包括确定该编程脉冲的电压和电流限制。
20.如权利要求13的存储器器件，其中所述存储器单元编程系统配置为使得确定编程脉冲的电特性包括当确定将数据写到所选存储器单元将涉及降低所选存储器单元的电阻时，确定该编程脉冲的电压和电流限制，以及当确定将数据写到所选存储器单元将涉及增加所选存储器单元的电阻时，确定该编程脉冲的电压。
21.如权利要求13的存储器器件，其中所述存储器单元编程系统配置为进行进一步包括以下的操作：基于目标电阻状态以及将数据写到所选存储器单元将涉及增加还是降低所选存储器单元的电阻，确定编程脉冲的持续时间，
其中所述存储器单元编程系统配置为使得向所选存储器单元施加具有确定的电特性的编程脉冲包括施加这样的编程脉冲达所确定的持续时间。
22.如权利要求13的存储器器件，其中所述存储器单元编程系统配置为使得确定编程脉冲的电特性包括访问与存储器单元变成系统相连的存储器以便使用目标电阻状态以及将数据写到所选存储器单元将涉及增加还是降低所选存储器单元的电阻作为输入进行表查找操作，并且获得所述电特性作为输出。
23.如权利要求13的存储器器件，其中所述存储器单元编程系统配置为进行进一步包括以下的操作：确定当前电阻状态是否在目标电阻状态的阈值限制内，
其中所述存储器单元编程系统配置为使得向所选存储器单元施加具有确定的电特性的编程脉冲包括在当前电阻状态不在目标电阻状态的阈值限制内时向所选存储器单元施加这样的编程脉冲，以及在当前电阻状态在目标电阻状态的阈值限制内时，不向所选存储器单元施加编程脉冲。
24.如权利要求13的存储器器件，其中所述存储器单元编程系统配置为进行进一步包括以下的操作：
确定在施加所述编程脉冲之后所选存储器单元的得到的电阻状态；
确定该得到的电阻状态是否在目标状态的阈值限制内；以及
当该得到的电阻状态不在该目标状态的阈值限制内时，向所选存储器单元重新施加具有确定的电特性的编程脉冲。
25.如权利要求13的存储器器件，其中所述存储器单元编程系统配置为进行进一步包括以下的操作：
确定在施加所述编程脉冲之后所选存储器单元的得到的电阻状态；
确定该得到的电阻状态是否在目标状态的阈值限制内；
基于确定的得到的电阻状态和目标电阻状态确定将把所选存储器单元的电阻状态转变到目标电阻状态的第二编程脉冲的电特性；以及
向所选存储器单元施加具有对于第二编程脉冲确定的电特性的第二编程脉冲。
26.如权利要求13的存储器器件，其中所述存储器单元编程系统配置为使得：
确定将把所选存储器单元的电阻状态转变到目标电阻状态的编程脉冲的电特性包括确定编程脉冲的数量以及对于该数量的编程脉冲的每个的相应的电特性，该数量的编程脉冲在被连续地施加时将把所选存储器单元的电阻状态转变到目标电阻状态，以及
向所选存储器单元施加具有确定的电特性的编程脉冲包括向所选存储器单元施加每个都具有所述相应的电特性的所述数量的编程脉冲。
27.如权利要求13的存储器器件，其中所述存储器单元编程系统包括：
存储器控制器电路；
位线控制器，耦接到所述存储器控制器电路，并且配置为响应于来自所述存储器控制器电路的控制信号而选择位线；
字线控制器，耦接到所述存储器控制器电路，并且配置为响应于来自所述存储器控制器电路的控制信号而选择字线；
编程脉冲发生器电路，耦接到所述存储器控制器电路，并且配置为响应于来自所述存储器控制器电路的控制信号产生具有用于向所选存储器单元写入数据的电压的编程脉冲；
电流限制电路，耦接到所述存储器控制器电路，并且配置为响应于来自所述存储器控制器电路的控制信号限制在编程脉冲期间流经所选存储器单元的电流；以及
电阻状态确定电路，耦接到所述存储器控制器电路、所述位线控制器和所述字线控制器，并且配置为确定所选存储器单元的电阻状态，
其中：
选择要向其写入所接收数据的至少一部分的存储器单元包括激活所述位线控制器和所述字线控制器以选择要向其写入所接收数据的至少一部分的存储器单元；
获得所选存储器单元的当前电阻状态包括从所述电阻状态确定电路获得所选存储器单元的当前电阻状态；以及
向所选存储器单元施加具有确定的电特性的编程脉冲包括激活脉冲发生电路和电流限制电路以向所选存储器单元施加具有所述确定的电特性的编程脉冲。
28.一种存储器器件，包括：
存储部件的阵列，用于以多个相关的电阻状态的形式存储多个数据位；
用于接收要写到该存储器器件的数据的部件；
用于选择要向其写入所接收数据的至少一部分的存储部件的部件；
用于获得所选存储部件的当前电阻状态的部件；
用于确定用于代表要被写到所选存储部件的数据的目标电阻状态的部件；
用于基于当前电阻状态和目标电阻状态确定将数据写到所选存储部件将涉及增加还是降低所选存储部件的电阻的部件；
用于基于目标电阻状态以及将数据写到所选存储部件将涉及增加还是降低所选存储部件的电阻确定将把所选存储部件的电阻状态转变到目标电阻状态的编程脉冲的电特性的部件；以及
用于向所选存储部件施加具有确定的电特性的编程脉冲的部件。
29.如权利要求28的存储器器件，其中所述存储部件的阵列包括多级单元电阻存储器单元，所述多级单元电阻存储器单元包括从由以下构成的组中选择的可变电阻材料：反熔丝电介质、熔丝、串联布置的二极管和反熔丝电介质、多晶硅记忆效应材料、金属氧化物或可切换复杂金属氧化物材料、碳纳米管材料、石墨烯可切换电阻率材料、相变材料、导电桥元件、电解质切换材料、可切换聚合物材料或者诸如非晶、多晶或微晶碳或石墨材料的碳电阻率切换材料。
30.如权利要求28的存储器器件，其中存储部件的阵列包括多级单元电阻存储器单元，所述多级单元电阻存储器单元包括从由以下构成的组中选择的电阻率切换化合物：NixOy、NbxOy、TixOy、HfxOy、AlxOy、MgxOy、CoxOy、CrxOy、VxOy、ZnxOy、ZrxOy、BxNy、AlxNy。
31.如权利要求28的存储器器件，其中存储部件的阵列包括多级单元电阻存储器单元，所述多级单元电阻存储器单元包括双极性金属氧化物电阻存储元件和操纵元件，其中双极性金属氧化物电阻存储元件包括从由以下构成的组中选择的双极性金属氧化物：氧化铪（HfOX）、氧化镍（NiO）和氧化钛（TiO2）。
32.如权利要求28的存储器器件，其中存储部件包括用于以四个不同的电阻状态存储四位数据的部件。
33.如权利要求28的存储器器件，其中存储部件包括用于以六个不同的电阻状态存储六位数据的部件。
34.如权利要求33的存储器器件，其中用于确定编程脉冲的电特性的部件包括用于确定该编程脉冲的电压和电流限制的部件。
35.如权利要求28的存储器器件，其中用于确定编程脉冲的电特性的部件包括用于当确定将数据写到所选存储部件将涉及降低所选存储部件的电阻时确定该编程脉冲的电压和电流限制、以及当确定将数据写到所选存储部件将涉及增加所选存储部件的电阻时确定该编程脉冲的电压的部件。
36.如权利要求28的存储器器件，还包括用于基于目标电阻状态以及将数据写到所选存储部件将涉及增加还是降低所选存储部件的电阻确定编程脉冲的持续时间的部件，
其中用于向所选存储部件施加具有确定的电特性的编程脉冲的部件包括用于施加这样的编程脉冲达所确定的持续时间的部件。
37.如权利要求28的存储器器件，还包括用于存储对于每个目标电阻状态的编程脉冲的电特性的数据表的部件，
其中用于确定编程脉冲的电特性的部件包括用于使用目标电阻状态以及将数据写到所选存储部件将涉及增加还是降低所选存储部件的电阻作为输入进行表查找操作并且获得所述编程脉冲的电特性作为输出的部件。
38.如权利要求28的存储器器件，还包括用于确定当前电阻状态是否在目标电阻状态的阈值限制内的部件，
其中用于向所选存储器单元施加具有确定的电特性的编程脉冲的部件包括用于在当前电阻状态不在目标电阻状态的阈值限制内时向所选存储器单元施加这样的编程脉冲、以及在当前电阻状态在目标电阻状态的阈值限制内时，不向所选存储器单元施加编程脉冲的部件。
39.如权利要求28的存储器器件，还包括：
用于确定在施加所述编程脉冲之后所选存储器单元的得到的电阻状态的部件；
用于确定该得到的电阻状态是否在目标状态的阈值限制内的部件；以及
用于当该得到的电阻状态不在该目标状态的阈值限制内时向所选存储器单元重新施加具有确定的电特性的编程脉冲的部件。
40.如权利要求28的存储器器件，还包括：
用于确定在施加所述编程脉冲之后所选存储器单元的得到的电阻状态的部件；
用于确定该得到的电阻状态是否在目标状态的阈值限制内的部件；
用于基于确定的得到的电阻状态和目标电阻状态确定将把所选存储器单元的电阻状态转变到目标电阻状态的第二编程脉冲的电特性的部件；以及
用于向所选存储器单元施加具有对于第二编程脉冲确定的电特性的第二编程脉冲的部件。
41.如权利要求28的存储器器件，其中：
用于确定将把所选存储器单元的电阻状态转变到目标电阻状态的编程脉冲的电特性的部件包括用于确定编程脉冲的数量以及对于该数量的编程脉冲的每个的相应的电特性的部件，该数量的编程脉冲在被连续地施加时将把所选存储器单元的电阻状态转变到目标电阻状态，以及
用于向所选存储器单元施加具有确定的电特性的编程脉冲的部件包括用于向所选存储器单元施加每个具有所述相应的电特性的所述数量的编程脉冲的部件。
42.一种将数据写到多级单元电阻存储器器件的方法，包括：
接收要写到该存储器器件的数据；
选择接收的数据的至少一部分要被写到的存储器单元；
确定将数据写到所选存储器单元将涉及增加存储器单元的电阻（RESET）还是降低存储器单元的电阻（SET）；
当确定将数据写到所选存储器单元将涉及降低存储器单元的电阻（SET）时，确定对于在将数据写到所选存储器单元中要达到的电阻状态的适当的编程电压和电流限制，并施加具有确定的设置电特性的脉冲；以及
当确定将数据写到所选存储器单元将涉及增加存储器单元的电阻（RESET）时，确定对于在将数据写到所选存储器单元中要达到的电阻状态的适当的编程电压，并施加具有确定的设置电特性的脉冲。
CN201280024163.2A 2011-03-18 2012-03-16 多位存储器单元的条件编程 Active CN103548085B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/051,885 US8934292B2 (en) 2011-03-18 2011-03-18 Balanced method for programming multi-layer cell memories
US13/051,885 2011-03-18
PCT/US2012/029416 WO2012129083A1 (en) 2011-03-18 2012-03-16 Conditional programming of multibit memory cells

Publications (2)

Publication Number Publication Date
CN103548085A true CN103548085A (zh) 2014-01-29
CN103548085B CN103548085B (zh) 2017-03-29

Family

ID=45926929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280024163.2A Active CN103548085B (zh) 2011-03-18 2012-03-16 多位存储器单元的条件编程

Country Status (4)

Country Link
US (1) US8934292B2 (zh)
KR (1) KR20140024304A (zh)
CN (1) CN103548085B (zh)
WO (1) WO2012129083A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104240757A (zh) * 2014-09-01 2014-12-24 清华大学 一种阻变存储器存储单元的多值操作方法
CN107301878A (zh) * 2016-04-14 2017-10-27 成都海存艾匹科技有限公司 多位元三维一次编程存储器
CN107636761A (zh) * 2015-06-26 2018-01-26 英特尔公司 具有回跳预防的磁性存储单元存储器
CN108511024A (zh) * 2018-04-11 2018-09-07 珠海创飞芯科技有限公司 一种反熔丝编程方法、系统及反熔丝器件
CN110036444A (zh) * 2016-09-21 2019-07-19 合肥睿科微电子有限公司 自适应存储器单元写入条件

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102568582A (zh) * 2010-12-24 2012-07-11 三星电子株式会社 可变电阻器件、包括可变电阻器件的半导体器件及操作方法
WO2012123973A1 (en) 2011-03-11 2012-09-20 Micron Technology, Inc. Devices and methods to program a memory cell
KR101278103B1 (ko) * 2011-09-26 2013-06-24 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9183929B2 (en) * 2012-08-29 2015-11-10 Micron Technology, Inc. Systems, methods and devices for programming a multilevel resistive memory cell
US9230685B2 (en) 2012-10-23 2016-01-05 Micron Technology, Inc. Memory programming methods and memory systems
US8947944B2 (en) 2013-03-15 2015-02-03 Sandisk 3D Llc Program cycle skip evaluation before write operations in non-volatile memory
US8947972B2 (en) 2013-03-15 2015-02-03 Sandisk 3D Llc Dynamic address grouping for parallel programming in non-volatile memory
US9178143B2 (en) * 2013-07-29 2015-11-03 Industrial Technology Research Institute Resistive memory structure
US8995169B1 (en) 2013-09-12 2015-03-31 Sandisk 3D Llc Method of operating FET low current 3D Re-RAM
US9711225B2 (en) 2013-10-16 2017-07-18 Sandisk Technologies Llc Regrouping and skipping cycles in non-volatile memory
US20150117087A1 (en) * 2013-10-31 2015-04-30 Honeywell International Inc. Self-terminating write for a memory cell
US9123414B2 (en) 2013-11-22 2015-09-01 Micron Technology, Inc. Memory systems and memory programming methods
US9336875B2 (en) 2013-12-16 2016-05-10 Micron Technology, Inc. Memory systems and memory programming methods
US9269432B2 (en) * 2014-01-09 2016-02-23 Micron Technology, Inc. Memory systems and memory programming methods
KR102140785B1 (ko) 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
KR102131324B1 (ko) 2014-07-08 2020-07-07 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
US9224951B1 (en) * 2014-07-21 2015-12-29 Intermolecular, Inc. Current-limiting electrodes
KR102298604B1 (ko) 2014-11-28 2021-09-06 삼성전자주식회사 저항성 메모리 장치의 제어 방법
US9564215B2 (en) 2015-02-11 2017-02-07 Sandisk Technologies Llc Independent sense amplifier addressing and quota sharing in non-volatile memory
KR102298607B1 (ko) 2015-02-17 2021-09-06 삼성전자주식회사 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작 방법
JP6402072B2 (ja) * 2015-06-24 2018-10-10 ルネサスエレクトロニクス株式会社 半導体不揮発性記憶装置及びその動作プログラム
US9613693B1 (en) * 2015-10-29 2017-04-04 Adesto Technologies Corporation Methods for setting a resistance of programmable resistance memory cells and devices including the same
KR102636091B1 (ko) * 2016-10-14 2024-02-14 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 위한 선택적 쓰기 장치 및 동작 방법
JP2018195365A (ja) * 2017-05-19 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 メモリ装置およびメモリ装置の制御方法
CN109582364B (zh) * 2018-10-29 2020-07-28 华中科技大学 基于忆阻器的精简指令集处理器
US11295810B2 (en) * 2019-06-07 2022-04-05 Nantero, Inc. Combinational resistive change elements
US11017856B1 (en) 2020-02-18 2021-05-25 Applied Materials, Inc. Soft reset for multi-level programming of memory cells in non-Von Neumann architectures
US11127458B1 (en) * 2020-04-28 2021-09-21 Applied Materials, Inc. Non-uniform state spacing in multi-state memory element for low-power operation
US11183258B1 (en) * 2020-12-07 2021-11-23 Semiconductor Components Industries, Llc Circuit and method for programming a one-time programmable memory
US11568952B2 (en) * 2021-06-02 2023-01-31 Micron Technology, Inc. Adjustable programming pulses for a multi-level cell
US11735276B2 (en) 2021-06-28 2023-08-22 Micron Technology, Inc. Programming techniques for polarity-based memory cells
US11948638B2 (en) * 2022-02-15 2024-04-02 Micron Technology, Inc. Techniques for parallel memory cell access
US11915752B2 (en) * 2022-03-31 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory with enhanced redundancy writing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101354915A (zh) * 2007-04-30 2009-01-28 三星电子株式会社 相变存储器件、使用其的存储系统和读取存储器件的方法
WO2009142828A1 (en) * 2008-05-20 2009-11-26 Seagate Technology Llc Write verify method for resistive random access memory
US20110038195A1 (en) * 2009-08-12 2011-02-17 Nantero, Inc. Method for resetting a resistive change memory element

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646266A (en) 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
JP2691280B2 (ja) 1988-05-12 1997-12-17 三菱電機株式会社 半導体記憶装置
US5751012A (en) 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
WO1997027592A1 (en) 1996-01-24 1997-07-31 Cypress Semiconductor Corporation Interdigitated memory array
US5835396A (en) 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
NO972803D0 (no) 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6631085B2 (en) 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6618295B2 (en) 2001-03-21 2003-09-09 Matrix Semiconductor, Inc. Method and apparatus for biasing selected and unselected array lines when writing a memory array
JP4633958B2 (ja) 2001-05-07 2011-02-16 ルネサスエレクトロニクス株式会社 不揮発性半導体メモリ
US7081377B2 (en) 2002-06-27 2006-07-25 Sandisk 3D Llc Three-dimensional memory
US7504051B2 (en) 2003-09-08 2009-03-17 Nantero, Inc. Applicator liquid for use in electronic manufacturing processes
US7391642B2 (en) 2005-01-25 2008-06-24 Intel Corporation Multilevel programming of phase change memory cells
US7800934B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Programming methods to increase window for reverse write 3D cell
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
KR100764738B1 (ko) * 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템
US7411854B2 (en) * 2006-04-18 2008-08-12 Infineon Technologies Ag System and method for controlling constant power dissipation
US7463536B2 (en) 2006-07-31 2008-12-09 Sandisk 3D Llc Memory array incorporating two data busses for memory array block selection
KR100801082B1 (ko) 2006-11-29 2008-02-05 삼성전자주식회사 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치
US20080315206A1 (en) 2007-06-19 2008-12-25 Herner S Brad Highly Scalable Thin Film Transistor
KR100909770B1 (ko) * 2007-08-10 2009-07-29 주식회사 하이닉스반도체 상 변화 메모리 장치의 구동 방법
JP5253784B2 (ja) 2007-10-17 2013-07-31 株式会社東芝 不揮発性半導体記憶装置
US7706169B2 (en) 2007-12-27 2010-04-27 Sandisk 3D Llc Large capacity one-time programmable memory cell using metal oxides
US7745312B2 (en) 2008-01-15 2010-06-29 Sandisk 3D, Llc Selective germanium deposition for pillar devices
US7961507B2 (en) * 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
US7978507B2 (en) * 2008-06-27 2011-07-12 Sandisk 3D, Llc Pulse reset for non-volatile storage
US7944728B2 (en) 2008-12-19 2011-05-17 Sandisk 3D Llc Programming a memory cell with a diode in series by applying reverse bias
US7983065B2 (en) 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
US7940554B2 (en) 2009-04-24 2011-05-10 Sandisk 3D Llc Reduced complexity array line drivers for 3D matrix arrays
US8848430B2 (en) * 2010-02-23 2014-09-30 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101354915A (zh) * 2007-04-30 2009-01-28 三星电子株式会社 相变存储器件、使用其的存储系统和读取存储器件的方法
WO2009142828A1 (en) * 2008-05-20 2009-11-26 Seagate Technology Llc Write verify method for resistive random access memory
US20110038195A1 (en) * 2009-08-12 2011-02-17 Nantero, Inc. Method for resetting a resistive change memory element

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104240757A (zh) * 2014-09-01 2014-12-24 清华大学 一种阻变存储器存储单元的多值操作方法
CN104240757B (zh) * 2014-09-01 2018-10-02 清华大学 一种阻变存储器存储单元的多值操作方法
CN107636761A (zh) * 2015-06-26 2018-01-26 英特尔公司 具有回跳预防的磁性存储单元存储器
CN107636761B (zh) * 2015-06-26 2021-11-23 英特尔公司 具有回跳预防的磁性存储单元存储器
CN107301878A (zh) * 2016-04-14 2017-10-27 成都海存艾匹科技有限公司 多位元三维一次编程存储器
CN110036444A (zh) * 2016-09-21 2019-07-19 合肥睿科微电子有限公司 自适应存储器单元写入条件
CN110036444B (zh) * 2016-09-21 2023-06-30 合肥睿科微电子有限公司 自适应存储器单元写入条件
US11735262B2 (en) 2016-09-21 2023-08-22 Hefei Reliance Memory Limited Adaptive memory cell write conditions
CN108511024A (zh) * 2018-04-11 2018-09-07 珠海创飞芯科技有限公司 一种反熔丝编程方法、系统及反熔丝器件

Also Published As

Publication number Publication date
CN103548085B (zh) 2017-03-29
KR20140024304A (ko) 2014-02-28
WO2012129083A1 (en) 2012-09-27
US8934292B2 (en) 2015-01-13
US20120236624A1 (en) 2012-09-20
WO2012129083A9 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
CN103548085A (zh) 多位存储器单元的条件编程
CN110544500B (zh) 随机码产生器及相关随机码产生方法
TWI404066B (zh) 非揮發性半導體記憶裝置
US7916524B2 (en) Program method with locally optimized write parameters
Chevallier et al. A 0.13 µm 64Mb multi-layered conductive metal-oxide memory
US7558099B2 (en) Method of controlling the resistance in a variable resistive element and non-volatile semiconductor memory device
US8493770B2 (en) Non-volatile semiconductor storage device with concurrent read operation
KR101239582B1 (ko) 불휘발성 반도체 기억 장치
US9312002B2 (en) Methods for programming ReRAM devices
US8120944B2 (en) Control circuit for forming process on nonvolatile variable resistive element and control method for forming process
US20080205179A1 (en) Integrated circuit having a memory array
JP2012531004A (ja) 可逆抵抗切替素子の書き込み
US7791934B2 (en) Method for driving multi-level data to a phase change memory device
US9583189B2 (en) Memory device, operating and control method thereof
CN101114519A (zh) 用于相变存储器的读干扰传感器
KR20100106238A (ko) 반도체 기억 장치
US9293198B2 (en) Programming of gated phase-change memory cells
KR20110027939A (ko) 상변화 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 프로그램 방법
US8451647B2 (en) Resistance control method for nonvolatile variable resistive element
JP2021197199A (ja) クロスポイントメモリアレイ内のセレクタの閾値下電圧形成
JP2012069217A (ja) 不揮発性半導体記憶装置
CN115206378A (zh) 降低相变存储器阵列中的短位的影响的系统及方法
US20210193220A1 (en) Phase change memory device, system including the memory device, and method for operating the memory device
US8730745B2 (en) Semiconductor device and method for controlling the same
US11355191B2 (en) Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160520

Address after: texas

Applicant after: Sandisk Corp.

Address before: American California

Applicant before: Sandisk 3D. LLC

CB02 Change of applicant information

Address after: texas

Applicant after: DELPHI INT OPERATIONS LUX SRL

Address before: texas

Applicant before: Sandisk Corp.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant