CN104240757A - 一种阻变存储器存储单元的多值操作方法 - Google Patents

一种阻变存储器存储单元的多值操作方法 Download PDF

Info

Publication number
CN104240757A
CN104240757A CN201410441414.8A CN201410441414A CN104240757A CN 104240757 A CN104240757 A CN 104240757A CN 201410441414 A CN201410441414 A CN 201410441414A CN 104240757 A CN104240757 A CN 104240757A
Authority
CN
China
Prior art keywords
voltage
storage unit
resistance
erasing
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410441414.8A
Other languages
English (en)
Other versions
CN104240757B (zh
Inventor
袁方
张志刚
潘立阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201410441414.8A priority Critical patent/CN104240757B/zh
Publication of CN104240757A publication Critical patent/CN104240757A/zh
Application granted granted Critical
Publication of CN104240757B publication Critical patent/CN104240757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提出一种阻变存储器存储单元的多值操作方法,通过综合调节存储单元的编程限制电流和擦除截止电压以实现多值存储。其中,通过对存储单元施加擦除电压和编程限制电流以实现存储单元的较低阻值状态,其中编程限制电流数值越大,存储单元阻值越小;通过对存储单元施加擦除截止电压和编程电压以实现存储单元的较高阻值状态,其中,擦除截止电压绝对值越大,存储单元阻值越大。本发明的方法具有存储窗口大、简单易行、误读率小、功耗小等优点。

Description

一种阻变存储器存储单元的多值操作方法
技术领域
本发明涉及非挥发存储器技术,尤其涉及到一种阻变存储器存储单元的多值操作方法。
背景技术
阻变存储器(Resistive Random Access Memory,RRAM)是一种近十年来飞速发展的非挥发性存储器,具有非常广泛的市场需求。该类存储器的器件单元通常为MIM(金属-绝缘层-金属)结构,其制造方法简单,与CMOS工艺高度兼容,数据存储容量大密度高,操作速度快且可靠性高,是公认的未来可以取代传统机械硬盘、快闪型存储器的非挥发存储器之一。
近年来,国内外对RRAM的研究报道和测试芯片产品不断涌现,业界和学术界都对RRAM的性能提出了更高的要求,其中存储容量和密度的进一步提升成为诸多要求之一。在众多提升存储器容量和密度的方法中,多值(多位,multibit)存储,即在一个存储单元中记录两位甚至更多位的信息,是最直接的令存储器容量密度翻倍的解决方案,因此得到了广泛的关注。
目前,RRAM的多值存储的操作实现方法分为两大类:(1)调节存储单元set编程时的限制电流(current compliance,CC),CC越大,则在存储单元中形成的导电细丝(filament)越粗越多,得到的存储单元的电阻值越小,因此形成多位存储。(2)调节存储单元在reset擦除时的截止电压(stopvoltage,Vstop),Vstop越大,则越多已经在存储单元形成的导电细丝会被打断,单元的电阻随即会被擦除到越高的值,因此形成多位存储。
上述两种多值存储的操作方法分别利用阻变存储器set和reset单一一侧的电学性质进行调控,在实际应用中可能存在一些问题。图1是一个典型的分别通过CC和Vstop调节得到的电阻值结果,方框和圆圈分别代表不同CC和Vstop调节得到的电阻值。可以看出,两种调节方法得到的电阻值窗口分布都很不均匀,为数据的操作带来一定难度;而且一些相邻电阻值之间的窗口甚至小于一个数量级,这在实际应用中很容易引起数据的误读,因此需要一种新的操作方法来改善这些问题,实现高性能的多值存储功能。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
为实现上述目的,本发明提出一种阻变存储器存储单元的多值操作方法,通过综合调节存储单元的编程限制电流和擦除截止电压以实现多值存储,其中,通过对存储单元施加擦除电压和编程限制电流以实现存储单元的较低阻值状态,其中编程限制电流数值越大,存储单元阻值越小,以及通过对存储单元施加擦除截止电压和编程电压以实现存储单元的较高阻值状态,其中,擦除截止电压绝对值越大,存储单元阻值越大。
根据本发明实施例的阻变存储器存储单元的多值操作方法对现有技术有很大的改进,具有很多优点:综合调节编程限制电流和擦除截止电压,方法简单易行;得到的多个电阻状态之间差值大,即存储窗口大,从而读取窗口大,误读率小;同时又考虑了尽可能的减小操作电压和电流,功耗小。
附图说明
图1是现有的通过调节限制电流和截止电压来实现RRAM存储单元多值存储的电学性能的示意图。
图2是调节限制电流时存储单元的电学性能的示意图。
图3是本发明中选取合适的限制电流实现其中两种信息状态的操作方法示意图。
图4是调节截止电压时存储单元的电学性能的示意图。
图5是本发明中选取合适的截止电压实现其中另两种信息状态的操作方法示意图。
图6是本发明提出的综合调节限制电流和截止电压的操作方法原理示意图。
图7是本发明的存储信息状态之间相互切换的操作方法示意图。
图8是本发明的操作方法与单一调节限制电流或截止电压的方法之间的对比示意图。
具体实施方式
本发明提出了一种阻变存储器存储单元的多值操作方法,通过综合调节存储单元的编程限制电流和擦除截止电压以实现多值存储,其中,通过对存储单元施加擦除电压和编程限制电流以实现存储单元的较低阻值状态,其中编程限制电流数值越大,存储单元阻值越小,以及通过对存储单元施加擦除截止电压和编程电压以实现存储单元的较高阻值状态,其中,擦除截止电压绝对值越大,存储单元阻值越大。
具体地,存储单元为X位存储单元时,操作方法可以包括以下步骤:
(1)存储单元为X位存储单元时对应2X种阻值状态,按照阻值从小到大依次表示为S1、S2……S2X
(2)选取A个编程限制电流值,按照电流数值从大到小依次表示为第一编程限制电流I1,第一编程限制电流I2,……第A编程限制电流IA,其中A为正整数;
(3)选取B个擦除截止电压值,按照电压数值绝对值从大到小依次表示为第一擦除截止电压V1,第二擦除截止电压V2,……第B擦除截止电压VB,其中,B=2X-A;
(4)对存储单元施加擦除电压和I1以实现最小阻值状态S1,对存储单元施加擦除电压和I2以实现第二小阻值状态S2,依次类推实现所有阻值状态中A种阻值较小的状态,即实现S1至SA;以及
(5)对存储单元施加V1和编程电压以实现最大阻值状态S2X,对存储单元施加V2和编程电压以实现第二大阻值状态S(2X-1),依次类推实现所有阻值状态中B种阻值较大的状态,即实现S2X至S(2X+1-B)。
需要提醒的是,由于S(2X+1-B)=S(2X-B+1)=S(A+1),所以步骤(5)实际上是实现了阻值状态S(A+1)至S2X。结合步骤(4)和步骤(5)相当于实现了所有阻值状态。
为使本领域技术人员更好地理解,以下说明主要以两位(2 bit)存储为例,即一个存储单元能够记录低阻值状态(可记为“00”)、次低阻值状态(可记为“01”)、次高阻值状态(可记为“10”)以及高阻值状态(可记为“11”)四种信息状态,即一个单元可以实现4种不同阻值的相互转化。更多位的存储方案可以此类推,因此不再赘述。
图2是一个典型的RRAM存储单元在调节限制电流时的电学性能的示意图。该存储单元通过正向电压set编程,负向电压reset擦除。在set过程中,不同的限制电流通过不同形状来代表,由图看出,限制电流不同时,该单元被编程到不同的阻值,因此在图中reset部分的斜率相应不同。
图3是本发明中选取合适的限制电流实现其中两种信息状态的操作方法示意图。如图3所示,当限制电流越大时,得到的低阻电阻值(Low ResistanceState)越小,相应地,reset擦除时的电流最大值就会越高。对于存储器阵列来说,大的reset电流势必会引起功耗过大,因此综合考虑足够大的电阻值窗口、最大reset电流值容限以及较小的set操作电流,分别可选取限制电流为第一编程限制电流100μA和第二编程限制电流10μA(图中虚线标出,仅举例说明,也可以选取其他合适的电流值),来实现对应102Ω和104Ω量级的两个电阻状态,即低阻值状态“00”和次低阻值状态“01”。
图4是一个典型的RRAM存储单元在调节截止电压时的电学性能的示意图。在图中的reset过程中,不同的截止电压用不同形状来代表,由图看出,截止电压不同时,该单元被擦除到不同的程度,得到的电阻值相应不同,表现为在图中set部分的斜率相应不同。此外,由不同的截止电压操作后的电阻,再将其完全set编程至同一状态时,所需要的set编程电压也会变化,如图中右半平面所示。
图5是本发明中选取合适的电压实现另两种信息状态的操作方法示意图。如图5所示,当截止电压绝对值越大时,reset擦除得到的电阻值越大,相应地,下一次set编程至最低阻值时需要的set电压就会越高。综合考虑足够大的电阻值窗口以及较小的set操作电压,分别可选取截止电压为第一擦除截止电压-3V和第二擦除截止电压-1V(图中虚线标出,仅举例说明,也可以选取其他合适的电压值),来实现对应1010Ω和107Ω量级的两个电阻状态,即高阻值状态“11”和次高阻值状态“10”。
图5的电压调制结合图3的电流调制,一个存储单元就可以实现4种电阻值的记录。图6是本发明提出的综合调节限制电流和截止电压的操作方法原理示意图。存储单元的初始态是高阻态,即信息“11”,由于制备工艺中存在一定的加温过程,已经有一些上电极的金属粒子扩散进入阻变介质薄膜中。在set编程操作时,上电极施加正电压,相应的电场就会驱使上电极的金属粒子失去电子,以正离子的形式向下电极移动。当这些正离子移动到下电极后,会得到电子还原成原子,并依次堆积起来,从而形成了一条或多条贯穿介质薄膜的导电细丝。在编程时,将限制电流分别设置为100μA和10μA,会相应的分别形成多而粗或者少而细的导电细丝,导致信息状态分别转换为“00”或“01”。相对地,在擦除时,上电极施加负电压,电场将导电细丝中的金属原子氧化为正离子,并在电场作用下,这些正离子被吸引回上电极,导电细丝因此被打断,导致电阻值回到较高的量级。于是,在擦除时,将截止电压分别设置为-1.0 V和-3.0V,会分别将存储单元切换至具有少量导电细丝的信息态“10”和完全没有导电细丝的初始高电阻态“11”。综上,从存储单元的器件物理角度,这种多位存储,是通过控制阻变介质中导电细丝的数量和粗细来实现的;从电学操作的角度,这种多位存储的性能,是结合了编程时的限制电流调节和擦除时的截止电压调节来实现的。
图7是本发明的存储信息状态之间相互切换的操作方法示意图。由图可以看出,可以通过综合调节限制电流和截止电压的不同操作方法,实现四种信息状态,即两位数据之间任意切换。
图8是本发明的操作方法与单一调节限制电流或截止电压的方法之间的对比示意图。与图1中的现有技术相比,当采用本发明的操作方法,分别选取编程限制电流为10μA和100μA、擦除截止电压-1V和-3V时,四个信息态之间的电阻值窗口(虚线间隔出的灰色区域)得到了很大的提升,有1-3个量级的差别,大大减小了数据在读取时误读的潜在问题。同时操作电流和电压都得到了有效控制,降低了存储器的功耗。
为使本领域技术人员更好地理解,申请人还对三比特存储单元的情况进行说明。当存储单元设为三比特存储单元时,具有第一阻值状态、第二阻值状态……第八阻值状态八种(23)状态,八种状态的电阻值依次增大。操作方法可以如下:对存储单元施加擦除电压和第一编程限制电流以实现第一阻值状态,对存储单元施加擦除电压和第二编程限制电流以实现第二阻值状态,对存储单元施加擦除电压和第三编程限制电流以实现第三阻值状态,对存储单元施加擦除电压和第四编程限制电流以实现第四阻值状态,其中,第一、二、三、四编程限制电流依次减小。以及,对存储单元施加第一擦除截止电压和编程电压以实现第八阻值状态,对存储单元施加第二擦除截止电压和编程电压以实现第七阻值状态,对存储单元施加第三擦除截止电压和编程电压以实现第六阻值状态,对存储单元施加第四擦除截止电压和编程电压以实现第五阻值状态,其中,第一、二、三、四擦除截止电压的绝对值依次减小。
需要说明的是,也可以通过设置三个不同的编程限制电流数值和五个不同的擦除截止电压数值来实现,本文不赘述。
在本发明的描述中需要理解的是,在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (2)

1.一种阻变存储器存储单元的多值操作方法,其特征在于,通过综合调节所述存储单元的编程限制电流和擦除截止电压以实现多值存储,其中,
通过对所述存储单元施加擦除电压和编程限制电流以实现存储单元的较低阻值状态,其中编程限制电流数值越大,存储单元阻值越小,以及
通过对所述存储单元施加擦除截止电压和编程电压以实现存储单元的较高阻值状态,其中,擦除截止电压绝对值越大,存储单元阻值越大。
2.如权利要求1所述的操作方法,其特征在于,包括以下步骤:
所述存储单元为X位存储单元时对应2X种阻值状态,按照阻值从小到大依次表示为S1、S2……S2X
选取A个编程限制电流值,按照电流数值从大到小依次表示为第一编程限制电流I1,第一编程限制电流I2,……第A编程限制电流IA,其中A为正整数;
选取B个-擦除截止电压值,按照电压数值绝对值从大到小依次表示为第一擦除截止电压V1,第二擦除截止电压V2,……第B擦除截止电压VB,其中,B=2X-A;
对所述存储单元施加擦除电压和I1以实现S1,对所述存储单元施加擦除电压和I2以实现S2,依次类推实现所有阻值状态中A种阻值较小的状态,即实现S1至SA;以及
对所述存储单元施加V1和编程电压以实现S2X,对所述存储单元施加V2和编程电压以实现S(2X-1),依次类推实现所有阻值状态中B种阻值较大的状态,即实现S2X至S(2X+1-B)。
CN201410441414.8A 2014-09-01 2014-09-01 一种阻变存储器存储单元的多值操作方法 Active CN104240757B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410441414.8A CN104240757B (zh) 2014-09-01 2014-09-01 一种阻变存储器存储单元的多值操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410441414.8A CN104240757B (zh) 2014-09-01 2014-09-01 一种阻变存储器存储单元的多值操作方法

Publications (2)

Publication Number Publication Date
CN104240757A true CN104240757A (zh) 2014-12-24
CN104240757B CN104240757B (zh) 2018-10-02

Family

ID=52228686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410441414.8A Active CN104240757B (zh) 2014-09-01 2014-09-01 一种阻变存储器存储单元的多值操作方法

Country Status (1)

Country Link
CN (1) CN104240757B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110111827A (zh) * 2019-03-28 2019-08-09 上海集成电路研发中心有限公司 一种基于多个单值阻变存储器的多值阻变结构
TWI744645B (zh) * 2018-06-01 2021-11-01 台灣積體電路製造股份有限公司 限流電路、電阻式隨機存取記憶體電路,與在電阻式隨機存取記憶體元件中形成細絲的方法
WO2022068126A1 (zh) * 2020-09-30 2022-04-07 中国科学院微电子研究所 存储单元和阻变存储器的操作方法、电子设备
WO2022068125A1 (zh) * 2020-09-30 2022-04-07 中国科学院微电子研究所 存储器电路结构及其操作的方法
US11527285B2 (en) 2018-06-01 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM current limiting method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130235648A1 (en) * 2012-03-12 2013-09-12 Samsung Semiconductor Co., Ltd. Resistive memory device and related method of operation
US20130308368A1 (en) * 2008-02-29 2013-11-21 Kabushiki Kaisha Toshiba Semiconductor memory device
CN103548085A (zh) * 2011-03-18 2014-01-29 桑迪士克3D有限责任公司 多位存储器单元的条件编程

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130308368A1 (en) * 2008-02-29 2013-11-21 Kabushiki Kaisha Toshiba Semiconductor memory device
CN103548085A (zh) * 2011-03-18 2014-01-29 桑迪士克3D有限责任公司 多位存储器单元的条件编程
US20130235648A1 (en) * 2012-03-12 2013-09-12 Samsung Semiconductor Co., Ltd. Resistive memory device and related method of operation

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744645B (zh) * 2018-06-01 2021-11-01 台灣積體電路製造股份有限公司 限流電路、電阻式隨機存取記憶體電路,與在電阻式隨機存取記憶體元件中形成細絲的方法
US11527285B2 (en) 2018-06-01 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM current limiting method
US11942150B2 (en) 2018-06-01 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM circuit
CN110111827A (zh) * 2019-03-28 2019-08-09 上海集成电路研发中心有限公司 一种基于多个单值阻变存储器的多值阻变结构
WO2022068126A1 (zh) * 2020-09-30 2022-04-07 中国科学院微电子研究所 存储单元和阻变存储器的操作方法、电子设备
WO2022068125A1 (zh) * 2020-09-30 2022-04-07 中国科学院微电子研究所 存储器电路结构及其操作的方法

Also Published As

Publication number Publication date
CN104240757B (zh) 2018-10-02

Similar Documents

Publication Publication Date Title
CN101911201B (zh) 存储器单元、存储器单元编程方法、存储器单元读取方法、存储器单元操作方法及存储器装置
PhilipáWong Multi-level control of conductive nano-filament evolution in HfO 2 ReRAM by pulse-train operations
Prakash et al. TaO x-based resistive switching memories: prospective and challenges
CN104240757A (zh) 一种阻变存储器存储单元的多值操作方法
KR101193395B1 (ko) 비휘발성 메모리 셀 및 반도체 메모리 장치
JP5028011B2 (ja) 二種の抵抗体を含む不揮発性メモリ素子
EP1557841B1 (en) Multilevel Resistive Memory device and its writing erasing method
US9142289B2 (en) Method for driving variable resistance element, and nonvolatile memory device
KR101744757B1 (ko) 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
TW201801082A (zh) 用於可組態的阻抗陣列的電路和方法
CN102709306B (zh) 基于忆阻器和晶体管的存储器及实现多阻态的方法
US10311953B2 (en) Memory systems and memory programming methods
Kamalanathan et al. Voltage-driven on–off transition and tradeoff with program and erase current in programmable metallization cell (PMC) memory
CN102789811B (zh) 面向纳米交叉杆结构的多值忆阻器自适应编程电路及方法
Chen et al. A Parallel Circuit Model for Multi‐State Resistive‐Switching Random Access Memory
KR101323779B1 (ko) 활성 이온 인터페이스 영역을 갖는 비휘발성 메모리
CN102915762A (zh) 阻变存储单元的编程方法
EP3899947A1 (en) Systems and techniques for accessing multiple memory cells concurrently
Kim et al. Pulse-programming instabilities of unipolar-type NiOx
Lv et al. Analog and digital Reset processes observed in Pt/CuO/Pt memristive devices
Khan et al. Comparison of diverse resistive switching characteristics and demonstration of transitions among them in Al-incorporated HfO 2-based resistive switching memory for neuromorphic applications
CN102956263A (zh) 操作包括可变电阻器件的半导体器件的方法
Balatti et al. Variability and failure of set process in HfO 2 RRAM
KR101307253B1 (ko) 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자
CN101847688B (zh) 一种减小阻变存储器阻值离散性的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant