CN106356096B - 非易失性存储器擦写控制方法及电路 - Google Patents

非易失性存储器擦写控制方法及电路 Download PDF

Info

Publication number
CN106356096B
CN106356096B CN201510415343.9A CN201510415343A CN106356096B CN 106356096 B CN106356096 B CN 106356096B CN 201510415343 A CN201510415343 A CN 201510415343A CN 106356096 B CN106356096 B CN 106356096B
Authority
CN
China
Prior art keywords
erasing
parameters
data
erased
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510415343.9A
Other languages
English (en)
Other versions
CN106356096A (zh
Inventor
王吉健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Integrated Circuit Co Ltd
Original Assignee
Shanghai Huahong Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Integrated Circuit Co Ltd filed Critical Shanghai Huahong Integrated Circuit Co Ltd
Priority to CN201510415343.9A priority Critical patent/CN106356096B/zh
Publication of CN106356096A publication Critical patent/CN106356096A/zh
Application granted granted Critical
Publication of CN106356096B publication Critical patent/CN106356096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种非易失性存储器擦写控制方法，当需要擦写非易失性存储器时，缓存待擦写数据和擦写参数；从要擦写的存储单元中读出其存储的擦写参数；以读出的擦写参数来擦写所述存储单元；读回刚刚擦写完的数据和擦写参数，将其与之前缓存的待擦写数据和擦写参数进行比较；如果数据比较结果和擦写参数比较结果均不一致，则增加擦写参数，按照新的擦写参数继续擦写所述存储单元，直到数据比较结果和擦写参数比较结果均一致。本发明还公开了一种非易失性存储器擦写控制电路。本发明能有效改进非易失性存储器的擦写性能。

Description

非易失性存储器擦写控制方法及电路
技术领域
本发明涉及非失性存储器领域，特别是涉及一种非易失性存储器擦写控制方法。本发明还涉及一种非易失性存储器擦写控制电路。
背景技术
对于非易失性存储器，擦写所需的电流往往要比读所需的电流大三到四个数量级，同时擦写所需的时间也比读所需的时间大三到四个数量级。对应同一个非易失性存储器的不同存储单元，其所需的擦写时间与擦写电流也不尽相同，能相差一个数量级以上。并且，随着使用次数的增多，存储单元电路会老化，从而会要求更长的擦写时间与擦写电流。由于应用时，有的存储单元的擦写次数会远远大于其它存储单元，所以随着应用时间的增长，各个存储单元之间需要的擦写时间与擦写电流的差异会越来越大。目前的非易失性存储器擦写控制电路是在电路测试后，用一组对应固定的擦写电流与擦写时间的参数来进行擦写的。而这组参数必须保证在有效的使用寿命内，对所有的存储单元都有效，这样虽然操作方便，但在性能上来说并非最优。
发明内容
本发明要解决的技术问题是提供一种非易失性存储器擦写控制方法，能有效改进非易失性存储器的擦写性能。为此，本发明还要提供一种非易失性存储器擦写控制电路。
为解决上述技术问题，本发明的非易失性存储器擦写控制方法，所述非易失性存储器的每个存储单元都预留一定存储空间存储擦写参数；包括如下步骤：
步骤1、当需要擦写非易失性存储器时，缓存待擦写数据和擦写参数；
步骤2、从要擦写的存储单元中读出其存储的擦写参数；
步骤3、以读出的擦写参数来擦写所述存储单元；
步骤4、读回刚刚擦写完的数据和擦写参数，将其与之前缓存的待擦写数据和擦写参数进行比较；
步骤5、如果数据比较结果和擦写参数比较结果均不一致，则增加擦写参数，重复步骤3、4，按照新的擦写参数继续擦写所述存储单元，直到数据比较结果和擦写参数比较结果均一致；
步骤6、产生并输出擦写完成信号。
所述非易失性存储器擦写控制电路，包括：一主控电路，一比较电路，一缓存电路，一读存储器逻辑电路，一擦写存储器逻辑电路；所述非易失性存储器的每个存储单元都预留一定存储空间存储擦写参数；当主控电路收到擦写启动信号时，发出写使能信号，将待擦写数据和擦写参数写入缓存电路；
主控电路发出读使能信号，启动读存储器逻辑电路，使之发出读控制信号，从非易失性存储器要擦写的相应存储单元中，读出其所存储的擦写参数；
主控电路把读出的擦写参数传送给擦写存储器逻辑电路，并且发送擦写使能信号与数据给所述擦写存储器逻辑电路，擦写存储器逻辑电路收到后，产生擦写控制信号，按照主控电路所传送的擦写参数擦写所述存储单元；
主控电路启动读存储器逻辑电路，读回刚刚擦写完的数据和擦写参数，并且发送取缓存信号，从缓存电路中取出之前存储的待擦写数据与擦写参数，送到比较电路进行比较；
如果数据的比较结果与擦写参数的比较结果均不一致，则增加擦写参数，按照新的擦写参数继续擦写所述存储单元，并进行相应的数据比较和擦写参数比较，直到数据比较结果与擦写参数的比较结果均一致，所述主控电路产生并输出擦写完成信号。
对于智能卡类项目，非易失性存储器是必不可少的，对非易失性存储器的每个存储单元来说，其所需的写时间与写电流相差很大。本发明把每个存储单元所需的擦写参数一并写入该存储单元，在每次写之前先把这个擦写参数读出来，然后用该擦写参数去写，这样有助于改善非易失性存储器的擦写性能。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是所述非易失性存储器擦写控制电路一实施例原理框图。
具体实施方式
结合图1所示，所述非易失性存储器擦写控制电路在下面的实施例中，包括：一主控电路，一比较电路，一缓存电路，一读存储器逻辑电路，一擦写存储器逻辑电路。
由于各个存储单元所需的擦写时间与擦写电流不尽相同，为了提高整体性能，所述非易失性存储器擦写控制电路为每个存储单元多增加了几位，用于存储每个存储单元所对应的擦写参数，即擦写时间与擦写电流。
当主控电路收到系统发出的擦写启动信号时，主控电路发出写使能信号，将待擦写数据和擦写参数(前一次擦写所用的擦写参数)写入缓存电路；然后分以下几步完成操作：
1、主控电路发出读使能信号，启动读存储器逻辑电路，使之发出读控制信号，从非易失性存储器要擦写的相应存储单元中，读出其所存储的擦写参数。
2、主控电路把读出的擦写参数传送给擦写存储器逻辑电路，并且发送擦写使能信号与数据给所述擦写存储器逻辑电路，擦写存储器逻辑电路收到后，产生擦写控制信号，按照主控电路所传送的擦写参数擦写所述非易失性存储器的相应存储单元。
3、主控电路启动读存储器逻辑电路，读回刚刚擦写完的数据和擦写参数；向比较电路发送使能信号将所述读回的刚刚擦写完的数据和擦写参数传送至比较电路；并且发送取缓存信号，从缓存电路中取出之前存储的待擦写数据与擦写参数，送到比较电路进行比较。
4、如果数据的比较结果与擦写参数的比较结果显示不一致，则增加擦写参数，重复上述第2，第3步，按照新的擦写参数继续擦写所述存储单元，并进行相应的数据比较和擦写参数比较，直到数据比较结果与擦写参数的比较结果均显示一致，所述主控电路产生并输出擦写完成信号。
由于随着使用次数的增多，存储单元电路会老化，从而会要求更长的擦写时间与擦写电流，因此需要进行回读比较。
为了下次擦写能利用之前擦写的结果，从而减少尝试擦写的次数。于是在比较时，读出的擦写参数也要与前一次擦写所用的擦写参数进行比较。
所述增加擦写参数，是指改用对应更长擦写时间与更大擦写电流的擦写参数。
如果擦写参数位数比较多，那么把所有的擦写参数一起存入存储单元在存储开销上会比较大。这时，通过事先设定几组擦写参数，然后把选择哪组擦写参数的选择信号存入存储单元的方法来减少存储开销。
电路刚开始工作时，每个存储单元对应的擦写参数都需要有一个初始值，这个值可以从不考虑老化因素的电路仿真中得到，即用仿真显示的能正常擦写非易失性存储器的最小擦写时间与擦写电流所对应的擦写参数。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种非易失性存储器擦写控制方法，其特征在于，所述非易失性存储器的每个存储单元都预留一定存储空间存储擦写参数；包括如下步骤：
步骤1、当需要擦写非易失性存储器时，缓存待擦写数据和擦写参数；
步骤2、从要擦写的存储单元中读出其存储的擦写参数；
步骤3、以读出的擦写参数来擦写所述存储单元；
步骤4、读回刚刚擦写完的数据和擦写参数，将其与之前缓存的待擦写数据和擦写参数进行比较；
步骤5、如果数据比较结果和擦写参数比较结果均不一致，则增加擦写参数，重复步骤3、4，按照新的擦写参数继续擦写所述存储单元，直到数据比较结果和擦写参数比较结果均一致；
步骤6、产生并输出擦写完成信号。
2.如权利要求1所述的方法，其特征在于：所述擦写参数，指的是擦写非易失性存储器所需的时间或电流。
3.如权利要求1所述的方法，其特征在于：事先设定几组擦写参数，在存储单元中存入选择哪组擦写参数的选择信号。
4.如权利要求1所述的方法，其特征在于：所述增加擦写参数，是改用对应更长擦写时间与更大擦写电流的擦写参数。
5.如权利要求1所述的方法，其特征在于：每个存储单元对应的擦写参数的初始值是在不考虑老化情况下，电路仿真得到的能正常擦写非易失性存储器的最小擦写参数。
6.一种非易失性存储器擦写控制电路，其特征在于，包括：一主控电路，一比较电路，一缓存电路，一读存储器逻辑电路，一擦写存储器逻辑电路；所述非易失性存储器的每个存储单元都预留一定存储空间存储擦写参数；当主控电路收到擦写启动信号时，发出写使能信号，将待擦写数据和擦写参数写入缓存电路；
主控电路发出读使能信号，启动读存储器逻辑电路，使之发出读控制信号，从非易失性存储器要擦写的相应存储单元中，读出其所存储的擦写参数；
主控电路把读出的擦写参数传送给擦写存储器逻辑电路，并且发送擦写使能信号与数据给所述擦写存储器逻辑电路，擦写存储器逻辑电路收到后，产生擦写控制信号，按照主控电路所传送的擦写参数擦写所述存储单元；
主控电路启动读存储器逻辑电路，读回刚刚擦写完的数据和擦写参数，并且发送取缓存信号，从缓存电路中取出之前存储的待擦写数据与擦写参数，送到比较电路进行比较；
如果数据的比较结果与擦写参数的比较结果均不一致，则增加擦写参数，按照新的擦写参数继续擦写所述存储单元，并进行相应的数据比较和擦写参数比较，直到数据比较结果与擦写参数的比较结果均一致，所述主控电路产生并输出擦写完成信号。
7.如权利要求6所述的擦写控制电路，其特征在于：所述擦写参数，指的是擦写非易失性存储器所需的时间或电流。
8.如权利要求6所述的擦写控制电路，其特征在于：事先设定几组擦写参数，在存储单元中存入选择哪组擦写参数的选择信号。
9.如权利要求6所述的擦写控制电路，其特征在于：所述增加擦写参数，是改用对应更长擦写时间与更大擦写电流的擦写参数。
10.如权利要求6所述的擦写控制电路，其特征在于：每个存储单元对应的擦写参数的初始值是在不考虑老化情况下，电路仿真得到的能正常擦写非易失性存储器的最小擦写参数。
CN201510415343.9A 2015-07-15 2015-07-15 非易失性存储器擦写控制方法及电路 Active CN106356096B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510415343.9A CN106356096B (zh) 2015-07-15 2015-07-15 非易失性存储器擦写控制方法及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510415343.9A CN106356096B (zh) 2015-07-15 2015-07-15 非易失性存储器擦写控制方法及电路

Publications (2)

Publication Number Publication Date
CN106356096A CN106356096A (zh) 2017-01-25
CN106356096B true CN106356096B (zh) 2020-01-10

Family

ID=57842397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510415343.9A Active CN106356096B (zh) 2015-07-15 2015-07-15 非易失性存储器擦写控制方法及电路

Country Status (1)

Country Link
CN (1) CN106356096B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108665929B (zh) * 2018-05-07 2020-12-04 北京慧清电子科技有限公司 一种通信电子设备参数存储和擦除装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102509557A (zh) * 2011-11-04 2012-06-20 珠海天威技术开发有限公司 电可擦可编程只读存储器的数据擦写控制装置及方法、芯片及其数据写入方法、耗材容器
CN103680612A (zh) * 2012-09-24 2014-03-26 上海华虹宏力半导体制造有限公司 优化电可擦写非易失性存储器读写性能的方法
CN103700404A (zh) * 2012-09-27 2014-04-02 扬州稻源微电子有限公司 Eeprom的擦写操作方法、擦写控制电路以及rifd标签芯片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102509557A (zh) * 2011-11-04 2012-06-20 珠海天威技术开发有限公司 电可擦可编程只读存储器的数据擦写控制装置及方法、芯片及其数据写入方法、耗材容器
CN103680612A (zh) * 2012-09-24 2014-03-26 上海华虹宏力半导体制造有限公司 优化电可擦写非易失性存储器读写性能的方法
CN103700404A (zh) * 2012-09-27 2014-04-02 扬州稻源微电子有限公司 Eeprom的擦写操作方法、擦写控制电路以及rifd标签芯片

Also Published As

Publication number Publication date
CN106356096A (zh) 2017-01-25

Similar Documents

Publication Publication Date Title
US20200249875A1 (en) Data writing method and storage device
US9058296B2 (en) Data processing method, memory storage device and memory control circuit unit
KR100816761B1 (ko) 낸드 플래시 메모리 및 에스램/노어 플래시 메모리를포함하는 메모리 카드 및 그것의 데이터 저장 방법
US8549214B2 (en) Protection against data corruption for multi-level memory cell (MLC) flash memory
US20170010961A1 (en) Wear leveling method, memory storage device and memory control circuit unit
CN103106923A (zh) 存储器装置架构和操作
US20150161040A1 (en) Data-storage device and data erasing method
CN109521944B (zh) 数据储存装置以及数据储存方法
CN104637536A (zh) 具有高效刷新操作的闪存设备
US9858366B2 (en) Simulator and simulating method for flash memory background
CN107045423B (zh) 存储器装置及其数据存取方法
CN101930402B (zh) 具有检错/纠错电路的非挥发存储器及其读写方法
KR20080064476A (ko) 플래쉬 메모리 소자의 소거 횟수 저장 방법
KR20120068192A (ko) 플래시 메모리 장치 및 그 동작 방법
CN106356096B (zh) 非易失性存储器擦写控制方法及电路
KR100953062B1 (ko) 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법
US20120008393A1 (en) Nonvolatile memory device and operation method thereof
US10181356B2 (en) Flash memory counter
US9710374B2 (en) Data writing method, memory controller and memory storage device
JP2017059281A (ja) 半導体記憶装置および半導体記憶装置におけるデータ消去方法
US9147479B2 (en) Memory system and method for operating the same
US20190172541A1 (en) Semiconductor memory device and refreshing method of semiconductor memory device
KR20110001581A (ko) 불휘발성 메모리 장치의 카피백 동작 방법
US10261692B1 (en) Non-volatile memory and erase controlling method thereof
KR20110001058A (ko) 불휘발성 메모리 소자의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant