JP3184082B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JP3184082B2 JP3184082B2 JP32996095A JP32996095A JP3184082B2 JP 3184082 B2 JP3184082 B2 JP 3184082B2 JP 32996095 A JP32996095 A JP 32996095A JP 32996095 A JP32996095 A JP 32996095A JP 3184082 B2 JP3184082 B2 JP 3184082B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- signal
- pulse width
- erase
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置に関し、特に電気的に書き込み及び消去可能な不
揮発性半導体記憶装置（Electrically Erasable Progra
mmable ROM；ＥＥＰＲＯＭおよびフラッシュ型（一括消
去型）ＥＥＰＲＯＭ）の消去時間設定回路に関する。
憶装置に関し、特に電気的に書き込み及び消去可能な不
揮発性半導体記憶装置（Electrically Erasable Progra
mmable ROM；ＥＥＰＲＯＭおよびフラッシュ型（一括消
去型）ＥＥＰＲＯＭ）の消去時間設定回路に関する。
【０００２】
【従来の技術】電気的に書き込み消去可能な不揮発性半
導体記憶装置（ＥＥＰＲＯＭ、及びフラッシュ型ＥＥＰ
ＲＯＭ）において、データの消去および書き込みは、メ
モリセルのコントロールゲートとソース又はドレインに
高電圧を印加しフローティングゲートとソース又はドレ
イン間のトンネリング現象によりフローティングゲート
に電子又はホールを注入することによって行なってい
る。このときの書き込み又は消去に必要な時間は、メモ
リセルのしきい値が予め定められた所定値に達するまで
の時間であるが、この書き込みおよび消去時間は、フロ
ーティングゲートとドレイン又はソース間の電界が小さ
くなればなるほど指数関数的に増加する。
導体記憶装置（ＥＥＰＲＯＭ、及びフラッシュ型ＥＥＰ
ＲＯＭ）において、データの消去および書き込みは、メ
モリセルのコントロールゲートとソース又はドレインに
高電圧を印加しフローティングゲートとソース又はドレ
イン間のトンネリング現象によりフローティングゲート
に電子又はホールを注入することによって行なってい
る。このときの書き込み又は消去に必要な時間は、メモ
リセルのしきい値が予め定められた所定値に達するまで
の時間であるが、この書き込みおよび消去時間は、フロ
ーティングゲートとドレイン又はソース間の電界が小さ
くなればなるほど指数関数的に増加する。
【０００３】図５に、フラッシュ型ＥＥＰＲＯＭの消去
パルス時間に対するメモリセルのしきい値電圧を示す。
フラッシュ型ＥＥＰＲＯＭの消去では、コントロールゲ
ートを０Ｖとしソースに約１２Ｖを印加しフローティン
グゲートから電子を抜いて消去する。
パルス時間に対するメモリセルのしきい値電圧を示す。
フラッシュ型ＥＥＰＲＯＭの消去では、コントロールゲ
ートを０Ｖとしソースに約１２Ｖを印加しフローティン
グゲートから電子を抜いて消去する。
【０００４】メモリセルのしきい値が高い段階（図中５
Ｖ→４Ｖ）では、フローティングゲートに多くの電子が
存在するため、フローティングゲートとソース間の電界
は大きく、しきい値電圧が変化するときの消去パルス時
間は短い。
Ｖ→４Ｖ）では、フローティングゲートに多くの電子が
存在するため、フローティングゲートとソース間の電界
は大きく、しきい値電圧が変化するときの消去パルス時
間は短い。
【０００５】メモリセルのしきい値が低くなると（図中
１Ｖ→０Ｖ）、フローティングゲート内の電子が少なく
なり、逆にホールの存在が多くなるため、フローティン
グゲートとソース間の電界は小さくなり、しきい値電圧
を変化させるのに必要な消去パルス時間は長くなる。
１Ｖ→０Ｖ）、フローティングゲート内の電子が少なく
なり、逆にホールの存在が多くなるため、フローティン
グゲートとソース間の電界は小さくなり、しきい値電圧
を変化させるのに必要な消去パルス時間は長くなる。
【０００６】このようにトンネリング現象を利用した消
去又は書き込みでは、メモリセルのしきい値電圧によっ
てしきい値電圧の変化分が同じでも必要な消去パルス時
間又は書き込みパルス時間は違ってくる。
去又は書き込みでは、メモリセルのしきい値電圧によっ
てしきい値電圧の変化分が同じでも必要な消去パルス時
間又は書き込みパルス時間は違ってくる。
【０００７】前記した消去特性を持つフラッシュＥＥＰ
ＲＯＭにおいて、ベリファイ（メモリセルの消去状態の
検証）に必要な時間および消去動作モードとベリファイ
モードとの切り換えに要する時間をなるべく少なくする
ため、前記消去特性に合せた消去動作を実現する回路が
提案されている。
ＲＯＭにおいて、ベリファイ（メモリセルの消去状態の
検証）に必要な時間および消去動作モードとベリファイ
モードとの切り換えに要する時間をなるべく少なくする
ため、前記消去特性に合せた消去動作を実現する回路が
提案されている。
【０００８】例えば、特開平５−５４６８３号公報にお
いては、図６および図７に示すような構成が提案されて
いる。
いては、図６および図７に示すような構成が提案されて
いる。
【０００９】図６を参照して、上記公報記載の回路は、
フラッシュＥＥＰＲＯＭのメモリセル６４のデータ消去
動作を制御する消去動作制御回路６１と、消去パルス発
生回路６３が発生する累積消去パルス幅を制御する消去
パルス幅制御回路６２と、セル６４のデータを消去する
消去パルスを発生する消去パルス発生回路６３と、セル
６４の消去状態を確認するベリファイ回路６５から構成
されている。
フラッシュＥＥＰＲＯＭのメモリセル６４のデータ消去
動作を制御する消去動作制御回路６１と、消去パルス発
生回路６３が発生する累積消去パルス幅を制御する消去
パルス幅制御回路６２と、セル６４のデータを消去する
消去パルスを発生する消去パルス発生回路６３と、セル
６４の消去状態を確認するベリファイ回路６５から構成
されている。
【００１０】次に、図６に示す回路の動作について説明
する。消去動作制御回路６１は、消去動作信号を受ける
と消去パルス幅制御回路６２を起動する。消去パルス幅
制御回路６２は、基本パルスを１個発生して消去パルス
発生回路６３に通知し、消去パルス発生回路６３は、基
本パルスに対応する消去パルスを発生してセル６４に印
加する。
する。消去動作制御回路６１は、消去動作信号を受ける
と消去パルス幅制御回路６２を起動する。消去パルス幅
制御回路６２は、基本パルスを１個発生して消去パルス
発生回路６３に通知し、消去パルス発生回路６３は、基
本パルスに対応する消去パルスを発生してセル６４に印
加する。
【００１１】ベリファイ回路６５はセル６４の消去が規
定の値を満すか否かを判定し、セル６４の消去が規定の
値を満さない場合には消去動作継続信号を出力し、セル
６４の消去が規定の値を満す場合には消去動作停止信号
を出力する。
定の値を満すか否かを判定し、セル６４の消去が規定の
値を満さない場合には消去動作継続信号を出力し、セル
６４の消去が規定の値を満す場合には消去動作停止信号
を出力する。
【００１２】消去動作継続信号を受信した消去動作制御
回路６１は、消去パルス幅制御回路６２が次の動作に移
るように制御し、消去パルス幅制御回路６２は、基本パ
ルスを所定個数発生するか、または基本パルスより幅の
広いパルスを発生して消去パルス発生回路６３に通知す
る。消去パルス発生回路６３は、消去パルス幅制御回路
６２から受けたパルスに対応する消去パルスを発生して
セル６４に印加し、以後ベリファイ回路６５が消去動作
停止信号を出力するまで前記の動作を繰り返す。
回路６１は、消去パルス幅制御回路６２が次の動作に移
るように制御し、消去パルス幅制御回路６２は、基本パ
ルスを所定個数発生するか、または基本パルスより幅の
広いパルスを発生して消去パルス発生回路６３に通知す
る。消去パルス発生回路６３は、消去パルス幅制御回路
６２から受けたパルスに対応する消去パルスを発生して
セル６４に印加し、以後ベリファイ回路６５が消去動作
停止信号を出力するまで前記の動作を繰り返す。
【００１３】上記した回路構成を用いて、第１回目の消
去でほぼ規定の値までセル６４を消去するだけの消去パ
ルスを発生させ、次回より、少しずつ消去パルスを加え
ることにより、ベリファイ時間および消去動作モードと
ベリファイモードの切り換えに要する時間を短縮してい
る。
去でほぼ規定の値までセル６４を消去するだけの消去パ
ルスを発生させ、次回より、少しずつ消去パルスを加え
ることにより、ベリファイ時間および消去動作モードと
ベリファイモードの切り換えに要する時間を短縮してい
る。
【００１４】図７は、図６に示した構成をより具体的に
示した図である。
示した図である。
【００１５】図７を参照して、カウンタ回路７１と、カ
ウンタ選択回路７２と、複数個のカウンタ７３ａ〜７３
ｉと、基本クロック発生回路７４と、消去パルス発生回
路７５と、セル７６と、センスアンプ７７と、ベリファ
イ回路７８と、基準電位発生回路７９と、から構成され
ている。
ウンタ選択回路７２と、複数個のカウンタ７３ａ〜７３
ｉと、基本クロック発生回路７４と、消去パルス発生回
路７５と、セル７６と、センスアンプ７７と、ベリファ
イ回路７８と、基準電位発生回路７９と、から構成され
ている。
【００１６】次に図７に示す回路の動作について説明す
る。
る。
【００１７】各カウンタ７３ａ〜７３ｉには、消去動作
の繰り返し回数が予め設定されており、カウンタ回路７
１は、消去動作信号を受けると、カウンタ選択回路７２
を起動し、カウンタ選択回路７２は、第１のカウンタ７
３ａを選択してそれが保持しているカウント値を基本ク
ロック発生回路７４に送出する。
の繰り返し回数が予め設定されており、カウンタ回路７
１は、消去動作信号を受けると、カウンタ選択回路７２
を起動し、カウンタ選択回路７２は、第１のカウンタ７
３ａを選択してそれが保持しているカウント値を基本ク
ロック発生回路７４に送出する。
【００１８】基本クロック発生回路７４は所定の時間幅
の基本クロックをカウンタ選択回路７２から受け取った
カウント値の数だけ発生させて消去パルス発生回路７５
に渡す。
の基本クロックをカウンタ選択回路７２から受け取った
カウント値の数だけ発生させて消去パルス発生回路７５
に渡す。
【００１９】消去パルス発生回路７５は、所定の時間幅
の消去パルスを基本クロック発生回路７４から受け取っ
た基本クロックの数だけ発生させてセル７６のメモリセ
ルトランジスタに印加する。
の消去パルスを基本クロック発生回路７４から受け取っ
た基本クロックの数だけ発生させてセル７６のメモリセ
ルトランジスタに印加する。
【００２０】センスアンプ７７は、セル７６中のメモリ
トランジスタのしきい値電圧をセンスし、ベリファイ回
路７８は、センスアンプ７７がセンスしたセル７６中の
メモリトランジスタのしきい値電圧と基準電位発生回路
７９が発生するメモリトランジスタの消去状態を表す基
準電位とを比較し、前者の電圧が後者の電圧よりも高い
場合にはカウンタインクリメント信号をカウンタ回路７
１に出力し、前者の電圧と後者の電圧とが等しいか低い
場合には消去動作ストップ信号を出力する。
トランジスタのしきい値電圧をセンスし、ベリファイ回
路７８は、センスアンプ７７がセンスしたセル７６中の
メモリトランジスタのしきい値電圧と基準電位発生回路
７９が発生するメモリトランジスタの消去状態を表す基
準電位とを比較し、前者の電圧が後者の電圧よりも高い
場合にはカウンタインクリメント信号をカウンタ回路７
１に出力し、前者の電圧と後者の電圧とが等しいか低い
場合には消去動作ストップ信号を出力する。
【００２１】カウンタインクリメント信号を受信したカ
ウンタ回路７１は、自身のカウント値を＋１してカウン
タ選択回路７２に通知する。
ウンタ回路７１は、自身のカウント値を＋１してカウン
タ選択回路７２に通知する。
【００２２】カウンタ選択回路７２は、第２のカウンタ
７３ｂを選択して、それが保持しているカウント値を基
本クロック発生回路に渡し、以後ベリファイ回路７８が
消去動作ストップ信号を出力するまで、上記した動作を
繰り返す。
７３ｂを選択して、それが保持しているカウント値を基
本クロック発生回路に渡し、以後ベリファイ回路７８が
消去動作ストップ信号を出力するまで、上記した動作を
繰り返す。
【００２３】以上のように、従来、フラッシュ型ＥＥＰ
ＲＯＭの消去特性を考慮し、初回の消去パルス幅をある
程度長く設定し、その後数回消去パルスを加えるだけで
消去が完了するようにする回路が提案されていた。
ＲＯＭの消去特性を考慮し、初回の消去パルス幅をある
程度長く設定し、その後数回消去パルスを加えるだけで
消去が完了するようにする回路が提案されていた。
【００２４】
【発明が解決しようとする課題】この従来のＥＥＰＲＯ
ＭおよびフラッシュＥＥＰＲＯＭでの書き込みパルス幅
および消去パルス幅は、予め設定された値に従って、書
き込みパルスおよび消去パルスを発生しているために、
ＥＥＲＰＯＭおよびフラッシュ型ＥＥＰＲＯＭが繰り返
し書き込み消去を行なうと書き込みまたは消去時間が変
化するという特性に対して適切に対応できないという問
題点を有している。
ＭおよびフラッシュＥＥＰＲＯＭでの書き込みパルス幅
および消去パルス幅は、予め設定された値に従って、書
き込みパルスおよび消去パルスを発生しているために、
ＥＥＲＰＯＭおよびフラッシュ型ＥＥＰＲＯＭが繰り返
し書き込み消去を行なうと書き込みまたは消去時間が変
化するという特性に対して適切に対応できないという問
題点を有している。
【００２５】特に、繰り返し書き込み消去回数が、初期
の段階では、書き込み消去速度は速くなる方向に変化す
るので、従来のパルス幅設定方式では、書き込み消去時
間を超えてしまい、特にフラッシュ型ＥＥＰＲＯＭの消
去においては、消去時間が長過ぎるとメモリセルが過剰
消去（オーバーイレーズ）状態となり、再び書きもどす
時間が非常にかかってしまうという問題点がある。
の段階では、書き込み消去速度は速くなる方向に変化す
るので、従来のパルス幅設定方式では、書き込み消去時
間を超えてしまい、特にフラッシュ型ＥＥＰＲＯＭの消
去においては、消去時間が長過ぎるとメモリセルが過剰
消去（オーバーイレーズ）状態となり、再び書きもどす
時間が非常にかかってしまうという問題点がある。
【００２６】また、繰り返し書き込み消去回数が多くな
ってくると、逆に、書き込み消去時間は長くなり、従来
のパルス幅設定方式で設定されていた書き込み消去時間
では設定が合わず、ベリファイに必要な時間および書き
込み消去動作モードとベリファイモードとの切り換えに
要する時間がより多くかかってしまうという問題点があ
る。
ってくると、逆に、書き込み消去時間は長くなり、従来
のパルス幅設定方式で設定されていた書き込み消去時間
では設定が合わず、ベリファイに必要な時間および書き
込み消去動作モードとベリファイモードとの切り換えに
要する時間がより多くかかってしまうという問題点があ
る。
【００２７】本発明は上記問題点に鑑みて為されたもの
であって、繰り返し書き込み消去を行なうことによって
生じる、書き込み時間および消去時間の変化に対応し、
初期設定されている書き込みあるいは消去パルス幅を変
更可能とした不揮発性半導体記憶装置を提供することを
目的とする。
であって、繰り返し書き込み消去を行なうことによって
生じる、書き込み時間および消去時間の変化に対応し、
初期設定されている書き込みあるいは消去パルス幅を変
更可能とした不揮発性半導体記憶装置を提供することを
目的とする。
【００２８】
【課題を解決するための手段】前記目的を達成するた
め、本発明の不揮発性半導体記憶装置は、電気的に書き
込み消去可能な不揮発性半導体記憶装置において、書き
込み消去動作信号を受けメモリセルへのデータの書き込
みあるいは消去を行なうための第１の信号を出力する書
き込み消去動作制御手段と、初期書き込みパルス幅デー
タあるいは初期消去パルス幅データを記憶する第１の記
憶手段と追加書き込みパルス幅データあるいは追加消去
パルス幅データを記憶する第２の記憶手段と、を有し、
前記第１の信号により書き込みあるいは消去パルス幅を
決定しパルスを出力する書き込み消去パルス幅制御手段
と、前記書き込み消去パルス幅制御手段からのパルスに
より前記メモリセルに印加する書き込みパルスあるいは
消去パルスを発生する書き込み消去パルス発生手段と、
前記書き込みパルスあるいは消去パルスが印加された前
記メモリセルのしきい値電圧が予め定められた所定のし
きい値電圧に至っているか否かを判定しこの判定結果を
第２の信号として前記書き込み消去動作制御手段に送出
するベリファイ手段と、前記第１の信号および前記第２
の信号に基づき第３の信号を前記第１の記憶手段に出力
して前記初期書き込みパルス幅データあるいは初期消去
パルス幅データを変更する書き込み消去パルス幅設定手
段と、を備え、前記第１の信号が第１回目の書き込みあ
るいは消去動作を示し、前記第２の信号が、前記メモリ
セルのしきい値電圧が前記所定のしきい値電圧に至って
いることを示すとき、前記第２の信号が前記書き込み消
去動作制御手段を止めるように制御するとともに、前記
書き込み消去パルス幅設定手段が前記初期書き込みパル
ス幅データあるいは初期消去パルス幅データを短くする
前記第３の信号を前記第１の記憶手段に出力し、前記第
１の信号が第１回目の書き込みあるいは消去動作を示
し、前記第２の信号が、前記メモリセルのしきい値電圧
が前記所定のしきい値電圧に至っていないことを示すと
き、前記第２の信号が前記書き込み消去動作制御手段の
動作を継続させ、前記第１の信号として第２回目の書き
込みあるいは消去動作を出力するように制御し、前記第
１の信号が第２回目以降の書き込みあるいは消去動作を
示し、前記第２の信号が、前記メモリセルのしきい値電
圧が前記所定のしきい値電圧に至っていることを示すと
き、前記第２の信号が前記書き込み消去動作制御手段を
止めるように制御し 、前記第１の信号が第２回目以降の
書き込みあるいは消去動作を示し、前記第２の信号が、
前記メモリセルのしきい値電圧が前記所定のしきい値電
圧に至っていないことを示すとき、前記第２の信号が前
記書き込み消去動作制御手段の動作を継続させるように
制御するとともに、前記書き込み消去パルス幅設定手段
が前記初期書き込みパルス幅データあるいは初期消去パ
ルス幅データを長くする前記第３の信号を前記第１の記
憶手段に出力する、ことを特徴とする不揮発性半導体記
憶装置を提供する。
め、本発明の不揮発性半導体記憶装置は、電気的に書き
込み消去可能な不揮発性半導体記憶装置において、書き
込み消去動作信号を受けメモリセルへのデータの書き込
みあるいは消去を行なうための第１の信号を出力する書
き込み消去動作制御手段と、初期書き込みパルス幅デー
タあるいは初期消去パルス幅データを記憶する第１の記
憶手段と追加書き込みパルス幅データあるいは追加消去
パルス幅データを記憶する第２の記憶手段と、を有し、
前記第１の信号により書き込みあるいは消去パルス幅を
決定しパルスを出力する書き込み消去パルス幅制御手段
と、前記書き込み消去パルス幅制御手段からのパルスに
より前記メモリセルに印加する書き込みパルスあるいは
消去パルスを発生する書き込み消去パルス発生手段と、
前記書き込みパルスあるいは消去パルスが印加された前
記メモリセルのしきい値電圧が予め定められた所定のし
きい値電圧に至っているか否かを判定しこの判定結果を
第２の信号として前記書き込み消去動作制御手段に送出
するベリファイ手段と、前記第１の信号および前記第２
の信号に基づき第３の信号を前記第１の記憶手段に出力
して前記初期書き込みパルス幅データあるいは初期消去
パルス幅データを変更する書き込み消去パルス幅設定手
段と、を備え、前記第１の信号が第１回目の書き込みあ
るいは消去動作を示し、前記第２の信号が、前記メモリ
セルのしきい値電圧が前記所定のしきい値電圧に至って
いることを示すとき、前記第２の信号が前記書き込み消
去動作制御手段を止めるように制御するとともに、前記
書き込み消去パルス幅設定手段が前記初期書き込みパル
ス幅データあるいは初期消去パルス幅データを短くする
前記第３の信号を前記第１の記憶手段に出力し、前記第
１の信号が第１回目の書き込みあるいは消去動作を示
し、前記第２の信号が、前記メモリセルのしきい値電圧
が前記所定のしきい値電圧に至っていないことを示すと
き、前記第２の信号が前記書き込み消去動作制御手段の
動作を継続させ、前記第１の信号として第２回目の書き
込みあるいは消去動作を出力するように制御し、前記第
１の信号が第２回目以降の書き込みあるいは消去動作を
示し、前記第２の信号が、前記メモリセルのしきい値電
圧が前記所定のしきい値電圧に至っていることを示すと
き、前記第２の信号が前記書き込み消去動作制御手段を
止めるように制御し 、前記第１の信号が第２回目以降の
書き込みあるいは消去動作を示し、前記第２の信号が、
前記メモリセルのしきい値電圧が前記所定のしきい値電
圧に至っていないことを示すとき、前記第２の信号が前
記書き込み消去動作制御手段の動作を継続させるように
制御するとともに、前記書き込み消去パルス幅設定手段
が前記初期書き込みパルス幅データあるいは初期消去パ
ルス幅データを長くする前記第３の信号を前記第１の記
憶手段に出力する、ことを特徴とする不揮発性半導体記
憶装置を提供する。
【００２９】本発明によれば、データの書き込みあるい
は消去に必要な時間を書き込みあるいは消去が行なわれ
るごとに検知し、書き込みあるいは消去に必要な時間が
短くなれば次回の書き込みあるいは消去の初期パルス幅
を短く設定し直し、書き込みあるいは消去に必要な時間
が長くなれば次回の書き込みあるいは消去の初期パルス
幅を長く設定し直すように構成したことにより、ＥＥＰ
ＲＯＭおよびフラッシュ型ＥＥＰＲＯＭにおいて、繰り
返し書き込み消去を行なうことによって起こる書き込み
および消去時間の変化に対して、書き込みあるいは消去
時の初回に印加する初期パルス幅を常に最適の値に設定
することが可能とされ、ベリファイ回数および書き込み
消去モードからベリファイモードへの切り換え回数がほ
ぼ２回に収まり、ベリファイおよび書き込み消去モード
からベリファイモードへの切り換えに要する時間を短く
するという効果を有する。
は消去に必要な時間を書き込みあるいは消去が行なわれ
るごとに検知し、書き込みあるいは消去に必要な時間が
短くなれば次回の書き込みあるいは消去の初期パルス幅
を短く設定し直し、書き込みあるいは消去に必要な時間
が長くなれば次回の書き込みあるいは消去の初期パルス
幅を長く設定し直すように構成したことにより、ＥＥＰ
ＲＯＭおよびフラッシュ型ＥＥＰＲＯＭにおいて、繰り
返し書き込み消去を行なうことによって起こる書き込み
および消去時間の変化に対して、書き込みあるいは消去
時の初回に印加する初期パルス幅を常に最適の値に設定
することが可能とされ、ベリファイ回数および書き込み
消去モードからベリファイモードへの切り換え回数がほ
ぼ２回に収まり、ベリファイおよび書き込み消去モード
からベリファイモードへの切り換えに要する時間を短く
するという効果を有する。
【００３０】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に説明する。
して以下に説明する。
【００３１】［実施形態１］図１は本発明の一実施形態
の構成原理を説明するためのブロック図である。図１を
参照して、本実施形態は、浮遊ゲート、制御ゲート、ソ
ースおよびドレインを有するメモリトランジスタを含む
メモリセル４と、書き込み消去動作信号を入力しメモリ
セル４へのデータの書き込み又は消去を行なうための制
御信号７（「第１の信号」ともいう）を出力する書き込
み消去動作制御回路１と、書き込み消去動作制御回路１
からの制御信号７に基づき書き込みもしくは消去パルス
幅を決定しパルスを出力する書き込み消去パルス幅制御
回路２と、書き込み消去パルス幅制御回路２からのパル
スによりメモリセル４に印加する書き込みもしくは消去
パルスを発生する書き込み消去パルス発生回路３と、書
き込みもしくは消去パルスが加えられたメモリセル４が
予め定められたしきい値電圧に至っているか否かを判定
し判定結果を信号８（「第２の信号」ともいう）として
書き込み消去動作制御回路１および書き込み消去パルス
幅設定回路６に送出するベリファイ回路５と、を備え、
書き込み消去パルス幅設定回路６は、信号７および信号
８を入力し、書き込み消去パルス幅の設定を変更するた
めの信号９（「第３の信号」ともいう）を書き込み消去
パルス幅制御回路２に出力する。
の構成原理を説明するためのブロック図である。図１を
参照して、本実施形態は、浮遊ゲート、制御ゲート、ソ
ースおよびドレインを有するメモリトランジスタを含む
メモリセル４と、書き込み消去動作信号を入力しメモリ
セル４へのデータの書き込み又は消去を行なうための制
御信号７（「第１の信号」ともいう）を出力する書き込
み消去動作制御回路１と、書き込み消去動作制御回路１
からの制御信号７に基づき書き込みもしくは消去パルス
幅を決定しパルスを出力する書き込み消去パルス幅制御
回路２と、書き込み消去パルス幅制御回路２からのパル
スによりメモリセル４に印加する書き込みもしくは消去
パルスを発生する書き込み消去パルス発生回路３と、書
き込みもしくは消去パルスが加えられたメモリセル４が
予め定められたしきい値電圧に至っているか否かを判定
し判定結果を信号８（「第２の信号」ともいう）として
書き込み消去動作制御回路１および書き込み消去パルス
幅設定回路６に送出するベリファイ回路５と、を備え、
書き込み消去パルス幅設定回路６は、信号７および信号
８を入力し、書き込み消去パルス幅の設定を変更するた
めの信号９（「第３の信号」ともいう）を書き込み消去
パルス幅制御回路２に出力する。
【００３２】信号７は書き込みもしくは消去動作の第１
回目の制御信号とされ、メモリセル４が予め定められた
しきい値電圧に至っている場合には、ベリファイ回路５
から出力される信号８は、書き込み消去動作制御回路１
を止め、また書き込み消去パルス幅設定回路６は、書き
込みもしくは消去のパルス幅の設定を短くするための信
号９を書き込み消去パルス幅制御回路２に出力する。
回目の制御信号とされ、メモリセル４が予め定められた
しきい値電圧に至っている場合には、ベリファイ回路５
から出力される信号８は、書き込み消去動作制御回路１
を止め、また書き込み消去パルス幅設定回路６は、書き
込みもしくは消去のパルス幅の設定を短くするための信
号９を書き込み消去パルス幅制御回路２に出力する。
【００３３】一方、メモリセル４が予め定められたしき
い値電圧に至っていない時には、ベリファイ回路５から
の信号８は書き込み消去動作制御回路１の動作を継続さ
せ、書き込み消去動作制御回路１は、信号７として書き
込みもしくは消去動作の第２回目の制御信号を出力し、
信号７は書き込みもしくは消去動作の第２回目以降の制
御信号とされ、メモリセル４が予め定められたしきい値
電圧に至っている時の信号の場合には、信号８は書き込
み消去動作制御回路１を止め、書き込み消去動作制御回
路１は書き込みもしくは消去動作を終了する。
い値電圧に至っていない時には、ベリファイ回路５から
の信号８は書き込み消去動作制御回路１の動作を継続さ
せ、書き込み消去動作制御回路１は、信号７として書き
込みもしくは消去動作の第２回目の制御信号を出力し、
信号７は書き込みもしくは消去動作の第２回目以降の制
御信号とされ、メモリセル４が予め定められたしきい値
電圧に至っている時の信号の場合には、信号８は書き込
み消去動作制御回路１を止め、書き込み消去動作制御回
路１は書き込みもしくは消去動作を終了する。
【００３４】信号８としてメモリセル４が予め定められ
た値に至っていない時の信号の場合には、信号８は書き
込みもしくは消去動作を継続させ書き込み消去パルス設
定回路６は第１回目の書き込みもしくは第１回目の消去
のパルス幅の設定を長くするための信号９を書き込み消
去パルス幅制御回路２に出力する。
た値に至っていない時の信号の場合には、信号８は書き
込みもしくは消去動作を継続させ書き込み消去パルス設
定回路６は第１回目の書き込みもしくは第１回目の消去
のパルス幅の設定を長くするための信号９を書き込み消
去パルス幅制御回路２に出力する。
【００３５】図２は本発明の第１の実施形態の構成を示
すブロック図であり、図１に示した構成をより具体的に
示したものである。
すブロック図であり、図１に示した構成をより具体的に
示したものである。
【００３６】図２を参照して、書き込み消去動作制御回
路２１は第１のカウンタ回路２１１を含み、書き込み消
去パルス幅制御回路２２は、カウンタデータ選択回路２
２１と、第１のカウンタデータ２２２ａと、第２のカウ
ンタデータ２２２ｂと、第２のカウンタ回路２２４と、
第１及び第２のカウンタデータ２２２ａ、２２２ｂと第
２のカウンタ回路２２４との間に設けられた第１及び第
２のＮ型エンハンスメントＭＯＳトランジスタ２２３
ａ、２２３ｂと、基本クロック発生回路２２５と、から
なる。基本クロック発生回路２２５の出力に基づき、書
き込み消去パルス発生回路２３はメモリセル２４に所定
のパルス幅のパルスを出力する。
路２１は第１のカウンタ回路２１１を含み、書き込み消
去パルス幅制御回路２２は、カウンタデータ選択回路２
２１と、第１のカウンタデータ２２２ａと、第２のカウ
ンタデータ２２２ｂと、第２のカウンタ回路２２４と、
第１及び第２のカウンタデータ２２２ａ、２２２ｂと第
２のカウンタ回路２２４との間に設けられた第１及び第
２のＮ型エンハンスメントＭＯＳトランジスタ２２３
ａ、２２３ｂと、基本クロック発生回路２２５と、から
なる。基本クロック発生回路２２５の出力に基づき、書
き込み消去パルス発生回路２３はメモリセル２４に所定
のパルス幅のパルスを出力する。
【００３７】ベリファイ回路２５は、センスアンプ２５
１と、ベリファイ回路２５２と、基準電位発生回路２５
３と、からなり、書き込み消去パルス幅設定回路２６
は、カウンタデータ消去書き込み回路２６１を含んでい
る。
１と、ベリファイ回路２５２と、基準電位発生回路２５
３と、からなり、書き込み消去パルス幅設定回路２６
は、カウンタデータ消去書き込み回路２６１を含んでい
る。
【００３８】次に、本実施形態に係る不揮発性半導体装
置の動作について説明する。
置の動作について説明する。
【００３９】まず、書き込みあるいは消去動作に応じて
書き込み消去動作信号が第１のカウンタ回路２２１に入
力される。ここで第１のカウンタ回路２１１はカウンタ
をリセットし、次に第１の信号としてカウンタデータ選
択回路２２１にｎ回目の書き込みあるいは消去動作であ
ることを示す信号Ｎを送る。
書き込み消去動作信号が第１のカウンタ回路２２１に入
力される。ここで第１のカウンタ回路２１１はカウンタ
をリセットし、次に第１の信号としてカウンタデータ選
択回路２２１にｎ回目の書き込みあるいは消去動作であ
ることを示す信号Ｎを送る。
【００４０】初めは、信号Ｎ＝１であり、第１回目の書
き込みあるいは消去動作であることを示す。
き込みあるいは消去動作であることを示す。
【００４１】信号Ｎを受け取ったカウンタデータ選択回
路２２１は、Ｎ＝１の場合、初期書き込みパルス幅デー
タあるいは初期消去パルス幅データを記憶している第１
のカウンタデータ２２２ａをＮ型ＭＯＳトランジスタ２
２３ａを選択することによって第２のカウンタ回路２２
４に送る。
路２２１は、Ｎ＝１の場合、初期書き込みパルス幅デー
タあるいは初期消去パルス幅データを記憶している第１
のカウンタデータ２２２ａをＮ型ＭＯＳトランジスタ２
２３ａを選択することによって第２のカウンタ回路２２
４に送る。
【００４２】Ｎ≧２の場合、追加書き込みパルス幅デー
タあるいは追加消去パルス幅データを記憶している第２
のカウンタデータ２２２ｂを第２のＮ型ＭＯＳトランジ
スタ２２３ｂを選択することによって第２のカウンタ回
路２２４に送る。
タあるいは追加消去パルス幅データを記憶している第２
のカウンタデータ２２２ｂを第２のＮ型ＭＯＳトランジ
スタ２２３ｂを選択することによって第２のカウンタ回
路２２４に送る。
【００４３】第２のカウンタ回路２２４は、送られて来
たカウンタデータ分の信号を基本クロック発生回路２２
５に転送する。
たカウンタデータ分の信号を基本クロック発生回路２２
５に転送する。
【００４４】基本クロック発生回路２２５は、第２のカ
ウンタ回路２２４より送られて来たデータの数だけパル
スを書き込み消去パルス発生回路２３に転送し、書き込
み消去パルス発生回路２３は、メモリセル２４に対し
て、書き込みパルスあるいは消去パルスを印加する。
ウンタ回路２２４より送られて来たデータの数だけパル
スを書き込み消去パルス発生回路２３に転送し、書き込
み消去パルス発生回路２３は、メモリセル２４に対し
て、書き込みパルスあるいは消去パルスを印加する。
【００４５】書き込み消去パルス発生回路２３によるパ
ルスの印加が終ったら、メモリセル２４のデータをセン
スアンプ２５１で読み出し、ベリファイ回路２５２に送
り基準電位発生回路２５３からベリファイ回路２５２に
送られてくるデータと比較する。
ルスの印加が終ったら、メモリセル２４のデータをセン
スアンプ２５１で読み出し、ベリファイ回路２５２に送
り基準電位発生回路２５３からベリファイ回路２５２に
送られてくるデータと比較する。
【００４６】センスアンプ２５１から送られて来たデー
タが基準電位発生回路２５３からのデータと一致してい
れば、第２の信号として書き込みあるいは消去動作スト
ップ信号を、第１のカウンタ回路２１１およびカウンタ
データ消去書き込み回路２６１に送る。
タが基準電位発生回路２５３からのデータと一致してい
れば、第２の信号として書き込みあるいは消去動作スト
ップ信号を、第１のカウンタ回路２１１およびカウンタ
データ消去書き込み回路２６１に送る。
【００４７】不一致の場合、第２の信号としてカウンタ
インクリメント信号を第１のカウンタ回路２１１および
カウンタデータ消去書き込み回路２６１に送る。
インクリメント信号を第１のカウンタ回路２１１および
カウンタデータ消去書き込み回路２６１に送る。
【００４８】書き込みあるいは消去動作ストップ信号を
受け取ったカウンタデータ消去書き込み回路２６１は、
第１のカウンタ回路２１１からの信号ＮがＮ＝１なら
ば、第３の信号として第１のカウンタデータ２２２ａに
初期書き込みパルス幅データあるいは初期消去パルス幅
データを短くするためのパルス幅データ書き換え信号を
転送し、Ｎ≧２ならば何も行なわない。
受け取ったカウンタデータ消去書き込み回路２６１は、
第１のカウンタ回路２１１からの信号ＮがＮ＝１なら
ば、第３の信号として第１のカウンタデータ２２２ａに
初期書き込みパルス幅データあるいは初期消去パルス幅
データを短くするためのパルス幅データ書き換え信号を
転送し、Ｎ≧２ならば何も行なわない。
【００４９】またカウンタインクリメント信号を受け取
ったカウンタデータ消去書き込み回路２６１は、第１の
カウンタ回路２１１からの信号ＮがＮ＝１ならばなにも
行なわず、Ｎ≧２ならば、第３の信号として第１のカウ
ンタデータ２２２ａに初期書き込みパルス幅データある
いは初期消去パルス幅データを長くするためのパルス幅
データ書き換え信号を転送する。
ったカウンタデータ消去書き込み回路２６１は、第１の
カウンタ回路２１１からの信号ＮがＮ＝１ならばなにも
行なわず、Ｎ≧２ならば、第３の信号として第１のカウ
ンタデータ２２２ａに初期書き込みパルス幅データある
いは初期消去パルス幅データを長くするためのパルス幅
データ書き換え信号を転送する。
【００５０】また、書き込みあるいは消去動作ストップ
信号を受け取った第１のカウンタ回路２１１は、カウン
タの動作を止め書き込みあるいは消去動作を終了する。
信号を受け取った第１のカウンタ回路２１１は、カウン
タの動作を止め書き込みあるいは消去動作を終了する。
【００５１】カウンタインクリメント信号を受け取った
第１のカウンタ回路２１１は、カウンタ自身のカウント
値を＋１してその結果を信号Ｎとしてカウンタデータ選
択回路２２１およびカウンタデータ書き込み回路２６１
に転送し、ベリファイ回路２５２から書き込みあるいは
消去動作ストップ信号が第１のカウンタ回路２１１に転
送されるまで続けられる。
第１のカウンタ回路２１１は、カウンタ自身のカウント
値を＋１してその結果を信号Ｎとしてカウンタデータ選
択回路２２１およびカウンタデータ書き込み回路２６１
に転送し、ベリファイ回路２５２から書き込みあるいは
消去動作ストップ信号が第１のカウンタ回路２１１に転
送されるまで続けられる。
【００５２】以上が図２で示したブロック図の動作であ
り、その動作フローを図３に示す。
り、その動作フローを図３に示す。
【００５３】まず書き込みあるいは消去動作信号を受け
取った第１のカウンタ回路２１１は、第１のカウンタ回
路２１１をリセットし（ステップ３０１）、次に信号Ｎ
をカウンタデータ選択回路２２１に出力する（ステップ
３０２）。
取った第１のカウンタ回路２１１は、第１のカウンタ回
路２１１をリセットし（ステップ３０１）、次に信号Ｎ
をカウンタデータ選択回路２２１に出力する（ステップ
３０２）。
【００５４】最初、信号ＮはＮ＝１で、次回よりカウン
トアップされていく。
トアップされていく。
【００５５】カウンタデータ選択回路２２１では、信号
Ｎ＝１か否かを判定し（ステップ３０３）、Ｎ＝１であ
れば、第１のカウンタデータ２２２ａに記憶されている
初期書き込みパルス幅データもしくは初期消去パルス幅
データを第２のカウンタ回路２２４に転送する（ステッ
プ３０４）。
Ｎ＝１か否かを判定し（ステップ３０３）、Ｎ＝１であ
れば、第１のカウンタデータ２２２ａに記憶されている
初期書き込みパルス幅データもしくは初期消去パルス幅
データを第２のカウンタ回路２２４に転送する（ステッ
プ３０４）。
【００５６】Ｎ≠１であれば、第２のカウンタデータ２
２２ｂに記憶されている追加書き込みパルス幅データあ
るいは追加消去パルス幅データを第２のカウンタ回路２
２４に転送する（ステップ３０５）。
２２ｂに記憶されている追加書き込みパルス幅データあ
るいは追加消去パルス幅データを第２のカウンタ回路２
２４に転送する（ステップ３０５）。
【００５７】データを受け取った第２のカウンタ回路２
２４は、パルスを発生し受け取ったデータ数だけのパル
スを基本クロック発生回路２２５に転送する（ステップ
３０６）。
２４は、パルスを発生し受け取ったデータ数だけのパル
スを基本クロック発生回路２２５に転送する（ステップ
３０６）。
【００５８】基本クロック発生回路２２５では、書き込
み時あるいは消去時にそれぞれ設定されている最小書き
込みパルス長あるいは最小消去パルス長を第２のカウン
タ回路２２４から送られて来た１パルスごとに発生し、
書き込み消去パルス発生回路２５２に転送する（ステッ
プ３０７）。
み時あるいは消去時にそれぞれ設定されている最小書き
込みパルス長あるいは最小消去パルス長を第２のカウン
タ回路２２４から送られて来た１パルスごとに発生し、
書き込み消去パルス発生回路２５２に転送する（ステッ
プ３０７）。
【００５９】書き込み消去パルス発生回路２５２では、
基本クロック発生回路２２５で作られたパルス長にした
がいメモリセル２４に電圧を印加する（ステップ３０
８）。
基本クロック発生回路２２５で作られたパルス長にした
がいメモリセル２４に電圧を印加する（ステップ３０
８）。
【００６０】次に、ベリファイ回路２５にてデータが期
待する値になったかどうかを判定する（ステップ３０
９）。ここで期待通りの値になっていれば、図中の「パ
ス」の処理工程に進み、書き込みあるいは消去動作スト
ップ信号を出力し、期待の値と相違していれば、「フェ
イル」の処理工程にすすむ。
待する値になったかどうかを判定する（ステップ３０
９）。ここで期待通りの値になっていれば、図中の「パ
ス」の処理工程に進み、書き込みあるいは消去動作スト
ップ信号を出力し、期待の値と相違していれば、「フェ
イル」の処理工程にすすむ。
【００６１】パス工程に進んだ場合、カウンタデータ書
き込み回路２６１にて信号Ｎを判定し（ステップ３１
０）、Ｎ＝１であれば（ステップ３１０のＹ２の分岐参
照）、初期パルス幅で充分書き込みあるいは消去が済ん
でいることを示し、特に消去では過剰消去になる恐れを
考慮し、第１のカウンタデータ２２２ａの初期書き込み
パルス幅のデータあるいは初期消去パルス幅のデータを
あるパルス幅分だけ短くする信号を第１のカウンタデー
タ２２２ａに転送する（ステップ３１１）。
き込み回路２６１にて信号Ｎを判定し（ステップ３１
０）、Ｎ＝１であれば（ステップ３１０のＹ２の分岐参
照）、初期パルス幅で充分書き込みあるいは消去が済ん
でいることを示し、特に消去では過剰消去になる恐れを
考慮し、第１のカウンタデータ２２２ａの初期書き込み
パルス幅のデータあるいは初期消去パルス幅のデータを
あるパルス幅分だけ短くする信号を第１のカウンタデー
タ２２２ａに転送する（ステップ３１１）。
【００６２】Ｎ≠１の場合（ステップ３１０のＮ２の分
岐参照）、そのまま何もせずに書き込みあるいは消去を
終了する。
岐参照）、そのまま何もせずに書き込みあるいは消去を
終了する。
【００６３】フェイル処理に進んだ場合、カウンタデー
タ書き込み回路２６１にて信号Ｎを判定し（ステップ３
１２）、Ｎ＝１であれば何もせずに第１のカウンタ回路
２１１のカウンタ値を＋１し（ステップ３１４）、Ｎ≠
１すなわちＮ≧２であれば（ステップ３１２のＮ３分岐
参照）、初期パルス幅での書き込みあるいは消去が不充
分であることを示しているので、第１のカウンタデータ
２２２ａのデータをあるパルス幅分だけ長くする信号を
第１のカウンタデータ２２２ａに転送する（ステップ３
１３）。そして第１のカウンタ回路２１１のカウンタ値
を＋１して（ステップ３１４）、信号Ｎの出力をする処
理（ステップ３０２）に戻る。
タ書き込み回路２６１にて信号Ｎを判定し（ステップ３
１２）、Ｎ＝１であれば何もせずに第１のカウンタ回路
２１１のカウンタ値を＋１し（ステップ３１４）、Ｎ≠
１すなわちＮ≧２であれば（ステップ３１２のＮ３分岐
参照）、初期パルス幅での書き込みあるいは消去が不充
分であることを示しているので、第１のカウンタデータ
２２２ａのデータをあるパルス幅分だけ長くする信号を
第１のカウンタデータ２２２ａに転送する（ステップ３
１３）。そして第１のカウンタ回路２１１のカウンタ値
を＋１して（ステップ３１４）、信号Ｎの出力をする処
理（ステップ３０２）に戻る。
【００６４】［実施形態２］図４を参照して、本発明の
第２の実施形態を以下に説明する。図４は本発明の第２
の実施形態の構成を示すのブロックである。
第２の実施形態を以下に説明する。図４は本発明の第２
の実施形態の構成を示すのブロックである。
【００６５】図４を参照して、本実施形態は、図２に示
した前記第１の実施形態の書き込み消去パルス幅制御回
路２２の内部の構成のみが相違しており、以下では、図
４に示す書き込み消去パルス幅制御回路４２の内部構成
および動作のみを説明する。
した前記第１の実施形態の書き込み消去パルス幅制御回
路２２の内部の構成のみが相違しており、以下では、図
４に示す書き込み消去パルス幅制御回路４２の内部構成
および動作のみを説明する。
【００６６】図４に示すように、本実施形態における書
き込み消去パルス幅制御回路４２は、カウンタデータ選
択回路４２１と、第１〜第ｍのカウンタデータ４２２ａ
１〜２２ａｍと、カウンタデータＢ４２２ｂと、第１か
ら第ｍのＮ型エンハンスメントＭＯＳトランジスタ４２
３ａ１〜４２３ａｍ，及びＮ型エンハンスメントＭＯＳ
トランジスタ４２３ｂと、第２のカウンタ回路４２４
と、基本クロック発生回路４２５から成る。
き込み消去パルス幅制御回路４２は、カウンタデータ選
択回路４２１と、第１〜第ｍのカウンタデータ４２２ａ
１〜２２ａｍと、カウンタデータＢ４２２ｂと、第１か
ら第ｍのＮ型エンハンスメントＭＯＳトランジスタ４２
３ａ１〜４２３ａｍ，及びＮ型エンハンスメントＭＯＳ
トランジスタ４２３ｂと、第２のカウンタ回路４２４
と、基本クロック発生回路４２５から成る。
【００６７】次に、本実施形態の動作について説明す
る。
る。
【００６８】信号Ｎ４７を受け取ったカウンタデータ選
択回路４２１は、Ｎ＝１の場合、初期書き込みパルス幅
データあるいは初期消去パルス幅データを記憶している
データ１〜データｍの１つをＮ型エンハンスメントＭＯ
Ｓトランジスタ（４２３ａ１〜４２３ａｍ）を選択する
ことによって第２のカウンタ回路４２４に送る。
択回路４２１は、Ｎ＝１の場合、初期書き込みパルス幅
データあるいは初期消去パルス幅データを記憶している
データ１〜データｍの１つをＮ型エンハンスメントＭＯ
Ｓトランジスタ（４２３ａ１〜４２３ａｍ）を選択する
ことによって第２のカウンタ回路４２４に送る。
【００６９】ここでは、データｎが選択されたとする。
この選択は、カウンタデータ選択回路４２１内に、どの
Ｎ型エンハンスメントＭＯＳトランジスタ（４２３ａ１
〜４２３ａｍ）を選択するかを記憶する不揮発性半導体
記憶素子を設けることにより行なわれる。
この選択は、カウンタデータ選択回路４２１内に、どの
Ｎ型エンハンスメントＭＯＳトランジスタ（４２３ａ１
〜４２３ａｍ）を選択するかを記憶する不揮発性半導体
記憶素子を設けることにより行なわれる。
【００７０】またＮ≧２の場合、追加書き込みパルス幅
データあるいは追加消去パルス幅データを記憶している
データＢ（４２２ｂ）をＮ型エンハンスメントＭＯＳト
ランジスタ４２３ｂを選択することにより、第２のカウ
ンタ回路４２４に送る。
データあるいは追加消去パルス幅データを記憶している
データＢ（４２２ｂ）をＮ型エンハンスメントＭＯＳト
ランジスタ４２３ｂを選択することにより、第２のカウ
ンタ回路４２４に送る。
【００７１】第２のカウンタ回路４２４以降、カウンタ
データ変更回路４６１から第３の信号４９を出力するま
での動作は、前記第１の実施形態と同様であるため、そ
の説明は省略する。
データ変更回路４６１から第３の信号４９を出力するま
での動作は、前記第１の実施形態と同様であるため、そ
の説明は省略する。
【００７２】第３の信号として初期書き込みパルス幅デ
ータあるいは初期消去パルス幅データを短くするための
信号４９をカウンタデータ選択回路４２１が受け取った
場合、データｎの選択を変更し、例えばデータ（ｎ−
１）の選択にするように上記した記憶素子の内容を書き
換える。
ータあるいは初期消去パルス幅データを短くするための
信号４９をカウンタデータ選択回路４２１が受け取った
場合、データｎの選択を変更し、例えばデータ（ｎ−
１）の選択にするように上記した記憶素子の内容を書き
換える。
【００７３】また、第３の信号としてパルス幅を長くす
るための信号４９をカウンタデータ選択回路４２１が受
け取った場合も、データｎの選択を変更し、例えばデー
タ（ｎ＋１）の選択にするように上記記憶素子の内容を
書き換える。
るための信号４９をカウンタデータ選択回路４２１が受
け取った場合も、データｎの選択を変更し、例えばデー
タ（ｎ＋１）の選択にするように上記記憶素子の内容を
書き換える。
【００７４】ここで前記パルス幅データは、データ（ｎ
−１） ＜ データｎ ＜ データ（ｎ＋１）の関係と
なっている。
−１） ＜ データｎ ＜ データ（ｎ＋１）の関係と
なっている。
【００７５】以上のようにして、書き込みパルス幅デー
タあるいは消去パルス幅データの選択を変更することが
可能とされる。
タあるいは消去パルス幅データの選択を変更することが
可能とされる。
【００７６】
【発明の効果】以上説明したように、本発明は、データ
の書き込みあるいは消去に必要な時間を書き込みあるい
は消去が行なわれるごとに検知し、書き込みあるいは消
去に必要な時間が短くなれば次回の書き込みあるいは消
去の初期パルス幅を短く設定し直し、書き込みあるいは
消去に必要な時間が長くなれば次回の書き込みあるいは
消去の初期パルス幅を長く設定し直すように構成したこ
とにより、ＥＥＰＲＯＭおよびフラッシュ型ＥＥＰＲＯ
Ｍにおいて、繰り返し書き込み消去を行なうことによっ
て起こる書き込みおよび消去時間の変化に対して、書き
込みあるいは消去時の初回に印加する初期パルス幅を常
に最適の値に設定することが可能とされ、ベリファイ回
数および書き込み消去モードからベリファイモードへの
切り換え回数がほぼ２回に収まり、ベリファイおよび書
き込み消去モードからベリファイモードへの切り換えに
要する時間を短くするという効果を有する。
の書き込みあるいは消去に必要な時間を書き込みあるい
は消去が行なわれるごとに検知し、書き込みあるいは消
去に必要な時間が短くなれば次回の書き込みあるいは消
去の初期パルス幅を短く設定し直し、書き込みあるいは
消去に必要な時間が長くなれば次回の書き込みあるいは
消去の初期パルス幅を長く設定し直すように構成したこ
とにより、ＥＥＰＲＯＭおよびフラッシュ型ＥＥＰＲＯ
Ｍにおいて、繰り返し書き込み消去を行なうことによっ
て起こる書き込みおよび消去時間の変化に対して、書き
込みあるいは消去時の初回に印加する初期パルス幅を常
に最適の値に設定することが可能とされ、ベリファイ回
数および書き込み消去モードからベリファイモードへの
切り換え回数がほぼ２回に収まり、ベリファイおよび書
き込み消去モードからベリファイモードへの切り換えに
要する時間を短くするという効果を有する。
【図１】本発明の原理を説明するためのブロック図であ
る。
る。
【図２】本発明の第１の実施形態を示すブロック図であ
る。
る。
【図３】本発明の第１の実施形態の動作を説明するため
の流れ図である。
の流れ図である。
【図４】本発明の第２の実施形態を示すブロック図であ
る。
る。
【図５】フラッシュＥＥＰＲＯＭの消去パルス時間に対
すルメモリセルのしきい値電圧を示したグラフである。
すルメモリセルのしきい値電圧を示したグラフである。
【図６】従来例の原理を示したブロック図である。
【図７】従来例のブロック図である。
１ 書き込み消去動作制御回路 ２ 書き込み消去パルス幅制御回路 ３ 書き込み消去パルス発生回路 ４ メモリセル ５ ベリファイ回路 ６ 書き込み消去パルス幅設定回路 ７ 第１の信号 ８ 第２の信号 ９ 第３の信号 ２１ 書き込み消去動作制御回路 ２１１ カウンタ回路１ ２２ 書き込み消去パルス幅制御回路 ２２１ カウンタデータ選択回路 ２２２ａ データ１（初期書き込み消去パルス幅デー
タ） ２２２ｂ データ２（追加書き込み消去パルス幅デー
タ） ２２３ａ，２２３ｂ Ｎ型エンハンスメントトランジス
タ ２２４ カウンタ回路２ ２２５ 基本クロック発生回路 ２３ 書き込み消去パルス発生回路 ２４ メモリセル ２５ ベリファイ回路 ２５１ センスアンプ ２５２ ベリファイ回路 ２５３ 基準電位発生回路 ２６ 書き込み消去パルス幅設定回路 ２６１ カウンタデータ補正書き込み回路 ２７ 第１の信号（信号Ｎ） ２８ 第２の信号（書き込みあるいは消去動作ストップ
信号 ｏｒ カウンタインクリメント信号） ２９ 第３の信号（パルス幅データ書き換え信号） ４１ 書き込み消去動作制御回路 ４１１ カウンタ回路１ ４２ 書き込み消去パルス幅制御回路 ４２１ カウンタデータ選択回路 ４２２ａ１〜４２２ａｍ データ１〜データｍ（初期書
き込み消去パルス幅データ） ４２２ｂ データＢ（追加書き込み消去パルス幅デー
タ） ４２３ａ１〜４２３ａｍ，４２３ｂ Ｎ型エンハンスメ
ントトランジスタ ４２４ カウンタ回路２ ４２５ 基本クロック発生回路 ４３ 書き込み消去パルス発生回路 ４４ メモリセル ４５ ベリファイ回路 ４５１ センスアンプ ４５２ ベリファイ回路 ４５３ 基準電圧発生回路 ４６ 書き込み消去パルス幅設定回路 ４６１ カウンタデータ変更回路 ４７ 第１の信号（信号Ｎ） ４８ 第２の信号（書き込みあるいは消去動作ストップ
信号 ｏｒ カウンタインクリメント信号） ４９ 第３の信号（パルス幅データ変更信号） ６１ 消去動作制御回路 ６２ 消去パルス幅制御回路 ６３ 消去パルス発生回路 ６４ セル ６５ ベリファイ回路 ７１ カウンタ回路 ７２ カウンタ選択回路 ７３ａ〜７３ｉ カウンタＡ〜カウンタＩ ７４ 基本クロック発生回路 ７５ 消去パルス発生回路 ７６ セル ７７ センスアンプ ７８ ベリファイ回路 ７９ 基準電位発生回路
タ） ２２２ｂ データ２（追加書き込み消去パルス幅デー
タ） ２２３ａ，２２３ｂ Ｎ型エンハンスメントトランジス
タ ２２４ カウンタ回路２ ２２５ 基本クロック発生回路 ２３ 書き込み消去パルス発生回路 ２４ メモリセル ２５ ベリファイ回路 ２５１ センスアンプ ２５２ ベリファイ回路 ２５３ 基準電位発生回路 ２６ 書き込み消去パルス幅設定回路 ２６１ カウンタデータ補正書き込み回路 ２７ 第１の信号（信号Ｎ） ２８ 第２の信号（書き込みあるいは消去動作ストップ
信号 ｏｒ カウンタインクリメント信号） ２９ 第３の信号（パルス幅データ書き換え信号） ４１ 書き込み消去動作制御回路 ４１１ カウンタ回路１ ４２ 書き込み消去パルス幅制御回路 ４２１ カウンタデータ選択回路 ４２２ａ１〜４２２ａｍ データ１〜データｍ（初期書
き込み消去パルス幅データ） ４２２ｂ データＢ（追加書き込み消去パルス幅デー
タ） ４２３ａ１〜４２３ａｍ，４２３ｂ Ｎ型エンハンスメ
ントトランジスタ ４２４ カウンタ回路２ ４２５ 基本クロック発生回路 ４３ 書き込み消去パルス発生回路 ４４ メモリセル ４５ ベリファイ回路 ４５１ センスアンプ ４５２ ベリファイ回路 ４５３ 基準電圧発生回路 ４６ 書き込み消去パルス幅設定回路 ４６１ カウンタデータ変更回路 ４７ 第１の信号（信号Ｎ） ４８ 第２の信号（書き込みあるいは消去動作ストップ
信号 ｏｒ カウンタインクリメント信号） ４９ 第３の信号（パルス幅データ変更信号） ６１ 消去動作制御回路 ６２ 消去パルス幅制御回路 ６３ 消去パルス発生回路 ６４ セル ６５ ベリファイ回路 ７１ カウンタ回路 ７２ カウンタ選択回路 ７３ａ〜７３ｉ カウンタＡ〜カウンタＩ ７４ 基本クロック発生回路 ７５ 消去パルス発生回路 ７６ セル ７７ センスアンプ ７８ ベリファイ回路 ７９ 基準電位発生回路
Claims (4)
- 【請求項１】電気的に書き込み消去可能な不揮発性半導
体記憶装置において、前記不揮発性半導体記憶装置は、 書き込み消去動作信号を受けメモリセルへのデータの書
き込みあるいは消去を行なうための第１の信号を出力す
る書き込み消去動作制御手段と、初期書き込みパルス幅データあるいは初期消去パルス幅
データを記憶する第１の記憶手段と追加書き込みパルス
幅データあるいは追加消去パルス幅データを記憶する第
２の記憶手段と、を有し、 前記第１の信号により書き込
みあるいは消去パルス幅を決定しパルスを出力する書き
込み消去パルス幅制御手段と、 前記書き込み消去パルス幅制御手段からのパルスにより
前記メモリセルに印加する書き込みパルスあるいは消去
パルスを発生する書き込み消去パルス発生手段と、 前記書き込みパルスあるいは消去パルスが印加された前
記メモリセルのしきい値電圧が予め定められた所定のし
きい値電圧に至っているか否かを判定しこの判定結果を
第２の信号として前記書き込み消去動作制御手段に送出
するベリファイ手段と、 前記第１の信号および前記第２の信号に基づき第３の信
号を前記第１の記憶手段に出力して前記初期書き込みパ
ルス幅データあるいは初期消去パルス幅データを変更す
る書き込み消去パルス幅設定手段と、を備え、前記第１の信号が第１回目の書き込みあるいは消去動作
を示し、前記第２の信号が、前記メモリセルのしきい値
電圧が前記所定のしきい値電圧に至っていることを示す
とき、前記第２の信号が前記書き込み消去動作制御手段
を止めるように制御するとともに、前記書き込み消去パ
ルス幅設定手段が前記初期書き込みパルス幅データある
いは初期消去パルス幅データを短くする前記第３の信号
を前記第１の記憶手段に出力し、 前記第１の信号が第１回目の書き込みあるいは消去動作
を示し、前記第２の信号が、前記メモリセルのしきい値
電圧が前記所定のしきい値電圧に至っていないことを示
すとき、前記第２の信号が前記書き込み消去動作制御手
段の動作を継続 させ、前記第１の信号として第２回目の
書き込みあるいは消去動作を出力するように制御し、 前記第１の信号が第２回目以降の書き込みあるいは消去
動作を示し、前記第２の信号が、前記メモリセルのしき
い値電圧が前記所定のしきい値電圧に至っていることを
示すとき、前記第２の信号が前記書き込み消去動作制御
手段を止めるように制御し、 前記第１の信号が第２回目以降の書き込みあるいは消去
動作を示し、前記第２の信号が、前記メモリセルのしき
い値電圧が前記所定のしきい値電圧に至っていないこと
を示すとき、前記第２の信号が前記書き込み消去動作制
御手段の動作を継続させるように制御するとともに、前
記書き込み消去パルス幅設定手段が前記初期書き込みパ
ルス幅データあるいは初期消去パルス幅データを長くす
る前記第３の信号を前記第１の記憶手段に出力する、 こ
とを特徴とする不揮発性半導体記憶装置。 - 【請求項２】前記書き込み消去パルス幅制御手段が、 前記第３の信号により、前記第１の記憶手段の内容を実
際の書き込みあるいは消去に必要なパルス幅よりやや短
いパルス幅に書き換える手段をさらに有することを特徴
とする請求項１記載の不揮発性半導体記憶装置。 - 【請求項３】前記第１の記憶手段が複数の記憶手段から
なり、 前記書き込み消去パルス幅制御手段は、 前記複数の記憶手段のうちの１つを選択するための選択
信号を記憶する第３の記憶手段と、 前記第３の信号により、前記第１の記憶手段の内容とし
て実際の書き込みあるいは消去に必要なパルス幅よりや
や短いパルス幅を選択するように前記第３の記憶手段の
内容を書き換える手段と、 をさらに有することを特徴とする請求項１記載の不揮発
性半導体記憶装置。 - 【請求項４】前記記憶手段が電気的に書き換え消去可能
な不揮発性半導体メモリセルからな ることを特徴とする
請求項２または３記載の不揮発性半導体記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32996095A JP3184082B2 (ja) | 1995-11-24 | 1995-11-24 | 不揮発性半導体記憶装置 |
| TW085114503A TW374925B (en) | 1995-11-24 | 1996-11-25 | Non-volatile storage device |
| US08/753,373 US5784316A (en) | 1995-11-24 | 1996-11-25 | Non-volatile storage device |
| KR1019960056988A KR100221443B1 (ko) | 1995-11-24 | 1996-11-25 | 불 휘발성 저장 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32996095A JP3184082B2 (ja) | 1995-11-24 | 1995-11-24 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09147590A JPH09147590A (ja) | 1997-06-06 |
| JP3184082B2 true JP3184082B2 (ja) | 2001-07-09 |
Family
ID=18227198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32996095A Expired - Fee Related JP3184082B2 (ja) | 1995-11-24 | 1995-11-24 | 不揮発性半導体記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5784316A (ja) |
| JP (1) | JP3184082B2 (ja) |
| KR (1) | KR100221443B1 (ja) |
| TW (1) | TW374925B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6064596A (en) * | 1997-12-26 | 2000-05-16 | Samsung Electronics Co., Ltd. | Nonvolatile integrated circuit memory devices and methods of operating same |
| KR20000004719A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 플래쉬 메모리 셀의 재기록 제어장치 |
| KR20000030974A (ko) * | 1998-10-29 | 2000-06-05 | 김영환 | 시리얼 플래쉬 메모리의 소거검증장치 및 방법 |
| US6327183B1 (en) | 2000-01-10 | 2001-12-04 | Advanced Micro Devices, Inc. | Nonlinear stepped programming voltage |
| US6269025B1 (en) | 2000-02-09 | 2001-07-31 | Advanced Micro Devices, Inc. | Memory system having a program and erase voltage modifier |
| US6246610B1 (en) | 2000-02-22 | 2001-06-12 | Advanced Micro Devices, Inc. | Symmetrical program and erase scheme to improve erase time degradation in NAND devices |
| US6343033B1 (en) * | 2000-02-25 | 2002-01-29 | Advanced Micro Devices, Inc. | Variable pulse width memory programming |
| US6295228B1 (en) | 2000-02-28 | 2001-09-25 | Advanced Micro Devices, Inc. | System for programming memory cells |
| US6246611B1 (en) * | 2000-02-28 | 2001-06-12 | Advanced Micro Devices, Inc. | System for erasing a memory cell |
| US6304487B1 (en) | 2000-02-28 | 2001-10-16 | Advanced Micro Devices, Inc. | Register driven means to control programming voltages |
| JP3922516B2 (ja) * | 2000-09-28 | 2007-05-30 | 株式会社ルネサステクノロジ | 不揮発性メモリと不揮発性メモリの書き込み方法 |
| ATE389937T1 (de) * | 2000-12-15 | 2008-04-15 | Halo Lsi Design & Device Tech | Schnelles programmier- und programmierverifikationsverfahren |
| US6515909B1 (en) * | 2001-10-05 | 2003-02-04 | Micron Technology Inc. | Flash memory device with a variable erase pulse |
| US7061810B2 (en) * | 2001-10-09 | 2006-06-13 | Micron Technology, Inc. | Erasing flash memory without pre-programming the flash memory before erasing |
| JP4005895B2 (ja) | 2002-09-30 | 2007-11-14 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
| KR100843037B1 (ko) * | 2007-03-27 | 2008-07-01 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 이의 소거 방법 |
| KR101274190B1 (ko) * | 2007-07-30 | 2013-06-14 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 |
| KR100953045B1 (ko) * | 2008-05-23 | 2010-04-14 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 프로그램 방법 |
| US10379769B2 (en) * | 2016-12-30 | 2019-08-13 | Western Digital Technologies, Inc. | Continuous adaptive calibration for flash memory devices |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3248928B2 (ja) * | 1991-08-23 | 2002-01-21 | 富士通株式会社 | 不揮発性半導体記憶装置およびデータ消去方法 |
| US5428568A (en) * | 1991-10-30 | 1995-06-27 | Mitsubishi Denki Kabushiki Kaisha | Electrically erasable and programmable non-volatile memory device and a method of operating the same |
-
1995
- 1995-11-24 JP JP32996095A patent/JP3184082B2/ja not_active Expired - Fee Related
-
1996
- 1996-11-25 US US08/753,373 patent/US5784316A/en not_active Expired - Lifetime
- 1996-11-25 KR KR1019960056988A patent/KR100221443B1/ko not_active IP Right Cessation
- 1996-11-25 TW TW085114503A patent/TW374925B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR970029059A (ko) | 1997-06-26 |
| US5784316A (en) | 1998-07-21 |
| TW374925B (en) | 1999-11-21 |
| JPH09147590A (ja) | 1997-06-06 |
| KR100221443B1 (ko) | 1999-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3184082B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3648003B2 (ja) | 不揮発性半導体メモリにおける高電圧発生方法と高電圧レベルの最適化回路及び最適化方法 | |
| US7417896B2 (en) | Flash memory device capable of reduced programming time | |
| US6937524B2 (en) | Nonvolatile semiconductor memory device having a write control circuit | |
| KR100634172B1 (ko) | 불 휘발성 메모리 장치 및 그것의 프로그램 방법 | |
| US20050248992A1 (en) | Method and device for programming control information | |
| JP4870409B2 (ja) | 不揮発性メモリ装置及びそれのプログラム方法 | |
| JP4931404B2 (ja) | 不揮発性メモリ装置 | |
| JPH09180471A (ja) | 多値記憶式不揮発性半導体メモリ装置とそのデータ読出、プログラム及び検証方法 | |
| JP2005327435A (ja) | フラッシュメモリ装置及びその駆動方法 | |
| US6307783B1 (en) | Descending staircase read technique for a multilevel cell NAND flash memory device | |
| US5436913A (en) | Non-volatile semiconductor memory device using successively longer write pulses | |
| JP2007128644A (ja) | プログラム及び消去検証機能を有する非揮発性半導体メモリ装置 | |
| JP2001167589A (ja) | 不揮発性半導体メモリ装置およびそのプログラム方法 | |
| JP2003022681A (ja) | 半導体記憶装置 | |
| JP5264047B2 (ja) | 半導体メモリ装置の制御情報をプログラムするための方法と装置 | |
| TWI585767B (zh) | 半導體裝置之控制電路及其方法 | |
| KR100618902B1 (ko) | 프로그램 검증 판독 중 열 스캔을 통해 프로그램 시간을단축시킬 수 있는 플래시 메모리 장치의 프로그램 방법 | |
| US5699296A (en) | Threshold voltage verification circuit of a non-volatile memory cell and program and erasure verification method using the same | |
| JPWO2006011222A1 (ja) | 半導体装置および書き込み方法 | |
| KR100572332B1 (ko) | 불 휘발성 메모리 장치 및 그것의 프로그램 방법 | |
| KR100645051B1 (ko) | 비트 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법 | |
| JP2022162233A (ja) | 半導体装置および消去方法 | |
| JPH0660674A (ja) | 不揮発性半導体記憶装置 | |
| JP4039812B2 (ja) | 不揮発性記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |