CN110299172A - 一种缩短flash编程时间的编程处理方法 - Google Patents

一种缩短flash编程时间的编程处理方法 Download PDF

Info

Publication number
CN110299172A
CN110299172A CN201910600536.XA CN201910600536A CN110299172A CN 110299172 A CN110299172 A CN 110299172A CN 201910600536 A CN201910600536 A CN 201910600536A CN 110299172 A CN110299172 A CN 110299172A
Authority
CN
China
Prior art keywords
voltage
programming
discharge
program
process method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910600536.XA
Other languages
English (en)
Inventor
黄纪业
胡燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Liannuo Technology Co Ltd
Original Assignee
Hefei Liannuo Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Liannuo Technology Co Ltd filed Critical Hefei Liannuo Technology Co Ltd
Priority to CN201910600536.XA priority Critical patent/CN110299172A/zh
Publication of CN110299172A publication Critical patent/CN110299172A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Abstract

本发明公开了一种缩短FLASH编程时间的编程处理方法，当编程次数达到预设值，仍然存在需要编程的存储单元时，通过增加编程电压来提高编程通过几率；当编程电压达到最大档位，仍然存在需要编程的存储单元时，通过降低验证电压来提高编程通过几率，从而整体上提高了编程通过几率，缩短了编程时间。

Description

一种缩短FLASH编程时间的编程处理方法
技术领域
本发明涉及存储器技术领域，尤其是一种缩短FLASH编程时间的编程处理方法。
背景技术
非易失闪存(NOR FLASH)芯片一般如图1所示包括以下模块：存储单元阵列、字线选择模块、位线选择模块、第一电荷泵、第二电荷泵、地址译码器、状态机。存储单元阵列为浮栅晶体管阵列，如图2所示，每个浮栅晶体管含有栅极、漏极、源极、衬底，编程时栅极一般加9V左右高压，漏极加3-4V电压，源极和衬底接0V；字线选择模块，浮栅晶体管阵列栅极选择译码器，根据地址选择相应的字线WL；位线选择模块，浮栅晶体管阵列漏极选择译码器，根据地址选择相应的位线BL；第一电荷泵给漏极提供高压，通过位线选择模块传递到选通的位线BL；第二电荷泵给栅极提供高压，通过字线选择模块传递到选通的字线WL；地址译码器将地址信息译码到字/位线选择模块；状态机根据指令控制工作流程和状态。第二电荷泵的结构一般如图3所示，电荷泵输出端连接VPP，通过分压反馈模块得到采样电压VFB，采样电压VFB与比较电压VREF通过比较输出，控制电荷泵，维持VPP的稳定；电荷泵关闭时，其他模块关闭，开关放电模块打开，将VPP上的电压放电到电源电压或某个固定电压，从而达到调节VPP电压的目的。
FLASH存储器的性能主要体现在它的编程、读出、擦除操作功能和速度上，而每一种操作进行时，都需要快速、准确地给FLASH存储单元的字线提供一种电压状态，从而使整个系统具有较高的可靠性。当编程操作时，需要提供更高的电压，这个高一些的电压就是编程电压。传统的编程电压一旦设计完成就会固定在某个电压上，反复编程效果也很差，导致编程的次数因此增加很多。在编程操作时，编程电压一般9V左右，编程验证电压一般在7-8V。一些存储单元由于制造工艺上偏差，编程难度较大，需要多次编程和验证，字线电压需要反复在编程电压和验证电压来回切换。然而，电荷泵从高压切换到低压的能力非常弱，开关放电模块的强制放电速度不稳定，所以电荷泵从高压放电到低压，通常是，先放电到电源电压再重新充电到较低目标电压，这个时间较长，编程时间大量浪费在充电、放电上。
发明内容
针对上述问题，本发明提供一种缩短FLASH编程时间的编程处理方法。
一种缩短FLASH编程时间的编程处理方法，当编程次数达到预设值，仍然存在需要编程的存储单元时，通过增加编程电压来提高编程通过几率。
进一步的，当编程电压达到最大档位，仍然存在需要编程的存储单元时，通过降低验证电压来提高编程通过几率。
进一步的，通过限速放电模块实现编程电压到验证电压的直接切换，所述限速放电模块采用但不限于恒流放电模块；通过限速放电模块放电到目标电压值时的放电电流小于等于电荷泵在输出验证电压时所能提供的最小电流。
进一步的，所述恒流放电模块由第一NMOS管和第二NMOS管连接构成，所述第一NMOS管的漏极连接所述电荷泵的输出端，其栅极连接放电信号，其源极连接所述第二NMOS管的漏极，所述第二NMOS管的栅极连接偏置电压，其源极接地。
进一步的，所述恒流放电模块采用分段放电方式进行放电，先通过大电流放电，再逐步减小放电电流进行放电。
本发明的有益效果：提高编程电压，增加了编程成功几率；降低验证电压，增加了验证通过几率，从而整体上提高了编程通过几率，缩短了编程时间；采用限速放电模块取代开关放电模块，实现编程电压到验证电压的直接切换，使得充放电时间大大缩短，进而进一步缩短了编程时间。
附图说明
图1为非易失闪存芯片结构图；
图2为存储单元阵列结构图；
图3为第二电荷泵系统结构图；
图4为现有编程处理方法流程图；
图5为实施例1中最终以验证通过结束编程的路径A的电压波形图；
图6为实施例1中最终以编程计数达到上限值结束编程的路径B的电压波形图；
图7为实施例1的编程处理方法流程图；
图8为实施例2中的恒流放电模块电路图；
图9为实施例2中最终以验证通过结束编程的路径C的电压波形图；
图10为实施例2中最终以编程计数达到上限值结束编程的路径D的电压波形图；
图11为分段放电示意图。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明。本发明的实施例是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显而易见的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。
实施例1
为了更好地说明本实施例的优点，在这里先给出基于传统电荷泵放电方式的编程流程，结合图4-6所示，分析具体过程如下：
1.从待机电压Vstb充电到验证电压Vvfy，验证存储单元是否需要编程，是则充电到编程电压Vpgm，否则电荷泵放电后切换到待机档位再重新充电到待机电压Vstb；
2.充电到编程电压Vpgm后，进行编程操作，检测编程计数器是否到达最大值，是则电荷泵放电后切换到待机档位再重新充电到验证电压Vstb(T3)，否则编程计时器加1，电荷泵放电后切换到验证档位再重新充电到验证电压Vvfy(T1)；
3.验证编程是否通过，否则电荷泵充电到编程电压Vpgm，继续步骤2，是则电荷泵放电后切换到待机档位再重新充电到待机电压Vstb(T2)。
图5是最终以验证通过结束编程的路径A的电压波形图；图6是最终以编程计数达到上限值结束编程的路径B的电压波形图。
在上述流程当中，编程电压和验证电压由始至终保持不变。虽然理想情况下，存储单元阵列中的每一个存储单元的编程电压和验证电压应当是一致的；但是由于制造工艺上偏差，可能存在某些个存储单元的编程电压必须高于既定编程电压才能够被编程的可能性，也存在某些个存储单元编程结束后，其验证电压低于既定验证电压的情况。
为此，本实施例在传统流程的基础上，增加了修正编程电压和验证电压的流程，具体流程如图7所示。
原有流程中，检测编程计数器是否到达最大值，是则电荷泵放电后切换到待机档位再重新充电到验证电压Vstb；优化后的流程是，是则检测编程电压档位是否已经最大，否则提高编程电压档位，电荷泵切换到验证档位放电到验证电压，然后继续步骤3，是则检测验证电压档位是否已经最小，否则降低验证电压档位，电荷泵切换到验证档位放电到验证电压，然后继续步骤3，是则电荷泵放电后切换到待机档位再重新充电到待机电压Vstb。
提高编程电压，增加了编程成功几率；降低验证电压，增加了验证通过几率，从而整体上提高了编程通过几率，缩短了编程时间。
当然编程电压不能无限制地大，验证电压也不能无限制地小，还是控制在一定的范围之内。
虽然原理简单，操作简单，但也是建立在准确把握了存储单元阵列的物理特性的基础上，提出了实质性的优化方案。
实施例2
从实施例1的图5、图6可以看出，充放电均浪费了大量的时间，因此，在实施例1的基础上，改变充放电方式，也能进一步缩短编程时间。
电荷泵从高压切换到低压的能力非常弱，开关放电模块的强制放电速度不稳定、不可控，是这一问题存在的症结所在。因此，采用限速放电模块取代开关放电模块，实现编程电压到验证电压的直接切换可以解决这一问题。
所述限速放电模块采用但不限于恒流放电模块；通过限速放电模块放电到目标电压值时的放电电流小于等于电荷泵在输出验证电压时所能提供的最小电流，否则会出现字线电压降到验证电压以下，出现验证错误的问题。
在本实施例中，所述恒流放电模块由第一NMOS管MN1和第二NMOS管MN2连接构成，如图8所示，所述第一NMOS管的漏极连接所述电荷泵的输出端，其栅极连接放电信号DISC，其源极连接所述第二NMOS管的漏极，所述第二NMOS管的栅极连接偏置电压VBIAS，其源极接地。
MN1为NMOS管，栅端接偏置电压VBIAS，用于产生恒定电流；MN2为NMOS管，起开关作用。在DISC电压从1切换到0时，电荷泵开启恒流放电模块。
图9是最终以验证通过结束编程的路径C的电压波形图；图10是最终以编程计数达到上限值结束编程的路径D的电压波形图。很明显，充放电时间大大缩短，进而缩短了编程时间。
为了加快放电速度同时保证到达目标电压的精准度，所述恒流放电模块可以采用分段放电方式进行放电，先通过大电流放电，再逐步减小放电电流进行放电，如图11所示。
显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域及相关领域的普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。

Claims (5)

1.一种缩短FLASH编程时间的编程处理方法，其特征在于，当编程次数达到预设值，仍然存在需要编程的存储单元时，通过增加编程电压来提高编程通过几率。
2.根据权利要求1所述的编程处理方法，其特征在于，当编程电压达到最大档位，仍然存在需要编程的存储单元时，通过降低验证电压来提高编程通过几率。
3.根据权利要求1或2所述的编程处理方法，其特征在于，通过限速放电模块实现编程电压到验证电压的直接切换，所述限速放电模块采用但不限于恒流放电模块；通过限速放电模块放电到目标电压值时的放电电流小于等于电荷泵在输出验证电压时所能提供的最小电流。
4.根据权利要求3所述的编程处理方法，其特征在于，所述恒流放电模块由第一NMOS管和第二NMOS管连接构成，所述第一NMOS管的漏极连接所述电荷泵的输出端，其栅极连接放电信号，其源极连接所述第二NMOS管的漏极，所述第二NMOS管的栅极连接偏置电压，其源极接地。
5.根据权利要求3所述的编程处理方法，其特征在于，所述恒流放电模块采用分段放电方式进行放电，先通过大电流放电，再逐步减小放电电流进行放电。
CN201910600536.XA 2019-07-04 2019-07-04 一种缩短flash编程时间的编程处理方法 Pending CN110299172A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910600536.XA CN110299172A (zh) 2019-07-04 2019-07-04 一种缩短flash编程时间的编程处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910600536.XA CN110299172A (zh) 2019-07-04 2019-07-04 一种缩短flash编程时间的编程处理方法

Publications (1)

Publication Number Publication Date
CN110299172A true CN110299172A (zh) 2019-10-01

Family

ID=68030272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910600536.XA Pending CN110299172A (zh) 2019-07-04 2019-07-04 一种缩短flash编程时间的编程处理方法

Country Status (1)

Country Link
CN (1) CN110299172A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022198371A1 (en) * 2021-03-22 2022-09-29 Yangtze Memory Technologies Co., Ltd. Memory device and program operation thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824203B1 (ko) * 2007-04-03 2008-04-21 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
CN101252021A (zh) * 2007-02-22 2008-08-27 海力士半导体有限公司 存储装置及其操作方法
US20090285028A1 (en) * 2008-05-13 2009-11-19 Hynix Semiconductor Inc. Method of programming nonvolatile memory device
US8238167B2 (en) * 2006-05-01 2012-08-07 Micron Technology, Inc. Memory voltage cycle adjustment
CN103366818A (zh) * 2007-06-19 2013-10-23 三星电子株式会社 对存储装置进行编程的方法
CN106920571A (zh) * 2015-12-25 2017-07-04 北京兆易创新科技股份有限公司 一种Nand Flash的编程方法
CN109428481A (zh) * 2017-09-04 2019-03-05 合肥格易集成电路有限公司 一种电荷泵电路及存储器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8238167B2 (en) * 2006-05-01 2012-08-07 Micron Technology, Inc. Memory voltage cycle adjustment
CN101252021A (zh) * 2007-02-22 2008-08-27 海力士半导体有限公司 存储装置及其操作方法
KR100824203B1 (ko) * 2007-04-03 2008-04-21 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
CN103366818A (zh) * 2007-06-19 2013-10-23 三星电子株式会社 对存储装置进行编程的方法
US20090285028A1 (en) * 2008-05-13 2009-11-19 Hynix Semiconductor Inc. Method of programming nonvolatile memory device
CN106920571A (zh) * 2015-12-25 2017-07-04 北京兆易创新科技股份有限公司 一种Nand Flash的编程方法
CN109428481A (zh) * 2017-09-04 2019-03-05 合肥格易集成电路有限公司 一种电荷泵电路及存储器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022198371A1 (en) * 2021-03-22 2022-09-29 Yangtze Memory Technologies Co., Ltd. Memory device and program operation thereof
US11715523B2 (en) 2021-03-22 2023-08-01 Yangtze Memory Technologies Co., Ltd. Memory device and program operation thereof

Similar Documents

Publication Publication Date Title
US6236609B1 (en) Nonvolatile semiconductor memory
US6714448B2 (en) Method of programming a multi-level memory device
KR0184093B1 (ko) 불휘발성 반도체 기억장치와 그 소거방법
TWI427634B (zh) 程式化非揮發性積體記憶體裝置中之單元之系統及方法
EP0539358B1 (en) EEPROM including reference cell
CN101488367B (zh) 用于验证非易失性存储装置的编程的方法
US8238158B2 (en) Programming of memory cells in a nonvolatile memory using an active transition control
US20020154545A1 (en) Non-volatile memory device with plurality of threshold voltage distributions
JPH10241382A (ja) 半導体集積回路
US7099196B2 (en) Flash memory device and program verification method thereof
JPH07320488A (ja) 一括消去型不揮発性記憶装置とその消去方法
CN105976864B (zh) 非易失性存储装置与用于其的写入电路及方法
CA2489766A1 (en) Row decoder circuit for use in programming a memory device
US8228734B2 (en) Nonvolatile memory device and method of programming the same
US6724662B2 (en) Method of recovering overerased bits in a memory device
US7564714B2 (en) Flash memory device and method of controlling program voltage
CN110299172A (zh) 一种缩短flash编程时间的编程处理方法
CN103426472B (zh) Nor Flash存储器的编程系统及方法
US6282119B1 (en) Mixed program and sense architecture using dual-step voltage scheme in multi-level data storage in flash memories
EP2498258B1 (en) Non-volatile memory device with program current clamp and related method
US8400829B2 (en) Semiconductor memory device and method of operating the same
CN101339807B (zh) 非易失性半导体存储器的编程方法及其电路
KR100305215B1 (ko) 플래쉬메모리셀의소거방법및그회로
CN109346120B (zh) 测试、调节存储器参考电流的方法、装置及系统
US6208558B1 (en) Acceleration circuit for fast programming and fast chip erase of non-volatile memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191001

RJ01 Rejection of invention patent application after publication