KR100305215B1 - 플래쉬메모리셀의소거방법및그회로 - Google Patents

플래쉬메모리셀의소거방법및그회로 Download PDF

Info

Publication number
KR100305215B1
KR100305215B1 KR1019980025644A KR19980025644A KR100305215B1 KR 100305215 B1 KR100305215 B1 KR 100305215B1 KR 1019980025644 A KR1019980025644 A KR 1019980025644A KR 19980025644 A KR19980025644 A KR 19980025644A KR 100305215 B1 KR100305215 B1 KR 100305215B1
Authority
KR
South Korea
Prior art keywords
memory cell
sector
cell blocks
erase
recovery
Prior art date
Application number
KR1019980025644A
Other languages
English (en)
Other versions
KR20000004214A (ko
Inventor
권오원
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980025644A priority Critical patent/KR100305215B1/ko
Publication of KR20000004214A publication Critical patent/KR20000004214A/ko
Application granted granted Critical
Publication of KR100305215B1 publication Critical patent/KR100305215B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

1.청구범위에 기재된 발명이 속한 기술분야
본 발명은 플래쉬 메모리 셀의 소거 방법 및 그 회로에 관한 것이다.
2.발명이 해결하려고 하는 기술적 과제
문턱전압이 좁은 소거 특성을 갖도록 하여 플래쉬 메모리 셀의 신뢰성을 향상시키고자 함.
3.발명의 해결방법의 요지
플래쉬 메모리 셀의 소거 동작에 따른 포스트프로그램 동작시 섹터를 다수의 메모리 셀 블록으로 나누어 각 셀 블록 중 선택된 메모리 셀 블록의 소스에는 접지전압을 인가하고 선택되지 않은 메모리 셀 블록의 소스에는 일정한 전압을 인가하여 메모리 셀이 좁은 소거 문턱전압 특성을 갖도록 함.
4.발명의 중요한 용도
노아(NOR)형 메모리 셀 어레이를 사용하는 플래쉬 메모리 장치.

Description

플래쉬 메모리 셀의 소거 방법 및 그 회로{Circuit and method of erasing a flash memory cell}
본 발명은 플래쉬 메모리 셀의 소거(Erase) 방법 및 그 회로에 관한 것으로, 특히 플래쉬 메모리 셀의 소거 동작에 따른 포스트프로그램 동작시 섹터를 다수의 메모리 셀 블록으로 나누어 각 셀 블록 중 선택된 메모리 셀 블록의 소스(Source)에는 접지전압을 인가하고 선택되지 않은 메모리 셀 블록의 소스에는 일정한 전압(1 내지 2V)을 인가하여 메모리 셀이 좁은 소거 문턱전압 특성을 갖도록 함으로써, 포스트프로그램(Postprogram) 효율 증가로 인한 메모리 셀의 신뢰성을 향상시킬 수 있는 플래쉬 메모리 셀의 소거 방법 및 그 회로에 관한 것이다.
도 1은 종래 플래쉬 메모리 셀의 소거 방법을 설명하기 위해 도시한 흐름도로서, 크게 프리프로그램(Preprogram) 모드(11), 소거(Erase) 모드(12) 및 포스트프로그램(Postprogram) 모드(13)의 3 단계로 소거 동작을 수행하게 된다.
먼저, 프리프로그램 모드(11)의 동작을 설명하면 다음과 같다.
단계(101)에서 소거 명령에 따라 단계(102)로 진행하여 바이트(byte) 또는 워드(word) 단위로 프리프로그램을 수행한 후 단계(103)로 진행하게 된다. 상기 단계(103)에서는 프리프로그램 확인 동작을 수행한 후 단계(104)로 진행하여 정상적으로 프리프로그램 되었는지를 확인하게 된다. 확인 결과 정상이 아니면 단계(105)로 진행하여 카운터 루핑(Looping) 횟수가 최종 루핑 횟수인지를 확인하게 된다. 확인 결과 최종 루핑 횟수이면 단계(124)로 진행하여 소거 상태가 불량임을 알린후 종료하고, 최종 루핑 횟수가 아니면 단계(106)로 진행하여 카운터 루핑 횟수를 증가시킨 후 상기 프리프로그램 단계(102)로 복귀하여 상기 과정을 반복 수행하게 된다. 그러나, 상기 단계(104)에서 확인 결과 정상이면 단계(107)로 진행하여 최종 어드레스인지를 확인하게 된다. 상기 확인 결과 최종 어드레스가 아니면 단계(108)로 진행하여 어드레스를 증가시킨 후 상기 프리프로그램 단계(102)로 복귀하여 상기 과정을 반복 수행하고, 최종 어드레스이면 단계(109)로 진행하여 후속 모드인 소거 모드(12)를 수행하게 된다.
소거 모드(12)의 경우, 단계(109)에서 섹터 단위의 소거 동작을 수행한 후 단계(110)로 진행하게 된다. 상기 단계(110)에서는 바이트 또는 워드 단위로 소거 확인 동작을 수행한 후 단계(111)로 진행하여 정상적으로 소거되었는지를 확인하게 된다. 확인 결과 정상이 아니면 단계(112)로 진행하여 카운터 루핑 횟수가 최종 루핑 횟수인지를 확인하게 된다. 확인 결과 최종 루핑 횟수이면 단계(124)로 진행하여 소거 상태가 불량임을 알리고 종료하며, 최종 루핑 횟수가 아니면 단계(113)로 진행하여 카운터 루핑 횟수를 증가시킨 후 상기 소거 단계(109)로 복귀하여 상기 과정을 반복 수행하게 된다. 그러나, 상기 단계(111)에서 확인 결과 정상이면 단계(114)로 진행하여 최종 어드레스인지를 확인하게 된다. 상기 확인 결과 최종 어드레스가 아니면 단계(115)로 진행하여 어드레스를 증가시킨 후 상기 소거 단계(109)로 복귀하여 상기 과정을 반복 수행하고, 최종 어드레스이면 단계(116)로 진행하여 후속 모드인 포스트프로그램 모드(12)를 수행하게 된다.
즉, 단계(116)에서 칼럼(Column)단위의 리커버리 동작을 수행한 후단계(117)로 진행하게 된다. 상기 단계(117)에서는 리커버리 확인 동작을 수행한 후 단계(118)로 진행하여 정상적인 리커버리 상태로 되었는지를 확인하게 된다. 확인 결과 정상이 아니면 단계(119)로 진행하여 카운터 루핑 횟수가 최종 루핑 횟수인지를 확인하게 된다. 확인 결과 최종 루핑 횟수이면 단계(124)로 진행하여 소거 상태가 불량임을 알리고 종료하며, 최종 루핑 횟수가 아니면 단계(120)로 진행하여 카운터 루핑 횟수를 증가시킨 후 상기 리커버리 동작 단계(116)로 복귀하여 상기 과정을 반복 수행하게 된다. 그러나, 상기 단계(118)에서 확인 결과 정상이면 단계(121)로 진행하여 최종 칼럼 어드레스인지를 확인하게 된다. 상기 확인 결과 최종 칼럼 어드레스가 아니면 단계(122)로 진행하여 칼럼 어드레스를 증가시킨 후 상기 리커버리 동작 단계(116)로 복귀하여 상기 과정을 반복 수행하고, 최종 칼럼 어드레스이면 단계(123)로 진행하여 소거 동작을 종료하게 된다.
상술한 바와 같은 종래의 소거 방법은 과소거(Overerase) 된 셀의 문턱전압(Vt) 분포를 0V 이상으로 만드는 포스트프로그램 모드(13)에서는 먼저 칼럼 단위로 비트라인의 누설전류(Bitline leakage)를 센싱하여 설정값 보다 높은지를 판단하여 높으면 상기 칼럼에 대해 메모리 셀의 게이트 전극에는 0V 전압을 인가하고, 드레인 전극에는 5.5V의 전압을 인가하여 프로그램 한다. 그러나, 과소거 된 셀을 통해 흐르는 누설전류와, 과소거 되지는 않았지만 플로팅게이트 전극과 드레인 전극 사이의 접합 캐패시턴스에 의해 플로팅게이트 전극으로 작은 양의 전압이 유기되어 흐르는 드레인 전극의 누설전류 및 셀의 유효 채널 길이의 감소로 인한 기판 문턱전압(Subthreshold)에 의해 흐르는 누설전류 각각에 의해 비트라인에인가된 포스트프로그램 드레인 전압을 크게 떨어뜨려 메모리 셀의 효율을 감소시키는 단점이 있다. 또한, 같은 비트라인에 연결된 셀의 개수가 증가하면 메모리 셀의 효율은 더욱 악화된다.
따라서, 본 발명은 플래쉬 메모리 셀의 소거 동작에 따른 포스트프로그램 동작시 섹터를 다수의 메모리 셀 블록으로 나누어 각 셀 블록 중 선택된 메모리 셀 블록의 소스(Source)에는 접지전압을 인가하고 선택되지 않은 메모리 셀 블록의 소스에는 일정한 전압(1 내지 2V)을 인가하여 메모리 셀이 좁은 소거 문턱전압 특성을 갖도록 함으로써, 상기한 단점을 해소할 수 있는 플래쉬 메모리 셀의 소거 방법을 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 소거 방법은 플래쉬 메모리 셀을 소거하는 동작 중 포스트 프로그램을 실시하기 위한 전단계로 소정의 프리프로그램 모드 및 소거 모드의 동작을 수행하는 단계와, 상기 포스트프로그램 모드시 섹터내의 각 메모리 셀 블록에 대해 순차적으로 리커버리 동작을 수행한 후 상기 섹터내의 모든 메모리 셀 블록에 대해 리커버리 확인동작을 수행하여 정상적인 리커버리 상태로 되었는지를 확인하는 단계와, 상기 리커버리 상태의 확인 결과에 따라 정상일 경우 소거 동작을 종료하고, 비정상일 경우 섹터내의 모든 메모리 셀 블록에 대해 순차적으로 리커버리 동작을 재 수행하되 선택되지 않은 메모리 셀 블록의 소스에는 소정의 전압을 인가하여 좁은 문턱 전압 특성을 갖도록 리커버리 동작을 재 수행 한 후 카운터 루핑 횟수가 최종 루핑 횟수인지를 확인하는 단계와, 상기 카운터 루핑 횟수의 확인 결과에 따라 소거 상태가 불량임을 알리고 종료하거나 카운터 루핑 횟수를 증가시킨 후 상기 섹터 내의 모든 메모리 셀 블록에 대해 리커버리 확인 동작을 수행하는 단계로 복귀하여 상기 과정을 반복 수행하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
또한, 상술한 목적을 달성하기 위한 본 발명에 따른 소거 회로는 다수의 셀 블록으로 구분되어지는 섹터와, 섹터 어드레스의 입력에 따라 블록 제어신호를 순차적으로 카운팅 하기 위한 블록 카운터와, 상기 블록 카운터의 출력에 따라 상기 섹터 내의 다수의 셀 블록을 단계적으로 포스트프로그램 하기 위해 디코딩하는 셀 블록 선택 회로와, 상기 섹터 내의 다수의 셀 블록 중 선택되지 않는 다수의 셀 블록으로 상기 셀 블록 선택 회로를 통해 일정한 소스 전압을 공급하기 위한 소스 바이어스 발생 회로와, 상기 섹터 어드레스의 입력에 따라 상기 다수의 셀 블록의 모든 칼럼에 대한 입출력을 동시에 선택하기 위한 Y-게팅 회로와, 상기 선택된 다수의 셀 블록으로 상기 Y-게팅 회로를 통해 드레인 전압을 공급하기 위한 Y-디코더 및 드레인 전압 스위칭 회로와, 상기 Y-디코더 및 드레인 전압 스위칭 회로를 통해 상기 다수의 셀 블록의 모든 비트라인의 데이터를 센싱하기 위한 센스앰프 회로를 포함하여 구성된 것을 특징으로 한다.
도 1은 종래 플래쉬 메모리 셀의 소거 방법을 설명하기 위해 도시한 흐름도.
도 2는 본 발명에 따른 플래쉬 메모리 셀의 소거 방법을 설명하기 위해 도시한 흐름도.
도 3은 본 발명에 따른 플래쉬 메모리 셀의 소거 회로도.
도 4는 소거 확인 후 각 입출력(IO)별 비트라인의 누설전류를 나타낸 그래프.
<도면의 주요 부분에 대한 부호의 설명>
1: 섹터 2: 셀 블록 선택 회로
3: 소스 바이어스 발생 회로 4: 블록 카운터
5: Y-게팅 회로 7: 센스앰프 회로
6: Y-디코더 및 드레인 전압 스위칭 회로
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 플래쉬 메모리 셀의 소거 방법을 설명하기 위해 도시한 흐름도로서, 프리프로그램 모드(11) 및 소거 모드(12) 동작 이후에 본 발명에 의한 포스트프로그램 모드(23)의 동작시 포스트프로그램 확인 동작에서 섹터내의 셀 블록에 대한 모든 칼럼을 동시에 인에이블시켜 입출력 단위로 확인동작을 수행하게 된다.
즉, 소거 명령(101)에 따른 프리프로그램 모드(11) 및 소거 모드(12)의 동작을 완료한 후, 후속 모드인 포스트프로그램 모드(23)의 동작을 상세히 설명하면 다음과 같다.
포스트프로그램 모드(23)시 단계(202)에서는 섹터내의 모든 메모리 셀 블록에 대해 리커버리 확인 동작을 수행한 후 상기 섹터내의 모든 메모리 셀 블록에 대해 리커버리 동작을 수행하게 된다. 이후, 단계(203)로 진행하여 정상적인 리커버리 상태로 되었는지를 확인하게 된다. 확인 결과 정상이 아니면 단계(204)로 진행하여 섹터내의 모든 메모리 셀 블록에 대해 리커버리 동작을 재 수행 한 후 단계(205)로 진행하게 된다. 상기 단계(205)에서는 카운터 루핑 횟수가 최종 루핑 횟수인지를 확인하게 된다. 확인 결과 최종 루핑 횟수이면 단계(207)로 진행하여 소거 상태가 불량임을 알리고 종료하며, 최종 루핑 횟수가 아니면 단계(206)로 진행하여 카운터 루핑 횟수를 증가시킨 후 상기 섹터내의 모든 메모리 셀 블록에 대한 리커버리 확인 동작 단계(202)로 복귀하여 상기 과정을 반복 수행하게 된다. 그러나, 상기 단계(203)에서 리커버리 확인 결과 정상이면 단계(208)로 진행하여 소거 동작을 종료하게 된다.
도 3은 본 발명에 따른 플래쉬 메모리 셀의 소거 회로도로서, 다수의 셀 블록(BLOCK_0 내지 BLOCK_M)으로 구분되어지는 섹터(1)와(본발명에서는 설명의 편의를 위해 메모리 셀 어레이 중 하나의 섹터만을 나타내었다), 섹터 어드레스(SA)의 입력에 따라 블록 제어신호를 순차적으로 카운팅 하기 위한 블록 카운터(4)와, 상기 블록 카운터(4)의 출력에 따라 상기 섹터 내의 다수의 셀 블록(BLOCK_0 내지 BLOCK_M)을 단계적으로 포스트프로그램 하기 위해 디코딩하는 셀 블록 선택 회로(2)와, 상기 섹터 내의 다수의 셀 블록(BLOCK_0 내지 BLOCK_M) 중 선택되지 않는 다수의 셀 블록으로 상기 셀 블록 선택 회로(2)를 통해 일정한 소스 전압을 공급하기 위한 소스 바이어스 발생 회로(3)와, 상기 섹터 어드레스(SA)의 입력에 따라 상기 다수의 셀 블록(BLOCK_0 내지 BLOCK_M)의 모든 칼럼에 대해 입출력(IO0 내지 IO15)을 동시에 선택하기 위한 Y-게팅(Y-Gating) 회로(5)와, 상기 선택된 다수의 셀 블록(BLOCK_0 내지 BLOCK_M)으로 상기 Y-게팅(Y-Gating) 회로(5)를 통해 드레인 전압을 공급하기 위한 Y-디코더 및 드레인 전압 스위칭 회로(6)와, 상기 Y-디코더 및 드레인 전압 스위칭 회로(6)를 통해 상기 다수의 셀 블록(BLOCK_0 내지 BLOCK_M)의 모든 비트라인의 데이터를 센싱하기 위한 센스앰프 회로(7)로 구성된다.
본 발명에서는 하나의 섹터(1)를 다수의 셀 블록(BLOCK_0 내지 BLOCK_M)으로 구분하고, 상기 다수의 셀 블록(BLOCK_0 내지 BLOCK_M)을 상기 셀 블록 선택 회로(2)를 통해 소스 디코딩을 하여 순차적으로 포스트프로그램을 수행하게 된다. 이때, 선택된 셀 블록의 소스에는 접지전압(0V)을 공급하여 핫 캐리어 인젝션(Hotcarrier injection)에 의한 포스트프로그램 동작조건을 제공하게 된다. 즉, 상기 섹터(1)내의 모든 메모리 셀 블록(BLOCK_0 내지 BLOCK_M)에 대해 순차적으로 리커버리 동작을 수행할 때, 상기 섹터(1)내의 모든 메모리 셀 블록(BLOCK_0 내지 BLOCK_M)의 게이트에는 0V, 비트라인에는 5 내지 6V를 인가하고, 상기 리커버리 동작을 위해 선택된 메모리 셀 블록의 소스에는 0V의 전압을 인가하고, 선택되지 않은 메모리 셀 블록의 소스에는 1 내지 2V의 전압을 인가하여 소거동작을 수행하게 된다.
상기 선택되지 않은 셀 블록의 소스에는 상기 소스 바이어스 발생 회로(3)로부터 상기 셀 블록 선택 회로(2)를 통해 1 내지 2V 전압을 인가하여 게이트-소스간 전압(Vgs)을 감소시켜 누설전류의 흐름을 감소시키게 된다. 이는 셀이 제작된 P-웰과는 역바이어스 상태이기 때문에 전압(Vgs+ΔBS)이 게이트 턴온 전압으로 되어 누설전류의 감소에 기여할 수 있다.
즉, 본 발명은 한 섹터의 포스트프로그램이 끝나면 다시 확인단계로 진행하여 최대 설정 루프 만큼 포스트프로그램을 수행하여 소거 동작을 종료하게 된다.
도 4는 소거 확인 후 각 입출력(IO)별 비트라인의 누설전류를 나타낸 그래프로서, 각각의 입출력에 대해 모든 칼럼이 인에이블 된 상태에서 소거 확인동작에 따른 정상/불량을 확인하기 위한 비트라인 누설전류의 실험 데이터 이다. 즉, 64 칼럼, 16 입출력 이면, 총 1024 비트라인을 갖게 되며, 하나의 입출력에 대해 64 비트라인이 접속되게 된다.
상술한 바와 같이 본 발명에 의하면 플래쉬 메모리 셀의 소거동작시 종래에는 포스트프로그램시 각각의 칼럼별로 리커버리 확인동작을 수행하나, 본 발명에서는 한 섹터 내의 전체 칼럼을 모두 동시에 인에이블하여 각각의 입출력별로 리커버리 확인동작을 수행함으로써, 전체적인 소거동작 시간을 단축시킬 수 있으며, 소스 바이어스의 인가로 인해 기생 누설전류의 흐름을 최대한 줄일 수 있고, 포스트프로그램시 모든 칼럼을 동시에 포스트프로그램 하여 이미 패스된 칼럼에 대해서도 포스트프로그램이 실시되도록 함으로써 소거 문턱전압이 좁게되어 셀의 신뢰성을 향상 시킬 수 있는 탁월한 효과가 있다.

Claims (4)

  1. 플래쉬 메모리 셀을 소거하는 동작 중 포스트 프로그램을 실시하기 위한 전단계로 소정의 프리프로그램 모드 및 소거 모드의 동작을 수행하는 단계와,
    상기 포스트프로그램 모드시 섹터내의 각 메모리 셀 블록에 대해 순차적으로 리커버리 확인동작을 수행한 후 상기 섹터내의 모든 메모리 셀 블록에 대해 리커버리 동작을 수행하여 정상적인 리커버리 상태로 되었는지를 확인하는 단계와,
    상기 리커버리 상태의 확인 결과에 따라 정상일 경우 소거 동작을 종료하고, 비정상일 경우 섹터내의 모든 메모리 셀 블록에 대해 순차적으로 리커버리 동작을 재 수행하되 선택되지 않은 메모리 셀 블록의 소스에는 소정의 전압을 인가하여 좁은 문턱 전압 특성을 갖도록 리커버리 동작을 재 수행 한 후 카운터 루핑 횟수가 최종 루핑 횟수인지를 확인하는 단계와,
    상기 카운터 루핑 횟수의 확인 결과에 따라 소거 상태가 불량임을 알리고 종료하거나 카운터 루핑 횟수를 증가시킨 후 상기 섹터 내의 모든 메모리 셀 블록에 대해 리커버리 확인 동작을 수행하는 단계로 복귀하여 상기 과정을 반복 수행하는 단계를 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리 셀의 소거 방법.
  2. 제 1 항에 있어서,
    상기 섹터내의 모든 메모리 셀 블록에 대해 순차적으로 리커버리 동작을 수행하는 단계에서는 상기 섹터내의 모든 메모리 셀 블록의 게이트에는 0V, 비트라인에는 5내지6V를 인가하며, 선택되지 않은 상기 메모리 셀 블록의 소스에는 소정의 전압으로 1 내지 2V의 전압을 인가하여 소거하는 것을 특징으로 하는 플래쉬 메모리 셀의 소거 방법.
  3. 제 1 항에 있어서,
    상기 리커버리 확인 동작은 모든 칼럼 어드레스를 인에이블한 후 입출력 별로 확인 동작을 수행하도록 하는 것을 특징으로 하는 플래쉬 메모리 셀의 소거 방법.
  4. 다수의 셀 블록으로 구분되어지는 섹터와,
    섹터 어드레스의 입력에 따라 블록 제어신호를 순차적으로 카운팅 하기 위한 블록 카운터와,
    상기 블록 카운터의 출력에 따라 상기 섹터 내의 다수의 셀 블록을 단계적으로 포스트프로그램 하기 위해 디코딩하는 셀 블록 선택 회로와,
    상기 섹터 내의 다수의 셀 블록 중 선택되지 않는 다수의 셀 블록으로 상기 셀 블록 선택 회로를 통해 일정한 소스 전압을 공급하기 위한 소스 바이어스 발생 회로와,
    상기 섹터 어드레스의 입력에 따라 상기 다수의 셀 블록의 모든 칼럼에 대한 입출력을 동시에 선택하기 위한 Y-게팅 회로와,
    상기 선택된 다수의 셀 블록으로 상기 Y-게팅 회로를 통해 드레인 전압을 공급하기 위한 Y-디코더 및 드레인 전압 스위칭 회로와,
    상기 Y-디코더 및 드레인 전압 스위칭 회로를 통해 상기 다수의 셀 블록의 모든 비트라인의 데이터를 센싱하기 위한 센스앰프 회로를 포함하여 구성된 것을 특징으로 하는 플래쉬 메모리 셀의 소거 회로.
KR1019980025644A 1998-06-30 1998-06-30 플래쉬메모리셀의소거방법및그회로 KR100305215B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025644A KR100305215B1 (ko) 1998-06-30 1998-06-30 플래쉬메모리셀의소거방법및그회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025644A KR100305215B1 (ko) 1998-06-30 1998-06-30 플래쉬메모리셀의소거방법및그회로

Publications (2)

Publication Number Publication Date
KR20000004214A KR20000004214A (ko) 2000-01-25
KR100305215B1 true KR100305215B1 (ko) 2001-09-24

Family

ID=19542031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025644A KR100305215B1 (ko) 1998-06-30 1998-06-30 플래쉬메모리셀의소거방법및그회로

Country Status (1)

Country Link
KR (1) KR100305215B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474200B1 (ko) * 2002-07-18 2005-03-10 주식회사 하이닉스반도체 플래시 메모리의 로우 디코더 및 이를 이용한 플래시메모리 셀의 소거 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571266B1 (ko) * 1998-10-28 2006-08-10 주식회사 하이닉스반도체 플래쉬 메모리 셀의 소거 방법
KR100519534B1 (ko) * 2000-11-09 2005-10-05 주식회사 하이닉스반도체 플래쉬 메모리 소자의 소거 방법
KR100600951B1 (ko) * 2005-04-06 2006-07-13 매그나칩 반도체 유한회사 플래시 메모리 소자 및 그 포스트 프로그램 방법
KR100776901B1 (ko) * 2005-04-11 2007-11-19 주식회사 하이닉스반도체 Ｎａｎｄ형 플래쉬 메모리 소자의 리커버리 방법
KR100936877B1 (ko) * 2007-06-28 2010-01-14 주식회사 하이닉스반도체 플래시 소자의 소거 문턱전압 제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474200B1 (ko) * 2002-07-18 2005-03-10 주식회사 하이닉스반도체 플래시 메모리의 로우 디코더 및 이를 이용한 플래시메모리 셀의 소거 방법

Also Published As

Publication number Publication date
KR20000004214A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
US6567316B1 (en) Nonvolatile semiconductor memory device and method of erasing data of nonvolatile semiconductor memory device
US6587903B2 (en) Soft programming for recovery of overerasure
US7196934B2 (en) Non-volatile memory with erase verify circuit having comparators indicating under-erasure, erasure, and over-erasure of memory cells
US6515908B2 (en) Nonvolatile semiconductor memory device having reduced erase time and method of erasing data of the same
US7072221B2 (en) Flash memory device and method for driving the same
US9093172B2 (en) Method and apparatus for leakage suppression in flash memory in response to external commands
US6438037B1 (en) Threshold voltage compacting for non-volatile semiconductor memory designs
JP2001184876A (ja) 不揮発性半導体記憶装置
JP2982676B2 (ja) 不揮発性半導体記憶装置の過消去救済方法
JP2005011490A (ja) 半導体装置
US6240023B1 (en) Method for efficiently executing soft programming of a memory block
JP3548830B2 (ja) 擾乱が減ぜられたフラッシュ・メモリ・システム及びその方法
KR100305215B1 (ko) 플래쉬메모리셀의소거방법및그회로
JP2005500636A (ja) 高い列リークの存在下にあるｎｏｒフラッシュメモリセル用の正確な検証装置および方法
US5943266A (en) Semiconductor integrated circuit device employing a programming circuit having increased immunity to gate disturbance and method of programming therefor
JPH04222994A (ja) 不揮発性半導体記憶装置
JP3180003B2 (ja) 半導体記憶装置
JP4131902B2 (ja) 不揮発性半導体メモリおよびそのスレシホールド電圧制御方法
JPH0644791A (ja) 不揮発性半導体装置
US6208558B1 (en) Acceleration circuit for fast programming and fast chip erase of non-volatile memory
JPH09180480A (ja) 不揮発性メモリデバイス用スナッププログラミング予調整手順
JPH0668686A (ja) 半導体不揮発性記憶装置
KR100293636B1 (ko) 플래쉬 메모리셀의 소거방법
JP2630066B2 (ja) 不揮発性半導体記憶装置の消去方法
KR100541165B1 (ko) 플래쉬 메모리 소자의 프로그램 및 소거 검증 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee