CN104575596A - 一种抗衰退的闪存及抗衰退的方法 - Google Patents
一种抗衰退的闪存及抗衰退的方法 Download PDFInfo
- Publication number
- CN104575596A CN104575596A CN201310471076.8A CN201310471076A CN104575596A CN 104575596 A CN104575596 A CN 104575596A CN 201310471076 A CN201310471076 A CN 201310471076A CN 104575596 A CN104575596 A CN 104575596A
- Authority
- CN
- China
- Prior art keywords
- stepped
- voltage gear
- voltage
- programming
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明公开了一种抗衰退的闪存，包含闪存阵列、控制器和电压调制器，还包含抗衰退电路，抗衰退电路分别与控制器和电压调制器互联，用于记录每次闪存阵列成功进行编程或擦除的提升的临界阶梯电压档位或最大计数阶梯电压档位，并且控制控制器下次施加临界阶梯电压档位或最大计数阶梯电压档位给闪存阵列以进行编程或擦除。本发明通过使用抗衰退电路记录每次闪存阵列成功进行编程或擦除的提升的临界阶梯电压档位，并且下次使用临界阶梯电压档位给闪存阵列以进行编程或擦除，这样下次可以从临界阶梯电压档位进行操作，避免每次从较低的阶梯电压档位开始，节省了操作时间，提高了闪存的运行速度，并且减少了达到最大计数的几率，延长了闪存的使用寿命。
Description
技术领域
本发明涉及闪存技术领域，尤其涉及一种抗衰退的闪存及抗衰退的方法。
背景技术
图1是现有技术的闪存的结构示意图，如图1所示，通常的闪存（Flash）包含闪存阵列11、控制器12和电压调制器13。Flash存储器是一种非易失类存储器，通过浮栅（FG）中的电子来实现信息的存储。当通过编程（写）操作在浮栅中存储更多的电子时，存储单元的阈值电压升高；当通过擦除操作使电子离开浮栅时，存储单元的阈值电压相应降低。其中，控制器12使用依次提高的阶梯电压档位控制所述闪存阵列的编程或擦除。
闪存单元在编程和擦除操作中，为了保证写和擦除的速度不会越来越慢，在编程时，在栅极和/或漏极施加阶梯电压，在擦除时，在栅极和/或基底（P阱）也施加阶梯电压，其中，阶梯电压分别为具有依次提高的阶梯电压档位。例如，在通常的Flash单元擦除操作中，在栅极施加负电压，在基底上施加正电压，使得电子在电场作用下从浮栅离开，降低器件的阈值电压，从而实现擦除功能。图2是闪存的阶梯电压档位的示意图。如图2所示，MAX counter为最大计数，VBmin为初始阶梯电压档位，VBmax为达到最大计数的阶梯电压档位，也就是最大计数阶梯电压档位，Vstep为阶梯电压档位的差值。在现有技术中，从VBmin（例如3V）进行写或擦除，经过固定计数（例如100次）写或擦除时，则提高阶梯电压的档位（例如0.1V），然后继续进行写或擦除，直到写或擦除完成，能够完成写或擦除的最低阶梯电压档位为临界阶梯电压档位VBlast。但是该种方法存在下面两个缺点：
第一，某存储块（block）或存储区（sector）的单元使用该阶梯电压，达到最大计数（MAX counter，例如500次）也无法完成写或擦除，也就是达到VBmax也无法完成写或擦除，这样存储单元的阈值电压不能调节到合适的值；
第二，某存储块（block）或存储区（sector）的单元使用该阶梯电压，能够达到临界阶梯电压档位VBlast，完成写或擦除，但是所用时间较长，导致写或擦除的速度较慢。
如果使用现有技术的固定阶梯电压进行写或擦除，以上两种缺点均无法避免，这样闪存进行操作的时间较长，速度就相应较慢，严重影响了闪存芯片的使用性能，而且经过过多次数的操作，也缩短了闪存芯片的使用寿命。
发明内容
有鉴于此，本发明的目的在于提出一种抗衰退的闪存及抗衰退的方法，能够提高闪存的运行速度。
为达此目的，本发明提供了一种抗衰退的闪存，包含闪存阵列、控制器和电压调制器，其中，所述控制器使用依次提高的阶梯电压档位控制所述闪存阵列的编程或擦除，还包含：
抗衰退电路，分别与所述控制器和所述电压调制器互联，用于记录每次所述闪存阵列成功进行编程或擦除的提升的临界阶梯电压档位或最大计数阶梯电压档位，并且控制所述控制器下次施加所述临界阶梯电压档位或所述最大计数阶梯电压档位给所述闪存阵列以进行编程或擦除。
优选地，在编程时，施加在所述闪存阵列的栅极和/或漏极的阶梯电压档位在3V至5V之间，在擦除时，施加在所述闪存阵列的栅极上的阶梯电压档位在-10V至-5V之间，施加在所述闪存阵列的基底上的阶梯电压档位在7V至10V之间。
优选地，每个所述阶梯电压档位的差值在0.05V至0.5V之间。
本发明还提供了一种闪存的抗衰退方法，所述闪存包含闪存阵列、控制器、电压调制器和抗衰退电路，所述抗衰退方法包含：
所述控制器使用依次提高的阶梯电压档位控制所述闪存阵列进行编程或擦除；
所述抗衰退电路记录所述闪存阵列每次成功进行编程或擦除的提升的临界阶梯电压档位或最大计数阶梯电压档位；
所述抗衰退电路控制所述控制器下次施加所述提升的临界阶梯电压档位或所述最大计数阶梯电压档位给所述闪存阵列以进行编程或擦除。
优选地，所述抗衰退电路记录所述闪存阵列每次成功进行编程或擦除的提升的临界阶梯电压档位包含：
在每次编程或擦除开始前，所述抗衰退电路判断当前电压配置是否为最高电压档位值，若是，则不记录，若否，则判断临界阶梯电压档位是否提升，若否，则不记录，若是，则在所述编程或擦除完成后记录成功进行编程或擦除的提升的临界阶梯电压档位。
优选地，在编程时，施加在所述闪存阵列的栅极和/或漏极的阶梯电压档位在3V至5V之间，在擦除时，施加在所述闪存阵列的栅极上的阶梯电压档位在-10V至-5V之间，施加在所述闪存阵列的基底上的阶梯电压档位在7V至10V之间。
优选地，每个所述阶梯电压档位的差值在0.05V至0.5V之间。
本发明通过使用抗衰退电路记录每次闪存阵列成功进行编程或擦除的提升的临界阶梯电压档位或最大计数阶梯电压档位，并且下次使用临界阶梯电压档位或最大计数阶梯电压档位给所述闪存阵列以进行编程或擦除，这样下次可以从临界阶梯电压档位或最大计数阶梯电压档位进行操作，避免每次从较低的阶梯电压档位开始，节省了操作时间，提高了闪存的运行速度，因此提高了了闪存的使用性能，也减少了达到最大计数的几率，延长了闪存的使用寿命。
附图说明
图1是现有技术的闪存的结构示意图；
图2是闪存的阶梯电压档位的示意图；
图3是本发明的抗衰退的闪存的结构示意图；
图4是本发明的闪存的抗衰退的方法的流程图；
图5是本发明的闪存的抗衰退电路的工作流程图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
图3是本发明的抗衰退的闪存的结构示意图。如图3所示，本发明实施例提供了一种抗衰退的闪存，包含闪存阵列（Flash Array）31、控制器32和电压调制器33，其中，所述控制器32使用依次提高的阶梯电压档位控制所述闪存阵列31的编程（写）或擦除，还包含抗衰退电路34，抗衰退电路34分别与所述控制器32和所述电压调制器33互联，用于记录每次所述闪存阵列31成功进行编程或擦除的提升的临界阶梯电压档位或最大计数阶梯电压档位，并且控制所述控制器32下次施加所述临界阶梯电压档位或所述最大计数阶梯电压档位给所述闪存阵列31以进行编程或擦除。
其中，抗衰退电路包含记录模块和控制模块，记录模块用于记录所述存储阵列闪存阵列成功进行编程或擦除的提升的临界阶梯电压档位或最大计数阶梯电压档位；控制模块用于控制所述控制器下次施加所述临界阶梯电压档位或所述最大计数阶梯电压档位给所述闪存阵列以进行编程或擦除。所述抗衰退电路通常集成在所述闪存中，电压调制器用于给控制器32和抗衰退电路34提供稳压。
其中，闪存存储器是一种非易失类存储器，通过浮栅（FG）中的电子来实现信息的存储。当通过编程操作在浮栅中存储更多的电子时，存储单元的阈值电压升高；当通过擦除操作使电子离开浮栅时，存储单元的阈值电压相应降低。其中，控制器32使用依次提高的阶梯电压档位控制所述闪存阵列的编程或擦除。
于是，在闪存进行编程时，则在栅极和/或漏极施加阶梯电压，在闪存进行擦除时，则在栅极和/或基底（P阱）施加阶梯电压，其中，阶梯电压分别为具有递增的阶梯电压档位。在编程时，施加在所述闪存阵列的栅极和/或漏极的阶梯电压档位在3V至5V之间，在擦除时，施加在所述闪存阵列的栅极上的阶梯电压档位在-10V至-5V之间，施加在所述闪存阵列的基底上的阶梯电压档位在7V至10V之间。优选地，每个所述阶梯电压档位的差值在0.05V至0.5V之间。如图2所示，MAX counter为最大计数，VBmin为初始阶梯电压档位，VBmax为最大计数阶梯电压档位，VBlast为能够完成写或擦除的最低阶梯电压档位，也就是临界阶梯电压档位，Vstep为阶梯电压档位的差值。抗衰退的闪存包含抗衰退电路34，抗衰退电路34分别与所述控制器32和所述电压调制器33互联，而且用于记录每次闪存阵列31成功进行编程或擦除的提升的临界阶梯电压档位或最大计数阶梯电压档位，并且控制所述控制器32下次施加所述临界阶梯电压档位或最大计数阶梯电压档位给所述闪存阵列31以进行编程或擦除。
在现有技术中，写或擦除会在到达最大计数（MAX counter）时或者达到存储单元的合适阈值时停止，而不保留上次的写或擦除的电压信息。本发明实施例中，抗衰退电路34将上次操作（写或者擦除）结束时的提升的阶梯电压档位记录在抗衰退电路中，以此来优化下一次的操作，具体的工作过程分以下两种情况：
第一种、前一次记录的电压值为VBmax，写或擦除到达最大计数（MAXcounter）。如果出现这种情况，表明此存储块或存储区上一次的操作难以完成，因此闪存阵列31中的存储单元没有达到合适的阈值。基底（P阱）端施加的电压值太小是出现这种情况的原因，因此在下一次操作中，直接将上次的VBmax作为起始电压，并一直以该最大电压进行写或擦除。这样保证了下次操作的能力比上一次更强，保证存储单元能够成功地完成写或擦除。
第二种、前一次记录的电压值为VBlast，写或擦除没有到达最大计数（MAX counter）。如果出现这种情况，表明此存储块或存储区上一次的操作成功完成，因此闪存阵列31中的存储单元达到合适的阈值，且结束时的电压VBlast位于VBmin和VBmax之间，因此在下一次操作中，直接将上次的VBlast（假设有提升，若无提升则不记录）作为起始电压，并一直以该最大电压进行写或擦除。这样保证了下次操作的能力比上一次更强，缩短了操作时间，提高了操作速度。
在编程/擦除（Program/Erase）开始时，所述抗衰退电路判断当前电压配置是否为最高电压档位值，若是，则不记录，若否，则判断临界阶梯电压档位是否提升，若否，则不记录，若是，则记录成功进行编程或擦除的提升的临界阶梯电压档位VBlast，以更新抗衰退电路的电压配置。
抗衰退电路34记录提升的临界阶梯电压档位或最大计数阶梯电压档位，并且把提升的临界阶梯电压档位或最大计数阶梯电压档位写入到电压配置（Trim）中，然后，抗衰退电路34根据当前电压配置（Trim）中的信息设定控制控制器32对闪存阵列31进行操作。
当写或擦除电压档位增加时，抗衰退电路记录提升的临界阶梯电压档位，采用提升的临界阶梯电压档位，提高写或擦除的能力，并且把提升的临界阶梯电压档位写入到电压配置（Trim）中，在以后的写或擦除操作中都将使用新的电压档位（提升的临界阶梯电压）。但是当电压档位已设定为最高档位时，抗衰退电路就无法再提高写或擦除的能力。抗衰退电路34控制控制器32施加所述临界阶梯电压档位VBlast给所述闪存阵列31以进行写或擦除。这样能够保证在闪存每次进行操作时，都从上次成功进行操作的临界阶梯电压档位开始进行操作，不仅节约了操作时间，并且提高了闪存的运行速度。
本发明实施例的抗衰退的闪存通过使用抗衰退电路记录每次闪存阵列成功进行编程或擦除的提升的临界阶梯电压档位或最大计数阶梯电压档位，并且下次使用临界阶梯电压档位或最大计数阶梯电压档位给所述闪存阵列以进行编程或擦除，这样下次可以从临界阶梯电压档位或最大计数阶梯电压档位进行操作，避免每次从较低的阶梯电压档位开始，节省了操作时间，提高了闪存的运行速度，因此提高了了闪存的使用性能，也减少了达到最大计数的几率，延吃长了闪存的使用寿命。
图4是本发明的闪存的抗衰退的方法的流程图；图5是本发明的闪存的抗衰退电路的工作流程图。
如图4所示，本发明实施例提供了一种闪存的抗衰退方法，所述闪存包含闪存阵列31、控制器32、电压调制器33和抗衰退电路34，所述抗衰退方法包含：
S410，所述控制器使用依次提高的阶梯电压档位控制所述闪存阵列进行编程或擦除。
具体地，闪存在编程时，则在栅极和漏极施加阶梯电压，在擦除时，则在栅极或基底（P阱）也施加阶梯电压，其中，阶梯电压分别为具有递增的阶梯电压档位。
S420，所述抗衰退电路记录所述闪存阵列每次成功进行编程或擦除的提升的临界阶梯电压档位或最大计数阶梯电压档位。
其中，抗衰退电路根据当前电压配置（Trim）中的信息设定控制控制器32对闪存阵列31的电压进行操作，此电压包括编程时的栅极电压和漏极电压以及擦除时的基底电压和栅极电压。
优选地，如图5所示，在每次编程或擦除开始前，所述抗衰退电路判断当前电压配置是否为最高电压档位值，若是，则不记录，若否，则判断临界阶梯电压档位是否提升，若否，则不记录，若是，则在所述编程或擦除完成后记录成功进行编程或擦除的提升的临界阶梯电压档位，以更新抗衰退电路的电压配置。
S430，所述抗衰退电路控制所述控制器下次施加所述提升的临界阶梯电压档位或最大计数阶梯电压档位给所述闪存阵列以进行编程或擦除。
在抗衰退电路34记录提升的临界阶梯电压档位作为新的电压配置后，在下次进行操作时，控制控制器32施加提升的临界阶梯电压档位给所述闪存阵列31以进行编程或擦除。在闪存进行编程时，则在栅极和/或漏极施加阶梯电压，在闪存进行擦除时，则在栅极和/或基底（P阱）施加阶梯电压，其中，阶梯电压分别为具有递增的阶梯电压档位。其中，在编程时，施加在所述闪存阵列的栅极和/或漏极的阶梯电压档位在3V至5V之间，在擦除时，施加在所述闪存阵列的栅极上的阶梯电压档位在-10V至-5V之间，施加在所述闪存阵列的基底上的阶梯电压档位在7V至10V之间。优选地，每个所述阶梯电压档位的差值在0.05V至0.5V之间。
本发明实施例闪存的抗衰退方法通过使用抗衰退电路记录每次闪存阵列成功进行编程或擦除的提升的临界阶梯电压档位或最大计数阶梯电压档位，并且下次使用临界阶梯电压档位或最大计数阶梯电压档位给所述闪存阵列以进行编程或擦除，这样下次可以从临界阶梯电压档位或最大计数阶梯电压档位进行操作，避免每次从较低的阶梯电压档位开始，节省了操作时间，提高了闪存的运行速度，因此提高了闪存的使用性能，也减少了达到最大计数的几率，延长了闪存的使用寿命。
以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种抗衰退的闪存，包含闪存阵列、控制器和电压调制器，其中，所述控制器使用依次提高的阶梯电压档位控制所述闪存阵列的编程或擦除，其特征在于，还包含：
抗衰退电路，分别与所述控制器和所述电压调制器互联，用于记录每次所述闪存阵列成功进行编程或擦除的提升的临界阶梯电压档位或最大计数阶梯电压档位，并且控制所述控制器下次施加所述临界阶梯电压档位或所述最大计数阶梯电压档位给所述闪存阵列以进行编程或擦除。
2.根据权利要求1所述的抗衰退的闪存，其特征在于，在编程时，施加在所述闪存阵列的栅极和/或漏极的阶梯电压档位在3V至5V之间，在擦除时，施加在所述闪存阵列的栅极上的阶梯电压档位在-10V至-5V之间，施加在所述闪存阵列的基底上的阶梯电压档位在7V至10V之间。
3.根据权利要求1所述的抗衰退的闪存，其特征在于，每个所述阶梯电压档位的差值在0.05V至0.5V之间。
4.一种闪存的抗衰退方法，其特征在于，所述闪存包含闪存阵列、控制器、电压调制器和抗衰退电路，所述抗衰退方法包含：
所述控制器使用依次提高的阶梯电压档位控制所述闪存阵列进行编程或擦除；
所述抗衰退电路记录所述闪存阵列每次成功进行编程或擦除的提升的临界阶梯电压档位或最大计数阶梯电压档位；
所述抗衰退电路控制所述控制器下次施加所述提升的临界阶梯电压档位或所述最大计数阶梯电压档位给所述闪存阵列以进行编程或擦除。
5.根据权利要求4所述的闪存的抗衰退方法，其特征在于，所述抗衰退电路记录所述闪存阵列每次成功进行编程或擦除的提升的临界阶梯电压档位包含：
在每次编程或擦除开始前，所述抗衰退电路判断当前电压配置是否为最高电压档位值，若是，则不记录，若否，则判断临界阶梯电压档位是否提升，若否，则不记录，若是，则在所述编程或擦除完成后记录成功进行编程或擦除的提升的临界阶梯电压档位。
6.根据权利要求4所述的闪存的抗衰退方法，其特征在于，在编程时，施加在所述闪存阵列的栅极和/或漏极的阶梯电压档位在3V至5V之间，在擦除时，施加在所述闪存阵列的栅极上的阶梯电压档位在-10V至-5V之间，施加在所述闪存阵列的基底上的阶梯电压档位在7V至10V之间。
7.根据权利要求4所述的闪存的抗衰退方法，其特征在于，每个所述阶梯电压档位的差值在0.05V至0.5V之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310471076.8A CN104575596A (zh) | 2013-10-10 | 2013-10-10 | 一种抗衰退的闪存及抗衰退的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310471076.8A CN104575596A (zh) | 2013-10-10 | 2013-10-10 | 一种抗衰退的闪存及抗衰退的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104575596A true CN104575596A (zh) | 2015-04-29 |
Family
ID=53091473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310471076.8A Pending CN104575596A (zh) | 2013-10-10 | 2013-10-10 | 一种抗衰退的闪存及抗衰退的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104575596A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111863091A (zh) * | 2019-04-29 | 2020-10-30 | 北京兆易创新科技股份有限公司 | 一种控制擦除性能的方法和装置 |
| CN115509468A (zh) * | 2022-11-23 | 2022-12-23 | 四川省华存智谷科技有限责任公司 | 一种提高ssd生命周期的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1697084A (zh) * | 2004-05-14 | 2005-11-16 | 海力士半导体有限公司 | 闪存装置及其驱动方法 |
| US20090285028A1 (en) * | 2008-05-13 | 2009-11-19 | Hynix Semiconductor Inc. | Method of programming nonvolatile memory device |
| CN101625899A (zh) * | 2008-07-10 | 2010-01-13 | 海力士半导体有限公司 | 对非易失性存储器件进行编程的方法 |
-
2013
- 2013-10-10 CN CN201310471076.8A patent/CN104575596A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1697084A (zh) * | 2004-05-14 | 2005-11-16 | 海力士半导体有限公司 | 闪存装置及其驱动方法 |
| US20090285028A1 (en) * | 2008-05-13 | 2009-11-19 | Hynix Semiconductor Inc. | Method of programming nonvolatile memory device |
| CN101625899A (zh) * | 2008-07-10 | 2010-01-13 | 海力士半导体有限公司 | 对非易失性存储器件进行编程的方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111863091A (zh) * | 2019-04-29 | 2020-10-30 | 北京兆易创新科技股份有限公司 | 一种控制擦除性能的方法和装置 |
| CN111863091B (zh) * | 2019-04-29 | 2022-07-08 | 北京兆易创新科技股份有限公司 | 一种控制擦除性能的方法和装置 |
| CN115509468A (zh) * | 2022-11-23 | 2022-12-23 | 四川省华存智谷科技有限责任公司 | 一种提高ssd生命周期的方法 |
| CN115509468B (zh) * | 2022-11-23 | 2023-03-24 | 四川省华存智谷科技有限责任公司 | 一种提高ssd生命周期的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101923899B (zh) | 一种非易失存储器的擦除方法及装置 | |
| CN102937935A (zh) | 一种固态存储系统及控制器、提高闪存芯片寿命的方法 | |
| CN101981627A (zh) | Nand存储器 | |
| CN112233709A (zh) | 存储系统深度空闲电力模式 | |
| TWI652577B (zh) | 資料儲存裝置及非揮發式記憶體操作方法 | |
| CN106486169B (zh) | 一种Nand Flash的擦除方法 | |
| KR20100056860A (ko) | 비휘발성 메모리 소자의 프로그램 방법 | |
| CN102915770B (zh) | 降低闪存芯片内部数据互相串扰的方法、闪存存储系统及其控制器 | |
| CN101800077B (zh) | 一种对闪存进行数据编程的方法和装置 | |
| US20140043910A1 (en) | Semiconductor memory device and operating method thereof | |
| CN102279809A (zh) | 一种在固态硬盘中重定向写入及垃圾回收的方法 | |
| CN105489244A (zh) | 一种非易失性存储器的擦除方法 | |
| CN104575596A (zh) | 一种抗衰退的闪存及抗衰退的方法 | |
| CN104751885A (zh) | Flash芯片及应对flash芯片异常掉电的擦除或编程方法 | |
| CN111240578B (zh) | 一种多比特存储装置以及电子设备 | |
| CN104376872A (zh) | 一种对快闪存储器擦除中断的处理方法 | |
| CN101477835A (zh) | 存储器的擦除方法 | |
| CN106486161B (zh) | 一种nandflash编程的防干扰方法 | |
| CN103489480A (zh) | 非易失性存储器件以及控制该非易失性存储器件的方法 | |
| US20200097215A1 (en) | Adaptive solid state device management based on data expiration time | |
| US11599366B2 (en) | Dual mode hardware reset | |
| CN105575430A (zh) | 一种非易失性存储器的擦除方法 | |
| CN104575603A (zh) | 一种加速闪存存储器擦除操作的方法及系统 | |
| US20220122672A1 (en) | Power Reduction During Open and Erased Block Reads of Memory | |
| CN102915211A (zh) | 提高闪存芯片写入速度的方法、闪存存储系统及其控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150429 |