CN104575603A - 一种加速闪存存储器擦除操作的方法及系统 - Google Patents

一种加速闪存存储器擦除操作的方法及系统 Download PDF

Info

Publication number
CN104575603A
CN104575603A CN201310471078.7A CN201310471078A CN104575603A CN 104575603 A CN104575603 A CN 104575603A CN 201310471078 A CN201310471078 A CN 201310471078A CN 104575603 A CN104575603 A CN 104575603A
Authority
CN
China
Prior art keywords
voltage
erase operation
block
basic voltage
memory block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310471078.7A
Other languages
English (en)
Other versions
CN104575603B (zh
Inventor
胡洪
洪杰
王林凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201310471078.7A priority Critical patent/CN104575603B/zh
Publication of CN104575603A publication Critical patent/CN104575603A/zh
Application granted granted Critical
Publication of CN104575603B publication Critical patent/CN104575603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种加速闪存存储器擦除操作的方法和系统，其中，所述方法包括：对所述闪存存储器的存储块或存储区进行擦除操作；将所述擦除操作结束时的所述存储块或存储区的存储单元的基底电压作为第一基底电压存储在与所述存储块或存储区对应设置的永久性存储器中，其中，所述第一基底电压作为对所述存储块或存储区进行下一次擦除操作的初始基底电压。本发明能够提高对闪存存储器的存储块或存储区的擦除能力，减少擦除时间。

Description

一种加速闪存存储器擦除操作的方法及系统
技术领域
本发明涉及存储器技术领域，具体涉及闪存存储器技术领域，尤其涉及一种加速闪存存储器擦除操作的方法及系统。
背景技术
闪存（Flash Memory）是一种非易失性或非挥发性（简单地说就是在断电情况下仍能保持所存储的数据信息）的半导体存储器。它具有体积小、功耗低、不易受物理破坏的优点，是移动数码产品的理想存储介质。
闪存存储器的数据信息存储在存储单元中。图1示出了现有技术的闪存存储器的存储块或存储区的存储单元的简化结构图。由图1可知，存储单元包括浮栅型场效应管，并且存储单元是通过浮置栅极（Floating Gate，简称FG）102中的电子来实现数据信息的存储。当通过编程操作在闪存存储器的存储单元的浮置栅极102中存储更多的电子时，存储单元的阈值电压升高；当通过擦除操作使电子离开存储单元的浮置栅极102时，存储单元的阈值电压相应降低。闪存存储器的擦除方法基于电子的隧穿效应，具体实现如下：通过在控制栅极（Control Gate，简称CG）101加负的字线电压VWL，同时在基底103上加正的基底电压VB，此时浮置栅极102上的电子在电场的作用下通过隧穿效应进入基底103。浮置栅极102在失去电子后，存储单元的阈值电压降低，处于已擦除状态。
通常对存储单元进行擦除操作时，为了保证擦除的速度不会越来越慢，加在基底103上的基底电压VB为正的阶梯状上升电压，如图2所示。在图2中，VSTEP为基底电压VB呈阶梯状上升的等电压差；最大擦除次数（Max Counter）为对于一次擦除操作在预定的时间内在基底电压VB从开始时的最小基底电压VBMIN到结束时的最大基底电压VBMAX的过程中基本擦除的累计次数。在现有技术中，没有记录以往擦除操作结束时存储单元的基底电压VB，而是每次进行擦除操作时，基底电压VB都从最小基底电压VBMIN开始，呈阶梯状上升变化，这种擦除方法存在如下问题：
1、存储块或存储区的存储单元的阈值电压下降不到合适的阈值电压，擦除能力不够，无法完成擦除；
2、存储块或存储区的存储单元能够完成擦除，但擦除速度较慢，擦除所用时间较长。
发明内容
有鉴于此，本发明实施例提供一种加速闪存存储器擦除操作的方法及系统，来解决擦除能力不够、擦除时间长的技术问题。
一方面，本发明实施例提供了一种加速闪存存储器擦除操作的方法，所述方法包括：对所述闪存存储器的存储块或存储区进行擦除操作；
将所述擦除操作结束时的所述存储块或存储区的存储单元的基底电压作为第一基底电压存储在与所述存储块或存储区对应设置的永久性存储器中，其中，所述第一基底电压作为对所述存储块或存储区进行下一次擦除操作的初始基底电压。
进一步地，对所述闪存存储器的存储块或存储区进行擦除操作的步骤之后，所述方法还包括：当所述存储块或存储区的存储单元的阈值电压达到预设的阈值电压时，结束所述擦除操作；或
当所述存储块或存储区的存储单元的阈值电压未达到预设的阈值电压时，继续所述擦除操作，直到达到最大擦除次数，结束所述擦除操作。
进一步地，对所述闪存存储器的存储块或存储区进行擦除操作时，所述存储块或存储区的存储单元的控制栅极电压为负的字线电压，所述存储单元的基底电压为正的阶梯状上升电压；
所述阶梯状上升电压包括最小基底电压、最大基底电压和位于所述最小基底电压与所述最大基底电压之间等电压差分布的中间基底电压，其中，所述最小基底电压为对所述存储块或存储区进行第一次擦除操作时的初始基底电压，最大基底电压为对所述存储块或存储区进行擦除操作达到最大擦除次数时的基底电压。
进一步地，所述擦除操作达到最大擦除次数，结束擦除操作后，存储在所述永久性存储器中的第一基底电压为所述最大基底电压。
进一步地，所述最大擦除次数为对于一次擦除操作在预定的时间内在所述基底电压从开始时的所述初始基底电压到结束时的所述最大基底电压的过程中基本擦除的累计次数。
另一方面，本发明实施例还提供了一种加速闪存存储器擦除操作的系统，所述系统包括：存储块或存储区、擦除模块和永久性存储器，其中，
所述存储块或存储区用于存储数据；
所述擦除模块用于对所述存储块或存储区存储的数据进行擦除操作；
所述永久性存储器与所述存储块或存储区对应设置，用于存储作为第一基底电压的所述存储块或存储区的存储单元在所述擦除操作结束时的基底电压，其中，所述第一基底电压作为对所述存储块或存储区进行下一次擦除操作的初始基底电压；
所述存储块或存储区分别与所述擦除模块和所述永久性存储器连接。
进一步地，所述擦除模块包括：
第一擦除控制子模块，用于对所述闪存存储器的存储块或存储区进行擦除操作，当所述存储块或存储区的存储单元的阈值电压达到预设的阈值电压时，结束所述擦除操作；
第二擦除控制子模块，用于对所述闪存存储器的存储块或存储区进行擦除操作，当所述存储块或存储区的存储单元的阈值电压未达到预设的阈值电压时，继续所述擦除操作，直到达到最大擦除次数，结束所述擦除操作。
进一步地，在所述擦除模块中，对所述闪存存储器的存储块或存储区进行擦除操作时，所述存储块或存储区的存储单元的控制栅极电压为负的字线电压，所述存储单元的基底电压为正的阶梯状上升电压；
所述阶梯状上升电压包括最小基底电压、最大基底电压和位于所述最小基底电压与所述最大基底电压之间等电压差分布的中间基底电压，其中，所述最小基底电压为对所述存储块或存储区进行第一次擦除操作时的初始基底电压，最大基底电压为对所述存储块或存储区进行擦除操作达到最大擦除次数时的基底电压。
进一步地，当所述第二擦除控制子模块结束时，存储在所述永久性存储器中的第一基底电压为所述最大基底电压。
进一步地，所述最大擦除次数为对于一次擦除操作在预定的时间内在所述基底电压从开始时的所述初始基底电压到结束时的所述最大基底电压的过程中基本擦除的累计次数。
本发明实施例提出的加速闪存存储器擦除操作的方法及系统，通过将擦除操作结束时的闪存存储器的存储块或存储区的存储单元的基底电压存储到与存储块或存储区对应设置的永久性存储器中，并将此基底电压作为对存储块或存储区进行下一次擦除操作的初始基底电压，能够提高对存储块或存储区的擦除能力，减少擦除时间。
附图说明
图1是根据现有技术的闪存存储器的存储块或存储区的存储单元的简化结构图；
图2是图1中加在存储单元基底的基底电压的时序图；
图3是根据本发明第一实施例的加速闪存存储器擦除操作的方法的流程图；
图4是根据本发明第一实施例的加在存储单元基底的基底电压的时序图；
图5是根据本发明第二实施例的加速闪存存储器擦除操作的系统的结构框图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
在图3-4中示出了本发明的第一实施例。
图3是根据本发明第一实施例的加速闪存存储器擦除操作的方法的流程图。如图3所示，所述方法包括以下步骤：
步骤301、对闪存存储器的存储块或存储区进行擦除操作。
在本实施例中，对所述闪存存储器的存储块或存储区进行擦除操作时，所述存储块或存储区的存储单元的控制栅极电压为负的字线电压VWL，所述存储单元的基底电压VB为正的阶梯状上升电压；
如图2所示，所述阶梯状上升电压包括最小基底电压VBMIN、最大基底电压VBMAX和位于所述最小基底电压VBMIN与所述最大基底电压VBMAX之间等电压差VSTEP分布的中间基底电压，其中，所述最小基底电压VBMIN为对所述存储块或存储区进行第一次擦除操作时的初始基底电压，最大基底电压VBMAX为对所述存储块或存储区进行擦除操作达到最大擦除次数时的基底电压。
所述中间基底电压为位于所述最小基底电压VBMIN与所述最大基底电压VBMAX之间的阶梯电压，且所述中间基底电压的具体值为VBMIN+mVSTEP或VBMAX-mVSTEP，其中m代表所述最小基底电压VBMIN到相应的所述中间基底电压的阶梯数或相应的所述中间基底电压到所述最大基底电压VBMAX的阶梯数，m的取值为大于等于1且小于（VBMAX-VBMIN）/VSTEP。
所述最大擦除次数为对于一次擦除操作在预定的时间内在所述基底电压从开始时的所述初始基底电压到结束时的所述最大基底电压VBMAX的过程中基本擦除的累计次数。
由于本发明没有改变现有技术的闪存存储器的存储块或存储区的存储单元的结构，因而，在本发明中涉及到存储单元的结构时，仍然可以使用图1来进行直观地描述。由图1可知，存储单元包括浮栅型场效应管，并且存储单元是通过浮置栅极102中的电子来实现数据信息的存储。当通过编程操作在闪存存储器的存储单元的浮置栅极102中存储更多的电子时，存储单元的阈值电压升高；当通过擦除操作使电子离开存储单元的浮置栅极102时，存储单元的阈值电压相应降低。闪存存储器的擦除方法基于电子的隧穿效应，具体实现如下：通过在控制栅极101加负的字线电压VWL，同时在基底103上加正的基底电压VB，此时浮置栅极102上的电子在电场的作用下通过隧穿效应进入基底103。浮置栅极102在失去电子后，存储单元的阈值电压降低，处于已擦除状态。基于电子的隧穿效应，可以实现对闪存存储器的存储块或存储区的擦除操作。
步骤302、存储块或存储区的存储单元的阈值电压是否达到预设的阈值电压。
对存储块或存储区进行擦除操作前，根据实际需要，会设置一个适当的阈值电压，再通过擦除操作将存储单元的阈值电压降低到适当的阈值电压。这个适当的阈值电压即为预设的阈值电压。
对存储块或存储区进行擦除操作的过程中，如果存储单元的阈值电压达到预设的阈值电压，则执行步骤303。由于此次擦除操作达到了预设的阈值电压，所以此次擦除操作成功完成擦除。
对存储块或存储区进行擦除操作的整个过程中，如果存储单元的阈值电压都没有达到预设的阈值电压，则执行步骤304。由于此次擦除操作没有达到预设的阈值电压，所以此次擦除操作没有成功完成擦除。
步骤303、结束擦除操作，并将擦除操作结束时的存储块或存储区的存储单元的基底电压作为第一基底电压存储在与存储块或存储区对应设置的永久性存储器中。
在本实施例中，结束擦除操作，并将擦除操作结束时的存储块或存储区的存储单元的基底电压作为第一基底电压存储在与存储块或存储区对应设置的永久性存储器中，其中，第一基底电压作为对存储块或存储区进行下一次擦除操作的初始基底电压。这样保证了下一次擦除操作的速度要比现有技术的擦除操作的速度要快，减少了擦除时间，甚至比现有技术更有可能保证下一次能够成功完成擦除。
如果擦除操作结束时，作为第一基底电压的存储块或存储区的存储单元的基底电压位于最小基底电压VBMIN和最大基底电压VBMAX之间，如图4所示，图中VBLAST代表位于最小基底电压VBMIN和最大基底电压VBMAX之间的第一基底电压，那么将此位于最小基底电压VBMIN和最大基底电压VBMAX之间的第一基底电压VBLAST存储在与存储块或存储区对应设置的永久性存储器中，并将此第一基底电压VBLAST作为对存储块或存储区进行下一次擦除操作的初始基底电压，且以阶梯状上升电压进行下一次擦除操作。
如果擦除操作结束时，作为第一基底电压的存储块或存储区的存储单元的基底电压达到最大基底电压VBMAX，那么将最大基底电压VBMAX存储在与存储块或存储区对应设置的永久性存储器中，并将最大基底电压VBMAX作为对存储块或存储区进行下一次擦除操作的初始基底电压，且一直以最大基底电压VBMAX进行下一次擦除操作。
步骤304、继续擦除操作，直到达到最大擦除次数。
在本实施例中，当存储块或存储区的存储单元的阈值电压未达到预设的阈值电压时，继续擦除操作，直到达到最大擦除次数，则执行步骤305，即结束擦除操作。
在实际应用中，对于给定的闪存存储器，其存储块或存储区的最大擦除次数是一定的。最大擦除次数为对于一次擦除操作在预定的时间内在基底电压从开始时的初始基底电压到结束时的最大基底电压VBMAX的过程中基本擦除的累计次数，其中，初始基底电压可能是最小基底电压VBMIN（第一次擦除操作的初始基底电压），可能是介于最小基底电压VBMIN和最大基底电压VBMAX之间（如图4中的作为初始基底电压的第一基底电压VBLAST），也可能是最大基底电压VBMAX（上一次擦除操作结束时，存储在永久性存储器中的第一基底电压为最大基底电压），例如，从图2和图4可以看出，初始基底电压从最小基底电压VBMIN变成VBLAST，以及随之计算最大擦除次数的起始点和终点的调整。由上面描述可知，达到最大擦除次数且擦除操作结束时，存储单元的基底电压为最大基底电压VBMAX。
当存储块或存储区的存储单元的阈值电压未达到预设的阈值电压，但在擦除操作过程中，基本擦除的次数累计达到最大擦除次数时，应结束擦除操作。
步骤305、结束擦除操作，并将擦除操作结束时作为第一基底电压的最大基底电压存储在与存储块或存储区对应设置的永久性存储器中。
在本实施例中，结束擦除操作，并将擦除操作结束时作为第一基底电压的最大基底电压VBMAX存储在与存储块或存储区对应设置的永久性存储器中，其中，最大基底电压VBMAX作为对存储块或存储区进行下一次擦除操作的初始基底电压，并一直以最大基底电压VBMAX进行下一次擦除操作。这样保证了下一次擦除操作的速度要比现有技术的擦除操作的速度要快，减少了擦除时间，甚至比现有技术更有可能保证下一次能够成功完成擦除。
本发明第一实施例提出的加速闪存存储器擦除操作的方法，通过将擦除操作结束时的闪存存储器的存储块或存储区的存储单元的基底电压存储到与存储块或存储区对应设置的永久性存储器中，并将此基底电压作为对存储块或存储区进行下一次擦除操作的初始基底电压，能够提高对存储块或存储区的擦除能力，减少擦除时间。
在图5中示出了本发明的第二实施例。
图5是根据本发明第二实施例的加速闪存存储器擦除操作的系统的结构框图。如图5所示，所述系统包括：存储块或存储区501、擦除模块502和永久性存储器503，其中，所述存储块或存储区501用于存储数据；所述擦除模块502用于对所述存储块或存储区501存储的数据进行擦除操作；所述永久性存储器503与所述存储块或存储区501对应设置，用于存储作为第一基底电压的所述存储块或存储区501的存储单元在所述擦除操作结束时的基底电压，其中，所述第一基底电压作为对所述存储块或存储区501进行下一次擦除操作的初始基底电压；所述存储块或存储区501分别与所述擦除模块502和所述永久性存储器503连接。
在本实施例中，所述擦除模块502包括：第一擦除控制子模块5021，用于对所述闪存存储器的存储块或存储区进行擦除操作，当所述存储块或存储区的存储单元的阈值电压达到预设的阈值电压时，结束所述擦除操作；第二擦除控制子模块5022，用于对所述闪存存储器的存储块或存储区进行擦除操作，当所述存储块或存储区的存储单元的阈值电压未达到预设的阈值电压时，继续所述擦除操作，直到达到最大擦除次数，结束所述擦除操作。
在本实施例中，在所述擦除模块502中，对所述闪存存储器的存储块或存储区进行擦除操作时，所述存储块或存储区的存储单元的控制栅极电压为负的字线电压，所述存储单元的基底电压为正的阶梯状上升电压；所述阶梯状上升电压包括最小基底电压、最大基底电压和位于所述最小基底电压与所述最大基底电压之间等电压差分布的中间基底电压，其中，所述最小基底电压为对所述存储块或存储区进行第一次擦除操作时的初始基底电压，最大基底电压为对所述存储块或存储区进行擦除操作达到最大擦除次数时的基底电压。
在本实施例中，当所述第二擦除控制子模块5022结束时，存储在所述永久性存储器中的第一基底电压为所述最大基底电压。
在本实施例中，所述最大擦除次数为对于一次擦除操作在预定的时间内在所述基底电压从开始时的所述初始基底电压到结束时的所述最大基底电压的过程中基本擦除的累计次数。
在本实施例中，关于加速闪存存储器擦除操作的具体原理的详细描述，与第一实施例的完全相同，在此不再赘述。
本发明第二实施例提出的加速闪存存储器擦除操作的系统，通过在现有技术的基础上，设置与闪存存储器的存储块或存储区对应的永久性存储器，将擦除操作结束时的存储块或存储区的存储单元的基底电压存储到该永久性存储器中，并将此基底电压作为对存储块或存储区进行下一次擦除操作的初始基底电压，能够提高对存储块或存储区的擦除能力，减少擦除时间。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种加速闪存存储器擦除操作的方法，其特征在于，所述方法包括：
对所述闪存存储器的存储块或存储区进行擦除操作；
将所述擦除操作结束时的所述存储块或存储区的存储单元的基底电压作为第一基底电压存储在与所述存储块或存储区对应设置的永久性存储器中，其中，所述第一基底电压作为对所述存储块或存储区进行下一次擦除操作的初始基底电压。
2.根据权利要求1所述的加速闪存存储器擦除操作的方法，其特征在于，对所述闪存存储器的存储块或存储区进行擦除操作的步骤之后，所述方法还包括：当所述存储块或存储区的存储单元的阈值电压达到预设的阈值电压时，结束所述擦除操作；或
当所述存储块或存储区的存储单元的阈值电压未达到预设的阈值电压时，继续所述擦除操作，直到达到最大擦除次数，结束所述擦除操作。
3.根据权利要求2所述的加速闪存存储器擦除操作的方法，其特征在于，对所述闪存存储器的存储块或存储区进行擦除操作时，所述存储块或存储区的存储单元的控制栅极电压为负的字线电压，所述存储单元的基底电压为正的阶梯状上升电压；
所述阶梯状上升电压包括最小基底电压、最大基底电压和位于所述最小基底电压与所述最大基底电压之间等电压差分布的中间基底电压，其中，所述最小基底电压为对所述存储块或存储区进行第一次擦除操作时的初始基底电压，最大基底电压为对所述存储块或存储区进行擦除操作达到最大擦除次数时的基底电压。
4.根据权利要求3所述的加速闪存存储器擦除操作的方法，其特征在于，所述擦除操作达到最大擦除次数，结束擦除操作后，存储在所述永久性存储器中的第一基底电压为所述最大基底电压。
5.根据权利要求3或4所述的加速闪存存储器擦除操作的方法，其特征在于，所述最大擦除次数为对于一次擦除操作在预定的时间内在所述基底电压从开始时的所述初始基底电压到结束时的所述最大基底电压的过程中基本擦除的累计次数。
6.一种加速闪存存储器擦除操作的系统，其特征在于，所述系统包括：存储块或存储区、擦除模块和永久性存储器，其中，
所述存储块或存储区用于存储数据；
所述擦除模块用于对所述存储块或存储区存储的数据进行擦除操作；
所述永久性存储器与所述存储块或存储区对应设置，用于存储作为第一基底电压的所述存储块或存储区的存储单元在所述擦除操作结束时的基底电压，其中，所述第一基底电压作为对所述存储块或存储区进行下一次擦除操作的初始基底电压；
所述存储块或存储区分别与所述擦除模块和所述永久性存储器连接。
7.根据权利要求6所述的加速闪存存储器擦除操作的系统，其特征在于，所述擦除模块包括：
第一擦除控制子模块，用于对所述闪存存储器的存储块或存储区进行擦除操作，当所述存储块或存储区的存储单元的阈值电压达到预设的阈值电压时，结束所述擦除操作；
第二擦除控制子模块，用于对所述闪存存储器的存储块或存储区进行擦除操作，当所述存储块或存储区的存储单元的阈值电压未达到预设的阈值电压时，继续所述擦除操作，直到达到最大擦除次数，结束所述擦除操作。
8.根据权利要求7所述的加速闪存存储器擦除操作的系统，其特征在于，在所述擦除模块中，对所述闪存存储器的存储块或存储区进行擦除操作时，所述存储块或存储区的存储单元的控制栅极电压为负的字线电压，所述存储单元的基底电压为正的阶梯状上升电压；
所述阶梯状上升电压包括最小基底电压、最大基底电压和位于所述最小基底电压与所述最大基底电压之间等电压差分布的中间基底电压，其中，所述最小基底电压为对所述存储块或存储区进行第一次擦除操作时的初始基底电压，最大基底电压为对所述存储块或存储区进行擦除操作达到最大擦除次数时的基底电压。
9.根据权利要求8所述的加速闪存存储器擦除操作的系统，其特征在于，当所述第二擦除控制子模块结束时，存储在所述永久性存储器中的第一基底电压为所述最大基底电压。
10.根据权利要求8或9所述的加速闪存存储器擦除操作的系统，其特征在于，所述最大擦除次数为对于一次擦除操作在预定的时间内在所述基底电压从开始时的所述初始基底电压到结束时的所述最大基底电压的过程中基本擦除的累计次数。
CN201310471078.7A 2013-10-10 2013-10-10 一种加速闪存存储器擦除操作的方法及系统 Active CN104575603B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310471078.7A CN104575603B (zh) 2013-10-10 2013-10-10 一种加速闪存存储器擦除操作的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310471078.7A CN104575603B (zh) 2013-10-10 2013-10-10 一种加速闪存存储器擦除操作的方法及系统

Publications (2)

Publication Number Publication Date
CN104575603A true CN104575603A (zh) 2015-04-29
CN104575603B CN104575603B (zh) 2018-11-27

Family

ID=53091477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310471078.7A Active CN104575603B (zh) 2013-10-10 2013-10-10 一种加速闪存存储器擦除操作的方法及系统

Country Status (1)

Country Link
CN (1) CN104575603B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486169A (zh) * 2015-08-24 2017-03-08 北京兆易创新科技股份有限公司 一种Nand Flash的擦除方法
IT201600121618A1 (it) * 2016-11-30 2018-05-30 St Microelectronics Srl Metodo di riduzione della durata di un'operazione di memoria in un dispositivo di memoria non volatile e relativo dispositivo di memoria non volatile

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697084A (zh) * 2004-05-14 2005-11-16 海力士半导体有限公司 闪存装置及其驱动方法
US20080144396A1 (en) * 2006-12-19 2008-06-19 Kuo-Tung Chang Erasing flash memory using adaptive drain and/or gate bias
US20080266970A1 (en) * 2007-04-25 2008-10-30 June Lee Programming and/or erasing a memory device in response to its program and/or erase history
CN101461008A (zh) * 2006-03-29 2009-06-17 莫塞德技术公司 页面擦除的非易失性半导体存储器
CN101625899A (zh) * 2008-07-10 2010-01-13 海力士半导体有限公司 对非易失性存储器件进行编程的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697084A (zh) * 2004-05-14 2005-11-16 海力士半导体有限公司 闪存装置及其驱动方法
CN101461008A (zh) * 2006-03-29 2009-06-17 莫塞德技术公司 页面擦除的非易失性半导体存储器
US20080144396A1 (en) * 2006-12-19 2008-06-19 Kuo-Tung Chang Erasing flash memory using adaptive drain and/or gate bias
US20080266970A1 (en) * 2007-04-25 2008-10-30 June Lee Programming and/or erasing a memory device in response to its program and/or erase history
US20100172186A1 (en) * 2007-04-25 2010-07-08 Micron Technology, Inc. Programming and/or erasing a memory device in response to its program and/or erase history
CN101625899A (zh) * 2008-07-10 2010-01-13 海力士半导体有限公司 对非易失性存储器件进行编程的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486169A (zh) * 2015-08-24 2017-03-08 北京兆易创新科技股份有限公司 一种Nand Flash的擦除方法
CN106486169B (zh) * 2015-08-24 2019-10-18 北京兆易创新科技股份有限公司 一种Nand Flash的擦除方法
IT201600121618A1 (it) * 2016-11-30 2018-05-30 St Microelectronics Srl Metodo di riduzione della durata di un'operazione di memoria in un dispositivo di memoria non volatile e relativo dispositivo di memoria non volatile
CN108122581A (zh) * 2016-11-30 2018-06-05 意法半导体股份有限公司 用于减少存储器操作时间的方法以及非易失性存储器设备
EP3330969A1 (en) * 2016-11-30 2018-06-06 STMicroelectronics S.r.l. Method for reducing a memory operation time in a non-volatile memory device and corresponding non-volatile memory device
US10147490B2 (en) 2016-11-30 2018-12-04 Stmicroelectronics S.R.L. Method for reducing a memory operation time in a non-volatile memory device and corresponding non-volatile memory device
CN108122581B (zh) * 2016-11-30 2021-05-07 意法半导体股份有限公司 用于减少存储器操作时间的方法以及非易失性存储器设备

Also Published As

Publication number Publication date
CN104575603B (zh) 2018-11-27

Similar Documents

Publication Publication Date Title
CN101552037B (zh) 一种非易失存储器的擦除方法及装置
CN101923899B (zh) 一种非易失存储器的擦除方法及装置
CN102930899B (zh) 一种非易失存储器的擦除方法及装置
CN103426474B (zh) 一种非易失存储器的擦除方法及装置
CN101800077B (zh) 一种对闪存进行数据编程的方法和装置
CN104599704A (zh) 半导体存储器件及其擦除方法
US6671208B2 (en) Nonvolatile semiconductor storage device with limited consumption current during erasure and erase method therefor
CN104575603A (zh) 一种加速闪存存储器擦除操作的方法及系统
CN105702292B (zh) 一种非易失存储器的数据恢复方法和装置
CN104376872A (zh) 一种对快闪存储器擦除中断的处理方法
US7679968B2 (en) Enhanced erasing operation for non-volatile memory
CN111240578B (zh) 一种多比特存储装置以及电子设备
CN101477835A (zh) 存储器的擦除方法
US20220084599A1 (en) Method for programming flash memory
CN102800356A (zh) 非易失存储器的参考单元编程方法和系统
JP2001015716A (ja) 半導体記憶装置
JP2010129154A (ja) 不揮発性半導体記憶装置
CN105957806A (zh) 用于减少非易失性存储器中数据残留的方法
CN104751893A (zh) 增强nor型flash可靠性的方法
JP2000252447A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置におけるデータの消去方法
JP2006185530A (ja) 不揮発性半導体メモリ装置
CN207558427U (zh) 非易失性存储器的编程电路
CN106409340B (zh) 写入电压生成电路以及存储器装置
CN104347114A (zh) 非易失性存储单元和存储器
CN107994019A (zh) P型沟道sonos闪存单元的操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.