CN101923899B - 一种非易失存储器的擦除方法及装置 - Google Patents

Abstract

本发明公开了一种非易失存储器的擦除方法，包括：当执行完擦除步骤后，一旦通过第一软编程校验步骤发现目标擦除块中，存在处于过擦除状态的存储单元，则触发第一软编程步骤收敛处于过擦除状态的存储单元的阈值电压的分布范围；当通过擦除校验步骤校验目标擦除块成功擦除后，如果第二软编程校验步骤发现目标擦除块中，又出现处于过擦除状态的存储单元，则触发第二软编程步骤将目标擦除块中所有处于过擦除状态的存储单元都编程到正常的擦除范围，使这些存储单元的阈值电压都提高到擦除状态之内。本发明可以更为精准地控制擦除操作后的cell的V_T，以方便后续的编程操作，提高存储器的整体性能。

Description

一种非易失存储器的擦除方法及装置

技术领域

本发明涉及半导体存储器技术领域，特别是涉及一种非易失存储器的擦除方法，以及一种非易失存储器的擦除装置。 

背景技术

随着各种电子装置及嵌入式系统的迅速发展和广泛应用，如计算机、个人数字助理、移动电话、数字相机等，大量需要一种能多次编程，容量大，读写、擦除快捷、方便、简单，外围器件少，价格低廉的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器件。非易失性存储器件就是在这种背景需求下应运而生的。 

简单来说，一个非易失存储器通常也是一个MOS管，拥有一个源极(source)，一个漏极(drain)，一个栅极(gate)，另外还有一个浮动栅极(floating gate，浮栅)。可见，它的构造和一般的MOS管略有不同，多了一个浮栅，浮栅被绝缘体隔绝于其他部分。针对非易失存储器的一般设计而言，只能以整片、整块(block)或扇区(sector)的形式删除，而不能被单字节删除。 

以闪存(Flash Memory)为例，它是一种基于半导体的存储器，具有系统掉电后仍可保留内部信息、在线擦写等功能特点，闪存通过热电子注入机制实现对器件编程，采用隧道效应实现擦除。具体可以参考图1所示的一种现有技术中，对闪存中某个目标block执行擦除步骤的流程图，可以包括以下步骤： 

预编程校验(pre_program verify)步骤101、用于校验目标block是否需要进行预编程操作，若是，则执行预编程步骤102；若否，则执行擦除步骤103； 

预编程(pre-program)步骤102、用于对所述目标block进行预编程操作，并返回执行步骤101； 

擦除(erase)步骤103、用于对所述目标block进行擦除操作，擦除操作是针对一个Block来进行的，整块擦除完成后才能执行下一步骤； 

擦除校验(erase_verify)步骤104、用于校验所述擦除操作是否成功，若否，则返回擦除步骤103；若是，则执行步骤105； 

软编程校验(post_program verify)步骤105、用于校验所述目标block是否需要进行软编程操作，若是，则执行步骤106；否则结束此次擦除步骤。 

软编程(post_program)步骤106、用于对所述目标block进行软编程操作，并返回执行步骤105。 

为了加快擦除步骤的过程，一般都会施加较强的擦除条件来进行erase操作，在这种情况下，block中的一些存储单元(cell)则可能出现过擦除(over-erase)的状态。过擦除状态形成的主要原因为，由于block中每个cell浮栅上的电子数不同，它们受擦除脉冲的影响也不同，当向这个block施加擦除脉冲时，每个cell浮栅中的电子向源极迁移的数目也不同；当所有cell都达到擦除状态时，那些电子迁移数目较多的cell的阈值电压(V_T)可能会低于擦除状态的范围，这些V_T低于擦除状态范围的cell就处于过擦除状态。 

一种常用的防止过擦除状态的方法为，在block的erase状态完成后(即指erase_verify校验erase操作成功后)，采用较强的软编程条件把处于过擦除状态的cell恢复到正常的擦除状态。即向这些过擦除的cell不断施加编程脉冲，直到把这些cell恢复到正常的擦除状态。 

然而，由于经过较强擦除条件的erase操作，会导致block中cell的V_T分布范围很广，有些cell的V_T过低，甚至低于0V。在这种情况下，即使通过软编程操作，这些cell的V_T也会分布在一个较大的擦除状态范围内，从而在后续编程操作中，很难将V_T提高到编程状态，对存储器的整体性能有较大影响。而如果采用较强编程条件的软编程操作，则又极易将cell的V_T提高到高于正常擦除状态的上限。 

因此，目前需要本领域技术人员迫切解决的一个技术问题就是：如 何能够创新地提出一种非易失存储器的擦除机制，用以更为精准地控制擦除操作后的cell的V_T，以方便后续的编程操作，提高存储器的整体性能。 

发明内容

本发明所要解决的一个技术问题是提供一种非易失存储器的擦除方法，用以更为精准地控制擦除操作后的cell的VT，以方便后续的编程操作，提高存储器的整体性能。 

本发明所要解决的另一个技术问题是提供一种非易失存储器的擦除装置，用以保证上述方法在实际中的应用。 

为了解决上述技术问题，本发明实施例公开了一种非易失存储器的擦除方法，包括： 

预编程校验步骤：校验目标擦除块是否需要进行预编程操作，若是，则执行预编程步骤；若否，则执行擦除步骤； 

预编程步骤：对所述目标擦除块进行预编程操作，并返回预编程校验步骤； 

擦除步骤：对所述目标擦除块进行擦除操作； 

第一软编程校验步骤：校验所述目标擦除块是否需要进行软编程操作，若是，则执行第一软编程步骤；若否，则执行擦除校验步骤； 

第一软编程步骤：对所述目标擦除块进行软编程操作，并返回第一软编程校验步骤； 

擦除校验步骤：校验所述擦除操作是否成功，若否，则返回擦除步骤；若是，则执行第二软编程校验步骤； 

第二软编程校验步骤：校验所述目标擦除块是否需要进行软编程操作，若是，则执行第二软编程步骤；若否，则结束此次擦除过程； 

第二软编程步骤：对所述目标擦除块进行软编程操作，并返回第二软编程校验步骤。 

优选的，所述软编程操作为针对目标擦除块中过擦除状态的存储单元施加编程脉冲的操作，所述第二软编程步骤施加的编程脉冲，强于第一软编程步骤施加的编程脉冲，或，所述第一软编程步骤施加的编程脉冲，强于第二软编程步骤施加的编程脉冲。

优选的，在所述第二软编程步骤施加的编程脉冲，强于第一软编程步骤施加的编程脉冲时，所述第二软编程步骤在所述过擦除状态的存储单元栅极施加的电压，高于第一软编程步骤在所述过擦除状态的存储单元栅极施加的电压。 

优选的，在所述第二软编程步骤施加的编程脉冲，强于第一软编程步骤施加的编程脉冲时，所述第二软编程步骤施加编程脉冲的时间，大于第一软编程步骤施加编程脉冲的时间。 

优选的，在所述第二软编程步骤施加的编程脉冲，强于第一软编程步骤施加的编程脉冲时，所述软编程校验操作为通过读出目标擦除块中存储单元浮动栅极中的电荷，转化为电压后与参考电压进行对比判断的操作；所述第二软编程校验步骤在所述存储单元的栅极施加的电压，高于第一软编程校验步骤在所述存储单元的栅极施加的电压。 

优选的，在所述第一软编程步骤施加的编程脉冲，强于第二软编程步骤施加的编程脉冲时，所述第一软编程步骤在所述过擦除状态的存储单元栅极施加的电压，高于第二软编程步骤在所述过擦除状态的存储单元栅极施加的电压。 

优选的，在所述第一软编程步骤施加的编程脉冲，强于第二软编程步骤施加的编程脉冲时，所述第一软编程步骤施加编程脉冲的时间，大于第二软编程步骤施加编程脉冲的时间。 

优选的，在所述第一软编程步骤施加的编程脉冲，强于第二软编程步骤施加的编程脉冲时，所述软编程校验操作为通过读出目标擦除块中存储单元浮动栅极中的电荷，转化为电压后与参考电压进行对比判断的操作；所述第一软编程校验步骤在所述存储单元的栅极施加的电压，高于第二软编程校验步骤在所述存储单元的栅极施加的电压。 

本发明实施例还公开了一种非易失存储器的擦除装置，包括 

预编程校验模块：用于校验目标擦除块是否需要进行预编程操作，若是，则触发预编程模块；若否，则触发擦除模块； 

预编程模块：用于对所述目标擦除块进行预编程操作，并在完成操作后触发预编程校验模块； 

擦除模块：用于对所述目标擦除块进行擦除操作; 

第一软编程校验模块：用于校验所述目标擦除块是否需要进行软编程操作，若是，则触发第一软编程模块；若否，则触发擦除校验模块； 

第一软编程模块：用于对所述目标擦除块进行软编程操作，并在完成操作后触发第一软编程校验模块； 

擦除校验模块：用于校验所述擦除操作是否成功，若否，则触发擦除模块；若是，则触发第二软编程校验模块； 

第二软编程校验模块：用于校验所述目标擦除块是否需要进行软编程操作，若是，则触发第二软编程模块；若否，则结束此次擦除过程； 

第二软编程模块：用于对所述目标擦除块进行软编程操作，并在完成操作后触发第二软编程校验模块。 

与现有技术相比，本发明具有以下优点： 

本发明在针对目标擦除块的擦除过程中，当执行完擦除步骤后，一旦通过第一软编程校验步骤发现目标擦除块中，存在处于过擦除状态的存储单元，则触发第一软编程步骤，通过该步骤收敛处于过擦除状态的存储单元的阈值电压的分布范围，使阈值电压恢复到接近擦除的状态，并提高下一次擦除的效果；当通过擦除校验步骤校验目标擦除块成功擦除后，如果第二软编程校验步骤发现目标擦除块中，又出现处于过擦除状态的存储单元，则触发第二软编程步骤，通过该步骤将目标擦除块中所有处于过擦除状态的存储单元都编程到正常的擦除范围，使这些存储单元的阈值电压都提高到擦除状态之内。由于第一软编程步骤的执行减轻了存储单元过擦除的状态，则第二软编程步骤比较容易完成，从而提高擦除效率。 

综上所述，本发明采用两次软编程的块擦除方式，能够使过擦除状态的存储单元的阈值分布区间进一步细分，从而更为精准地将存储单元的阈值电压控制在一个较小范围，使擦除效果更好；同时，优化的阈值电压分布还有利于后续的编程操作，从而提高了存储器的整体性能。 

再者，在具体实现中，应用本发明只需要增加控制信号和电源选项，通过系统优化和资源复用，并不需要额外增加较多资源，成本较为低廉。本发明所要解决的技术问题是提供一种非易失存储器的擦除方法。 

附图说明

图1是一种现有技术中执行擦除步骤的流程图； 

图2是处于过擦除状态的cell的V_T分布示意图； 

图3是本发明的一种非易失存储器擦除方法实施例的流程图； 

图4是应用本发明实施例对目标block进行擦除过程中cell的V_T分布示意图； 

图5是本发明的一种具体示例中对目标block进行擦除过程中cell的V_T分布示意图； 

图6是本发明的一种非易失存储器擦除装置实施例的结构框图； 

图7是应用图6所示的装置实施例对非易失存储器进行擦除的流程图。 

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。 

为使本领域技术人员更好地理解本发明，以下简单介绍非易失存储器的构成原理。 

非易失存储器由存储单元(cell)组成，cell包括电容和晶体管，cell中的数据取决于存储在电容中的电荷，晶体管的开关控制数据的存取。一般而言，一个cell可以包括源极(source，S)，漏极(drain，D)，栅极(gate，G)，以及浮动栅极(floating gate，FG)，FG可用于接电压VG。若VG为正电压，FG与漏极D之间产生隧道效应，使电子注入FG，即编程写入；擦除则可以在源极S加电压(正电压或负电压)，利用FG与源极S之间的隧道效应，把注入至FG的电荷(负电荷或正电荷)吸引到源极S。cell数据是0或1取决于FG中是否有电子。若FG有电子，源极S和漏极D之间感应出正的导电沟道，使MOS管导通，即表示存入0。 若FG中无电子，则不形成导电沟道，MOS管不导通，即存入1。 

以下以一种负压型擦除方式为例，对过擦除状态形成的原因进一步说明。 

假设在一闪存的栅极G端施加-8V的电压，源极S端施加+7V的电压，漏极D端不加电压，单个擦除脉冲的持续时间从几毫秒到几十毫秒。在擦除过程中，一个block中只要有cell没有达到擦除状态，则需要重新向整个block施加擦除脉冲。由于一个block中每个cell的FG上电子数都不同，因此各个cell受擦除脉冲的影响也不同。即向某个block施加擦除脉冲时，这个block中每个cell的FG上的电子向源极S迁移的数目也不同，在多次施加擦除脉冲直至block中所有cell都达到擦除状态时，那些电子迁移数目较多的cell的阈值电压(V_T)可能就会低于擦除状态范围，此时，这些V_T低于擦除状态范围cell就处于过擦除状态。 

具体可以参考图2所示过擦除状态的cell的V_T分布图，其中，X轴表示V_T，Y轴表示cell的个数。由于经过较强擦除条件的erase操作，block中cell的V_T分布范围很广，有些cell的V_T过低，甚至低于0V。如果这些cell保持这样的V_T，不仅影响block擦除的效率，在后续编程操作中，也很难将V_T提高到编程状态，对存储器的整体性能有较大影响。 

针对上述问题，本专利发明人创造性地提出了本发明实施例的核心构思之一，即在针对block的擦除过程中，每次执行完擦除步骤之后，执行一次软编程校验操作(第一软编程校验步骤)，判断是否出现过擦除的cell，如果是，则触发一次软编程操作(第一软编程步骤)，通过该步骤收敛过擦除cell的V_T分布范围，以使过擦除cell的V_T能够恢复到接近擦除的状态，并提高下一次擦除的效果；当通过擦除校验步骤校验block成功擦除后，再执行一次软编程校验操作(第二软编程校验步骤)，判断是否又出现过擦除的cell，如果是，则再触发一次软编程操作(第二软编程步骤)，将所有过擦除的cell都编程到正常的擦除状态。 

具体可以参考图3所示的本发明的一种非易失存储器的擦除方法实施例的流程图，包括以下步骤： 

预编程校验步骤301：校验目标擦除块是否需要进行预编程操作，若是，则执行步骤302；若否，则执行步骤303； 

预编程步骤302：对所述目标擦除块进行预编程操作，并返回步骤301； 

擦除步骤303：对所述目标擦除块进行擦除操作； 

第一软编程校验步骤304：校验所述目标擦除块是否需要进行软编程操作，若是，则执行步骤305；若否，则执行步骤306； 

第一软编程步骤305：对所述目标擦除块进行软编程操作，并返回步骤304； 

擦除校验步骤306：校验所述擦除操作是否成功，若否，则返回步骤303；若是，则执行步骤307； 

第二软编程校验步骤307：校验所述目标擦除块是否需要进行软编程操作，若是，则执行步骤308；若否，则执行步骤309； 

第二软编程步骤308：对所述目标擦除块进行软编程操作，并返回步骤307； 

结束步骤309：结束此次擦除过程。 

以下进一步结合图4所示的V_T分布示意图来说明本实施例，其中，X轴表示V_T，Y轴表示cell的个数。 

假设经过某次擦除后，block中cell的V_T分布范围图4(a)所示，其中，有些cell的V_T低于擦除状态，甚至低于0V；在这种情况下，发起第一次软编程操作(第一软编程步骤)，通过block中过擦除的cell施加编程脉冲，使这些cell的V_T分布区间收敛到如图4(b)所示，恢复到接近擦除的状态；当擦除成功后，如果又出现过擦除的cell，则发起第二次软编程操作，使这些cell的V_T分布区间收敛到如图4(c)所示，使所有cell的V_T恢复到正常的擦除状态。 

为达到更快更好地减轻cell的过擦除状态，优选的是，在本发明实施例中，所述第二软编程步骤施加的编程脉冲，可以强于第一软编程步骤施加的编程脉冲；在具体实现时，可以采用以下方案： 

方案一：所述第二软编程步骤在所述过擦除状态的存储单元栅极施加的电压，高于第一软编程步骤在所述过擦除状态的存储单元栅极施加的电压。 

在实际中，软编程操作是依cell阵列的位线(bit line)逐根进行。例如，在执行第一软编程步骤时，在cell阵列位线的源极加0V电压，漏极加2.8V-4.8V中任一电压，栅极加0V电压；在执行第二软编程步骤时，在cell阵列位线的源极加0V电压，漏极加2.8V-4.8V中任一电压，而在栅极加1.5V-2.5V中任一电压。 

方案二：所述第二软编程步骤施加编程脉冲的时间，大于第一软编程步骤施加编程脉冲的时间。 

例如，在执行第一软编程步骤时，单个编程脉冲的持续时间的范围为1ms-5ms中任一时间；在执行第二软编程步骤时，单个编程脉冲的持续时间的范围为5ms-10ms中任一时间。 

方案三：所述第二软编程步骤在所述过擦除状态的存储单元栅极施加的电压，高于第一软编程步骤在所述过擦除状态的存储单元栅极施加的电压；并且，所述第二软编程步骤施加编程脉冲的时间，大于第一软编程步骤施加编程脉冲的时间。 

例如，在执行第一软编程步骤时，在cell阵列位线的源极加0V电压，漏极加3V电压，栅极加0V电压，单个编程脉冲的持续时间为5ms；在执行第二软编程步骤时，可以在cell阵列位线的源极加0V电压，漏极加3V电压，栅极加2V电压，单个编程脉冲的持续时间为10ms。 

对照图4来看，采用本优选实施例，第一次软编程操作会把图4(a)中低于擦除状态下限的cell的V_T收敛到如图4(b)所示的范围；第二次软编程操作会把图4(b)所示的cell的V_T分布，进一步收敛到如图4(c)所示的正常的擦除状态。由于分成两次软编程操作后，每次软编程操作的编程脉冲强度，小于现有技术中采用一次软编程操作的编程脉冲强度，在这种情况下，则不会把cell的V_T提高到高于正常擦除状态的上限，从而更好地保证了擦除的准确性。 

在实际中，软编程操作是通过软编程校验步骤触发的，也就是说，只有经过软编程校验发现擦除后的cell出现过擦除状态时，才进行软编程操作。具体而言，软编程校验操作是校验擦除后cell的V_T是否低于擦除状态的下限，可以通过读出block中cell阵列浮动栅极中的电荷，转化为电压后与参考电压进行对比判断获知；在本发明实施例中，优选的是，所述第二软编程校验步骤在所述存储单元的栅极施加的电压，高于第一软编程校验步骤在所述存储单元的栅极施加的电压。 

例如，设定参考电压为4V，在执行第一软编程校验步骤时，在cell阵列位线的漏极加-0.5V至1.5V中任一电压，源极加0V电压，在cell阵列位线的控制栅极加0V电压；在执行第二软编程校验步骤时，在cell阵列位线的漏极加-0.5V至1.5V中任一电压，源极加0V电压，在cell阵列位线的控制栅极加2V电压。 

当然，上述方式仅仅用作示例，本领域技术人员还可以根据实际应用情境任意设置软编程条件及校验条件，本发明对此无需加以限制。 

在实际操作中，根据工艺，施加电压不同，有可能第一次软编程操作已经把过擦除cell的V_T调整到擦除状态，在第二次软编程操作时就不需要过长的编程脉冲时间，这样第二次软编程的编程脉冲时间就可能比第一次短。在这种情况下，作为另一实施例，所述第一软编程步骤施加的编程脉冲，强于第二软编程步骤施加的编程脉冲。在具体实现时，可以采用以下方案： 

方案一：所述第一软编程步骤在所述过擦除状态的存储单元栅极施加的电压，高于第二软编程步骤在所述过擦除状态的存储单元栅极施加的电压。 

方案二：所述第一软编程步骤施加编程脉冲的时间，大于第二软编程步骤施加编程脉冲的时间。 

方案三：所述第一软编程步骤在所述过擦除状态的存储单元栅极施加的电压，高于第二软编程步骤在所述过擦除状态的存储单元栅极施加 的电压；并且，所述第一软编程步骤施加编程脉冲的时间，大于第二软编程步骤施加编程脉冲的时间。 

在本实施例中，所述第一软编程校验步骤在所述存储单元的栅极施加的电压，也可以高于第二软编程校验步骤在所述存储单元的栅极施加的电压。 

本发明实施例可以应用在SLC Flash Memory(单层单元闪存)和MLCFlash Memory(多层单元闪存)中。在SLC Flash Memory中，一个存储单元(cell)包括一个晶体管和一个电容，以存储一位数据来表示两个状态(0、1)；在MLC Flash Memory中，一个存储单元(cell)包括两个晶体管和两个电容，以存储两位数据来表示四个状态(00、01、10、11)。 

在具体实现中，可以通过外部控制接口来接收擦除操作的指令。以闪存为例，擦除操作可以通过命令用户接口(CUI)对特定的地址写入特定的指令序列，所述CUI可以是串口，也可以是并口。闪存对指令进行译码后，启动内部写入状态机(WSM)进行相应操作，从而使其自动完成指令序列要求的功能。应用本发明实施例，用户向闪存发送指向目标block地址的擦除指令，存储器接收到该指令后进行译码，确定目标block的位置，并启动内部状态机，同时对该block进行擦除操作。 

以下结合图5所示的cell的V_T分布示意图对实际中block擦除的过程更进一步说明，其中，X轴表示V_T，Y轴表示cell的个数。 

步骤S1：校验目标block是否需要进行预编程操作，若是，则执行步骤S2；若否，则执行步骤S3； 

步骤S2：对所述目标block进行预编程操作，并返回步骤S1； 

以SLC Flash Memory为例，预编程操作是针对目标block的cell写入0，以提高擦除的稳定性。一种将cell写入0的方法可以为：在栅极G端加一高电压，如10V，并注入6V的电压至漏极D、注入约0V的电压至源极S，从而使将大量的电子注入浮动栅极FG，使V_T上升。 

图5(a)示出了目标block中cell的初始V_T分布状态，经预编程操作后，block中的每个cell都被写0，从而得到图5(b)所示的cell的V_T 分布状态。 

可以理解的是，在实际中，对于目标block中的cell而言，并不是每一个都必须执行预编程步骤，即一些cell中的数据本来就是“0”，那么对于这部分cell就可以不必要执行预编程步骤；而只对需要执行预编程步骤的cell，如数据为“1”的cell进行预编程操作即可。 

步骤S3：对所述目标block进行擦除操作； 

以SLC Flash Memory为例，擦除操作是指对当前block中的cell全部写入1。一种将cell写入1的方法为：在栅极G端加一负电压，例如是-11V，源极S加3V的电压，如此即可取出浮动栅极FG中的电子，cell中的数据从0变到1，使VT降低。 

当对目标block进行擦除操作后，block中的每个cell都被写0，其中cell的V_T分布状态如图5(c)所示。由于擦除操作是对整个block进行，一个block中只要有cell没有达到擦除状态，则需要重新向整个block施加擦除脉冲，直到block中所有cell都达到擦除状态。由于各个cell受擦除脉冲的影响也不同，故经过擦除后，block中cell的V_T分布范围很广，有些cell的V_T过低，甚至低于0V，即出现过擦除状态。 

步骤S4：校验所述目标block是否需要进行软编程操作，若是，则执行步骤S5；若否，则执行步骤S6； 

所述软编程校验就是为了校验出block中是否出现过擦除的cell，如是，则触发软编程操作。校验的结果可以通过读出block中cell阵列浮动栅极中的电荷，转化为电压后与参考电压进行对比判断获得。 

步骤S5：对所述目标block进行软编程操作，并返回步骤S4； 

针对目标block执行完一次软编程操作后cell的V_T分布状态如图5(d)所示，可见，经过软编程，过擦除的cell能够恢复到接近擦除的状态，cell的V_T分布区间有所收敛。 

擦除校验步骤S6：校验所述擦除操作是否成功，若否，则返回步骤S3；若是，则执行步骤S7； 

以SLC Flash Memory为例，所述擦除校验操作可以通过使用不同的 参考电压和V_T去读cell中所存储的数据。当把某一个阈值电压加到存储单元的栅极，把漏极上的电流转换为电压后，同参考电压进行比较，判断是“1”还是“0”，由判断结果确定擦除成功还是失败。 

步骤S7：再次校验所述目标block是否需要进行软编程操作，若是，则执行步骤S8；若否，则结束此次擦除过程； 

本步骤发生在擦除操作成功后，用以再次判断所述目标block中是否存在过擦除状态的cell。如果确定目标blcok中存在过擦除状态的cell，则需对目标block执行第二软编程步骤。 

步骤S8：再次对所述目标block进行软编程操作，并返回步骤S7。 

执行完本步骤后cell的V_T分布状态如图5(e)所示。可见，5(d)所示接近擦除的状态的cell的V_T能够进一步收敛，恢复到正常的擦除状态。 

参考图6，示出了本发明的一种非易失存储器的擦除装置实施例的结构框图，可以包括以下模块： 

预编程校验模块601：用于校验目标擦除块是否需要进行预编程操作，若是，则触发预编程模块；若否，则触发擦除模块； 

预编程模块602：用于对所述目标擦除块进行预编程操作，并在完成操作后触发预编程校验模块； 

擦除模块603：用于对所述目标擦除块进行擦除操作； 

第一软编程校验模块604：用于校验所述目标擦除块是否需要进行软编程操作，若是，则触发第一软编程模块；若否，则触发擦除校验模块； 

第一软编程模块605：用于对所述目标擦除块进行软编程操作，并在完成操作后触发第一软编程校验模块； 

擦除校验模块606：用于校验所述擦除操作是否成功，若否，则触发擦除模块；若是，则触发第二软编程校验模块； 

第二软编程校验模块607：用于校验所述目标擦除块是否需要进行软编程操作，若是，则触发第二软编程模块；若否，则结束此次擦除过程； 

第二软编程模块608：用于对所述目标擦除块进行软编程操作，并在完成操作后触发第二软编程校验模块。 

在具体实现中，所述软编程操作为针对目标擦除块中过擦除状态的存储单元施加编程脉冲的操作。在本发明实施例中，优选的是，所述第二软编程模块施加的编程脉冲，可以强于第一软编程模块施加的编程脉冲；具体可以采用以下方案： 

方案一：所述第二软编程模块在所述过擦除状态的存储单元栅极施加的电压，高于第一软编程模块在所述过擦除状态的存储单元栅极施加的电压。 

方案二：所述第二软编程模块施加编程脉冲的时间，大于第一软编程模块施加编程脉冲的时间。 

方案三：所述第二软编程模块在所述过擦除状态的存储单元栅极施加的电压，高于第一软编程模块在所述过擦除状态的存储单元栅极施加的电压；并且，所述第二软编程模块施加编程脉冲的时间，大于第一软编程模块施加编程脉冲的时间。 

在具体实现中，所述软编程校验操作为通过读出目标擦除块中存储单元浮动栅极中的电荷，转化为电压后与参考电压进行对比判断的操作；在本发明的一种优选实施例中，所述第二软编程校验模块在所述存储单元的栅极施加的电压，可以高于第一软编程校验模块在所述存储单元的栅极施加的电压。 

作为另一实施例，所述第一软编程模块施加的编程脉冲，可以强于第二软编程模块施加的编程脉冲；具体可以采用以下方案： 

方案一：所述第一软编程步骤在所述过擦除状态的存储单元栅极施加的电压，高于第二软编程步骤在所述过擦除状态的存储单元栅极施加的电压。 

方案二：所述第一软编程步骤施加编程脉冲的时间，大于第二软编程步骤施加编程脉冲的时间。 

方案三：所述第一软编程步骤在所述过擦除状态的存储单元栅极施 加的电压，高于第二软编程步骤在所述过擦除状态的存储单元栅极施加的电压；并且，所述第一软编程步骤施加编程脉冲的时间，大于第二软编程步骤施加编程脉冲的时间。 

在本实施例中，所述第一软编程校验步骤在所述存储单元的栅极施加的电压，也可以高于第二软编程校验步骤在所述存储单元的栅极施加的电压。 

参考图7，示出了应用图6所示的装置实施例对非易失存储器进行擦除过程的流程图，具体可以包括以下步骤： 

步骤701、预编程校验模块校验目标擦除块是否需要进行预编程操作，若是，则触发预编程模块执行步骤702；若否，则触发擦除模块执行步骤703； 

步骤702、预编程模块对所述目标擦除块进行预编程操作，并在完成操作后触发预编程校验模块执行步骤701； 

步骤703、擦除模块对所述目标擦除块进行擦除操作； 

步骤704、第一软编程校验模块校验所述目标擦除块是否需要进行软编程操作，若是，则触发第一软编程模块执行步骤705；若否，则触发擦除校验模块执行步骤706； 

步骤705、第一软编程模块对所述目标擦除块进行软编程操作，并在完成操作后触发第一软编程校验模块执行步骤704； 

步骤706、擦除校验模块校验所述擦除操作是否成功，若否，则触发擦除模块执行步骤703；若是，则触发第二软编程校验模块执行步骤707； 

步骤707、第二软编程校验模块校验所述目标擦除块是否需要进行软编程操作，若是，则触发第二软编程模块执行步骤708；若否，则结束此次擦除过程； 

步骤708、第二软编程模块对所述目标擦除块进行软编程操作，并在完成操作后触发第二软编程校验模块执行步骤707。 

对于图6所示的装置实施例而言，由于其与图3所示的方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明 即可。 

以上对本发明所提供的一种非易失存储器的擦除方法及一种非易失存储器的擦除装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。 

Claims (8)

1.一种非易失存储器的擦除方法，其特征在于，包括：

预编程校验步骤：校验目标擦除块是否需要进行预编程操作，若是，则执行预编程步骤；若否，则执行擦除步骤；

预编程步骤：对所述目标擦除块进行预编程操作，并返回预编程校验步骤；

擦除步骤：对所述目标擦除块进行擦除操作;

第一软编程校验步骤：校验所述目标擦除块是否需要进行软编程操作，若是，则执行第一软编程步骤；若否，则执行擦除校验步骤；

第一软编程步骤：对所述目标擦除块进行软编程操作，并返回第一软编程校验步骤；

擦除校验步骤：校验所述擦除操作是否成功，若否，则返回擦除步骤；若是，则执行第二软编程校验步骤；

第二软编程校验步骤：校验所述目标擦除块是否需要进行软编程操作，若是，则执行第二软编程步骤；若否，则结束此次擦除过程；

第二软编程步骤：对所述目标擦除块进行软编程操作，并返回第二软编程校验步骤；

其中，所述软编程操作为针对目标擦除块中过擦除状态的存储单元施加编程脉冲的操作，所述第二软编程步骤施加的编程脉冲，强于第一软编程步骤施加的编程脉冲，或，所述第一软编程步骤施加的编程脉冲，强于第二软编程步骤施加的编程脉冲。

2.如权利要求1所述的方法，其特征在于，在所述第二软编程步骤施加的编程脉冲，强于第一软编程步骤施加的编程脉冲时，所述第二软编程步骤在所述过擦除状态的存储单元栅极施加的电压，高于第一软编程步骤在所述过擦除状态的存储单元栅极施加的电压。

3.如权利要求1或2所述的方法，其特征在于，在所述第二软编程步骤施加的编程脉冲，强于第一软编程步骤施加的编程脉冲时，所述第二软编程步骤施加编程脉冲的时间，大于第一软编程步骤施加编程脉冲的时间。

4.如权利要求1所述的方法，其特征在于，在所述第二软编程步骤施加的编程脉冲，强于第一软编程步骤施加的编程脉冲时，所述软编程校验操作为通过读出目标擦除块中存储单元浮动栅极中的电荷，转化为电压后与参考电压进行对比判断的操作；所述第二软编程校验步骤在所述存储单元的栅极施加的电压，高于第一软编程校验步骤在所述存储单元的栅极施加的电压。

5.如权利要求1所述的方法，其特征在于，在所述第一软编程步骤施加的编程脉冲，强于第二软编程步骤施加的编程脉冲时，所述第一软编程步骤在所述过擦除状态的存储单元栅极施加的电压，高于第二软编程步骤在所述过擦除状态的存储单元栅极施加的电压。

6.如权利要求1所述的方法，其特征在于，在所述第一软编程步骤施加的编程脉冲，强于第二软编程步骤施加的编程脉冲时，所述第一软编程步骤施加编程脉冲的时间，大于第二软编程步骤施加编程脉冲的时间。

7.如权利要求6所述的方法，其特征在于，在所述第一软编程步骤施加的编程脉冲，强于第二软编程步骤施加的编程脉冲时，所述软编程校验操作为通过读出目标擦除块中存储单元浮动栅极中的电荷，转化为电压后与参考电压进行对比判断的操作；所述第一软编程校验步骤在所述存储单元的栅极施加的电压，高于第二软编程校验步骤在所述存储单元的栅极施加的电压。

8.一种非易失存储器的擦除装置，其特征在于，包括：

预编程校验模块：用于校验目标擦除块是否需要进行预编程操作，若是，则触发预编程模块；若否，则触发擦除模块；

预编程模块：用于对所述目标擦除块进行预编程操作，并在完成操作后触发预编程校验模块；

擦除模块：用于对所述目标擦除块进行擦除操作;

第一软编程校验模块：用于校验所述目标擦除块是否需要进行软编程操作，若是，则触发第一软编程模块；若否，则触发擦除校验模块；

第一软编程模块：用于对所述目标擦除块进行软编程操作，并在完成操作后触发第一软编程校验模块；

擦除校验模块：用于校验所述擦除操作是否成功，若否，则触发擦除模块；若是，则触发第二软编程校验模块；

第二软编程校验模块：用于校验所述目标擦除块是否需要进行软编程操作，若是，则触发第二软编程模块；若否，则结束此次擦除过程；

第二软编程模块：用于对所述目标擦除块进行软编程操作，并在完成操作后触发第二软编程校验模块。

Images