JP3223375B2 - フェイルセーフ不揮発性メモリプログラミングシステムおよびそのための方法 - Google Patents

フェイルセーフ不揮発性メモリプログラミングシステムおよびそのための方法

Info

Publication number
JP3223375B2
JP3223375B2 JP50293398A JP50293398A JP3223375B2 JP 3223375 B2 JP3223375 B2 JP 3223375B2 JP 50293398 A JP50293398 A JP 50293398A JP 50293398 A JP50293398 A JP 50293398A JP 3223375 B2 JP3223375 B2 JP 3223375B2
Authority
JP
Japan
Prior art keywords
volatile memory
nonvolatile memory
memory means
charging capacitor
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP50293398A
Other languages
English (en)
Other versions
JPH11501761A (ja
Inventor
ブルーワー，フレデリック，ジェー．
ルーイェン，エミール バン
スミット，ウィリアム
ソルト，トーマス，シー．
Original Assignee
マイクロチップ テクノロジー，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロチップ テクノロジー，インコーポレイテッド filed Critical マイクロチップ テクノロジー，インコーポレイテッド
Publication of JPH11501761A publication Critical patent/JPH11501761A/ja
Application granted granted Critical
Publication of JP3223375B2 publication Critical patent/JP3223375B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Safety Devices In Control Systems (AREA)

Description

【発明の詳細な説明】 発明の背景 1.発明の分野 この発明は、メモリ集積回路（IC）チップに関し、特
に、メモリICチップに対するフェイルセーフ不揮発性メ
モリ書込みを提供するシステムおよび方法に関するもの
である。
2.従来技術の説明 不揮発性メモリ、例えば、電気的に消去可能なプログ
ラマブルリードオンリーメモリ（EEPROM）において、メ
モリ内への情報の実際の記録時に電力不足が生じると、
常に不確実さが発生する。電力が再び供給されると、通
常、特定の書き込みが100％達成されたか、全く試みら
れなかったかどうかを明言することはできない。さら
に、“ソフト書き込み”が生じていたかもしれない。メ
モリのセル内での情報の状態を変更する試みがなされる
時にソフト書き込みがあるが、時ならない電力不足や他
の障害タイプのため、この試みが十分に達成されない。
このことは、セル内において時間、温度、電圧または他
のタイプの変動により変化するため、値を変えるかもし
れないことになる。メモリ内に記憶された情報が揮発性
である（すなわち、メモリ内に記憶された情報は予告な
しに変化するかもしれない）ので、これは非常に望まし
くない状態である。
上記問題は、メモリワード内に２進値を書き込むため
使用される標準手続により悪化される。メモリワード内
に２進値を書き込む時、ワード内の全ビットは“1"状態
に書き込まれる。“1"状態であると仮定されないビット
は、その時、“0"状態に変更される。上記手続きは、ま
た、反対の仕方で機能し、ワード内の全ビットは“0"状
態に書き込まれ、“0"状態であるとは仮定されないビッ
トは、その時、“1"状態に変更される。ワード内に２進
値を書き込む標準手続は、第１書き込みと第２書き込み
との間で有限時間を持つ２ステップ書き込みプロセスを
生じる。書き込みステップ間の時間フレームは短い（す
なわち、数ミリ秒）かもしれないけれども、２つの書き
込み段階間のプロセスを停止するいかなる問題も情報の
永久的な損失になる。というのは、新しい値も古い値も
不揮発性メモリに記憶されないからである。このこと
は、メモリの追加や推論を含むアプリケーション、例え
ば、スマートカードアプリケーションにおいて深刻な複
雑さを生じる。
メモリワード内への２進値の書き込みを避けるため、
アバクス構造が与えられる。アバクス構造では、１つず
つ消去して得られるアバクスの１レベル内でのビット
を、ユニットとして推論して得る。このことは、全体の
喪失ワードを回避する。たいてい、特定のビットは“ソ
フトリー”に書き込まれ、１ビット（またはトークン）
だけは有効であるので重大な問題とはならない。しかし
ながら、全レベルが枯渇すると、算術の“位下げ”作用
や２進の“繰り上げ”作用を行わなければならない。こ
のことは、推論される上の１レベルおよび復元される下
の全レベルに１ビットを必要とする。このことは、スマ
ートカードアプリケーションにおいて、お金が失われた
り、または、得られたりする危険を生じる２段階作用に
もなる。
それ故、フェイルセーフ不揮発性メモリ書き込みシス
テムを提供する必要性が存在する。このシステムは不揮
発性メモリへのソフト書き込みおよび低い保存性のある
不完全な書き込みを排除するにちがいない。このシステ
ムの情報の損失を生じるステージ間で中断される２段階
書き込み作用を排除するにちがいない。不揮発性メモリ
へ供給される電力が中断されても、不揮発性メモリへの
書き込み作用を完成する能力を有するにちがいない。さ
らに、スマートカードや金銭的な価値アプリケーション
において、お金の認められない付加を防ぐため、このシ
ステムの濫用に対する確保は、与えられる外部作用を必
要とすることなしに要求されるものである。現在、情報
の損失を防ぐ方法は、該当するメモリチップに対して外
部作用を必要とする特定のビットを使用して行われてい
る。
発明の要約 この発明の１実施例において、この発明の目的はフェ
イルセーフ不揮発性メモリ書き込みシステムを提供する
ことである。
この発明の他の目的は、不揮発性メモリへのソフト書
き込みおよび低い保存性での不完全な書き込みを排除す
るフェイルセーフ不揮発性メモリ書き込みシステムを提
供することである。
この発明のなお他の目的は、情報の損失を生じるステ
ージ間で中断される２段階書き込み操作を排除するフェ
イルセーフ不揮発性メモリ書き込みシステムを提供する
ことである。
この発明のなお他の目的は、不揮発性メモリへ供給さ
れる外部電力が中断されても、不揮発性メモリへの書き
込み作用を完成する能力を有するフェイルセーフ不揮発
性メモリ書き込みシステムを提供することである。
この発明のなお他の目的は、アバクス構造と比較する
と、十分なサイズである不揮発性メモリアレーへの書き
込み作用を完成する能力のあるフェイルセーフ不揮発性
メモリ書き込みシステムを提供することである。
この発明のなお他の目的は、単一の高電圧パルスだけ
を必要とする書き込みサイクルで不揮発性メモリ内で異
なるワードのための書き込み作用を完成することであ
る。
好ましい実施例の簡単な説明 この発明の１実施例において、フェイルセーフ不揮発
性メモリプログラミングシステムが開示される。このシ
ステムは情報を記憶する不揮発性メモリ手段から構成さ
れる。第１充電コンデンサ手段が不揮発性メモリ手段
と、充電を記憶しプログラミング電圧を不揮発性メモリ
手段へ供給するための高電圧供給または発生手段とに接
続される。高電圧発生手段は第１充電コンデンサ手段を
充電するため、第１充電コンデンサ手段に接続される。
第１充電コンデンサ手段内に記憶される充電を監視する
ため、センサ手段が第１充電コンデンサ手段に接続され
る。不揮発性メモリ手段をプログラムする外部信号を受
け、情報を持つ不揮発性メモリ手段内の所要のアドレス
位置をプログラムするため信号を送るため、不揮発性メ
モリシステム手段において制御手段が使用され、その
時、第１充電コンデンサ手段に記憶された充電がしきい
値に達したことをセンサ手段が示し、前記しきい値は、
たとえ、外部電力供給が不揮発性メモリに対して無くな
っても、不揮発性メモリ手段内での所望のアドレス位置
をプログラムするための第１充電コンデンサ手段に蓄え
られる十分な充電を示す。通常の電力供給源が遮断され
る場合、制御手段への電力の独立バックアップ源を提供
するため、第２充電コンデンサ手段が制御手段に接続さ
れる。プログラムされる不揮発性メモリ手段内の所要の
アドレス位置を受信し、情報を所望のアドレス位置へ移
送するため、ラッチ手段が制御手段に接続される。
この発明の他の実施例によると、フェイルセーフ不揮
発性メモリプログラミングシステムを提供する方法が開
示されている。この方法は、情報を記憶する不揮発性メ
モリ手段を提供するステップと、不揮発性メモリ手段へ
プログラミング電圧を供給するための充電を蓄えるた
め、前記不揮発性メモリ手段に接続される第１充電コン
デンサ手段を提供するステップと、第１充電コンデンサ
手段を充電するため第１充電コンデンサ手段に接続され
る高電圧発生手段を提供するステップと、プログラムさ
れる不揮発性メモリ手段内の前記所望のアドレス位置を
受信し、情報を所望のアドレス位置へ移送するため、制
御手段に接続されるラッチ手段を提供するステップと、
第１充電コンデンサ手段内に蓄えられた充電を監視する
ため、第１充電コンデンサ手段に接続されるセンサ手段
を提供するステップと、前記不揮発性メモリ手段に連係
され、前記センサ手段が前記第１充電コンデンサ手段内
に蓄えられた前記充電が、前記不揮発性メモリ手段に外
部電力供給がない時でも前記情報を持つ前記不揮発性メ
モリ手段内の所望のアドレス位置を十分にプログラムで
きることを示すしきい値レベルに達していることを示し
たとき、前記不揮発性メモリ手段をプログラムする外部
信号を受信して、情報を持つ前記不揮発性メモリ手段内
の所望のアドレス位置をプログラムする信号を送る制御
手段を提供するステップと、通常の電力供給源が無くな
る場合、制御手段およびラッチ手段のため独立したバッ
クアップ電源を供給するため、制御手段に接続される第
２充電コンデンサ手段を提供するステップとから成る。
上記実施例において、不揮発性手段はEEPROM、FRAMま
たはプログラムする電圧を必要とする他の不揮発性メモ
リ手段でもよい。２つの充電コンデンサは任意の仮のオ
ンチップエネルギー蓄積構造タイプでよい。
この発明の前記目的および他の目的、特徴および長所
は、下記の特に添付図面を参照したこの発明の好ましい
実施例の説明から明かであろう。
図面の簡単な説明 図１は、この発明のフェイルセーフ不揮発性メモリプ
ログラミングシステムの簡略化したブロック線図であ
る。
図２は、図１で図示されたフェイルセーフ不揮発性メ
モリプログラミングシステムに使用する不揮発性デュア
ルアレーメモリ装置の簡略化したブロック線図である。
図2Bは、図２で図示された不揮発性デュアルアレーメ
モリ装置内に情報を書き込み、前記装置内の情報を消去
する異なるプログラミング電圧を示す表である。
好ましい実施例の詳細な説明 図１を参照すると、フェイルセーフ不揮発性メモリプ
ログラミングシステム10（以後、システム10と称する）
が示されている。システム10は、不揮発性メモリ装置12
から成る。この発明の一実施例では、不揮発性メモリ装
置12は電気的に消去可能なプログラマブルリードオンリ
ーメモリ（EEPROM）である。しかしながら、システム10
は他の不揮発性メモリ構造体にも適用できることに注意
すべきである。不揮発性メモリ装置12はバイナリー情報
を記憶するために使用される。不揮発性メモリ装置12
は、バイナリー情報を記憶するためにグレイコードカウ
ンタ14を使用する。この発明の好ましい実施例では、４
ビットグレイコードカウンタが使用される。グレイコー
ドカウンタ14は、差が１である任意の２つの数が、１つ
のビット位置を除き同じである２進表現で表現される位
取り２進表記カウンタである。グレイコードカウンタは
アバクススキーマを使用するのに比較して情報の等しい
量を記憶するための不揮発性メモリ装置12内で必要とさ
れるスペースを減少する。しかしながら、グレイコード
カウンタはなお、連続番号のための１ビット変更だけで
あるので、アバクススキーマの最大の利点を有する。
高電圧充電コンデンサ16は不揮発性メモリ装置12に接
続される。高電圧充電コンデンサ16は、不揮発性メモリ
装置12がプログラムされる（すなわち、不揮発性メモリ
装置12に書き込み、または、消去をする）前に、十分で
なければならない充電を蓄積するために使用される。そ
れから、高電圧充電コンデンサ16は不揮発性メモリ装置
12にプログラム電圧を供給するために使用される。
電流制限装置24が、高電圧充電コンデンサ16と不揮発
性メモリ装置12との間に接続される。電流制限装置は、
プログラミング中に、制御される上向き電圧スロープを
生じる間、不揮発性メモリ装置12により使用される電流
を制限するために使用される。電流制限装置24は、数メ
ガオーム測定する抵抗体または所要値の電流を供給する
ある種の電流源でもよい。電流源が使用されると、電流
源は適切な操作のため外部供給によって制御する必要が
あり、それで、外部供給が無くなると適切に機能しなく
なるであろう。電流源は、また、低電圧充電コンデンサ
30からのエネルギーを消費し過ぎてはならない。それ
で、電流源に常開スイッチを並列に接続し、外部電力が
無くなると、常開スイッチが閉じて非常に急速なエネル
ギー移送となるようにすることが必要である。電流源が
エネルギーを消費し過ぎると、低電圧充電コンデンサ30
を非常に大きくする必要がある。
高電圧充電コンデンサ16は、ダイオード装置20を通し
て高電圧発生器18により充電される。この発明の好まし
い実施例では、高電圧発生器18は高電圧充電を発生する
充電ポンプである。ダイオード装置20は高電圧発生器18
へのフィードバックを制限し、この経路を通しての高電
圧充電コンデンサ16の放電を防止する。
高電圧検知装置22が高電圧充電コンデンサ16に接続さ
れる。高電圧検知装置22は高電圧充電コンデンサ16内に
蓄えられる充電を監視する。高電圧検知装置22がしきい
値レベルに達したとき、高電圧検知装置22は信号を制御
ユニット26に送り、高電圧充電コンデンサ16が不揮発性
メモリ装置12をプログラムするのに十分な充電を有する
ことを指示する。
外部装置（プリペイドチップホーンカードの場合での
料金支払い電話のように）により、不揮発性メモリ装置
12にプログラム命令が与えられたとき、コンデンサ16内
の十分な充電を検知することは後戻りしない点を確定す
る。この時点前の途中で電力が無くなると、メモリ装置
12への書き込みが試みられることなく、全プログラミン
グプロセスが放棄される。しかしながら、十分な充電が
検出されると、フェイルセーフ不揮発性メモリプログラ
ミングシステム10を備えたカードは除去でき、書き込み
プロセスはうまく完成されるであろう。
不揮発性メモリ装置12をプログラムするため、スイッ
チS3は制御ユニット26により閉鎖されねばならない。ス
テップS3の閉鎖は、高電圧充電コンデンサ16からのプロ
グラミング電圧が不揮発性メモリ装置12へ供給できるよ
うにする。高電圧充電コンデンサ16に記憶される充電
が、不揮発性メモリ装置12をプログラムするのに十分で
なければ、プログラミングシーケンスは、決して制御ユ
ニット26により始まらないことに注意すべきである。ス
イッチS2、S3はプログラミングサイクルの終了と、高電
圧充電コンデンサ16を所望条件に置くためのスタートア
ップで閉鎖される。
スイッチS1もシステム10に設けられる。エネルギー損
失を防ぐため不揮発性メモリ装置12のプログラミング中
に高電圧検知装置22を絶縁するため、スイッチS1が設け
られる。
制御ユニット26が、そのプログラミング入力26Aで信
号を受けると、制御ユニット26は信号をラッチング装置
28へ送る。アドレスおよびデータ情報は、それぞれ、入
力28A、28Bでラッチング装置28にロードされ、新しいデ
ータは不揮発性メモリ装置12内の所望のアドレスへ転送
される。それから、制御ユニット26の入力26Bに信号が
送られ、プログラミングサイクルが完成する時を指示す
る。
制御ユニット26およびラッチング装置28はアナログ電
圧供給AVddにより給電される。この発明の好ましい実施
例では、アナログ電圧供給AVddは５ボルト電荷を提供す
る。アナログ電圧供給AVddを遮断されていると、制御ユ
ニット26およびラッチング装置28に必要電力を供給しプ
ログラミングサイクルを完成するため、低電圧充電コン
デンサ30が提供される。この発明の他の実施例では、高
電圧充電コンデンサ16もラッチング装置28へ接続され
る。それで、高電圧充電コンデンサ16は、電力をラッチ
ング装置28へ供給でき、ラッチング装置28はアナログ電
源AVddに依存する必要がない。そのような実行において
は、高電圧充電コンデンサ16は通常外部電源VDDに連結
され、他方、高電圧発生器18は機能しない。
この発明による他の実施例によると、不揮発性メモリ
装置12は２つの別々のアレーに分割される。図２、図2B
に関して、二重アレー不揮発性メモリ装置40が示されて
いる。二重アレー不揮発性メモリ装置40は、左アレー40
Aと右アレー40Bとに分割され、一方のアレーは偶数アド
レスを保持し、他方のアレーは奇数アドレスを保持す
る。各アレー40A、40Bは、複数の信号ライン対Vref/BL
を有する。信号ライン対Vref/BLは二重アレー不揮発性
メモリ装置40の両方のアレー40A、40Bを同時にプログラ
ム可能にする。図2Bに示す表50から分かるように、信号
ライン対Vref/BLの一方の電圧を変更することにより、
各アレー40A、40Bに情報を書き込み、または、情報を消
去することができる。
二重アレー不揮発性メモリ装置40は、１プログラミン
グサイクルで完成される桁上げアプリケーションまたは
位下げアプリケーションで消去を可能にする。１プログ
ラミング充電が記憶され、また一旦放電されると、操作
を完了するための全てのアプリケーションで再び充電す
ることは保証できないので、上記のことは重要である。
このことは、アバクス構造が使用され低順位“列”が補
充できる前により高順位ビットが“消去”される時に必
要である。
この発明を特にその望ましい実施例で示し記載した
が、この発明の精神および範囲を逸脱することがない限
り、形式および詳細での先行する変更および他の変更が
できることを当業者は理解されるであろう。
フロントページの続き (72)発明者 バン ルーイェン，エミール アメリカ合衆国，85044 アリゾナ州, フェニックス，＃1069 サウス レイク ウッド パークウェイ ウェスト 15815 (72)発明者 スミット，ウィリアム アメリカ合衆国，85044 アリゾナ州, フェニックス，＃1066 サウス レイク ウッド パークウェイ ウェスト 15815 (72)発明者 ソルト，トーマス，シー. アメリカ合衆国，85226 アリゾナ州, チャンドラー，ノース シエラ コート 716 (56)参考文献 特開 昭62−256296（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 16/06

Claims (22)

    (57)【特許請求の範囲】
  1. 【請求項１】情報を記憶する不揮発性メモリ手段と、 前記不揮発性メモリ手段に接続され、前記不揮発性メモ
    リ手段へプログラミング電圧を供給する充電を蓄える第
    １充電コンデンサ手段と、 前記不揮発性メモリ手段に連係され、前記第１充電コン
    デンサ手段内に蓄えられた前記充電の値が、前記不揮発
    性メモリ手段に外部電力供給がない時でも前記情報を持
    つ前記不揮発性メモリ手段内の所望のアドレス位置を十
    分にプログラムできることを示す信号を監視したとき、
    前記不揮発性メモリ手段をプログラムする外部信号を受
    信して、情報を持つ前記不揮発性メモリ手段内の所望の
    アドレス位置をプログラムする信号を送る制御手段と、 前記制御手段に接続され前記制御手段へ電源を供給する
    第２充電コンデンサ手段との組み合わせから成るフェイ
    ルセーフ不揮発性メモリプログラミングシステム。
  2. 【請求項２】前記第１充電コンデンサ手段に蓄えられた
    前記充電を監視するために、前記第１充電コンデンサ手
    段に接続されたセンサ手段を含んでなる請求項１に記載
    のフェイルセーフ不揮発性メモリプログラミングシステ
    ム。
  3. 【請求項３】前記第１充電コンデンサ手段を充電するた
    めに、前記第１充電コンデンサ手段に接続された高電圧
    発生手段を含んでなる請求項１に記載のフェイルセーフ
    不揮発性メモリプログラミングシステム。
  4. 【請求項４】プログラムされる前記不揮発性メモリ手段
    内の前記所望のアドレス位置を受信し、前記情報を前記
    所望のアドレス位置へ移送するために、前記制御手段に
    接続されたラッチ手段を含んでなる請求項１に記載のフ
    ェイルセーフ不揮発性メモリプログラミングシステム。
  5. 【請求項５】前記不揮発性メモリ手段に対する電圧スル
    ーレートを制御するために、前記不揮発性メモリ手段に
    接続された抵抗手段を含んでなる請求項１に記載のフェ
    イルセーフ不揮発性メモリプログラミングシステム。
  6. 【請求項６】前記不揮発性メモリ手段に対する電圧スル
    ーレートを制御するために、前記不揮発性メモリ手段に
    接続された電流源手段を含んでなる請求項１に記載のフ
    ェイルセーフ不揮発性メモリプログラミングシステム。
  7. 【請求項７】前記第１充電コンデンサ手段に接続され、
    かつ前記制御手段に連係され、前記第１充電コンデンサ
    手段から前記不揮発性メモリ手段に前記プログラミング
    電圧を供給する第１スイッチ手段と、 前記第１充電コンデンサ手段に接続され、かつ前記制御
    手段に連係され、前記不揮発性メモリ手段に対するプロ
    グラミングサイクルが完了するとき、前記第１充電コン
    デンサ手段と前記不揮発性メモリ手段を放電する第２ス
    イッチ手段とを含んでなる請求項１に記載のフェイルセ
    ーフ不揮発性メモリプログラミングシステム。
  8. 【請求項８】前記高電圧発生手段と前記第１充電コンデ
    ンサ手段とに接続され、前記第１充電コンデンサ手段の
    放電を妨げるために前記高電圧発生手段へのフィードバ
    ックを制限するダイオード手段を含んでなる請求項３に
    記載のフェイルセーフ不揮発性メモリプログラミングシ
    ステム。
  9. 【請求項９】前記不揮発性メモリ手段は、電気的に消去
    可能なプログラマブルリードオンリーメモリ（EEPROM）
    である請求項１に記載のフェイルセーフ不揮発性メモリ
    プログラミングシステム。
  10. 【請求項１０】前記不揮発性メモリ手段は、情報を記憶
    するグレイコードカウンタ実行手段を含んでなる請求項
    １に記載のフェイルセーフ不揮発性メモリプログラミン
    グシステム。
  11. 【請求項１１】前記グレイコードカウンタ実行手段は、
    ４ビットグレイコードカウンタである請求項10に記載の
    フェイルセーフ不揮発性メモリプログラミングシステ
    ム。
  12. 【請求項１２】前記不揮発性メモリ手段は、前記不揮発
    性メモリ手段の偶数アドレスを含む第１アレーと、 前記不揮発性メモリ手段の奇数アドレスを含む第２アレ
    ーとを含んでなる請求項１に記載のフェイルセーフ不揮
    発性メモリプログラミングシステム。
  13. 【請求項１３】前記不揮発性メモリ手段の前記第１アレ
    ーの要素および第２アレーの要素は、情報と共に同時に
    プログラムされる請求項12に記載のフェイルセーフ不揮
    発性メモリプログラミングシステム。
  14. 【請求項１４】情報を記録する不揮発性メモリ手段と、 前記不揮発性メモリ手段に情報を記憶するための４ビッ
    トグレイコードカウンタ実行手段と、 前記不揮発性メモリ手段に接続され、前記不揮発性メモ
    リ手段にプログラミング電圧を供給するための充電を蓄
    える第１充電コンデンサ手段と、 前記第１充電コンデンサ手段を充電するため、前記第１
    充電コンデンサ手段に接続される高電圧発生器手段と、 前記高電圧発生器手段と前記第１充電コンデンサ手段と
    に接続され、前記第１充電コンデンサ手段の放電を妨げ
    るために前記高電圧発生器手段へのフィードバックを制
    限するダイオード手段と、 前記第１充電コンデンサ手段内に記憶される前記充電を
    監視するため、前記第１充電コンデンサ手段に接続され
    たセンサ手段と、 前記不揮発性メモリ手段に連係され、前記センサ手段が
    前記第１充電コンデンサ手段内に蓄えられた前記充電
    が、前記不揮発性メモリ手段に外部電力供給がない時で
    も前記情報を持つ前記不揮発性メモリ手段内の所望のア
    ドレス位置を十分にプログラムできることを示すしきい
    値レベルに達していることを示したとき、前記不揮発性
    メモリ手段をプログラムする外部信号を受信して、情報
    を持つ前記不揮発性メモリ手段内の所望のアドレス位置
    をプログラムする信号を送る制御手段と、 前記不揮発性メモリ手段と前記高電圧発生手段とに接続
    され、前記不揮発性メモリ手段に対する電圧スルーレー
    トを制御する電流制限手段と、 プログラムされる前記不揮発性メモリ手段内の前記所望
    のアドレス位置を受信し、前記情報を前記所望のアドレ
    ス位置へ移送するために、前記制御手段に接続されたラ
    ッチ手段と、 前記制御手段と前記ラッチ手段へ電力を与えるため前記
    制御手段に接続される第２充電コンデンサ手段と、 前記第１充電コンデンサ手段に接続され、かつ前記制御
    手段に連係され、前記第１充電コンデンサ手段から前記
    不揮発性メモリ手段に前記プログラミング電圧を供給す
    る第１スイッチ手段と、 前記第１充電コンデンサ手段に接続され、かつ前記制御
    手段に連係され、前記不揮発性メモリ手段に対するプロ
    グラミングサイクルを完了するとき、前記第１充電コン
    デンサ手段と前記不揮発性メモリ手段を放電する第２ス
    イッチ手段とを含んでなるフェイルセーフ不揮発性メモ
    リプログラミングシステム。
  15. 【請求項１５】前記電流制限手段は、抵抗である請求項
    14に記載のフェイルセーフ不揮発性メモリプログラミン
    グシステム。
  16. 【請求項１６】前記電流制限手段は、電流源である請求
    項14に記載のフェイルセーフ不揮発性メモリプログラミ
    ングシステム。
  17. 【請求項１７】前記不揮発性メモリ手段は、電気的に消
    去可能なプログラマブルリードオンリーメモリ（EEPRO
    M）である請求項16に記載のフェイルセーフ不揮発性メ
    モリプログラミングシステム。
  18. 【請求項１８】前記不揮発性メモリ手段は、前記不揮発
    性メモリ手段の偶数アドレスを含む第１アレーと、前記
    不揮発性メモリ手段の奇数アドレスを含む第２アレーと
    から成り、前記不揮発性メモリ手段の両方の第１アレー
    および第２アレーは、同時に情報でプログラムされる請
    求項14に記載のフェイルセーフ不揮発性メモリプログラ
    ミングシステム。
  19. 【請求項１９】情報を記憶する不揮発性メモリ手段を提
    供するステップと、 前記不揮発性メモリ手段へプログラミング電圧を供給す
    るための充電を蓄えるため、前記不揮発性メモリ手段に
    接続される第１充電コンデンサ手段を提供するステップ
    と、 前記第１充電コンデンサ手段内に蓄えられた前記充電を
    監視するため、前記第１充電コンデンサ手段に接続され
    るセンサ手段を提供するステップと、 前記不揮発性メモリ手段に連係され、前記センサ手段が
    前記第１充電コンデンサ手段内に蓄えられた前記充電
    が、前記不揮発性メモリ手段に外部電力供給がない時で
    も前記情報を持つ前記不揮発性メモリ手段内の所望のア
    ドレス位置を十分にプログラムできることを示すしきい
    値レベルに達していることを示したとき、前記不揮発性
    メモリ手段をプログラムする外部信号を受信して、情報
    を持つ前記不揮発性メモリ手段内の所望のアドレス位置
    をプログラムする信号を送る制御手段を提供するステッ
    プと、 プログラムされる前記不揮発性メモリ手段内の前記所望
    のアドレス位置を受信し、前記情報を前記所望のアドレ
    ス位置へ移送するために、前記制御手段に接続されるラ
    ッチ手段を提供するステップと、 前記制御手段および前記ラッチ手段へ電力を供給するた
    め、前記制御手段に接続される第２充電コンデンサ手段
    を提供するステップとから成るフェイルセーフ不揮発性
    メモリプログラミングシステムを提供する方法。
  20. 【請求項２０】前記不揮発性メモリ手段に接続され、前
    記不揮発性メモリ手段に対する電圧スルーレートを制御
    するために、前記高電圧発生器に接続される電流制限手
    段を提供するステップと、 前記第１充電コンデンサ手段に接続され、かつ前記制御
    手段に連係され、前記第１充電コンデンサ手段から前記
    不揮発性メモリ手段に前記プログラミング電圧を供給す
    る第１スイッチ手段を提供するステップと、 前記第１充電コンデンサ手段に接続され、かつ前記制御
    手段に連係され、前記不揮発性メモリ手段に対するプロ
    グラミングサイクルが完了するとき、前記第１充電コン
    デンサ手段と前記不揮発性メモリ手段を放電する第２ス
    イッチ手段を提供するステップと、 前記高電圧発生器手段と前記第１充電コンデンサ手段と
    に接続され、前記第１充電コンデンサ手段の放電を妨げ
    るために前記高電圧発生器手段へのフィードバックを制
    限するダイオード手段を提供するステップとから成る請
    求項19に記載の方法。
  21. 【請求項２１】不揮発性メモリ手段を提供するステップ
    は、さらに、前記不揮発性メモリ手段内に情報を記憶す
    るため、４ビットグレイコードカウンタ実行手段を提供
    するステップから成る請求項20に記載の方法。
  22. 【請求項２２】不揮発性メモリ手段を提供するステップ
    は、さらに、前記不揮発性メモリ手段の偶数アドレスを
    含む第１アレーと、不揮発性メモリ手段の奇数アドレス
    を含む第２アレーとを有し、前記不揮発性メモリ手段の
    前記第１アレーおよび第２アレーは、同時に情報でプロ
    グラムされる不揮発性メモリ手段を提供するステップか
    ら成る請求項21に記載の方法。
JP50293398A 1996-06-18 1997-04-12 フェイルセーフ不揮発性メモリプログラミングシステムおよびそのための方法 Expired - Fee Related JP3223375B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/665,697 1996-06-18
US665,697 1996-06-18
US08/665,697 US5768208A (en) 1996-06-18 1996-06-18 Fail safe non-volatile memory programming system and method therefor
PCT/US1997/006531 WO1997049085A1 (en) 1996-06-18 1997-04-12 Fail-safe non-volatile memory programming system and method therefor

Publications (2)

Publication Number Publication Date
JPH11501761A JPH11501761A (ja) 1999-02-09
JP3223375B2 true JP3223375B2 (ja) 2001-10-29

Family

ID=24671209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50293398A Expired - Fee Related JP3223375B2 (ja) 1996-06-18 1997-04-12 フェイルセーフ不揮発性メモリプログラミングシステムおよびそのための方法

Country Status (7)

Country Link
US (1) US5768208A (ja)
EP (1) EP0845144B1 (ja)
JP (1) JP3223375B2 (ja)
KR (1) KR100300809B1 (ja)
DE (1) DE69739138D1 (ja)
TW (1) TW324826B (ja)
WO (1) WO1997049085A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3214395B2 (ja) * 1997-05-20 2001-10-02 日本電気株式会社 不揮発性半導体記憶装置
US6052304A (en) * 1998-06-18 2000-04-18 Lsi Logic Corporation Non-volatile storage element and method for manufacturing using standard processing
JP2000148594A (ja) * 1998-11-10 2000-05-30 Mitsubishi Electric Corp Ｒｏｍデータの読み出しプロテクト回路
US6496939B2 (en) * 1999-09-21 2002-12-17 Bit Microsystems, Inc. Method and system for controlling data in a computer system in the event of a power failure
US6834331B1 (en) 2000-10-24 2004-12-21 Starfish Software, Inc. System and method for improving flash memory data integrity
US6574145B2 (en) * 2001-03-21 2003-06-03 Matrix Semiconductor, Inc. Memory device and method for sensing while programming a non-volatile memory cell
US6515904B2 (en) 2001-03-21 2003-02-04 Matrix Semiconductor, Inc. Method and system for increasing programming bandwidth in a non-volatile memory device
US6532169B1 (en) * 2001-06-26 2003-03-11 Cypress Semiconductor Corp. SONOS latch and application
JP2005519386A (ja) * 2002-03-05 2005-06-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ データの不正確な記憶を回避するためのプロダクト及び方法
US6735117B2 (en) * 2002-07-01 2004-05-11 Honeywell International Inc. Hold-up power supply for flash memory
JP4133166B2 (ja) * 2002-09-25 2008-08-13 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP2004178782A (ja) 2002-10-04 2004-06-24 Sharp Corp 半導体記憶装置およびその制御方法および携帯電子機器
US20060080515A1 (en) * 2004-10-12 2006-04-13 Lefthand Networks, Inc. Non-Volatile Memory Backup for Network Storage System
ATE381061T1 (de) * 2005-03-08 2007-12-15 Bosch Gmbh Robert Verfahren und vorrichtung zum wiederbeschreiben eines sektors mit bootloader-software in einem sektor-löschbaren nichtflüchtigen halbleiterspeicher
JP4982110B2 (ja) 2005-06-02 2012-07-25 株式会社東芝 半導体集積回路装置
DE102006021745A1 (de) * 2006-05-10 2007-11-15 Robert Bosch Gmbh Nichtflüchtiger Speicherbaustein
US7365585B2 (en) * 2006-08-09 2008-04-29 Atmel Corporation Apparatus and method for charge pump slew rate control
US7599241B2 (en) * 2007-08-06 2009-10-06 Sandisk Corporation Enhanced write abort mechanism for non-volatile memory
US8036032B2 (en) 2007-12-31 2011-10-11 Cypress Semiconductor Corporation 5T high density NVDRAM cell
US8059458B2 (en) 2007-12-31 2011-11-15 Cypress Semiconductor Corporation 3T high density nvDRAM cell
US8064255B2 (en) 2007-12-31 2011-11-22 Cypress Semiconductor Corporation Architecture of a nvDRAM array and its sense regime
US8566639B2 (en) * 2009-02-11 2013-10-22 Stec, Inc. Flash backed DRAM module with state of health and/or status information accessible through a configuration data bus
US8050092B2 (en) * 2009-05-29 2011-11-01 Seagate Technology Llc NAND flash memory with integrated bit line capacitance
DE102010007629B4 (de) * 2010-02-11 2013-08-14 Texas Instruments Deutschland Gmbh Integrierte Schaltung mit einem FRAM-Speicher und Verfahren zum Gewähren eines Lesezugriffs auf einen FRAM-Speicher
KR101112042B1 (ko) 2011-03-22 2012-02-24 삼성전자주식회사 휴대용 데이터 저장 장치
US8767354B1 (en) * 2011-12-08 2014-07-01 Western Digital Technologies, Inc. Data storage device employing cascaded voltage regulators during power failure
US9082473B2 (en) * 2013-03-05 2015-07-14 Texas Instruments Incorporated Power supply brownout protection circuit and method for embedded FRAM
US10168905B1 (en) 2017-06-07 2019-01-01 International Business Machines Corporation Multi-channel nonvolatile memory power loss management
KR102140839B1 (ko) 2019-05-15 2020-08-04 조미경 낚시받침대

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6227843A (ja) * 1985-07-29 1987-02-05 Sharp Corp 電子装置
JP2533612B2 (ja) * 1988-05-16 1996-09-11 富士通株式会社 メモリのデ―タ保護方式
FR2703501B1 (fr) * 1993-04-01 1995-05-19 Gemplus Card Int Circuit intégré pour carte à mémoire et procédé de décomptage d'unités dans une carte à mémoire.
DE59406992D1 (de) * 1993-05-10 1998-11-05 Siemens Ag Verfahren und Schaltungsanordnung zum Entwerten einer Debit-Karte
US5430402A (en) * 1993-09-10 1995-07-04 Intel Corporation Method and apparatus for providing selectable sources of voltage
US5438549A (en) * 1994-02-28 1995-08-01 Intel Corporation Nonvolatile memory with volatile memory buffer and a backup power supply system
FR2749698B1 (fr) * 1996-06-07 1998-09-04 Inside Technologies Memoire remanente effacable et programmable electriquement, protegee contre les coupures d'alimentation

Also Published As

Publication number Publication date
DE69739138D1 (de) 2009-01-15
TW324826B (en) 1998-01-11
US5768208A (en) 1998-06-16
EP0845144B1 (en) 2008-12-03
WO1997049085A1 (en) 1997-12-24
EP0845144A1 (en) 1998-06-03
JPH11501761A (ja) 1999-02-09
EP0845144A4 (en) 2006-05-10
KR100300809B1 (ko) 2001-10-29
KR19990036312A (ko) 1999-05-25

Similar Documents

Publication Publication Date Title
JP3223375B2 (ja) フェイルセーフ不揮発性メモリプログラミングシステムおよびそのための方法
US7808828B2 (en) Non volatile memory
JP3947781B2 (ja) 低電圧単一電源フラッシュメモリのためのプログラムアルゴリズム
US5537350A (en) Method and apparatus for sequential programming of the bits in a word of a flash EEPROM memory array
TW463170B (en) Non-volatile semiconductor memory divice
EP1497730B1 (en) Methods for storing data in non-volatile memories
US7640389B2 (en) Non-volatile memory having a multiple block erase mode and method therefor
JP2001093288A5 (ja)
US4837744A (en) Integrated circuit of the logic circuit type comprising an electrically programmable non-volatile memory
JP3649320B2 (ja) リダンダンシー回路およびリダンダンシー方法
US5396461A (en) Non-volatile dynamic random access memory device
US6331949B1 (en) Circuit for storing and latching defective address data for a nonvolatile semiconductor memory device having redundant function
US7248503B2 (en) Semiconductor nonvolatile storage device
US6259630B1 (en) Nonvolatile semiconductor memory device equipped with verification circuit for identifying the address of a defective cell
US5153854A (en) EEPROM memory system having selectable programming voltage for low power readability
JP2003233996A (ja) 半導体記憶装置
KR100610490B1 (ko) Ｅｅｐｒｏｍ 셀 및 ｅｅｐｒｏｍ 블록
US5511023A (en) Method and circuit configuration for debiting a debit card
CN214752953U (zh) 集成电路
US5533196A (en) Method and apparatus for testing for a sufficient write voltage level during power up of a SRAM array
JP2751882B2 (ja) 強誘電体メモリ
US6515891B2 (en) Random access memory with hidden bits
GB2620445A (en) Data erasure system
JPH11167794A (ja) 半導体記憶装置及びそのバックアップ方法
WO1991003054A1 (en) Memory cell

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees