JP3649320B2 - リダンダンシー回路およびリダンダンシー方法 - Google Patents
リダンダンシー回路およびリダンダンシー方法 Download PDFInfo
- Publication number
- JP3649320B2 JP3649320B2 JP18536999A JP18536999A JP3649320B2 JP 3649320 B2 JP3649320 B2 JP 3649320B2 JP 18536999 A JP18536999 A JP 18536999A JP 18536999 A JP18536999 A JP 18536999A JP 3649320 B2 JP3649320 B2 JP 3649320B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- unit
- redundancy
- pail
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、リダンダンシー回路およびリダンダンシー方法に関し、特に、強誘電体メモリ素子（ｆｅｒｒｏ ｅｌｅｃｔｒｉｃ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）においてペール（ｆａｉｌ）されたノーマル（ｎｏｒｍａｌ）メモリセルをリダンダンシーメモリセルにソフトウェア的にリペアするためのリダンダンシー回路およびリダンダンシー方法に関する。
【０００２】
【従来の技術】
メモリ素子を具現することにおいて、アレイされた多数のセルの中いくつかのセルがペールされたとして、そのメモリ素子全体をペール処理するということは、多大な浪費である。
【０００３】
したがって、通常的にＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）のようなメモリ素子は、ペールされたノーマルメモリセルをリダンダンシーメモリセルにリペアするためリダンダンシー回路を備えている。
【０００４】
一方、ＦＲＡＭ（ｆｅｒｒｏ ｅｌｅｃｔｒｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）のような強誘電体メモリ素子のリダンダンシー回路は、既存のＤＲＡＭリダンダンシー回路をそのまま適用している。
【０００５】
【発明が解決しようとする課題】
このように公知されているリダンダンシー回路は、ハードウェア的な具現方法として、デコーダに備わっているリペアヒューズ（ｆｕｓｅ）を切断する方法を使用している。
【０００６】
このため、パッケージが完了されたメモリ素子をリペアできないという問題点がある。
【０００７】
すなわち、パッケージ完了された後、バーンイン（ｂｕｒｎ−ｉｎ）テスト等でペールが発見されたような場合には、ペールされたチップ（ｃｈｉｐ）をリペアできない。その結果、そのチップをそのまま焼却処理しなければならなくなり、素子の歩留まり（ｙｉｅｌｄ）が大きく低下してしまうことになる。
【０００８】
そこで、本発明の目的は、メモリ素子のリペアをソフトウェア的に具現化することにより、メモリ素子の歩留まりを大幅に向上させることが可能なリダンダンシー回路およびリダンダンシー方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、アドレスバッファと、ノーマルデコーダと、ノーマルメモリーセルアレイと、リダンダンシー回路とを含む強誘電体メモリ素子のリダンダンシー回路であって、前記リダンダンシー回路は、
リダンダンシーメモリセルアレイと、ペールアドレス信号を貯蔵するための第１プログラミングユニットと、ペール数信号を貯蔵するための第２プログラミングユニットと、前記第１プログラミングユニットおよび前記第２プログラミングユニットを制御するための複数の制御信号を生成する制御部と、前記アドレスバッファからのアドレスと前記第１プログラミングユニットに貯蔵されたペールアドレスとを比較するためのアドレス比較部と、前記アドレスバッファからのアドレスと前記アドレス比較部からの出力信号および前記第２プログラミングユニットからの出力信号に応答して、前記ノーマルメモリセルアレイと前記リダンダンシーメモリセルアレイを選択的にアクティブさせるためのリダンダンシーデコーダとを具えることによって、リダンダンシー回路を構成する。
【００１０】
ここで、前記第１プログラミングユニットは、互いに相補的な信号を持つデータラインおよびレファレンスラインと、前記データラインおよびレファレンスラインを通じてペールアドレス信号を貯蔵するための貯蔵部と、外部からペールアドレスデータおよび書き込み信号を印加され、前記貯蔵部にペールアドレス信号を貯蔵させるための書き込み駆動部と、前記データラインおよびレファレンスラインを通じて前記貯蔵部に貯蔵された信号をリードするためのリード駆動部と、前記データラインおよびレファレンスラインをフリーチャージさせるためのフリーチャージ部とを有することができる。
【００１１】
前記貯蔵部は、前記データラインからの信号を貯蔵するための第１強誘電体キャパシタと、前記レファレンスラインからの信号を貯蔵するための第２強誘電体キャパシタとを有することができる。
【００１２】
前記リード駆動部は、前記データラインと前記レファレンスラインの信号の差を増幅するためのセンス増幅器と、前記センス増幅器からの信号を貯蔵するためのラッチとを有することができる。
【００１３】
前記第２プログラミングユニットは、データラインおよびレファレンスラインと、前記データラインおよびレファレンスラインを通じてペール数信号を貯蔵するための貯蔵部と、外部からペール数データおよび書き込み信号を印加され、前記貯蔵部にペール数信号を貯蔵させるための書き込み駆動部と、前記データラインとレファレンスラインを通じて前記貯蔵部に貯蔵された信号をリードするためのリード駆動部と、前記データラインおよびレファレンスラインをフリーチャージさせるためのフリーチャージ部とを有することができる。
【００１４】
前記貯蔵部は、前記データラインからの信号を貯蔵するための第１強誘電体キャパシタと、前記レファレンスラインからの信号を貯蔵するための第２強誘電体キャパシタとを有することができる。
【００１５】
前記リード駆動部は、前記データラインと前記レファレンスラインの信号の差を増幅するためのセンス増幅器と、前記センス増幅器からの信号を貯蔵するためのラッチとを有することができる。
【００１６】
前記アドレス比較部は、前記アドレスバッファからのアドレスおよび前記第１プログラミングユニットに貯蔵されたペールアドレスを入力される複数の排他的論理和（ＥＸＯＲ）ゲートと、前記複数のＥＸＯＲゲートからの出力を入力される否定論理和（ＮＯＲ）ゲートとを有することができる。
【００１７】
前記制御部は、チップイネーブル信号（／ＣＥ）を印加されることによって駆動することができる。
【００１８】
本発明は、アドレスバッファと、ノーマルデコーダと、ノーマルメモリセルアレイと、リダンダンシー回路を含み、前記リダンダンシー回路が、リダンダンシーメモリセルアレイと、ペールアドレス信号を貯蔵するための第１プログラミングユニットと、ぺール数信号を貯蔵するための第２プログラミングユニットと、前記第１プログラミングユニットと上記第２プログラミングユニットを制御するための複数の制御信号を生成する制御部と、前記アドレスバッファからのアドレスと前記第１プログラミングユニットに貯蔵されたペールアドレスを比較するためのアドレス比較部と、前記ノーマルメモリセルアレイと前記リダンダンシーメモリセルアレイを選択的にアクティブさせるためのリダンダンシーデコーダとを具えた強誘電体メモリ素子のリダンダンシー回路を用い、バーンイン（ｂｕｒｎ−ｉｎ）テスト後、前記制御部が前記第１プログラミングユニットと第２プログラミングユニットを制御するための複数の制御信号を出力する第１工程と、前記制御信号により前記第２プログラミングユニットに前記ペール数信号を貯蔵して、前記第１プログラミングユニットに前記ペールアドレス信号を貯蔵する第２工程と、電源がオン（ｏｎ）された後、前記制御信号により前記貯蔵されたペールアドレス信号及びペール数信号が再度読み出され、該データが前記第１および第２プログラミングユニットに各々貯蔵される第３工程と、前記アドレスバッファにアドレスが印加される第４工程と、前記アドレス比較部で前記アドレスバッファからのアドレスと前記第１プログラミングユニットに貯蔵されたアドレスを比較してその結果を出力信号に発生する第５工程と、前記アドレスバッファからのアドレスと前記アドレス比較部の出力信号および第２プログラミングユニットの出力信号に応答して、前記リダンダンシーデコーダでノーマルメモリセルアレイと前記リダンダンシーメモリセルアレイを選択的にアクティブさせる第６工程とを具えることによって、リダンダンシー方法を提供する。
【００１９】
ここで、前記第２工程は、外部から前記ペールアドレスデータと書き込み信号を前記第１プログラミングユニットに印加して、前記制御信号により前記第１プログラミングユニットに含まれた強誘電体キャパシタに前記ペールアドレス信号を貯蔵しながら、外部から前記ペール数データと書き込み信号を前記第２プログラミングユニットに印加して、前記制御信号により前記第２プログラミングユニットに含まれた強誘電体キャパシタに前記ペール数信号を貯蔵する工程を有することができる。
【００２０】
前記第３工程は、前記貯蔵されたペールアドレス信号およびペール数信号を前記第１及び第２プログラミングユニットに含まれたセンス増幅器により感知し増幅して、前記第１及び第２プログラミングユニットに含まれたラッチ部に貯蔵する工程を有することができる。
【００２１】
前記第５工程は、前記アドレスバッファからのアドレスと第１プログラミングユニットからのペールアドレスを前記アドレス比較部に含まれた複数のＥＸＯＲゲートに各々入力する工程と、前記ＥＸＯＲゲートらからの各出力を前記アドレス比較部に含まれた複数のＮＯＲゲートに入力して出力信号を発生する工程とを有することができる。
【００２２】
前記第６工程は、前記第２プログラミングユニットの出力信号がペールアドレスのない信号の場合には、前記アドレスバッファからの出力アドレスを前記ノーマルデコーダに印加してノーマルメモリセルアレイブロックを選択する工程と、前記第２プログラミングユニットの出力信号がペールアドレスのある信号の場合には、前記アドレス比較部の出力信号は、前記アドレスバッファのアドレスと前記ペールアドレスとが同一の場合には前記アドレスバッファの出力を切って前記リダンダンシーメモリセルアレイブロックのセルを選択し、同一でない場合には前記アドレスバッファのアドレスをノーマルデコーダに印加してノーマルメモリセルアレイを選択する工程とを有することができる。
【００２３】
前記第１工程は、前記制御部にチップイネーブル信号を印加して駆動させる工程を有することができる。
【００２４】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
【００２５】
［概要］
まず、本発明の概要について説明する。
強誘電体キャパシタは、キャパシタ両端の電圧が０Ｖであるとき、誘起された電荷量が２つの状態で存在して電源の供給がなくても２進形態のデータを保存することができる。
【００２６】
このような特性をもつことを考慮して、強誘電体キャパシタは、非揮発性メモリ素子の記憶手段として利用可能である。
【００２７】
本発明は、このような強誘電体キャパシタの非揮発特性を利用したリダンダンシー回路及びリダンダンシー方法である。
【００２８】
すなわち、本発明は、アドレスバッファと、ノーマルデコーダと、ノーマルメモリセルアレイと、リダンダンシー回路とを含む強誘電体メモリ素子において、前記リダンダンシー回路は、リダンダンシーメモリセルアレイと、ペールアドレス信号を貯蔵するための第１プログラミングユニットと、ペール数信号を貯蔵するための第２プログラミングユニットと、前記第１プログラミングユニットと前記第２プログラミングユニットを制御するための複数の制御信号を生成する制御部と、前記アドレスバッファからのアドレスおよび前記第１プログラミングユニットに貯蔵されたペールアドレスが同一であるかを比較するためのアドレス比較部と、前記アドレスバッファからのアドレスと前記アドレス比較部からの出力信号および前記第２プログラミングユニットからの出力信号とに応答して、前記ノーマルメモリセルアレイと前記リダンダンシーメモリセルアレイを選択的にアクティブさせるためのリダンダンシーデコーダとを含む強誘電体メモリ素子のリダンダンシー回路を構成する。
【００２９】
また、本発明は、アドレスバッファと、ノーマルデコーダと、ノーマルメモリセルアレイと、リダンダンシー回路とを含み、前記リダンダンシー回路が、リダンダンシーメモリセルアレイと、ペールアドレス信号を貯蔵するための第１プログラミングユニットと、ペール数信号を貯蔵するための第２プログラミングユニットと、前記第１プログラミングユニットと前記第２プログラミングユニットを制御するための複数の制御信号を生成する制御部と、前記アドレスバッファからのアドレスと前記第１プログラミングユニットに貯蔵されたペールアドレスを比較するためのアドレス比較部と、前記メモリセルアレイと前記リダンダンシーメモリセルアレイを選択的にアクティブさせるためのリダンダンシーデコーダとを含む強誘電体メモリ素子のリダンダンシー回路を用い、
バーンインテスト後、前記制御部が、前記第１プログラミングユニットと第２プログラミングユニットを制御するための複数の制御信号を出力する第１工程と、前記制御信号により、前記第２プログラミングユニットに前記ペール数信号を貯蔵して、前記第１プログラミングユニットに前記ペールアドレス信号を貯蔵する第２工程と、電源がオン（ｏｎ）された後、前記制御信号により前記貯蔵されたペールアドレス信号およびペール数信号が再度読み出されてそのデータが前記第１および第２プログラミングユニットに各々貯蔵される第３工程と、前記アドレスバッファにアドレスが印加される第４工程と、前記アドレス比較部によって前記アドレスバッファからのアドレスと前記第１プログラミングユニットに貯蔵されたアドレスとを比較してその結果を出力信号に発生する第５工程と、前記アドレスバッファからのアドレスと前記アドレス比較部の出力信号および第２プログラミングユニットの出力信号に応答して、前記リダンダンシーデコーダでノーマルメモリセルアレイと前記リダンダンシーメモリセルアレイを選択的にアクティブさせる第６工程とを含む強誘電体メモリ素子のリダンダンシー方法を提供する。
【００３０】
［具体例］
以下、具体例を挙げて説明する。
【００３１】
図１は、本発明に係るリダンダンシー回路を具備した強誘電体メモリー素子の構成を示す。
【００３２】
強誘電体メモリ素子は、アドレスバッファ４００と、ノーマルデコーダ１００と、ノーマルメモリセルアレイブロック２００と、リダンダンシー回路とを備えることによって構成される。
【００３３】
リダンダンシー回路は、リダンダンシーメモリセルアレイブロック３００と、制御部５００と、第１プログラミングユニット６００と、アドレス比較部７００と、第２プログラミングユニット８００と、リダンダンシーデコーダ９００とを有している。
【００３４】
リダンダンシーメモリセルアレイは、２ｍ−１個（ｍは、１以上の自然数）で構成されれば、２ｍ−１個のペールされたセルをリペアできるようになる。
【００３５】
このような強誘電体メモリ素子では、ノーマルデコーダ１００によってノーマルメモリセルアレイブロック２００の中、いずれか一つのセルを選択し、ノーマルメモリセルアレイブロック２００で一つ以上のセルがペールされた場合には、そのセルの選択経路をリダンダンシーメモリセルアレイブロック３００の中、いずれか一つのリペアセルに代替するが、本発明は、従来のハードウェア的な方法でなくソフトウェア的にリペアを具現したものである。
【００３６】
すなわち、本発明のリダンダンシー回路のリペア方式は、ヒューズを切断する等の従来リペア方式とは異なり、ペールアドレスを貯蔵していながら、チップにアドレスが入力されれば、そのアドレスがペールアドレスであるかどうかを比較し、その比較結果によってノーマルセルブロックまたはリダンダンシーセルブロックを選択的にアクティブさせる機能を有する。
【００３７】
本発明に係るリダンダンシー回路によるリペア過程を調べてみると、以下の通りである。
【００３８】
例えば、バーンインテスト後、ペールされた数が少なくてリペアが可能であれば、そのペール数を第２プログラミングユニット８００に貯蔵し、ペールアドレスは第１プログラミングユニット６００に貯蔵する。
【００３９】
電源がオンになって、チップイネーブル信号（／ＣＥ）がチップに印加されれば、制御部５００によって第１プログラミングユニット６００と第２プログラミングユニット８００を制御するための複数の制御信号が出力され、これにより、第２プログラミングユニット８００と第１プログラミングユニット６００にそのデータが貯蔵される。
【００４０】
具体的に説明すれば、第１プログラミングユニット６００は、制御部５００により制御され、書き込み信号（ＷＲＩＴＥ）とペールアドレス（ＦＡｉ）とが入力されてペールされたセルのアドレスが貯蔵され、第２プログラミングユニット８００は制御部５００により制御され、書き込み信号（ＷＲＩＴＥ）とペールされた数（ＦＮｊ）とが入力されてペール数を貯蔵する。
【００４１】
次に、アドレスバッファ４００（強誘電体メモリ素子に備わった既存構成）にアドレスが印加されれば、アドレス比較部７００でペールアドレスであるかどうかを決定し、印加されたアドレスがペールアドレスでなければノーマルデコーダ１００を通じてノーマルメモリセルアレイブロック２００を選択して印加されたアドレスがペールアドレスであるならば、リダンダンシーメモリセルアレイブロック３００を選択する。この際、アドレス比較部７００は、アドレスバッファ４００からのアドレス（Ａｉ）と前記第１プログラミングユニット（６００）に貯蔵されたアドレス（ＲＡｉ）とが同一であるかどうかの如何を比較し、その結果信号（ＲＣＯＮｊ）を出力する。
【００４２】
次に、リダンダンシーデコーダ９００は、アドレスバッファ４００からのアドレス（Ａｉ）とアドレス比較部７００からの出力信号（ＲＣＯＮｊ）及び第２プログラミングユニット８００からの出力信号（ＲＮｊ）に応答して、入力されたアドレスがペールアドレスではなければノーマルデコーダ１００を通じてノーマルメモリセルアレイブロック２００のある一つのセルを選択し、印加されたアドレスがペールアドレスであるならばリダンダンシーメモリセルアレイブロック３００のある一つのセルを選択する。
【００４３】
一方、図１で、例えば、ｎ＝４、ｍ＝２であると仮定すれば、リダンダンシー回路には、３個のリペアセルと、２ビットの第２プログラミングユニットと、３個の４ビットの第１プログラミングユニットと、３個のアドレス比較部とが必要である。これにより、バーンインテスト結果、ペール数が３個以下であればそのチップはリペアが可能であり、ペール数が４個以上であればそのチップはリペアが不可能である。
【００４４】
次に、リダンダンシー回路の構成をより詳細に説明する。
【００４５】
図２は制御部５００の構成を示し、図３は制御部５００の各出力制御信号の波形を示す。
【００４６】
制御部５００は、チップイネーブル信号（／ＣＥ）に応答して駆動するインバータ５０１と、ＭＯＳ（モス）キャパシタ５０２及びＮＯＲゲート５０３によって構成され、所定の幅を持つパルス信号などを制御信号として出力する。
【００４７】
制御信号は、第１プログラミングユニット６００及び第２プログラミングユニット８００に備わった各構成を制御するため”ｗｌ”、”ｐｃｇ”、”ｐｌａｔｅ”、”ｓａｐ”、及び”ｒｅａｄ”信号などとして、図３に示すように各制御信号は、チップイネーブル信号（／ＣＥ）が”ロー”にアクティブされた時に”ハイ”にアクティブされ、この”ハイ”にアクティブされる幅（すなわち、パルス幅）は”ｗｌ”、”ｐｃｇ”、”ｐｌａｔｅ”、”ｓａｐ”、及び”ｒｅａｄ”制御信号が順序的に次第に小さくなる。
【００４８】
次に、図４は、第１プログラミングユニット６００の構成を示す。
【００４９】
第１プログラミングユニット６００は、互いに相補的な信号を持つデータライン（ｄａｔａ＿ｌｉｎｅ）及びレファレンスライン（ｒｅｆ＿ｌｉｎｅ）を備え、前記データラインとレファレンスラインを通じてペールアドレス信号を貯蔵するため、第１及び第２の強誘電体キャパシタを持つペールアドレス信号貯蔵部６３０と、外部からペールアドレス（ＦＡｉ）と書き込み信号（ＷＲＩＴＥ）を印加されて前記貯蔵部６３０にペールアドレスデータを貯蔵させるための書き込み駆動部６１０と、前記データラインとレファレンスラインを通じて前記貯蔵部６３０に貯蔵されたデータをリードするためのリード駆動部６４０，６５０と、前記データラインとレファレンスラインをフリーチャージさせるためのフリーチャージ部６２０とを有する。
【００５０】
貯蔵部６３０は、データラインからの信号を貯蔵するための第１強誘電体キャパシタと、レファレンスラインからの信号を貯蔵するための第２強誘電体キャパシタとによって構成される。
【００５１】
リード駆動部は、前記データラインと前記レファレンスラインの微細な信号の差を増幅するためのセンス増幅器６４０と、センス増幅器６４０からの信号を貯蔵するためのラッチ６５０とによって構成される。
【００５２】
上記構成を持つ第１プログラミングユニット６００は、外部からペールアドレス（ＦＡｉ）と書き込み信号（ＷＲＩＴＥ）が入力されると、制御部５００からの制御信号（ｐｃｇ、ｐｌａｔｅ、ｗｌ、ｓａｐ、ｒｅａｄ）によって、強誘電体キャパシタにペールアドレスを貯蔵する。
【００５３】
そして、電源がオフされれば、強誘電体キャパシタの非揮発特性によりペールアドレスは半永久的に貯蔵される。
【００５４】
その後、電源がオンになってチップイネーブル信号（／ＣＥ）が制御部５００に印加されれば、制御部５００から出力された制御信号（ｐｃｇ、ｐｌａｔｅ、ｗｌ、ｓａｐ、ｒｅａｄ）により、第１プログラミングユニット６００のセルデータがセンス増幅器６４０により感知されて増幅され、ラッチ６５０に貯蔵される。
【００５５】
図５は、アドレス比較部７００の構成を示す。
【００５６】
アドレス比較部７００は、アドレスバッファ４００からｎ個のアドレス（Ａ０，Ａ１．．．Ａｎ−１）と、第１プログラミングユニット６００からのｎ個のペールアドレス（ＲＡ０、ＲＡ１．．．ＲＡｎ−１）を各々入力されるｎ個のＥＸＯＲゲートと、ｎ個のＥＸＯＲゲートらからの各出力を入力されるｎ入力ＮＯＲゲートとによって構成される。
【００５７】
この構成によって、アドレス比較部７００にアドレスバッファ４００から入力されたｎビットアドレス（Ａｉ）と第１プログラミングユニット６００に貯蔵されたｎビットペールアドレス（ＲＡｉ）とが各々印加されれば、排他的論理和（ＥＸＯＲ）ゲートはこの２つのアドレスを各々比較して同じであれば”０”（ＬＯＷ）、異なれば”０”（ＨＩＧＨ）を出力する。このＥＸＯＲゲート等の出力は、ｎ入力ＮＯＲゲートに入力され、”ＲＣＯＮｊ”という信号を出力するが、この出力ＲＣＯＮｊは、アドレスバッファ４００で入力されたｎビットアドレス（Ａｉ）と第１プログラミングユニット６００に貯蔵されたｎビットペールアドレス（ＲＡｉ）とが全て同じであれば”１”（ＨＩＧＨ）、どれ一つでも異なれば”０”（ＬＯＷ）を出力する。
【００５８】
図６は、第２プログラミングユニット８００は、第１プログラミングユニット６００の構成と基本的には同様な構成である。
【００５９】
第２プログラミングユニット８００は、互いに相補的な信号を持つデータライン（ｄａｔａ＿ｌｉｎｅ）及びレファレンスライン（ｒｅｆ＿ｌｉｎｅ）を備え、前記データラインとレファレンスラインを通じてペール数信号を貯蔵するため第１及び第２の強誘電体キャパシタを持つペール数信号貯蔵部８３０と、外部からペール数データ（ＦＮｊ）と書き込み信号（ＷＲＩＴＥ）を印加されて前記貯蔵部８３０にペール数信号データを貯蔵させるための書き込み駆動部８１０と、前記データラインとレファレンスラインを通じて前記貯蔵部８３０に貯蔵されたデータをリードするためのリード駆動部８４０，８５０と、前記データラインとレファレンスラインをフリーチャージさせるためのフリーチャージ部８２０とを有する。
【００６０】
貯蔵部８３０は、データラインからの信号を貯蔵するための第１強誘電体キャパシタと、レファレンスラインからの信号を貯蔵するための第２強誘電体キャパシタとによって構成される。
【００６１】
リード駆動部は、データラインとレファレンスラインの微細な信号の差を増幅するためのセンス増幅器８４０と、センス増幅器８４０からの信号を貯蔵するためのラッチ８５０とによって構成される。
【００６２】
図７は、リダンダンシーデコーダ９００の構成を示す。
【００６３】
ここでは、ｍ＝２であるときのリダンダンシーデコーダ回路を示す。すなわち、このデコーダ回路は、リペア可能な数が最大３個の場合である。
【００６４】
このリダンダンシーデコーダ９００では、ペール数がなければ、他の回路に関係なくＲＮＯが”１（ＨＩＧＨ）”になってアドレスバッファ４００からの出力（Ａｉ）をノーマルデコーダ１００に印加してノーマルメモリセルアレイブロック２００を選択する。
【００６５】
しかし、ペール数がひとつでもあればＲＮｊとＲＣＯＮｊを全て考慮しなければならない。すなわち、ペール数が１つであればＲＮ１が”１（ＨＩＧＨ）”になり、この場合、ＲＣＯＮ１が”０（ＬＯＷ）”であればアドレスバッファーの出力（Ａｉ）がそのままノーマルデコーダ１００に印加されて、ＲＣＯＮ１が”１（ＨＩＧＨ）”であればアドレスバッファの出力が切れてリダンダンシーメモリセルアレイブロックの第１リペアセル（ＲＣＥＬＬ１）が選択される。
【００６６】
これと同様に、ペール数が３個であるならばＲＮ３が”１（ＨＩＧＨ）”になり、アドレス比較部７００の出力が全て”０（ＬＯＷ）”であればアドレスバッファの出力（Ａｉ）がそのままノーマルデコーダ２００に印加されて、３個の出力の中１つが”１（ＨＩＧＨ）”あればリダンダンシーメモリセルアレイブロック３００を選択することになる。
【００６７】
なお、本発明は、前述した実施例及び添付した図面により限定されるものではなく、本発明の技術的思想の範囲内での各種の置換、変形及び変更が可能であることは本発明が属する技術分野での当業者において明白なことである。
【００６８】
【発明の効果】
以上説明したように、本発明によれば、強誘電体メモリ素子を用いてペールされたノーマルメモリセルをリダンダンシーメモリセルにソフトウェア的にリペアするようにしたので、パッケージ完了後、バーンイン（ｂｕｒｎ−ｉｎ）テスト等でペールが発見された場合にも、ペールされたチップ（ｃｈｉｐ）をリペアすることができ、これにより、半導体メモリ素子の歩留まり（ｙｉｅｌｄ）を大きく向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態であるリダンダンシー回路を備えた強誘電体メモリ素子の構成を示すブロック図である。
【図２】リダンダンシー回路の制御部の構成を示す回路図である。
【図３】図２の各出力制御信号を示す波形図である。
【図４】第１プログラミングユニットの構成を示す回路図である。
【図５】アドレス比較部の回路図である。
【図６】第２プログラミングユニットの回路図である。
【図７】リダンダンシーデコーダの回路図である。
【符号の説明】
１００ ノーマルデコーダ
２００ メモリセルアレイブロック
３００ リダンダンシーメモリセルアレイブロック
４００ アドレスバッファ
５００ 制御部
６００ 第１プログラミングユニット
７００ アドレス比較部
８００ 第２プログラミングユニット
９００ リダンダンシーデコーダ
【発明の属する技術分野】
本発明は、リダンダンシー回路およびリダンダンシー方法に関し、特に、強誘電体メモリ素子（ｆｅｒｒｏ ｅｌｅｃｔｒｉｃ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）においてペール（ｆａｉｌ）されたノーマル（ｎｏｒｍａｌ）メモリセルをリダンダンシーメモリセルにソフトウェア的にリペアするためのリダンダンシー回路およびリダンダンシー方法に関する。
【０００２】
【従来の技術】
メモリ素子を具現することにおいて、アレイされた多数のセルの中いくつかのセルがペールされたとして、そのメモリ素子全体をペール処理するということは、多大な浪費である。
【０００３】
したがって、通常的にＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）のようなメモリ素子は、ペールされたノーマルメモリセルをリダンダンシーメモリセルにリペアするためリダンダンシー回路を備えている。
【０００４】
一方、ＦＲＡＭ（ｆｅｒｒｏ ｅｌｅｃｔｒｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）のような強誘電体メモリ素子のリダンダンシー回路は、既存のＤＲＡＭリダンダンシー回路をそのまま適用している。
【０００５】
【発明が解決しようとする課題】
このように公知されているリダンダンシー回路は、ハードウェア的な具現方法として、デコーダに備わっているリペアヒューズ（ｆｕｓｅ）を切断する方法を使用している。
【０００６】
このため、パッケージが完了されたメモリ素子をリペアできないという問題点がある。
【０００７】
すなわち、パッケージ完了された後、バーンイン（ｂｕｒｎ−ｉｎ）テスト等でペールが発見されたような場合には、ペールされたチップ（ｃｈｉｐ）をリペアできない。その結果、そのチップをそのまま焼却処理しなければならなくなり、素子の歩留まり（ｙｉｅｌｄ）が大きく低下してしまうことになる。
【０００８】
そこで、本発明の目的は、メモリ素子のリペアをソフトウェア的に具現化することにより、メモリ素子の歩留まりを大幅に向上させることが可能なリダンダンシー回路およびリダンダンシー方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、アドレスバッファと、ノーマルデコーダと、ノーマルメモリーセルアレイと、リダンダンシー回路とを含む強誘電体メモリ素子のリダンダンシー回路であって、前記リダンダンシー回路は、
リダンダンシーメモリセルアレイと、ペールアドレス信号を貯蔵するための第１プログラミングユニットと、ペール数信号を貯蔵するための第２プログラミングユニットと、前記第１プログラミングユニットおよび前記第２プログラミングユニットを制御するための複数の制御信号を生成する制御部と、前記アドレスバッファからのアドレスと前記第１プログラミングユニットに貯蔵されたペールアドレスとを比較するためのアドレス比較部と、前記アドレスバッファからのアドレスと前記アドレス比較部からの出力信号および前記第２プログラミングユニットからの出力信号に応答して、前記ノーマルメモリセルアレイと前記リダンダンシーメモリセルアレイを選択的にアクティブさせるためのリダンダンシーデコーダとを具えることによって、リダンダンシー回路を構成する。
【００１０】
ここで、前記第１プログラミングユニットは、互いに相補的な信号を持つデータラインおよびレファレンスラインと、前記データラインおよびレファレンスラインを通じてペールアドレス信号を貯蔵するための貯蔵部と、外部からペールアドレスデータおよび書き込み信号を印加され、前記貯蔵部にペールアドレス信号を貯蔵させるための書き込み駆動部と、前記データラインおよびレファレンスラインを通じて前記貯蔵部に貯蔵された信号をリードするためのリード駆動部と、前記データラインおよびレファレンスラインをフリーチャージさせるためのフリーチャージ部とを有することができる。
【００１１】
前記貯蔵部は、前記データラインからの信号を貯蔵するための第１強誘電体キャパシタと、前記レファレンスラインからの信号を貯蔵するための第２強誘電体キャパシタとを有することができる。
【００１２】
前記リード駆動部は、前記データラインと前記レファレンスラインの信号の差を増幅するためのセンス増幅器と、前記センス増幅器からの信号を貯蔵するためのラッチとを有することができる。
【００１３】
前記第２プログラミングユニットは、データラインおよびレファレンスラインと、前記データラインおよびレファレンスラインを通じてペール数信号を貯蔵するための貯蔵部と、外部からペール数データおよび書き込み信号を印加され、前記貯蔵部にペール数信号を貯蔵させるための書き込み駆動部と、前記データラインとレファレンスラインを通じて前記貯蔵部に貯蔵された信号をリードするためのリード駆動部と、前記データラインおよびレファレンスラインをフリーチャージさせるためのフリーチャージ部とを有することができる。
【００１４】
前記貯蔵部は、前記データラインからの信号を貯蔵するための第１強誘電体キャパシタと、前記レファレンスラインからの信号を貯蔵するための第２強誘電体キャパシタとを有することができる。
【００１５】
前記リード駆動部は、前記データラインと前記レファレンスラインの信号の差を増幅するためのセンス増幅器と、前記センス増幅器からの信号を貯蔵するためのラッチとを有することができる。
【００１６】
前記アドレス比較部は、前記アドレスバッファからのアドレスおよび前記第１プログラミングユニットに貯蔵されたペールアドレスを入力される複数の排他的論理和（ＥＸＯＲ）ゲートと、前記複数のＥＸＯＲゲートからの出力を入力される否定論理和（ＮＯＲ）ゲートとを有することができる。
【００１７】
前記制御部は、チップイネーブル信号（／ＣＥ）を印加されることによって駆動することができる。
【００１８】
本発明は、アドレスバッファと、ノーマルデコーダと、ノーマルメモリセルアレイと、リダンダンシー回路を含み、前記リダンダンシー回路が、リダンダンシーメモリセルアレイと、ペールアドレス信号を貯蔵するための第１プログラミングユニットと、ぺール数信号を貯蔵するための第２プログラミングユニットと、前記第１プログラミングユニットと上記第２プログラミングユニットを制御するための複数の制御信号を生成する制御部と、前記アドレスバッファからのアドレスと前記第１プログラミングユニットに貯蔵されたペールアドレスを比較するためのアドレス比較部と、前記ノーマルメモリセルアレイと前記リダンダンシーメモリセルアレイを選択的にアクティブさせるためのリダンダンシーデコーダとを具えた強誘電体メモリ素子のリダンダンシー回路を用い、バーンイン（ｂｕｒｎ−ｉｎ）テスト後、前記制御部が前記第１プログラミングユニットと第２プログラミングユニットを制御するための複数の制御信号を出力する第１工程と、前記制御信号により前記第２プログラミングユニットに前記ペール数信号を貯蔵して、前記第１プログラミングユニットに前記ペールアドレス信号を貯蔵する第２工程と、電源がオン（ｏｎ）された後、前記制御信号により前記貯蔵されたペールアドレス信号及びペール数信号が再度読み出され、該データが前記第１および第２プログラミングユニットに各々貯蔵される第３工程と、前記アドレスバッファにアドレスが印加される第４工程と、前記アドレス比較部で前記アドレスバッファからのアドレスと前記第１プログラミングユニットに貯蔵されたアドレスを比較してその結果を出力信号に発生する第５工程と、前記アドレスバッファからのアドレスと前記アドレス比較部の出力信号および第２プログラミングユニットの出力信号に応答して、前記リダンダンシーデコーダでノーマルメモリセルアレイと前記リダンダンシーメモリセルアレイを選択的にアクティブさせる第６工程とを具えることによって、リダンダンシー方法を提供する。
【００１９】
ここで、前記第２工程は、外部から前記ペールアドレスデータと書き込み信号を前記第１プログラミングユニットに印加して、前記制御信号により前記第１プログラミングユニットに含まれた強誘電体キャパシタに前記ペールアドレス信号を貯蔵しながら、外部から前記ペール数データと書き込み信号を前記第２プログラミングユニットに印加して、前記制御信号により前記第２プログラミングユニットに含まれた強誘電体キャパシタに前記ペール数信号を貯蔵する工程を有することができる。
【００２０】
前記第３工程は、前記貯蔵されたペールアドレス信号およびペール数信号を前記第１及び第２プログラミングユニットに含まれたセンス増幅器により感知し増幅して、前記第１及び第２プログラミングユニットに含まれたラッチ部に貯蔵する工程を有することができる。
【００２１】
前記第５工程は、前記アドレスバッファからのアドレスと第１プログラミングユニットからのペールアドレスを前記アドレス比較部に含まれた複数のＥＸＯＲゲートに各々入力する工程と、前記ＥＸＯＲゲートらからの各出力を前記アドレス比較部に含まれた複数のＮＯＲゲートに入力して出力信号を発生する工程とを有することができる。
【００２２】
前記第６工程は、前記第２プログラミングユニットの出力信号がペールアドレスのない信号の場合には、前記アドレスバッファからの出力アドレスを前記ノーマルデコーダに印加してノーマルメモリセルアレイブロックを選択する工程と、前記第２プログラミングユニットの出力信号がペールアドレスのある信号の場合には、前記アドレス比較部の出力信号は、前記アドレスバッファのアドレスと前記ペールアドレスとが同一の場合には前記アドレスバッファの出力を切って前記リダンダンシーメモリセルアレイブロックのセルを選択し、同一でない場合には前記アドレスバッファのアドレスをノーマルデコーダに印加してノーマルメモリセルアレイを選択する工程とを有することができる。
【００２３】
前記第１工程は、前記制御部にチップイネーブル信号を印加して駆動させる工程を有することができる。
【００２４】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
【００２５】
［概要］
まず、本発明の概要について説明する。
強誘電体キャパシタは、キャパシタ両端の電圧が０Ｖであるとき、誘起された電荷量が２つの状態で存在して電源の供給がなくても２進形態のデータを保存することができる。
【００２６】
このような特性をもつことを考慮して、強誘電体キャパシタは、非揮発性メモリ素子の記憶手段として利用可能である。
【００２７】
本発明は、このような強誘電体キャパシタの非揮発特性を利用したリダンダンシー回路及びリダンダンシー方法である。
【００２８】
すなわち、本発明は、アドレスバッファと、ノーマルデコーダと、ノーマルメモリセルアレイと、リダンダンシー回路とを含む強誘電体メモリ素子において、前記リダンダンシー回路は、リダンダンシーメモリセルアレイと、ペールアドレス信号を貯蔵するための第１プログラミングユニットと、ペール数信号を貯蔵するための第２プログラミングユニットと、前記第１プログラミングユニットと前記第２プログラミングユニットを制御するための複数の制御信号を生成する制御部と、前記アドレスバッファからのアドレスおよび前記第１プログラミングユニットに貯蔵されたペールアドレスが同一であるかを比較するためのアドレス比較部と、前記アドレスバッファからのアドレスと前記アドレス比較部からの出力信号および前記第２プログラミングユニットからの出力信号とに応答して、前記ノーマルメモリセルアレイと前記リダンダンシーメモリセルアレイを選択的にアクティブさせるためのリダンダンシーデコーダとを含む強誘電体メモリ素子のリダンダンシー回路を構成する。
【００２９】
また、本発明は、アドレスバッファと、ノーマルデコーダと、ノーマルメモリセルアレイと、リダンダンシー回路とを含み、前記リダンダンシー回路が、リダンダンシーメモリセルアレイと、ペールアドレス信号を貯蔵するための第１プログラミングユニットと、ペール数信号を貯蔵するための第２プログラミングユニットと、前記第１プログラミングユニットと前記第２プログラミングユニットを制御するための複数の制御信号を生成する制御部と、前記アドレスバッファからのアドレスと前記第１プログラミングユニットに貯蔵されたペールアドレスを比較するためのアドレス比較部と、前記メモリセルアレイと前記リダンダンシーメモリセルアレイを選択的にアクティブさせるためのリダンダンシーデコーダとを含む強誘電体メモリ素子のリダンダンシー回路を用い、
バーンインテスト後、前記制御部が、前記第１プログラミングユニットと第２プログラミングユニットを制御するための複数の制御信号を出力する第１工程と、前記制御信号により、前記第２プログラミングユニットに前記ペール数信号を貯蔵して、前記第１プログラミングユニットに前記ペールアドレス信号を貯蔵する第２工程と、電源がオン（ｏｎ）された後、前記制御信号により前記貯蔵されたペールアドレス信号およびペール数信号が再度読み出されてそのデータが前記第１および第２プログラミングユニットに各々貯蔵される第３工程と、前記アドレスバッファにアドレスが印加される第４工程と、前記アドレス比較部によって前記アドレスバッファからのアドレスと前記第１プログラミングユニットに貯蔵されたアドレスとを比較してその結果を出力信号に発生する第５工程と、前記アドレスバッファからのアドレスと前記アドレス比較部の出力信号および第２プログラミングユニットの出力信号に応答して、前記リダンダンシーデコーダでノーマルメモリセルアレイと前記リダンダンシーメモリセルアレイを選択的にアクティブさせる第６工程とを含む強誘電体メモリ素子のリダンダンシー方法を提供する。
【００３０】
［具体例］
以下、具体例を挙げて説明する。
【００３１】
図１は、本発明に係るリダンダンシー回路を具備した強誘電体メモリー素子の構成を示す。
【００３２】
強誘電体メモリ素子は、アドレスバッファ４００と、ノーマルデコーダ１００と、ノーマルメモリセルアレイブロック２００と、リダンダンシー回路とを備えることによって構成される。
【００３３】
リダンダンシー回路は、リダンダンシーメモリセルアレイブロック３００と、制御部５００と、第１プログラミングユニット６００と、アドレス比較部７００と、第２プログラミングユニット８００と、リダンダンシーデコーダ９００とを有している。
【００３４】
リダンダンシーメモリセルアレイは、２ｍ−１個（ｍは、１以上の自然数）で構成されれば、２ｍ−１個のペールされたセルをリペアできるようになる。
【００３５】
このような強誘電体メモリ素子では、ノーマルデコーダ１００によってノーマルメモリセルアレイブロック２００の中、いずれか一つのセルを選択し、ノーマルメモリセルアレイブロック２００で一つ以上のセルがペールされた場合には、そのセルの選択経路をリダンダンシーメモリセルアレイブロック３００の中、いずれか一つのリペアセルに代替するが、本発明は、従来のハードウェア的な方法でなくソフトウェア的にリペアを具現したものである。
【００３６】
すなわち、本発明のリダンダンシー回路のリペア方式は、ヒューズを切断する等の従来リペア方式とは異なり、ペールアドレスを貯蔵していながら、チップにアドレスが入力されれば、そのアドレスがペールアドレスであるかどうかを比較し、その比較結果によってノーマルセルブロックまたはリダンダンシーセルブロックを選択的にアクティブさせる機能を有する。
【００３７】
本発明に係るリダンダンシー回路によるリペア過程を調べてみると、以下の通りである。
【００３８】
例えば、バーンインテスト後、ペールされた数が少なくてリペアが可能であれば、そのペール数を第２プログラミングユニット８００に貯蔵し、ペールアドレスは第１プログラミングユニット６００に貯蔵する。
【００３９】
電源がオンになって、チップイネーブル信号（／ＣＥ）がチップに印加されれば、制御部５００によって第１プログラミングユニット６００と第２プログラミングユニット８００を制御するための複数の制御信号が出力され、これにより、第２プログラミングユニット８００と第１プログラミングユニット６００にそのデータが貯蔵される。
【００４０】
具体的に説明すれば、第１プログラミングユニット６００は、制御部５００により制御され、書き込み信号（ＷＲＩＴＥ）とペールアドレス（ＦＡｉ）とが入力されてペールされたセルのアドレスが貯蔵され、第２プログラミングユニット８００は制御部５００により制御され、書き込み信号（ＷＲＩＴＥ）とペールされた数（ＦＮｊ）とが入力されてペール数を貯蔵する。
【００４１】
次に、アドレスバッファ４００（強誘電体メモリ素子に備わった既存構成）にアドレスが印加されれば、アドレス比較部７００でペールアドレスであるかどうかを決定し、印加されたアドレスがペールアドレスでなければノーマルデコーダ１００を通じてノーマルメモリセルアレイブロック２００を選択して印加されたアドレスがペールアドレスであるならば、リダンダンシーメモリセルアレイブロック３００を選択する。この際、アドレス比較部７００は、アドレスバッファ４００からのアドレス（Ａｉ）と前記第１プログラミングユニット（６００）に貯蔵されたアドレス（ＲＡｉ）とが同一であるかどうかの如何を比較し、その結果信号（ＲＣＯＮｊ）を出力する。
【００４２】
次に、リダンダンシーデコーダ９００は、アドレスバッファ４００からのアドレス（Ａｉ）とアドレス比較部７００からの出力信号（ＲＣＯＮｊ）及び第２プログラミングユニット８００からの出力信号（ＲＮｊ）に応答して、入力されたアドレスがペールアドレスではなければノーマルデコーダ１００を通じてノーマルメモリセルアレイブロック２００のある一つのセルを選択し、印加されたアドレスがペールアドレスであるならばリダンダンシーメモリセルアレイブロック３００のある一つのセルを選択する。
【００４３】
一方、図１で、例えば、ｎ＝４、ｍ＝２であると仮定すれば、リダンダンシー回路には、３個のリペアセルと、２ビットの第２プログラミングユニットと、３個の４ビットの第１プログラミングユニットと、３個のアドレス比較部とが必要である。これにより、バーンインテスト結果、ペール数が３個以下であればそのチップはリペアが可能であり、ペール数が４個以上であればそのチップはリペアが不可能である。
【００４４】
次に、リダンダンシー回路の構成をより詳細に説明する。
【００４５】
図２は制御部５００の構成を示し、図３は制御部５００の各出力制御信号の波形を示す。
【００４６】
制御部５００は、チップイネーブル信号（／ＣＥ）に応答して駆動するインバータ５０１と、ＭＯＳ（モス）キャパシタ５０２及びＮＯＲゲート５０３によって構成され、所定の幅を持つパルス信号などを制御信号として出力する。
【００４７】
制御信号は、第１プログラミングユニット６００及び第２プログラミングユニット８００に備わった各構成を制御するため”ｗｌ”、”ｐｃｇ”、”ｐｌａｔｅ”、”ｓａｐ”、及び”ｒｅａｄ”信号などとして、図３に示すように各制御信号は、チップイネーブル信号（／ＣＥ）が”ロー”にアクティブされた時に”ハイ”にアクティブされ、この”ハイ”にアクティブされる幅（すなわち、パルス幅）は”ｗｌ”、”ｐｃｇ”、”ｐｌａｔｅ”、”ｓａｐ”、及び”ｒｅａｄ”制御信号が順序的に次第に小さくなる。
【００４８】
次に、図４は、第１プログラミングユニット６００の構成を示す。
【００４９】
第１プログラミングユニット６００は、互いに相補的な信号を持つデータライン（ｄａｔａ＿ｌｉｎｅ）及びレファレンスライン（ｒｅｆ＿ｌｉｎｅ）を備え、前記データラインとレファレンスラインを通じてペールアドレス信号を貯蔵するため、第１及び第２の強誘電体キャパシタを持つペールアドレス信号貯蔵部６３０と、外部からペールアドレス（ＦＡｉ）と書き込み信号（ＷＲＩＴＥ）を印加されて前記貯蔵部６３０にペールアドレスデータを貯蔵させるための書き込み駆動部６１０と、前記データラインとレファレンスラインを通じて前記貯蔵部６３０に貯蔵されたデータをリードするためのリード駆動部６４０，６５０と、前記データラインとレファレンスラインをフリーチャージさせるためのフリーチャージ部６２０とを有する。
【００５０】
貯蔵部６３０は、データラインからの信号を貯蔵するための第１強誘電体キャパシタと、レファレンスラインからの信号を貯蔵するための第２強誘電体キャパシタとによって構成される。
【００５１】
リード駆動部は、前記データラインと前記レファレンスラインの微細な信号の差を増幅するためのセンス増幅器６４０と、センス増幅器６４０からの信号を貯蔵するためのラッチ６５０とによって構成される。
【００５２】
上記構成を持つ第１プログラミングユニット６００は、外部からペールアドレス（ＦＡｉ）と書き込み信号（ＷＲＩＴＥ）が入力されると、制御部５００からの制御信号（ｐｃｇ、ｐｌａｔｅ、ｗｌ、ｓａｐ、ｒｅａｄ）によって、強誘電体キャパシタにペールアドレスを貯蔵する。
【００５３】
そして、電源がオフされれば、強誘電体キャパシタの非揮発特性によりペールアドレスは半永久的に貯蔵される。
【００５４】
その後、電源がオンになってチップイネーブル信号（／ＣＥ）が制御部５００に印加されれば、制御部５００から出力された制御信号（ｐｃｇ、ｐｌａｔｅ、ｗｌ、ｓａｐ、ｒｅａｄ）により、第１プログラミングユニット６００のセルデータがセンス増幅器６４０により感知されて増幅され、ラッチ６５０に貯蔵される。
【００５５】
図５は、アドレス比較部７００の構成を示す。
【００５６】
アドレス比較部７００は、アドレスバッファ４００からｎ個のアドレス（Ａ０，Ａ１．．．Ａｎ−１）と、第１プログラミングユニット６００からのｎ個のペールアドレス（ＲＡ０、ＲＡ１．．．ＲＡｎ−１）を各々入力されるｎ個のＥＸＯＲゲートと、ｎ個のＥＸＯＲゲートらからの各出力を入力されるｎ入力ＮＯＲゲートとによって構成される。
【００５７】
この構成によって、アドレス比較部７００にアドレスバッファ４００から入力されたｎビットアドレス（Ａｉ）と第１プログラミングユニット６００に貯蔵されたｎビットペールアドレス（ＲＡｉ）とが各々印加されれば、排他的論理和（ＥＸＯＲ）ゲートはこの２つのアドレスを各々比較して同じであれば”０”（ＬＯＷ）、異なれば”０”（ＨＩＧＨ）を出力する。このＥＸＯＲゲート等の出力は、ｎ入力ＮＯＲゲートに入力され、”ＲＣＯＮｊ”という信号を出力するが、この出力ＲＣＯＮｊは、アドレスバッファ４００で入力されたｎビットアドレス（Ａｉ）と第１プログラミングユニット６００に貯蔵されたｎビットペールアドレス（ＲＡｉ）とが全て同じであれば”１”（ＨＩＧＨ）、どれ一つでも異なれば”０”（ＬＯＷ）を出力する。
【００５８】
図６は、第２プログラミングユニット８００は、第１プログラミングユニット６００の構成と基本的には同様な構成である。
【００５９】
第２プログラミングユニット８００は、互いに相補的な信号を持つデータライン（ｄａｔａ＿ｌｉｎｅ）及びレファレンスライン（ｒｅｆ＿ｌｉｎｅ）を備え、前記データラインとレファレンスラインを通じてペール数信号を貯蔵するため第１及び第２の強誘電体キャパシタを持つペール数信号貯蔵部８３０と、外部からペール数データ（ＦＮｊ）と書き込み信号（ＷＲＩＴＥ）を印加されて前記貯蔵部８３０にペール数信号データを貯蔵させるための書き込み駆動部８１０と、前記データラインとレファレンスラインを通じて前記貯蔵部８３０に貯蔵されたデータをリードするためのリード駆動部８４０，８５０と、前記データラインとレファレンスラインをフリーチャージさせるためのフリーチャージ部８２０とを有する。
【００６０】
貯蔵部８３０は、データラインからの信号を貯蔵するための第１強誘電体キャパシタと、レファレンスラインからの信号を貯蔵するための第２強誘電体キャパシタとによって構成される。
【００６１】
リード駆動部は、データラインとレファレンスラインの微細な信号の差を増幅するためのセンス増幅器８４０と、センス増幅器８４０からの信号を貯蔵するためのラッチ８５０とによって構成される。
【００６２】
図７は、リダンダンシーデコーダ９００の構成を示す。
【００６３】
ここでは、ｍ＝２であるときのリダンダンシーデコーダ回路を示す。すなわち、このデコーダ回路は、リペア可能な数が最大３個の場合である。
【００６４】
このリダンダンシーデコーダ９００では、ペール数がなければ、他の回路に関係なくＲＮＯが”１（ＨＩＧＨ）”になってアドレスバッファ４００からの出力（Ａｉ）をノーマルデコーダ１００に印加してノーマルメモリセルアレイブロック２００を選択する。
【００６５】
しかし、ペール数がひとつでもあればＲＮｊとＲＣＯＮｊを全て考慮しなければならない。すなわち、ペール数が１つであればＲＮ１が”１（ＨＩＧＨ）”になり、この場合、ＲＣＯＮ１が”０（ＬＯＷ）”であればアドレスバッファーの出力（Ａｉ）がそのままノーマルデコーダ１００に印加されて、ＲＣＯＮ１が”１（ＨＩＧＨ）”であればアドレスバッファの出力が切れてリダンダンシーメモリセルアレイブロックの第１リペアセル（ＲＣＥＬＬ１）が選択される。
【００６６】
これと同様に、ペール数が３個であるならばＲＮ３が”１（ＨＩＧＨ）”になり、アドレス比較部７００の出力が全て”０（ＬＯＷ）”であればアドレスバッファの出力（Ａｉ）がそのままノーマルデコーダ２００に印加されて、３個の出力の中１つが”１（ＨＩＧＨ）”あればリダンダンシーメモリセルアレイブロック３００を選択することになる。
【００６７】
なお、本発明は、前述した実施例及び添付した図面により限定されるものではなく、本発明の技術的思想の範囲内での各種の置換、変形及び変更が可能であることは本発明が属する技術分野での当業者において明白なことである。
【００６８】
【発明の効果】
以上説明したように、本発明によれば、強誘電体メモリ素子を用いてペールされたノーマルメモリセルをリダンダンシーメモリセルにソフトウェア的にリペアするようにしたので、パッケージ完了後、バーンイン（ｂｕｒｎ−ｉｎ）テスト等でペールが発見された場合にも、ペールされたチップ（ｃｈｉｐ）をリペアすることができ、これにより、半導体メモリ素子の歩留まり（ｙｉｅｌｄ）を大きく向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態であるリダンダンシー回路を備えた強誘電体メモリ素子の構成を示すブロック図である。
【図２】リダンダンシー回路の制御部の構成を示す回路図である。
【図３】図２の各出力制御信号を示す波形図である。
【図４】第１プログラミングユニットの構成を示す回路図である。
【図５】アドレス比較部の回路図である。
【図６】第２プログラミングユニットの回路図である。
【図７】リダンダンシーデコーダの回路図である。
【符号の説明】
１００ ノーマルデコーダ
２００ メモリセルアレイブロック
３００ リダンダンシーメモリセルアレイブロック
４００ アドレスバッファ
５００ 制御部
６００ 第１プログラミングユニット
７００ アドレス比較部
８００ 第２プログラミングユニット
９００ リダンダンシーデコーダ
Claims (15)
- アドレスバッファと、ノーマルデコーダと、ノーマルメモリーセルアレイと、リダンダンシー回路とを含む強誘電体メモリ素子のリダンダンシー回路であって、
前記リダンダンシー回路は、
リダンダンシーメモリセルアレイと、
ペールアドレス信号を貯蔵するための第１プログラミングユニットと、
ペール数信号を貯蔵するための第２プログラミングユニットと、
前記第１プログラミングユニットおよび前記第２プログラミングユニットを制御するための複数の制御信号を生成する制御部と、
前記アドレスバッファからのアドレスと前記第１プログラミングユニットに貯蔵されたペールアドレスとを比較するためのアドレス比較部と、
前記アドレスバッファからのアドレスと前記アドレス比較部からの出力信号および前記第２プログラミングユニットからの出力信号に応答して、前記ノーマルメモリセルアレイと前記リダンダンシーメモリセルアレイを選択的にアクティブさせるためのリダンダンシーデコーダと
を具えたことを特徴とするリダンダンシー回路。 - 前記第１プログラミングユニットは、
互いに相補的な信号を持つデータラインおよびレファレンスラインと、
前記データラインおよびレファレンスラインを通じてペールアドレス信号を貯蔵するための貯蔵部と、
外部からペールアドレスデータおよび書き込み信号を印加され、前記貯蔵部にペールアドレス信号を貯蔵させるための書き込み駆動部と、
前記データラインおよびレファレンスラインを通じて前記貯蔵部に貯蔵された信号をリ―ドするためのリード駆動部と、
前記データラインおよびレファレンスラインをフリーチャージさせるためのフリーチャージ部と
を有することを特徴とする請求項１記載のリダンダンシー回路。 - 前記貯蔵部は、
前記データラインからの信号を貯蔵するための第１強誘電体キャパシタと、
前記レファレンスラインからの信号を貯蔵するための第２強誘電体キャパシタと
を有することを特徴とする請求項２記載のリダンダンシー回路。 - 前記リード駆動部は、
前記データラインと前記レファレンスラインの信号の差を増幅するためのセンス増幅器と、
前記センス増幅器からの信号を貯蔵するためのラッチと
を有することを特徴とする請求項２記載のリダンダンシー回路。 - 前記第２プログラミングユニットは、
データラインおよびレファレンスラインと、
前記データラインおよびレファレンスラインを通じてペール数信号を貯蔵するための貯蔵部と、
外部からペール数データおよび書き込み信号を印加され、前記貯蔵部にペール数信号を貯蔵させるための書き込み駆動部と、
前記データラインとレファレンスラインを通じて前記貯蔵部に貯蔵された信号をリードするためのリード駆動部と、
前記データラインおよびレファレンスラインをフリーチャージさせるためのフリーチャージ部と
を有することを特徴とする請求項１記載のリダンダンシー回路。 - 前記貯蔵部は、
前記データラインからの信号を貯蔵するための第１強誘電体キャパシタと、
前記レファレンスラインからの信号を貯蔵するための第２強誘電体キャパシタと
を有することを特徴とする請求項５記載のリダンダンシー回路。 - 前記リード駆動部は、
前記データラインと前記レファレンスラインの信号の差を増幅するためのセンス増幅器と、
前記センス増幅器からの信号を貯蔵するためのラッチと
を有することを特徴とする請求項５記載のリダンダンシー回路。 - 前記アドレス比較部は、
前記アドレスバッファからのアドレスおよび前記第１プログラミングユニットに貯蔵されたペールアドレスを入力される複数の排他的論理和（ＥＸＯＲ）ゲートと、
前記複数のＥＸＯＲゲートからの出力を入力される否定論理和（ＮＯＲ）ゲートと
を有することを特徴とする請求項１記載の強誘電体メモリ素子のリダンダンシー回路。 - 前記制御部は、チップイネーブル信号（／ＣＥ）を印加されて駆動されることを特徴とする請求項１記載のリダンダンシー回路。
- アドレスバッファと、ノーマルデコーダと、ノーマルメモリセルアレイと、リダンダンシー回路を含み、
前記リダンダンシー回路が、リダンダンシーメモリセルアレイと、ペールアドレス信号を貯蔵するための第１プログラミングユニットと、ぺール数信号を貯蔵するための第２プログラミングユニットと、前記第１プログラミングユニットと上記第２プログラミングユニットを制御するための複数の制御信号を生成する制御部と、前記アドレスバッファからのアドレスと前記第１プログラミングユニットに貯蔵されたペールアドレスを比較するためのアドレス比較部と、前記ノーマルメモリセルアレイと前記リダンダンシーメモリセルアレイを選択的にアクティブさせるためのリダンダンシーデコーダとを具えた強誘電体メモリ素子のリダンダンシー回路を用い、
バーンイン（ｂｕｒｎ−ｉｎ）テスト後、前記制御部が
前記第１プログラミングユニットと第２プログラミングユニットを制御するための複数の制御信号を出力する第１工程と、
前記制御信号により前記第２プログラミングユニットに前記ペール数信号を貯蔵して、前記第１プログラミングユニットに前記ペールアドレス信号を貯蔵する第２工程と、
電源がオン（ｏｎ）された後、前記制御信号により前記貯蔵されたペールアドレス信号及びペール数信号が再度読み出され、該データが前記第１および第２プログラミングユニットに各々貯蔵される第３工程と、
前記アドレスバッファにアドレスが印加される第４工程と、
前記アドレス比較部で前記アドレスバッファからのアドレスと前記第１プログラミングユニットに貯蔵されたアドレスを比較してその結果を出力信号に発生する第５工程と、
前記アドレスバッファからのアドレスと前記アドレス比較部の出力信号および第２プログラミングユニットの出力信号に応答して、前記リダンダンシーデコーダでノーマルメモリセルアレイと前記リダンダンシーメモリセルアレイを選択的にアクティブさせる第６工程と
を具えたことを特徴とするリダンダンシー方法。 - 前記第２工程は、
外部から前記ペールアドレスデータと書き込み信号を前記第１プログラミングユニットに印加して、前記制御信号により前記第１プログラミングユニットに含まれた強誘電体キャパシタに前記ペールアドレス信号を貯蔵しながら、
外部から前記ペール数データと書き込み信号を前記第２プログラミングユニットに印加して、前記制御信号により前記第２プログラミングユニットに含まれた強誘電体キャパシタに前記ペール数信号を貯蔵する工程
を有することを特徴とする請求項１０記載のリダンダンシー方法。 - 前記第３工程は、
前記貯蔵されたペールアドレス信号およびペール数信号を前記第１及び第２プログラミングユニットに含まれたセンス増幅器により感知し増幅して、前記第１及び第２プログラミングユニットに含まれたラッチ部に貯蔵する工程
を有する請求項１１記載のリダンダンシー方法。 - 前記第５工程は、
前記アドレスバッファからのアドレスと第１プログラミングユニットからのペールアドレスを前記アドレス比較部に含まれた複数のＥＸＯＲゲートに各々入力する工程と、
前記ＥＸＯＲゲートらからの各出力を前記アドレス比較部に含まれた複数のＮＯＲゲートに入力して出力信号を発生する工程と
を有することを特徴とする請求項１２記載のリダンダンシー方法。 - 前記第６工程は、
前記第２プログラミングユニットの出力信号がペールアドレスのない信号の場合には、前記アドレスバッファからの出力アドレスを前記ノーマルデコーダに印加してノーマルメモリセルアレイブロックを選択する工程と、
前記第２プログラミングユニットの出力信号がペールアドレスのある信号の場合には、前記アドレス比較部の出力信号は、前記アドレスバッファのアドレスと前記ペールアドレスとが同一の場合には前記アドレスバッファの出力を切って前記リダンダンシーメモリセルアレイブロックのセルを選択し、同一でない場合には前記アドレスバッファのアドレスをノーマルデコーダに印加してノーマルメモリセルアレイを選択する工程と
を有することを特徴とする請求項１３記載のリダンダンシー方法。 - 前記第１工程は、
前記制御部にチップイネーブル信号を印加して駆動させる工程を有することを特徴とする請求項１０記載のリダンダンシー方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1998-25295 | 1998-06-30 | ||
| KR1019980025295A KR100333720B1 (ko) | 1998-06-30 | 1998-06-30 | 강유전체메모리소자의리던던시회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000076889A JP2000076889A (ja) | 2000-03-14 |
| JP3649320B2 true JP3649320B2 (ja) | 2005-05-18 |
Family
ID=19541782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18536999A Expired - Fee Related JP3649320B2 (ja) | 1998-06-30 | 1999-06-30 | リダンダンシー回路およびリダンダンシー方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6157585A (ja) |
| JP (1) | JP3649320B2 (ja) |
| KR (1) | KR100333720B1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6147540A (en) * | 1998-08-31 | 2000-11-14 | Motorola Inc. | High voltage input buffer made by a low voltage process and having a self-adjusting trigger point |
| DE19852430C2 (de) * | 1998-11-13 | 2000-09-14 | Siemens Ag | Schaltungsanordnung mit temperaturabhängiger Halbleiterbauelement-Test- und Reparaturlogik |
| DE19954345A1 (de) * | 1999-11-11 | 2001-05-31 | Infineon Technologies Ag | Speichereinrichtung |
| US6745354B2 (en) * | 2000-02-02 | 2004-06-01 | Broadcom Corporation | Memory redundancy implementation |
| US7173867B2 (en) * | 2001-02-02 | 2007-02-06 | Broadcom Corporation | Memory redundancy circuit techniques |
| US8164362B2 (en) * | 2000-02-02 | 2012-04-24 | Broadcom Corporation | Single-ended sense amplifier with sample-and-hold reference |
| KR100630662B1 (ko) * | 2000-03-02 | 2006-10-02 | 삼성전자주식회사 | 반도체 메모리장치의 리던던시 제어회로 |
| KR100429200B1 (ko) * | 2001-06-11 | 2004-05-03 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치의 칼럼 구제회로 및 그구제방법 |
| KR100434315B1 (ko) * | 2001-06-11 | 2004-06-05 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치의 페일 구제회로 및 그구제방법 |
| KR100447224B1 (ko) | 2001-09-20 | 2004-09-04 | 주식회사 하이닉스반도체 | 비휘발성 강유전체 메모리 장치의 칼럼 리페어 회로 |
| KR100462877B1 (ko) * | 2002-02-04 | 2004-12-17 | 삼성전자주식회사 | 반도체 메모리 장치, 및 이 장치의 불량 셀 어드레스프로그램 회로 및 방법 |
| KR100429237B1 (ko) * | 2002-02-21 | 2004-04-29 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치의 리페어 방법 및 회로 |
| US6952623B2 (en) * | 2002-07-02 | 2005-10-04 | Texas Instruments, Inc. | Permanent chip ID using FeRAM |
| JP3851856B2 (ja) * | 2002-09-06 | 2006-11-29 | 株式会社東芝 | 半導体記憶装置 |
| KR100492800B1 (ko) * | 2002-11-12 | 2005-06-07 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 제어 장치 |
| KR100492773B1 (ko) * | 2002-12-02 | 2005-06-07 | 주식회사 하이닉스반도체 | 확장 메모리 부를 구비한 강유전체 메모리 장치 |
| KR100634439B1 (ko) * | 2004-10-26 | 2006-10-16 | 삼성전자주식회사 | 퓨즈프리 회로, 퓨즈프리 반도체 집적회로 및 퓨즈프리불휘발성 메모리 장치, 그리고 퓨즈프리 방법 |
| KR100689706B1 (ko) * | 2004-11-01 | 2007-03-08 | 삼성전자주식회사 | 반도체 메모리 장치의 리던던시 회로 및 리페어 방법 |
| US7313037B2 (en) * | 2005-04-21 | 2007-12-25 | Hynix Semiconductor Inc. | RFID system including a memory for correcting a fail cell and method for correcting a fail cell using the same |
| US7929372B2 (en) | 2007-01-25 | 2011-04-19 | Samsung Electronics Co., Ltd. | Decoder, memory system, and physical position converting method thereof |
| KR100929155B1 (ko) | 2007-01-25 | 2009-12-01 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법 |
| KR100907000B1 (ko) | 2007-06-11 | 2009-07-08 | 주식회사 하이닉스반도체 | 리던던시 회로 |
| KR100936809B1 (ko) | 2008-01-18 | 2010-01-14 | 주식회사 하이닉스반도체 | 결함 단위셀의 구제를 위한 리던던시 회로를 포함한 반도체메모리 장치 |
| US9087613B2 (en) * | 2012-02-29 | 2015-07-21 | Samsung Electronics Co., Ltd. | Device and method for repairing memory cell and memory system including the device |
| US9953725B2 (en) * | 2012-02-29 | 2018-04-24 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of operating the same |
| CN106094629B (zh) * | 2016-06-28 | 2019-06-21 | 北京安控科技股份有限公司 | 一种二取一架构的功能安全控制器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960002777B1 (ko) * | 1992-07-13 | 1996-02-26 | 삼성전자주식회사 | 반도체 메모리 장치의 로우 리던던시 장치 |
| JP2914171B2 (ja) * | 1994-04-25 | 1999-06-28 | 松下電器産業株式会社 | 半導体メモリ装置およびその駆動方法 |
| KR960016807B1 (ko) * | 1994-06-30 | 1996-12-21 | 삼성전자 주식회사 | 반도체 메모리 장치의 리던던시 회로 |
| DE69421925T2 (de) * | 1994-09-30 | 2000-03-16 | Stmicroelectronics S.R.L. | Speichergerät mit Fehlerdetektion und -korrektur und Verfahren zum Schreiben und Löschen des Speichergeräts |
| KR0158484B1 (ko) * | 1995-01-28 | 1999-02-01 | 김광호 | 불휘발성 반도체 메모리의 행리던던씨 |
| US5513144A (en) * | 1995-02-13 | 1996-04-30 | Micron Technology, Inc. | On-chip memory redundancy circuitry for programmable non-volatile memories, and methods for programming same |
| JPH098247A (ja) * | 1995-06-15 | 1997-01-10 | Hitachi Ltd | 半導体記憶装置 |
| JP3710002B2 (ja) * | 1995-08-23 | 2005-10-26 | 株式会社日立製作所 | 半導体記憶装置 |
| JPH09128991A (ja) * | 1995-08-25 | 1997-05-16 | Sharp Corp | 冗長救済回路 |
| KR100192574B1 (ko) * | 1995-10-04 | 1999-06-15 | 윤종용 | 디코디드 퓨즈를 사용한 반도체 메모리 장치의 컬럼 리던던시 회로 |
| JPH09180492A (ja) * | 1995-12-26 | 1997-07-11 | Sony Corp | 半導体記憶装置 |
| US5828599A (en) * | 1996-08-06 | 1998-10-27 | Simtek Corporation | Memory with electrically erasable and programmable redundancy |
-
1998
- 1998-06-30 KR KR1019980025295A patent/KR100333720B1/ko not_active IP Right Cessation
-
1999
- 1999-06-30 US US09/343,484 patent/US6157585A/en not_active Expired - Lifetime
- 1999-06-30 JP JP18536999A patent/JP3649320B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100333720B1 (ko) | 2002-06-20 |
| US6157585A (en) | 2000-12-05 |
| KR20000003987A (ko) | 2000-01-25 |
| JP2000076889A (ja) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3649320B2 (ja) | リダンダンシー回路およびリダンダンシー方法 | |
| JP3807745B2 (ja) | 半導体メモリ、メモリデバイス及びメモリカード | |
| EP0679996B1 (en) | Semiconductor memory device and its driving method | |
| US7251190B2 (en) | Non-volatile semiconductor memory device | |
| US7333377B2 (en) | Test mode control device using nonvolatile ferroelectric memory | |
| JP4392976B2 (ja) | 強誘電体キャパシタの分極状態変化に応じて可変する基準電圧を発生する基準回路を有する強誘電体ランダムアクセスメモリ装置。 | |
| JP3735834B2 (ja) | 同期型ｒａｍ装置とシステムバスを共有する同期型フラッシュメモリ装置の消去及び書込み方法 | |
| US7085158B2 (en) | Nonvolatile semiconductor memory device and one-time programming control method thereof | |
| US5396461A (en) | Non-volatile dynamic random access memory device | |
| US7692947B2 (en) | Nonvolatile ferroelectric memory and control device using the same | |
| JP3959341B2 (ja) | 半導体集積回路装置 | |
| US7130211B2 (en) | Interleave control device using nonvolatile ferroelectric memory | |
| US7158417B2 (en) | Semiconductor device and method for writing data into the semiconductor device | |
| US6510072B2 (en) | Nonvolatile ferroelectric memory device and method for detecting weak cell using the same | |
| US6836425B2 (en) | Coding cell of nonvolatile ferroelectric memory device and operating method thereof, and column repair circuit of nonvolatile ferroelectric memory device having the coding cell and method for repairing column | |
| US20020186600A1 (en) | Column repair circuit and method of using nonvolatile ferroelectric memory device | |
| US6845031B2 (en) | Nonvolatile ferroelectric memory device and method for driving the same | |
| US5339271A (en) | Semiconductor memory circuit | |
| JPH07141320A (ja) | 電流読み出し方法及びマイクロコントローラ | |
| US7120041B2 (en) | Memory device with programmable parameter controller | |
| US6781863B2 (en) | Nonvolatile ferroelectric memory control device | |
| US6661698B1 (en) | Nonvolatile ferroelectric memory control device | |
| US6381192B1 (en) | Address buffer in a flash memory | |
| KR100327591B1 (ko) | 프로그래머블 셀프리프레쉬 기능을 갖는 동기식 디램 | |
| US6690600B1 (en) | Ferroelectric memory device and programming method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |