KR19990036312A - 고정안전 비휘발성 메모리 프로그래밍 시스템과 그 방법 - Google Patents

고정안전 비휘발성 메모리 프로그래밍 시스템과 그 방법 Download PDF

Info

Publication number
KR19990036312A
KR19990036312A KR1019980700980A KR19980700980A KR19990036312A KR 19990036312 A KR19990036312 A KR 19990036312A KR 1019980700980 A KR1019980700980 A KR 1019980700980A KR 19980700980 A KR19980700980 A KR 19980700980A KR 19990036312 A KR19990036312 A KR 19990036312A
Authority
KR
South Korea
Prior art keywords
nonvolatile memory
charging capacitor
memory means
coupled
programming
Prior art date
Application number
KR1019980700980A
Other languages
English (en)
Other versions
KR100300809B1 (ko
Inventor
프레데릭 제이 브루워
루엔 에밀 반
윌리암 스미트
토마스 씨 솔트
Original Assignee
씨. 필립 채프맨
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨. 필립 채프맨, 마이크로칩 테크놀로지 인코포레이티드 filed Critical 씨. 필립 채프맨
Publication of KR19990036312A publication Critical patent/KR19990036312A/ko
Application granted granted Critical
Publication of KR100300809B1 publication Critical patent/KR100300809B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

본 발명은 고장안전 비휘발성 메모리 프로그래밍 시스템에 관한 것이다. 이 시스템은 메모리 장치를 프로그래밍 하기 위한 전하를 저장하도록 고압 충전 캐패시터(16)를 이용한다. 제 2 충전 캐패시터(30)가 메모리 장치를 프로그래밍 하는데 사용된 제어논리(26)에 전원을 공급토록 사용된다. 전원이 프로그래밍 싸이클 중에 제거되는 경우 두 캐패시터에 저장된 전하가 프로그래밍 싸이클을 충분히 완료하도록 한다.

Description

고정안전 비휘발성 메모리 프로그래밍 시스템과 그 방법
비휘발성 메모리, 예를 들어 전기적 삭제가능 프로그래머블 판독전용 메모리(EEPROM)에 있어서는 메모리에 정보를 기록할 때에 전원고장이 발생하는 경우 항상 불확실성이 존재한다. 전원이 다시 인가될 때에 특정기록이 100퍼센트 완료 되었거나 전혀 시도되지 않은 경우를 알려주는 것이 불가능하다. 더우기 "소프트 라이트(soft write)"가 발생될 수 있다. 소프트 라이트는 메모리의 셀에서 정보의 상태를 변경하려는 시도가 일어나나 이러한 시도가 조기의 전원고장 또는 다른 형태의 인터럽트에 의하여 완전히 완료되지 않았을 때에 발생한다. 이러한 결과로 셀은 시간, 온도, 전압 또는 다른 형태의 변수의 변화에 의하여 값을 변환시킬 수 있다. 메모리에 저장된 정보는 휘발성이므로(즉, 메모리에 저장된 정보는 예고 없이 변경될 수 있다) 이러한 상황은 매우 바람직하지 않다.
상기 언급된 문제는 메모리 워드에 2진값을 기록하기 위하여 이용된 표준절차에 의하여 더욱 악화된다. 메모리 워드에 2진값을 기록할 때에 워드의 모든 비트는 "1" 상태로 기록된다. "1" 상태에 있는 것으로 가정되지 않는 비트는 "0" 상태로 변경된다. 또한 상기 언급된 과정은 반대로 이루어질 수 있는 바, 워드의 모든 비트가 "0" 상태로 기록되고, "0" 상태가 아닌 것으로 가정되는 비트는 "1" 상태로 변경된다. 2진값을 워드에 기록하기 위한 표준절차는 제 1 기록과 제 2 기록 사이의 유한시간에 두 단계 기록과정으로 이루어진다. 비록 기록단계 사이의 시간간격이 짧으나(즉, 수 밀리초), 비휘발성 메모리에는 새로운 값이나 종전값이 저장되지 않으므로 두 기록단계 사이의 과정을 중지하는 다른 문제점이 정보의 영구손실의 결과를 가져올 것이다. 이는 예를 들어 스마트 카드의 분야에 있어서 금액의 증감에 관련한 문제에 대하여 매우 복잡하게 되는 원인이 된다.
메모리 워드에 2진값의 기록을 피하기 위하여 애버커스(abacus) 구조가 사용되었다. 애버커스 구조에 있어서, 단위가 공제될 때에 애버커스의 한 레벨의 비트가 하나씩 삭제된다. 이는 전체 워드손실의 위험을 방지한다. 특정 비트는 단 하나의 비트(또는 토큰)이 유효하므로 심각한 문제는 아닌 "소프트" 하게 기록될 수 있다. 그러나, 전체 레벨이 공제될 때에 산술적인 "차용" 또는 2진 "자리올림" 연산이 수행되어야 한다. 이는 상부 한 레벨의 비트가 공제되고 이하 전 레벨이 다시 저장되는 것이 요구된다. 이는 다시 두 단계의 연산이 이루어지도록 하므로서 스마트 카드의 분야에서 금액이 증감될 수 있는 위험한 결과를 가져온다.
따라서, 고정안전 비휘발성 메모리 기록 시스템을 제공할 필요가 있다. 이 시스템은 비휘발성 메모리에 대한 소프트 라이트와 완벽성이 낮은 불완전한 기록 을 제어하여야 한다. 또한 이 시스템은 두 단계의 기록연산이 이들 사이의 단계 사이에 인터럽트가 일어나 정보손실을 초래하므로 두 단계 기록연산을 제거하여야 한다. 이 시스템은 비휘발성 메모리에 대한 전원이 인터럽트 되는 경우에도 비휘발성 메모리에 대한 기록연산을 완료할 수 있는 능력을 가져야 한다. 더우기 스마트 카드와 통화대가 분야에 있어서 금액의 불법충전을 방지하기 위한 이러한 시스템의 남용에 대한 보안이 외부작용의 실현없이 요구된다. 현재 정보손실을 방지하는 방법은 메모리 칩을 보증할 외부작용을 요구하는 특정비트를 이용하여 실행되었다.
발명의 요약
본 발명의 한 실시형태에 따라서, 본 발명의 목적은 고정안전 비휘발성 메모리 기록 시스템을 제공하는데 있다.
본 발명의 다른 목적은 비휘발성 메모리에 대한 소프트 기록이나 완벽성이 떨어지는 불완전한 기록을 제거하는 고정안전 비휘발성 메모리 기록 시스템을 제공하는데 있다.
본 발명의 또 다른 목적은 두 단계 사이에 인터럽트가 일어나 정보의 손실을 가져올 수 있는 두 단계 기록연산을 제거하는 고장안전 비휘발성 메모리 기록 시스템을 제공하는데 있다.
본 발명의 또 다른 목적은 비휘발성 메모리 시스템에 대한 외부전원이 인터럽트 되는 경우에도 비휘발성 메모리에 대한 기록연산을 완료할 수 있는 능력을 갖는 고장안전 비휘발성 메모리 기록 시스템을 제공하는데 있다.
본 발명의 또 다른 목적은 애버커스 구조에 비교하여 크기면에서 보다 효율적인 비휘발성 메모리에 대한 기록연산을 완료할 수 있는 능력을 갖는 고장안전 비휘발성 메모리 기록 시스템을 제공하는데 있다.
본 발명의 또 다른 목적은 단일 고압펄스만을 필요로 하는 기록 싸이클로 비휘발성 메모리의 여러 워드에 대한 기록연산을 완료할 수 있도록 하는데 있다.
본 발명은 메모리 집적회로(IC) 칩에 관한 것으로, 특히 메모리 IC 칩에 고정안전(fail safe) 비휘발성 메모리 기록을 제공하기 위한 시스템과 방법에 관한 것이다.
본 발명을 첨부도면에 의거하여 보다 상세히 설명하면 다음과 같다.
도 1은 본 발명의 고장안전 비휘발성 메모리 프로그래밍 시스템의 약식 블럭 다이아그램.
도 2는 도 1에서 보인 고장안전 비휘발성 메모리 프로그래밍 시스템과 함께 사용되는 비휘발성 듀알어레이 메모리 장치의 약식 블럭 다이아그램.
도 2B는 도 2에서 보인 비휘발성 듀알어레이 메모리 장치에 정보를 기록하고 정보를 삭제하기 위한 여러 프로그래밍 전압을 보인 도표.
본 발명의 한 실시형태에 따라서, 고장안전 비휘발성 메모리 프로그래밍 시스템이 제공된다. 이 시스템은 정보를 저장하기 위한 비휘발성 메모리 수단으로 구성된다. 제 1 충전 캐패시터 수단이 전하를 저장하고 비휘발성 메모리 수단에 프로그래밍 전압을 공급하기 위하여 비휘발성 메모리 수단과 고압공급 또는 발생수단에 결합된다. 고압발생 수단은 제 1 충전 캐패시터 수단을 충전시키기 위하여 이 제 1 충전 캐패시터 수단에 결합된다. 감지기 수단이 제 1 충전 캐패시터 수단에 저장된 전하를 모니터 하기 위하여 제 1 충전 캐패시터 수단에 결합된다. 제어수단이 비휘발성 메모리 수단을 프로그램 하는 외부신호를 수신하고 감지기 수단이 제 1 충전 캐패시터 수단에 저장된 전하가 한계레벨에 도달함을 나타낼 때의 정보로 비휘발성 메모리 수단의 요구된 어드레스 장소를 프로그램하는 신호를 전송하기 위하여 비휘발성 메모리 시스템에 사용되며, 한계레벨은 외부전원이 비휘발성 메모리 시스템 수단으로부터 제거될 때라도 비휘발성 메모리 수단의 요구된 어드레스 장소를 충분히 프로그램 하도록 제 1 캐패시터 수단내에 저장된 전하를 나타낸다. 제 2 충전 캐패시터 수단이 전원 소오스가 인터럽트 되는 경우 별개의 백업전원을 제공하기 위하여 제어수단에 결합된다. 래칭수단이 프로그램될 비휘발성 메모리 수단의 요구된 어드레스 장소를 수신하고 정보를 요구된 어드레스 장소로 전송하기 위하여 제어수단에 결합된다.
본 발명의 다른 실시형태에 따라서, 고장안전 비휘발성 메모리 프로그래밍 시스템을 제공하는 방법이 제공된다. 이 방법은 정보를 저장하기 위하여 비휘발성 메모리 수단을 제공하는 단계, 비휘발성 메모리 수단에 프로그래밍 전압을 공급하기 위한 전하를 저장하기 위하여 비휘발성 메모리 수단에 결합된 제 1 충전 캐패시터 수단을 제공하는 단계, 제 1 충전 캐패시터 수단을 충전하기 위하여 제 1 충전 캐패시터 수단에 결합된 고압발생기 수단을 제공하는 단계, 프로그램될 비휘발성 메모리 수단의 요구된 어드레스 장소를 수신하고 프로그램될 정보를 요구된 어드레스 장소에 전송하기 위하여 제어수단에 결합된 래칭수단을 제공하는 단계, 제 1 충전 캐패시터 수단에 저장된 전하를 모니터 링하기 위하여 제 1 충전 캐패시터 수단에 결합된 감지기 수단을 제공하는 단계, 비휘발성 메모리 수단을 프로그램 하는 외부신호를 수신하고 제 1 충전 캐패시터 수단에 저장된 전하가 외부전원이 감지기 수단이 비휘발성 메모리 시스템 수단으로부터 제거될 때에도 비휘발성 메모리 수단의 요구된 어드레스 장소를 충분히 프로그램 하도록 제 1 캐패시터 수단에 저장된 전하를 나타내는 한계레벨에 도달하였음을 나타낼 때에만 정보로서 비휘발성 메모리 수단의 요구된 어드레스 장소를 프로그램 하는 신호를 전송하기 위하여 비휘발성 메모리 수단에 결합된 제어수단을 제공하는 단계와, 전원이 고장인 경우 제어수단과 래칭수단에 별개의 백업전원을 제공하기 위하여 제어수단에 결합된 제 2 충전 캐패시터 수단을 제공하는 단계로 구성된다.
상기 언급된 실시형태에서, 비휘발성 메모리 수단은 EEPROM, FRAM 또는 프로그램될 전압을 요구하는 기타 다른 비휘발성 메모리 수단일 수 있다. 두 충전 캐패시터는 칩에너지 저장구조에 형성되는 형태일 수 있다.
도 1에는 고장안전 비휘발성 메모리 프로그래밍 시스템(10)(이하 시스템 10 이라 함)이 도시되어 있다. 본 발명의 한 실시형태에서, 비휘발성 메모리 장치(12)는 전기 삭제가능 프로그래머블 판독전용 메모리(EEPROM) 이다. 그러나, 이 시스템(10)은 다른 비휘발성 메모리 구조에도 적용될 수 있다. 비휘발성 메모리 장치(12)는 2진 정보를 저장하기 위하여 사용된다. 비휘발성 메모리 장치(12)는 2진 정보를 저장하기 위하여 GRAY 코드 카운터(14)를 이용한다. 본 발명의 우선 실시형태에서, 4비트 GRAY 코드카운터가 사용된다. GRAY 코드카운터(14)는 차이가 1인 어떠한 두수가 1비트 위치에 있는 것을 제외하고는 동일한 2진 표현으로 나타내는 위치 2진 표기 카운터이다. GRAY 코드 카운터는 애버커스 구조를 이용하는 것에 비하여 등량의 정보를 저장하기 위하여 비휘발성 메모리 장치(12)에 요구된 공간량을 감소시킨다. 그러나, GRAY 코드 카운터는 연속수에 대하여 단 하나의 비트변경 만이 있으므로 애버커스 구조의 잇점을 대부분 갖는다.
고압 충전 캐패시터(16)가 비휘발성 메모리 장치(12)에 결합된다. 고압 충전 캐패시터(16)는 비휘발성 메모리(12)가 프로그램(즉, 비휘발성 메모리 장치 12에 대한 기록 또는 삭제) 되기 전에 충분하여야 하는 전하를 저장하기 위하여 사용된다. 그리고 고압 충전 캐패시터(16)는 비휘발성 메모리 장치(12)에 프로그래밍 전압을 공급하는데 사용된다.
전류 제한장치(24)가 고압 충전 캐패시터(16)와 비휘발성 메모리 장치(12) 사이에 결합된다. 전류 제한장치는 프로그램 중에 비휘발성 메모리 장치(12)에 의하여 사용된 전류를 제한하여 제어된 상향 전압 기울기를 얻도록 하는데 사용된다. 전류 제한장치(24)는 수 메가옴을 측정하는 저항 또는 요구된 전류값을 공급하는 종류의 전류원일 수 있다. 만약 전류원이 사용되는 경우 전류원은 그 적절한 작동을 위하여 외부전원으로부터 제어될 필요가 있으므로 외부전원이 고장이면 적절한 기능을 발휘하지 못할 것이다. 또한 전류원은 저전압 충전 캐패시터(30)로부터 너무 많은 에너지를 소비하여서는 아니된다. 따라서 평상시 개방된 스위치가 전류원에 병렬로 결합되어야 하고 이 스위치는 외부전원이 고장일 때에 폐쇄되어 에너지의 초고속 전송이 이루어지도록 하는 것이 필요하다. 만약 전류원이 너무 많은 에너지를 소비하는 경우 저전압 충전캐패시터(30)는 대형화되는 것이 요구될 것이다.
고압 충전 캐패시터(16)가 다이오드 장치(20)를 통하여 고압발생기(18)에 의하여 충전된다. 본 발명의 우선 실시형태에서, 고압 발생기(18)는 고압전하를 발생하는 충전펌프이다. 다이오드 장치(20)는 상기 경로를 통하여 고압 충전 캐패시터(16)의 방전을 방지하기 위하여 고전압 발생기(18)로의 피드백을 제한하는데 사용된다.
고압감지장치(22)가 고압 충전 캐패시터(16)에 결합된다. 고압 감지장치(22)는 고압 충전 캐패시터(16)에 저장된 전하를 모니터한다. 고압 감지장치(22)가 한계레벨에 이를 때에 고압 감지장치(22)는 고압 충전 캐패시터(16)가 비휘발성 메모리 장치(12)를 프로그램하는 충분한 전하를 가짐을 나타내는 신호를 제어유니트(26)에 보낸다.
프로그램 명령이 외부장치(선불 칩 전화카드의 경우 유료전화기와 같은 외부장치)에 의하여 비휘발성 메모리 장치(12)에 전하여질 때에 캐패시터(16)의 충분한 전하의 감지는 비반환점을 정의한다. 만약 이러한 비반환점 이전에 어떠한 경로로 전원고장이 있는 경우 전체 프로그래밍 과정은 메모리장치(12)에 대한 어떠한 기록도 시도함이 없이 포기된다. 그러나, 충분한 전하가 검출되는 경우 고장안전 비휘발성 메모리 프로그래밍 시스템(10)을 갖는 카드가 제거될 수 있고 기록과정이 연속하여 완료될 것이다.
비휘발성 메모리 장치(12)를 프로그램 하기 위하여, 스위치(S3)는 제어유니트(26)에 의하여 폐쇄되어야 한다. 또한 스위치(S3)의 폐쇄는 비휘발성 메모리장치(12)에 인가될 고압 캐패시터(16)로부터의 프로그래밍 전압을 위하여 허여한다. 만약 고압 충전 캐패시터(16)에 저장된 전하가 비휘발성 메모리 장치(12)를 프로그램 하는데 충분치 않은 경우 프로그래밍 시퀀스는 결코 제어유니트(26)에 의하여 시작되지 아니한다. 스위치(S2)(S3)는 프로그래밍 싸이클의 종료시와 고압 충전 캐패시터(16)의 사전 상태조절을 위한 시작시에 폐쇄된다.
스위치(S1)가 또한 시스템(10)에 제공된다. 스위치(S1)는 에너지 손실을 방지하기 위하여 비휘발성 메모리 장치(12)의 프로그래밍 중에 고압 감지장치(22)를 격리토록 제공된다.
제어유니트(26)가 그 프로그래밍 입력(26A)에서 신호를 수신할 때에 제어유니트(26)는 래칭장치(28)에 신호를 보낸다. 어드레스와 데이타 정보가 각각 입력(28A)(28B)에서 래칭장치(28)에 로딩되며 새로운 데이타가 비휘발성 메모리 장치(12)의 요구된 어드레스에 전달된다. 그리고 프로그래밍 싸이클이 완료됨을 나타내는 신호가 제어유니트(26)의 입력(26B)으로 보내어질 것이다.
제어유니트(26)와 래칭장치(28)는 아날로그 전원 AVdd에 의하여 작동된다. 본 발명의 우선 실시형태에서, 아날로그 전원 AVdd는 5볼트 전압을 공급한다. 만약 아날로그 전원 AVdd이 인터럽트 된다면 저압 충전 캐패시터(30)가 프로그래밍 싸이클을 완료하기 위하여 요구된 전력을 제어유니트(26)와 래칭장치(28)에 공급토록 제공된다. 본 발명의 다른 실시형태에서, 고압 충전 캐패시터(16)가 또한 래칭장치(28)에 결합된다. 이와 같이 고압 충전 캐패시터(16)는 래칭장치(28)에 전력을 공급하므로서 래칭장치(28)가 아날로그 전원 AVdd에 의존하지 않도록 한다. 이러한 방법으로, 고압 충전 캐패시터(16)는 통상적으로 외부전원 VDD에 연결되는 반면에 고압발생기(18)는 기능치 아니한다.
본 발명의 다른 실시형태에 따라서, 비휘발성 메모리 장치(12)는 두개의 별도 어레이로 분할된다. 도 2와 도 2B에서, 두알 어레이의 비휘발성 메모리장치(40)가 도시되어 있다. 두알 어레이 비휘발성 메모리 장치(40)는 좌측 어레이(40A)와 우측 어레이(40B)로 분할되고 여기에서 일측 어레이는 짝수 어드레스를 유지하고 타측 어레이는 홀수 어드레스를 유지할 것이다. 각 어레이(40A)(40B)는 다수의 신호라인 쌍 Vref/BL을 갖는다. 신호라인 쌍 Vref/BL은 두알 어레이 비휘발성 메모리 장치(40)의 어레이(40A)(40B)가 동시에 프로그램 될 수 있도록 한다. 도 2B에서 보인 표 50으로 보인 바와 같이, 신호라인 쌍 Vref/BL의 전압을 변경시키므로서 각 어레이(40A)(40B)에 대한 정보의 기록 또는 삭제가 가능하다.
두알 어레이 비휘발성 메모리 장치(40)는 단일 프로그래밍 싸이클에서 자리올림 또는 차용적용을 갖는 삭제가 완료될 수 있도록 한다. 이는 단일 프로그래밍 전하가 충전되므로 중요하고 방전시 이는 작동을 완료토록 재충전될 모든 적용을 보장할 수 없다. 이는 애버커스 구조가 사용되고 고순위 비트가 저순위 "열"이 보충되기 전에 "삭제"될 때에 요구된다.
이상의 본 발명이 그 우선 실시형태를 참조하여 설명되었으나 당해 기술분야의 전문가라면 본 발명이 그 기술사상과 범위를 벗어남이 없이 일부의 변경이 가능함을 이해할 수 있을 것이다.

Claims (23)

  1. 고정안전 비휘발성 메모리 프로그래밍 시스템에 있어서, 이 시스템이 정보를 저장하기 위한 비휘발성 메모리 수단, 상기 비휘발성 메모리 수단에 프로그래밍 전압을 공급하기 위한 전하를 저장하기 위하여 상기 비휘발성 메모리 수단에 결합된 제 1 충전 캐패시터 수단, 상기 비휘발성 메모리 수단을 프로그램 하는 외부신호를 수신하고 외부전원이 상기 비휘발성 메모리 수단으로부터 제거되었을 때라도 상기 제 1 충전캐패시터 수단에 저장된 상기 전하가 상기 비휘발성 메모리 수단의 상기 요구된 어드레스 장소를 상기 정보로 충분히 프로그램 할 때에 상기 비휘발성 메모리 수단의 요구된 어드레스 장소를 정보로서 프로그램하는 신호를 보내기 위하여 상기 비휘발성 메모리 수단에 결합된 제어수단과, 상기 제어수단에 전원을 공급하기 위하여 상기 제어수단에 결합된 제 2 충전 캐패시터 수단으로 구성됨을 특징으로 하는 고정안전 비휘발성 메모리 프로그래밍 시스템.
  2. 제 1 항에 있어서, 상기 제 1 충전 캐패시터 수단에 저장된 상기 전하를 모니터링 하기 위하여 상기 제 1 충전 캐패시터 수단에 결합된 감지기 수단이 구성되어 있음을 특징으로 하는 시스템.
  3. 제 1 항에 있어서, 상기 제 1 충전 캐패시터 수단을 충전시키기 위하여 상기 제 1 충전 캐패시터 수단에 결합된 고압 발생기 수단이 구성되어 있음을 특징으로 하는 시스템.
  4. 제 1 항에 있어서, 프로그램 될 상기 비휘발성 메모리 수단의 상기 요구된 어드레스 장소를 수신하고 상기 정보를 상기 요구된 어드레스 장소에 전달하기 위하여 상기 제어수단에 결합된 래칭수단이 구성되어 있음을 특징으로 하는 시스템.
  5. 제 1 항에 있어서, 상기 비휘발성 메모리 수단에 대한 전압변화율을 제어하기 위하여 상기 비휘발성 메모리 수단과 상기 고압 발생기 수단에 결합된 저항 수단이 구성되어 있음을 특징으로 하는 시스템.
  6. 제 1 항에 있어서, 상기 비휘발성 메모리 수단에 대한 전압변화율을 제어하기 위하여 상기 비휘발성 메모리 수단과 상기 고압 발생기 수단에 결합된 전류원 수단이 구성되어 있음을 특징으로 하는 시스템.
  7. 제 1 항에 있어서, 상기 고압 캐패시터 수단으로부터 상기 비휘발성 메모리 수단으로 상기 프로그래밍 전압을 공급하기 위하여 상기 제 1 충전 캐패시터 수단과 상기 제어수단에 결합된 제 1 스위칭 수단과, 상기 비휘발성 메모리 수단에 대한 프로그래밍 싸이클이 완료되었을 때에 상기 고압 캐패시터 수단과 상기 비휘발성 메모리 수단을 방전시키기 위하여 상기 제 1 충전 캐패시터 수단과 상기 제어수단에 결합된 제 2 스위칭 수단이 구성되어 있음을 특징으로 하는 시스템.
  8. 제 6 항에 있어서, 상기 비휘발성 메모리 수단에 대한 기록 싸이클 중에 주요 내부전원(AVDD)에 대한 외부영향을 방지하기 위하여 상기 주요 내부전원(AVDD)와 외부전원(VDD)에 결합된 격리수단이 구성되어 있음을 특징으로 하는 시스템.
  9. 제 1 항에 있어서, 상기 제 1 충전 캐패시터 수단의 방전을 방지하도록 상기 고압 발생기 수단에 대한 피드백을 제한하기 위하여 상기 고압 발생기 수단과 상기 제 1 충전 캐패시터 수단에 결합된 다이오드 수단이 구성되어 있음을 특징으로 하는 시스템.
  10. 제 1 항에 있어서, 상기 비휘발성 메모리 수단이 전기 삭제가능 프로그래머블 판독전용 메모리(EEPROM)임을 특징으로 하는 시스템.
  11. 제 1 항에 있어서, 상기 비휘발성 메모리 수단이 정보를 저장하기 위한 GRAY 코드 카운터 수행수단으로 구성됨을 특징으로 하는 시스템.
  12. 제 11 항에 있어서, 상기 GRAY 코드 카운터 수행수단이 4비트 GRAY 코드 카운터임을 특징으로 하는 시스템.
  13. 제 1 항에 있어서, 상기 비휘발성 메모리 수단이 상기 비휘발성 메모리 수단의 짝수 어드레스를 포함하는 제 1 어레이와, 상기 비휘발성 메모리 수단의 홀수 어드레스를 포함하는 제 2 어레이로 구성됨을 특징으로 하는 시스템.
  14. 제 13 항에 있어서, 상기 비휘발성 메모리 수단의 상기 제 1 어레이와 상기 제 2 어레이의 요소가 정보로 동시에 프로그램 됨을 특징으로 하는 시스템.
  15. 고장안전 비휘발성 메모리 프로그래밍 시스템에 있어서, 이 시스템이 정보를 저장하기 위한 비휘발성 메모리 수단, 상기 비휘발성 메모리 수단에 정보를 저장하기 위한 4비트 GRAY 코드 카운터 수행수단, 상기 비휘발성 메모리 수단에 프로그래밍 전압을 공급하도록 전하를 저장하기 위하여 상기 비휘발성 메모리 수단에 결합된 제 1 충전 캐패시터, 상기 제 1 충전 캐패시터를 충전하기 위하여 상기 제 1 충전 캐패시터 수단에 결합된 고압 발생기 수단, 상기 제 1 충전 캐패시터 수단의 방전을 방지하도록 상기 고압 발생기 수단에 대한 피드백을 제한하기 위하여 상기 고압발생기 수단과 상기 제 1 충전 캐패시터 수단에 결합된 다이오드 수단, 상기 제 1 충전 캐패시터 수단에 저장된 상기 전하를 모니터 하기 위하여 상기 제 1 충전 캐패시터 수단에 결합된 감지기 수단, 상기 비휘발성 메모리 수단을 프로그램하는 외부신호를 수신하고 외부전원이 상기 비휘발성 메모리 수단으로부터 제거될 때에도 상기 감지기 수단이 상기 제 1 충전 캐패시터 수단이 이에 저장된 상기 전하가 상기 비휘발성 메모리 수단의 요구된 어드레스 장소를 상기 정보로 충분히 프로그램할 수 있음을 나타내는 한계레벨에 이르렀음을 나타낼 때에 상기 비휘발성 메모리 수단의 상기 요구된 어드레스 장소를 정보로 프로그램 하는 신호를 보내기 위하여 상기 비휘발성 메모리 수단에 결합된 제어수단, 상기 비휘발성 메모리 수단에 대한 전압 변화율을 제어하기 위하여 상기 비휘발성 메모리 수단과 상기 고압발생기 수단에 결합된 전류 제한수단, 프로그램 될 상기 비휘발성 메모리 수단의 상기 요구된 어드레스 장소를 수신하고 상기 정보를 상기 요구된 어드레스 장소에 전달하기 위하여 상기 제어수단에 결합된 래칭수단, 상기 제어수단과 상기 래칭수단에 전원을 제공하기 위하여 상기 제어수단에 결합된 제 2 충전 캐패시터 수단, 상기 제 1 충전 캐패시터 수단으로부터 상기 프로그래밍 전압을 상기 비휘발성 메모리 수단에 공급하기 위하여 상기 제 1 충전 캐패시터 수단과 상기 제어수단에 결합된 제 1 스위칭 수단과, 상기 비휘발성 메모리 수단에 대한 프로그래밍 싸이클이 완료되었을 때 상기 제 1 충전 캐패시터 수단과 상기 비휘발성 메모리 수단을 방전시키기 위하여 상기 제 1 충전 캐패시터 수단과 상기 제어수단에 결합된 제 2 스위칭 수단으로 구성됨을 특징으로 하는 고장안전 비휘발성 메모리 프로그래밍 시스템.
  16. 제 15 항에 있어서, 상기 전류제한수단이 저항임을 특징으로 하는 시스템.
  17. 제 15 항에 있어서, 상기 전류제한수단이 저류원임을 특징으로 하는 시스템.
  18. 제 15 항에 있어서, 상기 비휘발성 메모리 수단이 전기 삭제기능 프로그래머블 판독 전용 메모리(EEPROM)임을 특징으로 하는 시스템.
  19. 제 15 항에 있어서, 상기 비휘발성 메모리 수단이 상기 비휘발성 메모리 수단의 짝수 어드레스를 포함하는 제 1 어레이와 상기 비휘발성 메모리 수단의 홀수 어드레스를 포함하는 제 2 어레이로 구성되고 상기 비휘발성 메모리 수단의 상기 제 1 어레이와 상기 제 2 어레이가 정보로 동시에 프로그램 됨을 특징으로 하는 시스템.
  20. 고장안전 비휘발성 메모리 프로그래밍 시스템을 제공하는 방법에 있어서, 이 방법이 정보를 저장하기 위한 비휘발성 메모리 수단을 제공하는 단계, 상기 비휘발성 메모리 수단에 프로그래밍 전압을 공급하도록 전하를 저장하기 위하여 상기 비휘발성 메모리 수단에 결합된 제 1 충전 캐패시터 수단을 제공하는 단계, 상기 제 1 충전 캐패시터 수단을 충전하기 위하여 상기 제 1 충전 캐패시터 수단에 결합된 고압발생기 수단을 제공하는 단계, 상기 제 1 충전 캐패시터 수단에 저장된 상기 전하를 모니터링 하기 위하여 상기 제 1 충전 캐패시터 수단에 결합된 감지기 수단을 제공하는 단계, 상기 비휘발성 메모리 수단을 프로그램 하는 외부신호를 수신하고 외부전원이 상기 비휘발성 메모리 수단으로부터 제거될 때에도 상기 감지기 수단이 상기 제 1 충전 캐패시터 수단이 이에 저장된 상기 전하가 상기 비휘발성 메모리 수단의 요구된 어드레스 장소를 상기 정보로 충분히 프로그램 할 수 있음을 나타내는 한계레벨에 이르렀음을 나타낼 때에 상기 비휘발성 메모리 수단의 상기 요구된 어드레스 장소를 정보로 프로그램 하는 신호를 보내기 위하여 상기 비휘발성 메모리 수단에 결합된 제어수단을 제공하는 단계, 프로그램 될 상기 비휘발성 메모리 수단의 상기 요구된 어드레스 장소를 수신하고 상기 정보를 상기 요구된 어드레스 장소로 전달하기 위하여 상기 제어수단에 결합된 래칭수단을 제공하는 단계와, 상기 제어수단과 상기 래칭수단에 전원을 공급하기 위하여 상기 제어수단에 결합된 제 2 충전 캐패시터 수단을 제공하는 단계로 구성됨을 특징으로 하는 고장안전 비휘발성 메모리 프로그래밍 시스템을 제공하는 방법.
  21. 제 20 항에 있어서, 상기 비휘발성 메모리 수단에 대한 전압변화율을 제어하기 위하여 상기 비휘발성 메모리 수단과 상기 고압발생기 수단에 결합된 전류제한 수단을 제공하는 단계, 상기 제 1 충전 캐패시터로부터 상기 프로그래밍 전압을 상기 비휘발성 메모리 수단에 공급하기 위하여 상기 제 1 충전 캐패시터 수단과 상기 제어수단에 결합된 제 1 스위칭 수단을 제공하는 단계, 프로그래밍 싸이클이 상기 비휘발성 메모리 수단에 대하여 완료되었을 때에 상기 제 1 충전 캐패시터 수단과 상기 비휘발성 메모리 수단을 방전시키기 위하여 상기 제 1 충전 캐패시터 수단과 상기 제어수단에 결합된 제 2 스위칭 수단을 제공하는 단계와, 상기 제 1 충전 캐패시터의 방전을 방지하도록 상기 고압 발생기 수단에 대한 피드백을 제한하기 위하여 상기 고압 발생기 수단과 상기 제 1 충전 캐패시터 수단에 결합된 다이오드 수단을 제공하는 단계가 구성되어 있음을 특징으로 하는 방법.
  22. 제 21 항에 있어서, 비휘발성 메모리 수단을 제공하는 상기 단계가 상기 비휘발성 메모리 수단에 정보를 저장하기 위하여 4비트 GRAY 코드카운터 수행수단을 제공하는 단계로 구성됨을 특징으로 하는 방법.
  23. 제 22 항에 있어서, 비휘발성 메모리 수단을 제공하는 상기 단계가 상기 비휘발성 메모리 수단의 짝수 어드레스를 포함하는 제 1 어레이와 상기 비휘발성 메모리 수단의 홀수 어드레스를 포함하는 제 2 어레이를 갖는 비휘발성 메모리 수단을 제공하는 단계로 구성되며, 상기 비휘발성 메모리 수단의 상기 제 1 어레이와 상기 제 2 어레이가 정보로 동시에 프로그램 됨을 특징으로 하는 방법.
KR1019980700980A 1996-06-18 1997-04-12 고장안전불휘발성메모리프로그래밍시스템과그방법 KR100300809B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/665697 1996-06-18
US8/665697 1996-06-18
US08/665,697 US5768208A (en) 1996-06-18 1996-06-18 Fail safe non-volatile memory programming system and method therefor
PCT/US1997/006531 WO1997049085A1 (en) 1996-06-18 1997-04-12 Fail-safe non-volatile memory programming system and method therefor

Publications (2)

Publication Number Publication Date
KR19990036312A true KR19990036312A (ko) 1999-05-25
KR100300809B1 KR100300809B1 (ko) 2001-10-29

Family

ID=24671209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980700980A KR100300809B1 (ko) 1996-06-18 1997-04-12 고장안전불휘발성메모리프로그래밍시스템과그방법

Country Status (7)

Country Link
US (1) US5768208A (ko)
EP (1) EP0845144B1 (ko)
JP (1) JP3223375B2 (ko)
KR (1) KR100300809B1 (ko)
DE (1) DE69739138D1 (ko)
TW (1) TW324826B (ko)
WO (1) WO1997049085A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102140839B1 (ko) 2019-05-15 2020-08-04 조미경 낚시받침대

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3214395B2 (ja) * 1997-05-20 2001-10-02 日本電気株式会社 不揮発性半導体記憶装置
US6052304A (en) * 1998-06-18 2000-04-18 Lsi Logic Corporation Non-volatile storage element and method for manufacturing using standard processing
JP2000148594A (ja) * 1998-11-10 2000-05-30 Mitsubishi Electric Corp Ｒｏｍデータの読み出しプロテクト回路
US6496939B2 (en) * 1999-09-21 2002-12-17 Bit Microsystems, Inc. Method and system for controlling data in a computer system in the event of a power failure
US6834331B1 (en) 2000-10-24 2004-12-21 Starfish Software, Inc. System and method for improving flash memory data integrity
US6515904B2 (en) 2001-03-21 2003-02-04 Matrix Semiconductor, Inc. Method and system for increasing programming bandwidth in a non-volatile memory device
US6574145B2 (en) * 2001-03-21 2003-06-03 Matrix Semiconductor, Inc. Memory device and method for sensing while programming a non-volatile memory cell
US6532169B1 (en) 2001-06-26 2003-03-11 Cypress Semiconductor Corp. SONOS latch and application
JP2005519386A (ja) * 2002-03-05 2005-06-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ データの不正確な記憶を回避するためのプロダクト及び方法
US6735117B2 (en) * 2002-07-01 2004-05-11 Honeywell International Inc. Hold-up power supply for flash memory
JP4133166B2 (ja) * 2002-09-25 2008-08-13 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP2004178782A (ja) * 2002-10-04 2004-06-24 Sharp Corp 半導体記憶装置およびその制御方法および携帯電子機器
US20060080515A1 (en) * 2004-10-12 2006-04-13 Lefthand Networks, Inc. Non-Volatile Memory Backup for Network Storage System
ATE381061T1 (de) 2005-03-08 2007-12-15 Bosch Gmbh Robert Verfahren und vorrichtung zum wiederbeschreiben eines sektors mit bootloader-software in einem sektor-löschbaren nichtflüchtigen halbleiterspeicher
JP4982110B2 (ja) 2005-06-02 2012-07-25 株式会社東芝 半導体集積回路装置
DE102006021745A1 (de) * 2006-05-10 2007-11-15 Robert Bosch Gmbh Nichtflüchtiger Speicherbaustein
US7365585B2 (en) * 2006-08-09 2008-04-29 Atmel Corporation Apparatus and method for charge pump slew rate control
US7599241B2 (en) * 2007-08-06 2009-10-06 Sandisk Corporation Enhanced write abort mechanism for non-volatile memory
US8064255B2 (en) 2007-12-31 2011-11-22 Cypress Semiconductor Corporation Architecture of a nvDRAM array and its sense regime
US8059458B2 (en) 2007-12-31 2011-11-15 Cypress Semiconductor Corporation 3T high density nvDRAM cell
US8036032B2 (en) 2007-12-31 2011-10-11 Cypress Semiconductor Corporation 5T high density NVDRAM cell
US8566639B2 (en) * 2009-02-11 2013-10-22 Stec, Inc. Flash backed DRAM module with state of health and/or status information accessible through a configuration data bus
US8050092B2 (en) * 2009-05-29 2011-11-01 Seagate Technology Llc NAND flash memory with integrated bit line capacitance
DE102010007629B4 (de) * 2010-02-11 2013-08-14 Texas Instruments Deutschland Gmbh Integrierte Schaltung mit einem FRAM-Speicher und Verfahren zum Gewähren eines Lesezugriffs auf einen FRAM-Speicher
KR101112042B1 (ko) 2011-03-22 2012-02-24 삼성전자주식회사 휴대용 데이터 저장 장치
US8767354B1 (en) * 2011-12-08 2014-07-01 Western Digital Technologies, Inc. Data storage device employing cascaded voltage regulators during power failure
US9082473B2 (en) * 2013-03-05 2015-07-14 Texas Instruments Incorporated Power supply brownout protection circuit and method for embedded FRAM
US10168905B1 (en) 2017-06-07 2019-01-01 International Business Machines Corporation Multi-channel nonvolatile memory power loss management

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6227843A (ja) * 1985-07-29 1987-02-05 Sharp Corp 電子装置
JP2533612B2 (ja) * 1988-05-16 1996-09-11 富士通株式会社 メモリのデ―タ保護方式
FR2703501B1 (fr) * 1993-04-01 1995-05-19 Gemplus Card Int Circuit intégré pour carte à mémoire et procédé de décomptage d'unités dans une carte à mémoire.
ES2122075T3 (es) * 1993-05-10 1998-12-16 Siemens Ag Procedimiento y disposicion de circuito para la devaluacion de una tarjeta de debito.
US5430402A (en) * 1993-09-10 1995-07-04 Intel Corporation Method and apparatus for providing selectable sources of voltage
US5438549A (en) * 1994-02-28 1995-08-01 Intel Corporation Nonvolatile memory with volatile memory buffer and a backup power supply system
FR2749698B1 (fr) * 1996-06-07 1998-09-04 Inside Technologies Memoire remanente effacable et programmable electriquement, protegee contre les coupures d'alimentation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102140839B1 (ko) 2019-05-15 2020-08-04 조미경 낚시받침대

Also Published As

Publication number Publication date
EP0845144A4 (en) 2006-05-10
US5768208A (en) 1998-06-16
DE69739138D1 (de) 2009-01-15
EP0845144B1 (en) 2008-12-03
JP3223375B2 (ja) 2001-10-29
KR100300809B1 (ko) 2001-10-29
TW324826B (en) 1998-01-11
WO1997049085A1 (en) 1997-12-24
EP0845144A1 (en) 1998-06-03
JPH11501761A (ja) 1999-02-09

Similar Documents

Publication Publication Date Title
KR100300809B1 (ko) 고장안전불휘발성메모리프로그래밍시스템과그방법
SU692585A3 (ru) Многоуровневое запоминающее устройство
EP0283238B1 (en) Non-volatile memory
US4965828A (en) Non-volatile semiconductor memory with SCRAM hold cycle prior to SCRAM-to-E2 PROM backup transfer
KR100433686B1 (ko) 메모리,메모리를위한프로그래밍방법및프로그램회로
EP1497730B1 (en) Methods for storing data in non-volatile memories
EP0910826B1 (en) Block erasable memory system defect handling
EP0675502B1 (en) Multiple sector erase flash EEPROM system
US5523972A (en) Method and apparatus for verifying the programming of multi-level flash EEPROM memory
US5197034A (en) Floating gate non-volatile memory with deep power down and write lock-out
CN101040344B (zh) 可编程存储器电路及改进其单元阵列中数据保持的方法
US20120239866A1 (en) Non-volatile memory with error correction for page copy operation and method thereof
EP0398545A1 (en) Method and apparatus for storing data in a non-volatile memory
US4680736A (en) Method for operating a user memory designed a non-volatile write-read memory, and arrangement for implementing the method
US5153854A (en) EEPROM memory system having selectable programming voltage for low power readability
RU2189082C2 (ru) Схемное устройство с некоторым числом электронных схемных компонентов
US7477544B2 (en) Storage device
US6236591B1 (en) Method for reliably changing a value stored in a nonvolatile memory, and circuit configuration for this purpose
US5455800A (en) Apparatus and a method for improving the program and erase performance of a flash EEPROM memory array
EP0709774A1 (en) Method and circuit for detecting a fault in a clock signal for microprocessor electronic devices including memory elements
AU640442B2 (en) Method and apparatus for controlling writing to memory
JPH11167794A (ja) 半導体記憶装置及びそのバックアップ方法
WO1991003054A1 (en) Memory cell
GB2620445A (en) Data erasure system
KR20000016440A (ko) 전원 공급 불량에 대해 보호되는 전기적으로삭제 및 프로그램가능한 비휘발성 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130611

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160610

Year of fee payment: 16

EXPY Expiration of term