JP3412839B2 - 不揮発性半導体メモリ装置 - Google Patents

不揮発性半導体メモリ装置

Info

Publication number
JP3412839B2
JP3412839B2 JP17423292A JP17423292A JP3412839B2 JP 3412839 B2 JP3412839 B2 JP 3412839B2 JP 17423292 A JP17423292 A JP 17423292A JP 17423292 A JP17423292 A JP 17423292A JP 3412839 B2 JP3412839 B2 JP 3412839B2
Authority
JP
Japan
Prior art keywords
data
recorded
block
writing
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17423292A
Other languages
English (en)
Other versions
JPH0619778A (ja
Inventor
豊 岡本
義幸 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17423292A priority Critical patent/JP3412839B2/ja
Priority to US08/084,477 priority patent/US5379262A/en
Priority to KR1019930012262A priority patent/KR960005895B1/ko
Publication of JPH0619778A publication Critical patent/JPH0619778A/ja
Application granted granted Critical
Publication of JP3412839B2 publication Critical patent/JP3412839B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電気的に書き換え可能
な不揮発性半導体メモリ素子（ＥＥＰＲＯＭ）のうちの
ＮＡＮＤ型ＥＥＰＲＯＭを用いた不揮発性半導体メモリ
装置に関する。
【０００２】
【従来の技術】コンピュータの２次記憶装置には、現在
磁気ディスク装置が広く用いられているが、近年、電気
的に書き換え可能な不揮発性半導体メモリ（ＥＥＰＲＯ
Ｍ）が、その機械的強度に対する信頼性、低消費電力、
可搬性の良さ、高速アクセスといった特徴を生かして、
磁気ディスクを置き換えるような用途に使われだした。
しかし、磁気ディスク装置とＥＥＰＲＯＭには機能的な
相違点があるため、従来の磁気ディスク装置をそのまま
置き換えるためには、これを埋めるための制御が必要と
なる。
【０００３】ＥＥＰＲＯＭの一つとして、高集積化が可
能なＮＡＮＤ型ＥＥＰＲＯＭが知られている。これは、
複数のメモリセルをそれらのソース、ドレインを隣接す
るもの同士で共有する形で直列接続して一単位とし、ビ
ット線に接続するものである。メモリセルは通常、電荷
蓄積層と制御ゲートが積層されたＦＥＴＭＯＳ構造を有
する。メモリセルアレイは、ｐ型基板、又はｎ型基板に
形成されたｐ型ウェル内に集積形成される。ＮＡＮＤセ
ルのドレイン側は選択ゲートを介してビット線に接続さ
れ、ソース側はやはり選択ゲートを介して、ソース線
（基準電位配線に接続される（図２１））。メモリセル
の制御ゲートは、行方向に連続的に接続されてワード線
となる。通常同一ワード線につながるメモリセルの集合
を１ページと呼び、一組のドレイン側及びソース側の選
択ゲートに挟まれたページの集合を１ＮＡＮＤブロック
又は単に１ブロックと呼ぶ（図２２）。通常１ブロック
は独立に消去可能な最小単位となる。
【０００４】ＮＡＮＤ型ＥＥＰＲＯＭの動作は次の通り
である。データの消去は１ＮＡＮＤブロック内のメモリ
セルに対して同時に行われる。即ち選択されたＮＡＮＤ
ブロックの全ての制御ゲートを基準電位ＶＳＳとし、ｐ
型ウェル及びｎ型基板に高電圧ＶＰＰ（例えば２０Ｖ）
を印加する。これにより、全てのメモリセルにおいて浮
遊ゲートから基板に電子が放出され、しきい値は負の方
向にシフトする。通常この状態を”１”状態と定義す
る。またチップ消去は全ＮＡＮＤブロックを選択状態に
することによりなされる。
【０００５】データの書き込み動作は、ビット線から最
も離れた位置のメモリセルから順に行われる。ＮＡＮＤ
ブロック内の選択された制御ゲートには高電圧ＶＰＰ
（例えば２０Ｖ）を印加し、他の非選択ゲートには中間
電位ＶＭ（例えば１０Ｖ）を与える。またビット線には
データに応じて、ＶＳＳ又はＶＭを与える。ビット線に
ＶＳＳが与えられたとき（”０”書き込み）、その電位
は選択メモリセルに伝達され、浮遊ゲートに電子注入が
生ずる。これによりその選択メモリセルのしきい値は正
方向にシフトする。通常この状態を”０”状態と定義す
る。ビット線にＶＭが与えられた（”１”書き込み）メ
モリセルには電子注入は起らず、従ってしきい値は変化
せず負に留まる。データの読み出し動作はＮＡＮＤブロ
ック内の選択されたメモリセルの制御ゲートをＶＳＳと
して、それ以外の制御ゲート及び選択ゲートをＶＣＣと
し選択メモリセルで電流が流れるか否かを検出すること
により行われる。
【０００６】ＮＡＮＤ型ＥＥＰＲＯＭではデータの書き
込みはソース線に近いページからドレイン側のページに
順に行なわれる必要がある。その必要性を図２３を参照
して以下に説明する。”１”書き込みは中間電位ＶＭ
（１０Ｖ程度）を選択メモリセルのドレインに転送し、
電子の注入を起こさせず消去状態（即ち負のしきい値）
を保つ。図２３は制御ゲート１が選択状態（ＶＰＰ）の
ときを示している。よって制御ゲート２は非選択でＶＭ
が与えられている。またドレインにもＶＭ（”１”書き
込み）が与えられている。図２３（ａ）はソース側から
書き込みを行なったときの図、図２３（ｂ）はドレイン
側から書き込みを行なった場合のものである。図２３
（ａ）の場合ドレイン側のセルＭａ２のしきい値は負で
あるので、ドレインの電位ＶＭは確実にソース側セルＭ
ａ１に転送される。しかしながら、図２３（ｂ）の場合
ドレイン側セルＭｂ２にすでに”０”書き込み動作がな
され、正のしきい値（たとえば３．５Ｖ）を持っていた
とすると、ソース側セルＭｂ１に”１”を書き込む際、
セルＭｂ１にはＶＭからセルＭｂ２のしきい値電圧分差
し引いた電圧しか転送されてこない。よってセルＭｂ１
では制御ゲートと基板間の電位差が大きくなって誤書き
込みが起こる可能性がある。以上のようにソース側から
順に書き込む手段は誤書き込みを防ぐ意味で重要であ
る。
【０００７】従来の磁気ディスク装置では、データの読
み出しや書き込みといったアクセスは、セクタを単位と
して行われている。磁気記録媒体上に同心円状に形成さ
れる記憶領域の１本１本はトラックと呼ばれているが、
このトラックがさらに数十個の領域に分割されてセクタ
と呼ばれる記憶単位が形成されている。パーソナルユー
スの携帯型コンピュータに使用されている典型的磁気デ
ィスク装置の１セクタの容量は５１２バイトである。
【０００８】また、コンピュータが磁気ディスク装置に
データを記憶させる場合の一塊のデータをファイルと呼
んでいるが、このファイルが記憶装置上のどの場所に記
憶されているのかを管理するのが、オペレーティングシ
ステム（以下ＯＳ）の重要な機能の一つである。
【０００９】図２４は、パーソナルユースの携帯型コン
ピュータに使用されている典型的なＯＳの一つであるＭ
Ｓ−ＤＯＳがファイル管理をするために磁気ディスク装
置の記憶領域をどの様に使用しているかを示す図であ
る。６１のブート領域はコンピュータが起動するときに
必要な情報が納められている領域で、ユーザファイルの
管理には関わらない領域である。６４のルートディレク
トリ領域には、ファイルの名前とそれに付随する情報を
記録したファイル管理用テーブルが納められている。ル
ートディレクトリにより他のデータファイルと同様な扱
いで管理されるが、その内容はルートディレクトリと同
一の、サブディレクトリと呼ばれるものがデータ領域に
階層的に存在し得る。これらは、存在する領域と階層中
での順位を除いて機能的には同じものであるので総称し
て単にディレクトリと呼ばれる。ディレクトリ中の１つ
のファイルに関する情報は３２バイトの領域を占めてい
てその内容は図２５に示すようになっている。磁気ディ
スク装置のデータ記録がセクタを単位としていることは
先に述べたが、ファイルに対してディスク上の領域を割
り当てるにはクラスタという論理的単位を用いる。１ク
ラスタは、２のべき乗倍個のセクタで構成されるように
ディスクの種類によって決められている。図２５の６６
のスタートクラスタ番号とはファイルの先頭に割り当て
られたクラスタの番号である。図２４の６２のＦＡＴ領
域には、６５のデータ領域中のクラスタがどの様な順に
つながって、１つのファイルを構成しているのかを表す
データ領域へのファイル割当情報が納められている。６
３はＦＡＴ領域６２のバックアップである。以上のよう
に、ＭＳ−ＤＯＳのファイル管理は、ＦＡＴ領域とルー
トディレクトリ領域の情報をもとに行われるが、これら
の領域の位置と大きさは、ディスクの種類ごとに決めら
れていて固定である。
【００１０】ＮＡＮＤ型ＥＥＰＲＯＭのアクセスの単位
は前述の通りページである。４ＭビットのＮＡＮＤ型Ｅ
ＥＰＲＯＭを例に取ると、１ページは５１２バイトで、
１ブロックは８ページで構成されている。よって、磁気
ディスク装置をＮＡＮＤ型ＥＥＰＲＯＭで置き換えるよ
うな応用においては、ディスクの１セクタをＮＡＮＤ型
ＥＥＰＲＯＭの１ページに対応させると変換が容易であ
る。しかしながら磁気ディスク装置をＥＥＰＲＯＭで置
き換えようとする場合に問題となる大きな相違点の一つ
に、データの書き換え可能回数がある。磁気ディスク装
置の場合、媒体上に記録されるデータの書き換え回数に
は制限がなく、その寿命はヘッドと磁気記録媒体が接触
することによる損傷といった機械的な要因に支配されて
いる。一方ＥＥＰＲＯＭの場合は、データの書き換え可
能回数が現状の技術では１０4 ないし１０5 回程度しか
ない。
【００１１】また、前述のように、磁気ディスク装置の
１セクタに記録される”データ”量は５１２バイトであ
るが、このデータ量とはユーザが記録再生する情報の量
で、セクタ内にはこの他にも、記録再生制御に必要な情
報が追加して書き込まれてある。そういった情報の一つ
に誤り訂正コード（以下ＥＣＣコード）がある。これ
は、媒体の欠陥やノイズの影響等で、ユーザのデータが
正しく読み取れなかった場合に、読み取りデータに誤り
があることを検出したり、さらにその誤りを訂正したり
するための情報で、セクタにデータを書き込むときに、
ＥＣＣ発生回路が記録されるデータをもとに計算し、デ
ータとともに媒体上に書き込まれる。
【００１２】ＮＡＮＤ型ＥＥＰＲＯＭのアクセス単位は
ページであり、多少の相違はあるものの、これを磁気デ
ィスク装置のセクタに相当するものと見なすことができ
る。信頼性を向上させるため、磁気ディスク装置のよう
に、１ページの物理的な容量をユーザデータが記録再生
される情報量より多くして、その冗長分をＥＣＣに割り
当てることは有効な施策の一つである。
【００１３】従来の磁気ディスク装置では、これを記憶
装置として使用するために、フォーマットと呼ばれる初
期化が必要とされる。フォーマットにより、磁気記録媒
体上には一連の複数セクタが円周上に並んだトラックが
形成され、さらにこのトラックが同心円状に複数（通常
数百〜千数百）本形成される。このとき、各セクタは、
ユーザデータ領域に特定の初期化パターンが書き込まれ
るとともに、記録再生制御に必要な情報が書き込まれ
る。ＥＣＣも初期化パターンから計算されたものが書き
込まれる。一方、ＮＡＮＤ型ＥＥＰＲＯＭは、先の説明
からわかるように、一度書き込みを行ったページに対し
ては、磁気ディスク装置で行われるような重ね書きをす
ることは出来ない。例え１ページでもデータを書き換え
るためには、複数のページからなるブロックを単位とし
て消去を行う必要があるから、消去されるブロックの他
のページは、必要によって待避させて消去後に書き戻す
こともしなければならない。よって、消去後のページ
は、有効なユーザデータを書き込むときまで消去状態に
保っていた方が好都合の場合が多い。
【００１４】
【発明が解決しようとする課題】磁気ディスク装置の場
合、装置に保証された寿命時間を２００００動作時間、
この内の数分の１がデータの書き換えに費やされる時間
であるとすると、ファイル管理領域等の特定の記憶領域
に対して最悪で１０9 回程度の書き換えが行われると見
積もることができる。これに対してＮＡＮＤ型ＥＥＰＲ
ＯＭは、前述の通り、書き換え可能回数は１０5 回程度
であるから、磁気ディスク装置と同様の使い方をする
と、１ブロックのみに書き込みが集中するという最悪の
場合に、１万分の１の回数しか書き込みを行うことが出
来ない。実際のデータの書き込み位置は記憶領域内に分
散するので、その分、見かけの書換回数はこれよりは増
加する。ところが、１度書き込まれた後に長期間消去さ
れないデータが存在すると、書き込み可能領域が狭くな
ったのと等価であるから、それだけ書き換えできる回数
が減少する。
【００１５】また、ＯＳによるファイル管理のように、
一般に、ファイルはデータ領域の空いた領域であればど
こに記録されてもよく、その場所はディレクトリとＦＡ
Ｔのようなテーブルで管理されている。よって、書き換
え可能回数に制限があるＥＥＰＲＯＭにこのようなファ
イル管理を適用しても、ファイルに関しては、同一場所
への書き換えが集中しないように書き込み位置を分散さ
せるのは容易である。ところが、ファイルを書き込んだ
り書き換えたりした場合には必ずファイル管理テーブル
の内容の書き換えが発生するので、これらのテーブルデ
ータが書き換えられる頻度は、個々のデータファイルが
書き込まれる頻度に比べてかなり多い。しかも、このテ
ーブルはファイルの記録場所を検索するおおもとの情報
であるから、いつも決まった位置に記録されている必要
がある。よって、ＥＥＰＲＯＭをファイル記憶装置に応
用した場合、この管理テーブル領域に集中した書き換え
によって、短時間で寿命に至ってしまうおそれがあると
いう問題があった。
【００１６】さらに、前述の説明から分るように、磁気
ディスク装置では、有効なユーザデータが書き込まれる
前のセクタも、ユーザデータの書き込まれたセクタと同
様にＥＣＣによるチェックを行って何等差し支えない。
これに対して、消去後のページが有効なユーザデータを
書き込むときまで消去状態に保たれるように制御された
ＮＡＮＤ型ＥＥＰＲＯＭでは、有効なユーザデータが書
き込まれる前のページを読み出すと、ＥＣＣを含めたペ
ージ内の情報は全て”１”になっているから、ＥＣＣ検
査回路は誤りがあるという判定を下してしまう。
【００１７】通常、ホストコンピュータのオペレーティ
ングシステムは、有効なデータの書かれていないページ
のみを読み出そうとすることはないが、複数のページを
ファイル管理の単位としている場合に、既に有効なデー
タの書かれたページと一緒に読み込もうとすることは有
り得る。また、ページの書き換えにともなってブロック
消去をするときに、消去されるブロック内の他のページ
に、既に書き込みがされているのか否かを、データの待
避を制御する手段が知り得ないような制御装置の場合に
は、消去状態のページもバッファに読み込まなくてはな
らない。こうした場合に、消去状態のページのデータに
対してＥＣＣ検査回路が働いてしまうと、上述のよう
に、本来は正常なページであるにもかかわらず、誤りが
発生したと誤認され、エラー処理に制御が移ってしま
い、処理を正常に進めることが出来なくなってしまう。
【００１８】本発明は、上述のような問題に鑑みなされ
たもので、磁気ディスク装置と同等の寿命を実現するこ
とができ、また高信頼性を確保することができる不揮発
性半導体メモリ装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、第１に、管理の単位となる容量で区切ら
れた複数の記憶領域を備えたメモリ手段と、複数の前記
記憶領域に対するデータの書き込みに際し当該複数の記
憶領域が物理的或いは論理的な配置にしたがって一方向
に循環して使用されるように管理する第１の管理手段
と、複数の前記記憶領域に記録されたデータが所定の時
点から後に変更されたか否かを管理する第２の管理手段
と、データの書き込みにより予め定められた条件が成立
した時点で前記第２の管理手段が初期化された時点より
後にはデータが変更されていない前記記憶領域を選択し
この選択した記憶領域のデータを他の記憶領域に移動さ
せるとともに全ての記憶領域のデータが変更されたと見
なされる場合には当該第２の管理手段を初期化する制御
手段とを有することを要旨とする。
【００２０】第２に、上記第１の構成において、前記予
め定められた条件が成立した時点とは、前記第１の管理
手段で管理される循環の１周期をもってその時点とする
ことを要旨とする。
【００２１】第３に、ファイル、該ファイルの記録され
た位置を管理する管理テーブル及び該管理テーブルの記
録された位置を複数階に階層的に示すように構成された
ポインタが記録されるメモリ手段と、該メモリ手段内に
おいて前記管理テーブルの記録される位置は固定されず
前記複数階のポインタのうち根源となるルートポインタ
の記録される位置のみが固定されるように制御する制御
手段とを有することを要旨とする。
【００２２】第４に、データ及び該データに対応した誤
り検出コードが記録される記憶領域を備えたメモリ手段
と、該メモリ手段から読み出された前記データ及び誤り
検出コードから当該データに誤りがあるか否かを検出す
る誤り検出手段と、前記メモリ手段から読み出されたデ
ータから該データの記録された前記記憶領域が消去状態
であるか否かを検出する消去検出手段と、前記誤り検出
手段で読み出したデータに誤りが検出された場合でも前
記消去検出手段が同時に消去状態を検出した場合には当
該読み出しデータには誤りが無いものとして処理する制
御手段とを有することを要旨とする。
【００２３】
【作用】上記構成において、第１に、データの書き込み
が複数の記憶領域に対し一方向に循環して行われるので
書き込みが特定の記憶領域に集中することなく、複数の
記憶領域全体に均一に行われる。また、書き込まれた
後、長期間変更を受けることなく同じ場所に留まってい
るデータは複数の記憶領域全体と比較した書き込み回数
に不均衡が生じないように移動させられるので、見かけ
の書き込み領域が狭まって寿命を縮めてしまうことが防
止される。
【００２４】第２に、書き込まれたデータが変更されて
いない記憶領域の選択が、書き込みの１循環周期を以っ
て行われることにより、見かけの書き込み領域を狭める
ことが一層適切に防止される。
【００２５】第３に、書き換え頻度の高い管理テーブル
のメモリ手段上での記録位置が固定されず、またこの管
理テーブルの位置を示すポインタを複数階に階層化して
記録することにより、検索のため固定した位置に記録さ
れなければならないポインタの書き換え回数が他の領域
と同等に抑えられて特定の記憶領域に書き込みが集中し
て短時間で寿命に至ってしまうことが防止される。
【００２６】第４に、読み出されたデータからその記憶
領域であるページ等が消去状態であるかどうかが検出さ
れて誤り検出手段の検出結果に誤りがでることが防止さ
れる。これにより、消去状態のページ等がデータの書き
込まれたページ等と区別無く読み出されるような制御が
行われる場合にも、読み出しデータの正確な誤り検出が
行われて高い信頼性が確保される。
【００２７】
【実施例】以下、本発明の実施例を図面を参照して説明
する。本実施例は、ＮＡＮＤ型ＥＥＰＲＯＭを用いた不
揮発性半導体メモリ装置に適用されている。
【００２８】図１ないし図９は、本発明の第１実施例を
示す図である。まず、図２は、メモリ手段であるＥＥＰ
ＲＯＭにおける記憶領域の構成を示している。同図の３
１〜３６は、管理の単位となる容量で区切られた複数の
記憶領域であり、消去単位と同一或いはその整数倍とす
ると扱いが簡単になるが、それに限定されるものではな
い。また、本実施例では以下この単位記憶領域を単にブ
ロックと称するが、これはＮＡＮＤ型ＥＥＰＲＯＭの消
去単位であるブロックと解釈しても構わないがそれに限
定されるものでもない。各ブロックに付けられた番号
は、各ブロックを順位付けするためのもので、物理的な
アドレス順とするのが分りやすいが、特定の規則に従っ
た論理的な順位であっても構わない。以後簡単のため
に、ここで説明に使用するメモリ手段は６個のブロック
で構成されていることにする。
【００２９】図１は、上記ブロック３１〜３６への書き
込みを管理するためのテーブルである。１１〜１６の各
項目は、ブロック３１〜３６の状態を示すもので、２１
〜２３に図示されるように３つのフラグで構成されてい
る。即ち、ブロックに有意なデータが記録されているか
否かを管理する第３の管理手段としてのフラグ（以下、
有効フラグ又はＶフラグ）２３と、有効フラグとともに
参照することで、データの書き込みをブロックの順位に
したがって１方向に向かって、かつ循環して使用される
ように管理するための第１の管理手段としてのフラグ
（以下、消去フラグ又はＥフラグ）２１と、ブロックに
記録されたデータが或る時点から後に変更されたか否か
を管理する第２の管理手段としてのフラグ（以下、変更
フラグ又はＣフラグ）２２である。
【００３０】次に、図面とフローチャートを使用して、
本実施例の書き込み方式を説明する。なお、書き込まれ
たデータを読み出すためには、書き込んだデータのタグ
（例えばファイル名）と書き込んだ位置の対応を管理す
る手段が必要であるが、これは通常のファイルシステム
（ＯＳ）で行われている方法を適用可能なので本実施例
では説明を省略する。
【００３１】図３及び図４はデータ書き込みの手順を示
すフローチャート、図５はデータ消去の手順を示すフロ
ーチャート、図６はデータの書き換え手順を示すフロー
チャート、図７は書き込み手順中で使用されるサブルー
チンのフローチャートである。図８及び図９はデータの
書き込みによって、図２で示した記憶領域と図１で示し
たそれを管理するテーブルの状態の変化を同時に説明す
るための図である。図８及び図９の記憶領域を示す図中
の斜線のブロックは有効なデータが書き込まれている領
域を示すものとする。
【００３２】まずメモリ装置が使用される前には、図８
（ａ）に示されるように全てのフラグが”０”に初期化
されるものとする。この状態で第１ブロックの書き込み
を行うことを考える。図３のステップ２０１で必要な容
量が空いていることをチェックする。次に、この方式で
は有意なデータが記録されているか否かを管理するＶフ
ラグと一方向に向っての循環使用を管理するＥフラグの
両方が”０”のブロックにしか書き込みを行わないの
で、この条件に合うブロック検索を行う（図３ステップ
２０２，２０３、図７ステップ３０１〜３０４）。条件
に合うことが確認された後、第１ブロックにデータを書
き込んで（図３ステップ２０４〜２０６）、Ｃフラグと
Ｖフラグを”１”にする（図３ステップ２０７、図８
（ｂ））。今書き込んだデータを即書き換えると、図５
の手順に従って、第１ブロックのＶフラグ”０”に、Ｅ
フラグを”１”に変更し、初回の書き込みと同じ手順で
検索される第２ブロックにデータを書き込む（図８
（ｃ））。これで第１ブロックは論理的な消去状態にな
るが、電気的な消去は別に行わなければならない。バッ
クグラウンドで行われるのが処理速度の面で好ましい
が、その方法は本実施例の本質から外れるので説明は省
略する。以下の説明ではデータが書き込まれる前にこれ
らのブロックに電気的な消去は何らかの方法で済んでい
ることと仮定する。
【００３３】こうした書き込み処理が続くと、データ
は、ブロック番号順にメモリ全体に一様に書き込まれ、
例えば図８（ｄ）に示すような状態になる。ここで例え
ば１ブロック分のデータの書き込みをしようとすると、
空き領域はあるが、図３のステップ２０３の検索で失敗
する。検索に失敗したという状態は、ブロックの空き領
域に対する一様な書き込みが一巡したことを示してい
る。よって、次の一巡の単一方向書き込みを制御するた
めに全てのブロックに対するＥフラグを”０”にクリア
する（図３ステップ２０９、図８（ｅ））。
【００３４】単一方向循環による一様書き込みとともに
本実施例を特徴づけるのは長期間同じ場所に留まるデー
タを移動させる点である。これを実現するためには、移
動を行うのに適当な、書き込み回数に関連したタイミン
グが必要となるが、その一つとしてＥフラグが全てクリ
アされる時点を利用する。図３では、この時点における
ステップ２１０〜２１３の処理でＣフラグを検査するこ
とにより、移動対象のデータを選択している。図８
（ｅ）では、全てのブロックのＣフラグが”１”になっ
ているが、これは、Ｃフラグが初期化された時点から図
８（ｅ）の状態になるまでに、全てのブロックが最低１
回は書き換えられていることを示している。この場合
は、どのデータがより長く同じブロックを占有している
のか判断できないのでステップ２１４で初期化し直す
（図８（ｆ））。その後、この一連の処理を起動させた
第１ブロックのデータ書き込みを行う（図４ステップ２
２４〜２２８，２０６、図９（ａ））。
【００３５】さらに、第５ブロックのデータが消去され
て図９（ｂ）の状態になり、第２ブロックの書き込みと
第１ブロックの消去があって図９（ｃ）の状態になった
とする。書き込みパターンの最後として、この時点で第
１ブロックの書き込みを行う場合を考える。書き換えは
もう一巡したので書き込み可能領域の検索には失敗し、
Ｅフラグが全てクリアされる（図９（ｄ））。続いてＣ
フラグの検査が行われるが、今度は、第２ブロックのＣ
フラグが”０”であるので、このブロックのデータは比
較的長期間書き換えが行われていないと判断し移動の対
象にする。移動先の書き込み可能ブロックは、図３のス
テップ２１５〜２２０の手順に従って、移動対象データ
の入ったブロックを起点に書き込みが進行する方向へ循
環して検索される。この例では、第４ブロックが該当す
るので、第２ブロックはここにデータがコピーされた後
消去される（図４ステップ２２１〜２２３、図９
（ｅ））。これにより、図８（ｃ）の時点からずっと第
２ブロックを占有していたデータが移動され、このブロ
ックが書き換え可能になる。
【００３６】あとは図９（ｃ）の時点で要求された１ブ
ロック分のデータを空きブロックに書き込めばよいので
あるが、通常の書き込みと同様に書き込み可能ブロック
を検索しても失敗してしまう場合が有り得る。即ち図９
（ｃ）の時点で空きブロックが丁度１個しかなかった場
合で、このときは、この空きブロックに移動対象データ
が入り、移動対象データが元々入っていたブロックのＥ
フラグが”１”となっているので検索に引っかからな
い。よって図４のステップ２２７で示したようにＥフラ
グをクリアする処理が必要である。移動対象のデータが
元々入っていたブロックのＥフラグを”０”のままにし
ておくような制御を行えばこの様なことはなくなるが、
そのかわりに、他に空きブロックが有るにもかかわら
ず、移動直後のブロックが書き換え可能ブロックとして
検索され、バックグラウンドの電気的消去が間に合わな
いという様なことが起り得る。
【００３７】次いで、図１０ないし図１４には、本発明
の第２実施例を示す。本実施例では、不揮発性半導体メ
モリとして４ＭビットＮＡＮＤ型ＥＥＰＲＯＭを用いる
ことを仮定する。また、実施例の要点を簡略に説明する
ため、ＭＳ−ＤＯＳのクラスタに相当する記憶領域の論
理的な管理の単位をＮＡＮＤ型ＥＥＰＲＯＭの消去単位
であるブロックと一致させるものとする。また、本実施
例ではユーザファイル、ファイルの記録位置を管理する
テーブル及びそのテーブルへの階層化されたポインタの
うちその位置が固定されないものは、記憶領域中の特定
の領域に記録される必要がないので、出来得る限り書き
込みが記憶領域全体に分散されるように制御されるべき
である。しかしながら、本実施例は、ファイルの位置を
管理するテーブルが記憶領域中の特定の領域に固定され
ずに済む手法を説明するためのものなので、分散書き込
み制御がされることを前提とするが、その詳細について
は触れない。
【００３８】図１１は、ファイルの記録された位置を管
理するためのテーブルの一つを構成するブロックの１例
であり、ここでは仮にルート管理テーブルと呼ぶことに
する。図１１の３８はＭＳ−ＤＯＳのＦＡＴと同様な構
成で記憶領域全体のブロック割当状況を管理するための
テーブルであるが、本実施例では、ユーザーファイルの
みならず、ファイル管理テーブル自身やそのポインタと
いった管理情報の記録されたブロックの位置も動くの
で、それらの割当も併せて管理されるものとする。図１
１の３９はブロックの割当情報がこのブロック内に納ま
らなかった場合に使用される追加ブロックの位置や、Ｍ
Ｓ−ＤＯＳのディレクトリに相当するファイル名とそれ
に付随する情報に関する管理テーブル等の位置を示すポ
インタであるとする。即ち、図１１に示す管理テーブル
をアクセスできれば、ファイル管理に関する情報は全て
アクセス可能になるものとする。
【００３９】図１２は、ルート管理テーブルの記録され
た位置を示すために、記録された位置を階層的に示すよ
うに構成されたポインタが記録されるブロックの１例で
ある。図１２（ａ）の４１〜４８はＮＡＮＤ型ＥＥＰＲ
ＯＭのページを表していて、４８がソース側、４１がド
レイン側である。ポインタは１ページに納まる情報量と
し、ＮＡＮＤ型ＥＥＰＲＯＭの書き込みルールに従って
ソース側から順に書き込まれてゆくものとする。図１２
（ａ）の４６〜４８の斜線のページは、更新されたポイ
ンタが書き込まれていたことを示し、４１〜４４の”Ｎ
ＵＬＬ”は消去されたままのページであることを示す。
同図（ａ）の第１のポインタを納めたブロックは、４５
のページの情報がルート管理テーブルの位置を示してい
る。同図（ｂ）の第ｍのポインタを納めたブロックは、
同様の構成で、第（ｍ−１）のポインタの位置を示すも
のとする。ポインタの数（階層数）をｎとした場合、第
１〜第（ｎ−１）のポインタは、記憶可能な領域のどこ
に記録されてもよく、複数階のポインタを順に手繰るこ
とでアクセスされる。第ｎのポインタ（以下、ルートポ
インタ）だけは、記憶領域の固定の位置に記録される。
図１０は、この複数階に設定されたポインタのつながり
を示している。
【００４０】図１３は、本実施例に係るファイル管理方
式に必要なルート管理テーブルの更新に伴なって発生す
る処理の手順を示したフローチャートである。ルート管
理テーブルの内容は、予めＲＡＭに読み込まれて展開さ
れており、更新はＲＡＭ上で行われた後に書き戻される
ものとする。まず、ファイルの書き込み等でブロック割
当に変更が生じると、変更されたルート管理テーブルを
書き戻すブロックの位置を自身のブロック割当テーブル
を参照して決定する（ステップ４０１）。次に、この位
置をポインタに設定し、割当テーブルを更新してから書
き込みを行う（ステップ４０２〜４０５）。図１４のフ
ローチャートのステップ５０１〜５１０は、階層化され
たポインタにブロック位置を設定する手順を示してい
る。この手順は、階層化されたポインタの設定を変更す
るために再帰的に呼び出される。
【００４１】次に、ポインタの階層数ｎの大きさの決め
方を具体的に説明する。ファイルの書き込みによりブロ
ックの割当に変更が起きると、その都度、ルート管理テ
ーブルの内容が更新される。書き込みが特定ブロックに
集中しないように、更新されたテーブル自体も別のブロ
ックに書き込まれる。ルート管理テーブルの位置が変わ
ったので第１のポインタの記録位置も更新される。ポイ
ンタの更新は同一ブロック内で８回（８ページ分）可能
であるから、第１ポインタを納めたブロックは、ファイ
ルの書き込みによるブロックの変更８回で一通りの書き
込みが行われ、９回目の更新で位置が変わる。第２のポ
インタを納めたブロックは同様に、ファイルの書き込み
６４回に１回の割で書き換えが起きると見積もることが
出来る。ここで仮に、不揮発性半導体メモリ装置の総容
量を２０Ｍバイトとすると、総ブロック数は１ブロック
の容量が４ｋバイトであるから５１２０ブロックにな
る。ＥＥＰＲＯＭの書き換え可能回数をＣ回とし、これ
らのブロックに均一に書き込みが行われたとすると、延
べ ５１２０×Ｃブロック の書き換えが発生し得る。ファイル１ブロック分の書き
換えに対して管理テーブル１ブロックの書き換えが発生
するとすると、１回に付き２ブロックの書き換えが起き
るからブロック割当の変更の発生回数は最高で ５１２０×Ｃ÷２＝２５６０×Ｃ回 である。
【００４２】第ｎポインタを記録した固定ブロックの書
き換えは、ブロック割当の変更８n回に１回の割合で起
きる。また、このブロックも最高Ｃ回の書き換えが可能
であるから、 ８n ×Ｃ＝２3n×Ｃ回 までのブロック割当の変更なら、この固定ブロックの書
き換え回数が他のブロックより先に限界に達することは
ない。よって、必要な階層数ｎは、 ２3n×Ｃ＝２５６０×Ｃ ｎ＝ｌｏｇ2 ２５６０÷３ ≒４ となる。
【００４３】図１５ないし図２０には、本発明の第３実
施例を示す。図１５は本実施例に係る不揮発性半導体メ
モリ装置の全体構成を示すブロック図である。同図にお
いて１１５はメモリ手段としてのＮＡＮＤ型ＥＥＰＲＯ
Ｍモジュールであり、複数個のページからなるブロック
に分割されたメモリセルアレイで構成されている。ＥＥ
ＰＲＯＭモジュール１１５はデータ線で結ばれたホスト
インターフェイス１０１を介して図示省略のホストシス
テムに接続されている。データ線上には、マルチプレク
サ１１３及びデータバッファ１０７が設けられている。
また、ホストインターフェイス１０１内には、データレ
ジスタ１０２、アドレスレジスタ１０３、カウントレジ
スタ１０４、コマンドレジスタ１０５、ステータレジス
タ１０６及びエラーレジスタ１１６が設けられている。
１０８はコントロールロジック、１０９は誤り制御ロジ
ック、１１４はアドレスジェネレータ、１１０は制御手
段としての機能を有するＣＰＵ、１１１は作業用ＲＡ
Ｍ、１１２は制御プログラムＲＯＭである。制御プログ
ラムＲＯＭ１１２には、データ書き込み等のための一連
の制御プログラムが格納されている。
【００４４】図１６は、誤り制御ロジック１０９の内部
構成を示す図である。誤り検出手段としてのＥＣＣ検査
回路１５０、誤り検出／訂正コード発生手段としてのＥ
ＣＣ発生回路１５１及び消去検出手段としての消去検出
回路１５２が備えられている。
【００４５】本実施例のメモリ装置は、不揮発性メモリ
領域であるＥＥＰＲＯＭモジュール１１５に記録される
データに関し、必要に応じてメモリ領域の使用状況を管
理するテーブルを使用する。このテーブルは、他のユー
ザ・データとともにＥＥＰＲＯＭモジュール１１５に記
録されるが、この装置が起動するときに自動的に作業用
ＲＡＭ１１１に読み込まれる。また、このテーブルは、
更新される都度、或いは装置の使用が終了する時点でＥ
ＥＰＲＯＭモジュール１１５に書き戻されることとす
る。
【００４６】次に、この装置の動作をフローチャートを
用いて説明する。ホストシステムは、図１５のホストイ
ンターフェイス１０１内のアドレスレジスタ１０３にア
クセス開始アドレスを、カウントレジスタ１０４にアク
セスしたいデータのセクタ長をセットし、最後にコマン
ドレジスタ１０５に読み出し／書き込み等の命令をセッ
トする。ホストインターフェイス１０１のコマンドレジ
スタ１０５にアクセス命令が書き込まれると、コントロ
ーラ内のＣＰＵ１１０は、コマンドレジスタ１０５内の
命令を読み込み、制御プログラムＲＯＭ１１２に納めら
れたコマンド実行のための一連の制御プログラムを実行
する。
【００４７】図１７は、ＥＥＰＲＯＭモジュール１１５
からデータを読み出す手順を示すフローチャートであ
る。まず、図１５のＣＰＵ１１０は、ホストインターフ
ェイス１０１にセットされた開始アドレスから、読み出
しを行うべきＥＥＰＲＯＭモジュール１１５の物理的な
アドレスを決定する（ステップ６０１）。次に、ＥＥＰ
ＲＯＭモジュール１１５からデータバッファ１０７にデ
ータを読み出す（ステップ６０２）。次いで、エラー処
理及びデータバッファ１０７からホストシステムへのデ
ータ転送等を実行する（ステップ６０３〜６０５）。
【００４８】図１８及び図１９は、ＥＥＰＲＯＭモジュ
ール１１５からデータバッファ１０７にデータを読み出
す手順を示すフローチャートである。ＣＰＵ１１０は、
ＥＥＰＲＯＭモジュール１１５をマルチプレクサ１１３
を通してアクセスし読み出しモードに設定し、データバ
ッファ１０７を読み出しモードに設定する（ステップ７
０１，７０２）。アドレスジェネレータ１１４には、読
み出しを行うべきＥＥＰＲＯＭモジュール１１５の物理
的なアドレスを設定する（ステップ７０３）。そして、
データバッファ１０７に、読み出したデータを蓄えるべ
き領域を決定してその先頭番地をデータバッファ１０７
への書き込みアドレスとして設定する（ステップ７０
４）。その後、コントロールロジック１０８に対してデ
ータ読み出しのための定められたシーケンスを実行する
ように指令を送る。
【００４９】コントロールロジック１０８は、マルチプ
レクサ１１３をＥＥＰＲＯＭモジュール１１５からの読
み出しデータがデータバッファ１０７に流れるように設
定し、アドレスジェネレータ１１４の内容をインクリメ
ントしながら、１セクタ分のデータを読み出す（ステッ
プ７０５）。また、図１６のＥＣＣ検査回路１５０をこ
れらのデータ及びこれに付随して読み出されるＥＣＣコ
ードを使って誤りを検出するように制御すると同時に、
読み出されたデータが消去状態であるかどうかを検出す
るように消去検出回路１５２を制御する。消去検出回路
１５２は、１セクタ分のデータ及びＥＣＣコードが全て
消去後の状態である”１”であった場合に、ＣＰＵ１１
０からアクセス可能なレジスタに、消去状態を検出した
ことを示すコードをセットする。１セクタ分のデータが
読み出されると、ＣＰＵ１１０は、ＥＣＣ検査回路１５
０をチェックしデータの誤りを検査する（ステップ７０
６）。誤りが検出されなかった場合は、データバッファ
からホストシステムにデータを転送する。誤りが検出さ
れると、ＣＰＵ１１０は次に消去検出回路１５２をアク
セスし、消去状態が検出されていたならば、ＥＣＣ検査
回路１５０の結果を誤検出とみなしバッファ内のデータ
をホストシステムに転送する。ＥＣＣ検査回路１５０が
誤りを検出し、消去検出回路１５２も消去状態を検出し
なかった場合で、検出された誤りが訂正可能な場合は、
データバッファ１０７をアクセスして誤ったデータを訂
正してからホストシステムにデータを転送する。
【００５０】もし、訂正不可能な誤りが検出された場合
には、ホストシステムに対するデータ転送は行わずに、
ＣＰＵ１１０は、ホストインターフェイス１０１内のス
テータスレジスタ１０６にエラーが起きたことを示すコ
ードを、エラーレジスタ１１６にエラーの内容を示すコ
ードを設定し、ホストシステムに命令の実行が異常終了
したことを通知して処理を終了する（ステップ７０７〜
７１２）。
【００５１】図２０は、データバッファからホストシス
テムにデータを転送する手順を示すフローチャートであ
る。ＣＰＵ１１０は、データバッファ１０７に読み出し
たデータが蓄えられた領域の先頭番地を同バッファから
の読み出しアドレスとして設定し（ステップ８０１，８
０２）、コントロールロジック１０８に対して、ホスト
システムに１セクタ分のデータの転送を行うように指令
する。コントロールロジック１０８は、データバッファ
１０７とホストインターフェイス１０１を制御してホス
トシステムに対して１セクタ分のデータを転送し（ステ
ップ８０３）、これが終了するとアドレスレジスタ１０
３を１セクタ分進め、カウントレジスタ１０４から１を
減じ、ＣＰＵ１０８に転送が終了したことを通知する。
ホストシステムに転送すべきデータが残っている限り、
ＣＰＵ１１０はこの制御を繰り返す。読み出しデータが
全て転送されたら、ＣＰＵ１１０は、ホストインターフ
ェイス１０１内のステータスレジスタ１０６にエラーの
無かったことを示すコードを設定し、ホストシステムに
命令の実行が終了したことを通知して処理を終了する。
【００５２】
【発明の効果】以上説明したように、本発明によれば、
第１に、データの書き込みを複数の記憶領域に対して単
一方向に循環して行うようにしたため、特定の記憶領域
に集中することなく、書き込みを複数の記憶領域全体に
均一に行うことができる。また、書き込まれた後、長期
間変更を受けることなく同じ場所に留まっているデータ
は複数の記憶領域全体と比較した書きかえ回数に不均衡
が生じないように移動させるようにしたため、見かけの
書き込み領域が狭まって寿命を縮めてしまうことを防止
することができる。したがって同一記憶場所の書き換え
回数に制限があるにもかかわらず、磁気ディスク装置と
同等の寿命を実現することができて用途を拡大すること
ができる。
【００５３】第２に、書き込まれたデータが変更されて
いない記憶領域の選択を、書き込みの１循環周期を以っ
て行うようにしたため、見かけの書き込み領域を狭めて
しまうことを一層適切に防止することができる。
【００５４】第３に、書き換え頻度の高い管理テーブル
の記憶領域上での配置は固定されず、またこの管理テー
ブルの位置を示すポインタは複数階に階層化して記録す
るようにしたため、検索のため固定した位置に記録され
なければならないポインタの書き換え回数が他の領域と
同等に抑えられて特定の記憶領域に書き込みが集中して
短時間で寿命に至ってしまうことを防ぐことができる。
したがって、上記第１の発明と同様に、同一記憶場所の
書き換え回数に制限があるにもかかわらず、磁気ディス
ク装置と同等の寿命を実現することができる。
【００５５】第４に、読み出されたデータからその記憶
領域であるページ等が消去状態であるか否かを検出し、
読み出しデータに誤りが検出された場合でも同時に消去
状態が検出されたときには、その読み出しデータには誤
りが無いものとして処理するようにしたため、消去状態
のページ等がデータの書き込まれたページ等と区別無く
読み出されるような制御が行われる場合にも、読み出し
データの正確な誤り検出を行うことができて高い信頼性
を確保することができる。
【図面の簡単な説明】
【図１】本発明に係る不揮発性半導体メモリ装置の第１
実施例においてブロックへの書き込みを管理するための
テーブルの構成を示す図である。
【図２】第１実施例においてＥＥＰＲＯＭにおける記憶
領域の構成を示す図である。
【図３】第１実施例において記憶領域へのデータの書き
込みの手順を示すフローチャートである。
【図４】第１実施例において記憶領域へのデータの書き
込みの手順を示すフローチャートである。
【図５】第１実施例においてデータ消去の手順を示すフ
ローチャートである。
【図６】第１実施例においてデータの書き換えの手順を
示すフローチャートである。
【図７】図４のデータの書き込みの手順中で使用される
サブルーチンのフローチャートである。
【図８】第１実施例においてデータの書き込みによる記
憶領域及びこれを管理するテーブルの状態の変化を説明
するための図である。
【図９】第１実施例においてデータの書き込みによる記
憶領域及びこれを管理するテーブルの状態の変化を説明
するための図である。
【図１０】本発明の第２実施例においてポインタとルー
ト管理テーブルのつながり関係を示す図である。
【図１１】第２実施例におけるルート管理テーブルの構
成を示す図である。
【図１２】第２実施例においてポインタが記録されたブ
ロックを示す図である。
【図１３】第２実施例においてルート管理テーブルの更
新に伴なって発生する処理の手順を示すフローチャート
である。
【図１４】第２実施例においてポインタにブロック位置
を設定する手順を示すフローチャートである。
【図１５】本発明の第３実施例に係る不揮発性半導体メ
モリ装置の構成を示すブロック図である。
【図１６】図１５における誤り制御ロジックの内部構成
を示す図である。
【図１７】第３実施例においてＥＥＰＲＯＭモジュール
からデータの読み出しの手順を示すフローチャートであ
る。
【図１８】第３実施例においてＥＥＰＲＯＭモジュール
からデータバッファにデータを読み出す手順を示すフロ
ーチャートである。
【図１９】第３実施例においてＥＥＰＲＯＭモジュール
からデータバッファにデータを読み出す手順を示すフロ
ーチャートである。
【図２０】図１７におけるデータバッファからホストシ
ステムに読み出したデータを転送する手順を示すフロー
チャートである。
【図２１】ＥＥＰＲＯＭの一つのＮＡＮＤセルを示す等
価回路図である。
【図２２】ＥＥＰＲＯＭのメモリセルアレイを示す等価
回路図である。
【図２３】ＮＡＮＤ型ＥＥＰＲＯＭの書き込み動作を説
明するための図である。
【図２４】オペレーティングシステムの一つであるＭＳ
−ＤＯＳのファイル管理方法を説明するための図であ
る。
【図２５】ディレクトリの構成例を説明するための図で
ある。
【符号の説明】
２１ 第１の管理手段となるもので、有効フラグととも
に参照しデータの書き込みをブロックの順位にしたがっ
て１方向に向かって、かつ循環して使用されるように制
御するためのフラグ ２２ 第２の管理手段となるもので、ブロックに記録さ
れたデータが或る時点から後に変更されたか否かを管理
するフラグ ２３ ブロックに有意なデータが記録されているか否か
を管理するフラグ ３１〜３６ 管理単位となる容量で区切られた複数の記
憶領域 ３８ ブロックの割当を管理するテーブル ４１〜４８，５１〜５８ ポインタ情報が記録されるペ
ージ １０９ 誤り制御ロジック １１０ ＣＰＵ（制御手段） １１５ ＥＥＰＲＯＭモジュール（メモリ手段） １５０ ＥＣＣ検査回路（誤り検出手段） １５１ ＥＣＣ発生回路 １５２ 消去検出回路（消去検出手段）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−283496（ＪＰ，Ａ) 特開 平４−165547（ＪＰ，Ａ) 特開 昭52−22834（ＪＰ，Ａ) 特開 昭56−29899（ＪＰ，Ａ) 特開 平４−163966（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 12/00 - 12/06 G06F 12/16 G11C 16/02

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 管理の単位となる容量で区切られた複数
    の記憶領域を備えたメモリ手段と、 複数の記憶領域に対するデータの書き込みに際し当該複
    数の記憶領域が物理的或いは論理的な配置にしたがって
    一方向に循環して使用されるように管理する第１の管理
    手段と、複数の前記記憶領域に記録された前記データが所定の時
    点から後に 変更されたか否かを管理する第２の管理手段
    と、データの書き込みにより予め定められた条件が成立した
    時点で前記第２の管理手段が初期化された時点より後に
    はデータが変更されていない前記記憶領域を選択し、こ
    の選択した記憶領域のデータを他の記憶領域に移動させ
    るとともに全ての記憶領域のデータが変更されたと見な
    される場合には当該 第２の管理手段を初期化する制御手
    段とを有することを特徴とする不揮発性半導体メモリ装
    置。
  2. 【請求項２】 前記予め定められた条件が成立した時点
    とは、前記第１の管理手段で管理される循環の周期をも
    ってその時点とすることを特徴とする請求項１に記載の
    不揮発性半導体メモリ装置。
  3. 【請求項３】 前記メモリ手段は、ファイル、該ファイ
    ルの記録された位置を管理する管理テーブル及び該管理
    テーブルの記録された位置を複数階に階層的に示すよう
    に構成されたポインタが記録され、前記管理テーブルの
    記録される位置は固定されず前記複数階のポインタのう
    ち根源となるルートポインタの記録される位置のみが固
    定されるように制御されることを特徴とする請求項１に
    記載の不揮発性半導体メモリ装置。
  4. 【請求項４】 前記メモリ手段は、データ及び該データ
    に対応した誤り検出コードが記録される記憶領域を備
    え、 前記メモリ手段から読み出された前記データ及び誤り検
    出コードから当該 データに誤りがあるか否かを検出する
    誤り検出手段と、前記メモリ手段から読み出されたデータから該データの
    記録された前記記憶領域 が消去状態であるか否かを検出
    する消去検出手段とを更に備え、 前記誤り検出手段で読み出したデータに誤りが検出され
    た場合でも前記消去検出手段が同時に消去状態を検出し
    た場合には当該読み出しデータには誤りが無いものとし
    て処理することを特徴とする請求項１に記載の不揮発性
    半導体メモリ装置。
JP17423292A 1992-07-01 1992-07-01 不揮発性半導体メモリ装置 Expired - Fee Related JP3412839B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP17423292A JP3412839B2 (ja) 1992-07-01 1992-07-01 不揮発性半導体メモリ装置
US08/084,477 US5379262A (en) 1992-07-01 1993-07-01 Nonvolatile semiconductor memory device
KR1019930012262A KR960005895B1 (ko) 1992-07-01 1993-07-01 불휘발성 반도체 메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17423292A JP3412839B2 (ja) 1992-07-01 1992-07-01 不揮発性半導体メモリ装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003026478A Division JP3822171B2 (ja) 2003-02-03 2003-02-03 不揮発性半導体メモリ装置及びその制御方法、不揮発性半導体メモリ装置システム及びその制御方法

Publications (2)

Publication Number Publication Date
JPH0619778A JPH0619778A (ja) 1994-01-28
JP3412839B2 true JP3412839B2 (ja) 2003-06-03

Family

ID=15975035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17423292A Expired - Fee Related JP3412839B2 (ja) 1992-07-01 1992-07-01 不揮発性半導体メモリ装置

Country Status (3)

Country Link
US (1) US5379262A (ja)
JP (1) JP3412839B2 (ja)
KR (1) KR960005895B1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471842B2 (ja) * 1993-03-29 2003-12-02 株式会社東芝 データ管理装置、データ記憶装置およびデータ管理方法
JP3662946B2 (ja) * 1993-09-22 2005-06-22 株式会社東芝 ファイル管理方式および携帯可能電子装置
US5781756A (en) * 1994-04-01 1998-07-14 Xilinx, Inc. Programmable logic device with partially configurable memory cells and a method for configuration
JP2669365B2 (ja) * 1994-11-24 1997-10-27 日本電気株式会社 書換え可能なｒｏｍファイル装置
IT1278980B1 (it) * 1995-03-07 1997-12-02 Olivetti Canon Ind Spa Stampante a colori a getto di inchiostro
KR100486132B1 (ko) * 1996-12-03 2005-09-02 소니 가부시끼 가이샤 Ecc를이용한신속한데이터프로그래밍및소거기능을가지는불휘발성반도체기억장치
US6551857B2 (en) * 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
GB9801373D0 (en) 1998-01-22 1998-03-18 Memory Corp Plc Memory system
MY122279A (en) 1999-03-03 2006-04-29 Sony Corp Nonvolatile memory and nonvolatile memory reproducing apparatus
KR100586031B1 (ko) * 1999-12-23 2006-06-01 브이케이 주식회사 비휘발성 메모리를 이용한 실시간 데이터베이스 운용방법
JP4016610B2 (ja) * 2001-05-11 2007-12-05 ティアック株式会社 階層ディレクトリ構造を有する記録媒体、検索装置、検索プログラム、及び検索方法
JP3816788B2 (ja) * 2001-11-22 2006-08-30 株式会社東芝 不揮発性半導体記憶装置
ATE381061T1 (de) * 2005-03-08 2007-12-15 Bosch Gmbh Robert Verfahren und vorrichtung zum wiederbeschreiben eines sektors mit bootloader-software in einem sektor-löschbaren nichtflüchtigen halbleiterspeicher
US8452929B2 (en) * 2005-04-21 2013-05-28 Violin Memory Inc. Method and system for storage of data in non-volatile media
US9384818B2 (en) 2005-04-21 2016-07-05 Violin Memory Memory power management
US9286198B2 (en) 2005-04-21 2016-03-15 Violin Memory Method and system for storage of data in non-volatile media
US8200887B2 (en) 2007-03-29 2012-06-12 Violin Memory, Inc. Memory management system and method
JP4991131B2 (ja) * 2005-08-12 2012-08-01 株式会社東芝 半導体記憶装置
US7523381B2 (en) * 2005-09-01 2009-04-21 Micron Technology, Inc. Non-volatile memory with error detection
US8028186B2 (en) * 2006-10-23 2011-09-27 Violin Memory, Inc. Skew management in an interconnection system
US11010076B2 (en) 2007-03-29 2021-05-18 Violin Systems Llc Memory system with multiple striping of raid groups and method for performing the same
US9632870B2 (en) 2007-03-29 2017-04-25 Violin Memory, Inc. Memory system with multiple striping of raid groups and method for performing the same
JP4461170B2 (ja) 2007-12-28 2010-05-12 株式会社東芝 メモリシステム
JP4439569B2 (ja) * 2008-04-24 2010-03-24 株式会社東芝 メモリシステム
US20100325351A1 (en) 2009-06-12 2010-12-23 Bennett Jon C R Memory system having persistent garbage collection
JP6167646B2 (ja) * 2013-04-30 2017-07-26 富士通株式会社 情報処理装置、制御回路、制御プログラム、および制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0617363B1 (en) * 1989-04-13 2000-01-26 SanDisk Corporation Defective cell substitution in EEprom array
US5200959A (en) * 1989-10-17 1993-04-06 Sundisk Corporation Device and method for defect handling in semi-conductor memory
JPH05109292A (ja) * 1991-10-14 1993-04-30 Toshiba Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US5379262A (en) 1995-01-03
KR940006143A (ko) 1994-03-23
JPH0619778A (ja) 1994-01-28
KR960005895B1 (ko) 1996-05-03

Similar Documents

Publication Publication Date Title
JP3412839B2 (ja) 不揮発性半導体メモリ装置
JP3485938B2 (ja) 不揮発性半導体メモリ装置
US5509018A (en) Flash-erase-type nonvolatile semiconductor storage device
US6295619B1 (en) Method and apparatus for error management in a solid state disk drive
JP4933269B2 (ja) 不揮発性メモリおよびメモリプレーン配列を伴う方法
US8285954B2 (en) Memory system managing a plurality of logs
US11386005B2 (en) Memory system, memory controller, and method of operating memory system for caching journal information for zone in the journal cache
CN114253465A (zh) 存储器系统及其操作方法
CN112306387A (zh) 存储器系统、存储器控制器以及操作存储器系统的方法
US20040255076A1 (en) Flash memory controller, memory control circuit, flash memory system, and method for controlling data exchange between host computer and flash memory
US11467903B2 (en) Memory system and operating method thereof
JP3672576B2 (ja) 不揮発性半導体メモリ装置
JP3974149B2 (ja) 不揮発性半導体メモリ装置及び不揮発性半導体メモリの制御方法
JP3822171B2 (ja) 不揮発性半導体メモリ装置及びその制御方法、不揮発性半導体メモリ装置システム及びその制御方法
JP3267320B2 (ja) 不揮発性半導体メモリ装置及び不揮発性半導体メモリ装置の制御方法
US11704050B2 (en) Memory system for determining a memory area in which a journal is stored according to a number of free memory blocks
JP2003263894A (ja) 不揮発性半導体メモリ装置の制御方法
JP3908238B2 (ja) 不揮発性半導体メモリ装置のデータ書き込み方法
JP4050250B2 (ja) 不揮発性半導体メモリ装置
JP2003242788A (ja) 不揮発性半導体メモリ装置及びその制御方法
KR20230094565A (ko) 복수의 서브 회로들의 상태를 기초로 활성화 모드 또는 저전력 모드로 동작하는 컨트롤러 및 그 방법
CN116301569A (zh) 存储器系统及其操作方法
KR20220046221A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220025401A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090328

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees