JP2000293367A - 不揮発性メモリ内蔵マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 不揮発性メモリ内蔵マイクロコンピュータに
おいて、新たなプログラムを不揮発性メモリに追加的に
格納した場合において、この追加プログラムを実行でき
るようにする。 【解決手段】 １チップマイコン１のメモリ空間に配置
された少なくとも１つの書き換え可能なフラッシュメモ
リ４と、１チップマイコン１の立上げ用の初期プログラ
ム、およびこの初期プログラムをフラッシュメモリ４に
転送するための転送プログラムを格納するブートＲＯＭ
５と、フラッシュメモリ４に何もプログラムが格納され
ていないときに、前記初期プログラムを前記転送プログ
ラムに基づいてフラッシュメモリ４に転送し、その後、
ブートＲＯＭ５を１チップマイコン１のメモリ空間から
排除する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばＥＥＰＲＯ
Ｍ、フラッシュメモリあるいはＦｅＲＡＭなどの書き換
え可能な不揮発性メモリを内蔵した不揮発性メモリ内蔵
マイクロコンピュータに関するものである。

【０００２】

【従来の技術】不揮発性メモリ内蔵マイクロコンピュー
タである例えば１チップマイクロコンピュータ（以下、
１チップマイコンと称する）としては、従来からＥＥＰ
ＲＯＭ内蔵の１チップマイコンが知られており、このマ
イコンはＩＣカード用として広く普及している。このＩ
Ｃカード用の１チップマイコンのメモリマップは、例え
ば図１６のようになっている。

【０００３】このメモリマップにおいては、アドレス０
０００Ｈ〜７ＦＦＦＨに３２ｋバイトのＲＯＭ(Read On
ly Memory)領域が配置され、アドレス８０００Ｈ〜９Ｆ
ＦＦＨに８ｋバイトのＥＥＰＲＯＭ領域が配置され、ア
ドレスＦＦ００Ｈ〜ＦＦＦＦＨに２５６バイトのＲＡＭ
領域が配置されている。

【０００４】アドレス００００Ｈはスタートアドレスで
あり、アドレス００００Ｈ〜０００ＦＨは割り込みベク
タに割り当てられている。この１チップマイコンのプロ
グラムは、マイコンがリセット動作をするとＲＯＭの先
頭番地に分岐し、また割り込みが発生するとＲＯＭの割
り込み処理領域に分岐する。即ち、このマイコンでは、
立ち上がり時に、ＲＯＭの先頭番地からプログラムを読
み出す。また、割り込み処理はプログラム実行中に頻繁
に行われるが、その度にプログラムはＲＯＭの割り込み
処理領域に戻る必要がある。したがって、このような１
チップマイコンでは、プログラムがあらかじめ上記のＲ
ＯＭ領域に存在している必要がある。なお、ＥＥＰＲＯ
Ｍ領域はデータ領域としてもプログラム領域としても使
用可能である。

【０００５】一方、上記ＥＥＰＲＯＭとは別の不揮発性
メモリとして、従来、フラッシュメモリを内蔵した１チ
ップマイコンが数多く市場に流通している。このフラッ
シュメモリ内蔵の１チップマイコンのメモリマップは、
例えば図１７のようになっている。

【０００６】このメモリマップにおいては、アドレス０
０００Ｈ〜７ＦＦＦＨに３２ｋバイトのフラッシュメモ
リ領域が配置され、アドレスＦＦ００Ｈ〜ＦＦＦＦＨに
２５６バイトのＲＡＭ(Random Access Memory)領域が配
置されている。

【０００７】このメモリマップでは、図１６に示したＥ
ＥＰＲＯＭ内蔵のＩＣカード用の１チップマイコンと同
様に、アドレス００００Ｈがスタートアドレス、アドレ
ス００００Ｈ〜０００ＦＨが割り込みベクタに割り当て
られている。フラッシュメモリは例えば４ｋバイトごと
に８個のブロック（ブロック０〜ブロック７）に分割さ
れおり、これら各ブロック毎の一括消去は物理的に可能
である。このような１チップマイコンにおいて、不揮発
性メモリであるフラッシュメモリの領域は、全てプログ
ラム領域であることが前提となっている。即ち、フラッ
シュメモリに格納されたプログラムを実行中には、フラ
ッシュメモリに対して書き込みおよび消去を行わないこ
とが前提となっている。

【０００８】上記１チップマイコンのフラッシュメモリ
にプログラムを書き込むには次のような方法がある。第
１の方法は、汎用のＰＲＯＭライターを使用する方法で
ある。この方法においては、ＰＲＯＭライターのソケッ
トにソケットアダプタを介して１チップマイコンを内蔵
するデバイスを差し込み、１チップマイコンの外部端子
を介して、フラッシュメモリに直接データを書き込むの
が一般的である。

【０００９】第２の方法は、１チップマイコンが内蔵し
ているシリアルコミュニケーションインターフェイス
（以下、ＳＣＩと称する）を介してデータを書き込む方
法であり、この方法は一般に汎用されている。

【００１０】上記第２の方法を実施するための構成を示
すと図１８のようになる。同図において、１チップマイ
コン１０１は、変換ボード１０２を介して、パーソナル
コンピュータ（以下、パソコンと称する）１０３と接続
される。パソコン１０３に格納されている書き込み用プ
ログラムコードは、データ線１０４を介して変換ボード
１０２に転送され、さらに変換ボード１０２からシリア
ルデータ線１０５を介して１チップマイコン１０１のＳ
ＣＩ１０６に取り込まれる。上記プログラムコードは、
ＳＣＩ１０６から内部バス１０７を介してフラッシュメ
モリ１０８に送られ、ここに書き込まれる。このとき、
フラッシュメモリ１０８の制御はＣＰＵ１０９が行い、
この制御のためのプログラムはＲＯＭ１１０またはＲＡ
Ｍ１１１に格納されている。

【００１１】

【発明が解決しようとする課題】ところが、図１６に示
したＩＣカード用の１チップマイコンの場合、ＥＥＰＲ
ＯＭは主にデータ格納用として使用され、プログラム
は、ＥＥＰＲＯＭにも一部格納されるものの、大半は書
き換えができないＲＯＭに格納されている。この場合に
は、ＲＯＭに格納されているプログラムを書き換えるこ
とができないため、プログラムの大幅な変更はできな
い。特に、ＩＣカードにおいてそのＯＳ等がＲＯＭに格
納されている場合、ＯＳ等のバージョンアップは困難で
ある。

【００１２】また、近年、マルチアプリケーション用の
ＩＣカードが提案されているものの、そのＩＣカードに
備えられる１チップマイコンが上記のような構成であれ
ば、ＩＣカード発行後に別のアプリケーションプログラ
ムを多数書き込むことは困難である。

【００１３】さらに、ＲＯＭに格納されているプログラ
ムとは別に、ＥＥＰＲＯＭ内に追加的にプログラムを格
納し、このプログラムに基づいて、同一のＥＥＰＲＯＭ
をデータ領域として使おうとする場合にも、プログラム
を前述のように一旦ＲＯＭ上に分岐してから上記処理を
行う必要がある。これは、メモリデバイス（ＥＥＰＲＯ
Ｍ）をＣＰＵ側から見た場合、ハード的には、読み出し
時と書き込み時とにおいて同じアドレスとなり、同一ア
ドレスに対して読み出しと書き込みとを同時に行なうこ
とができないからである。また、上記追加プログラムと
してのアクセスプログラムはＲＯＭに転送して格納する
ことができないため、ＲＯＭに格納されているアクセス
プログラムは自由に変更することができない。したがっ
て、この場合にもあらかじめＲＯＭに格納されているプ
ログラム、即ち書き込み／消去のルーチンを使用するこ
とになるため、上記追加プログラムに基づき、その追加
プログラムが格納されている同一のＥＥＰＲＯＭに対し
てデータの書き込み／消去を行うことはできない。

【００１４】一方、前記のフラッシュメモリ内蔵の１チ
ップマイコンでは、フラッシュメモリがプログラムＲＯ
Ｍとの置き換えを前提として設けられている。したがっ
て、同一のフラッシュメモリをプログラム領域とデータ
領域とに使用するのは困難である。

【００１５】また、フラッシュメモリをＲＯＭの代用と
して使用している場合、ＲＯＭが無いので、プログラム
をＲＡＭ上に転送して格納すれば、フラッシュメモリに
対して書き込み／消去は実行することができる。しかし
ながら、このようにプログラムを単にＲＡＭ上に転送す
ることによってフラッシュメモリの一部をデータ領域と
して使おうとした場合には、次のような問題が発生す
る。

【００１６】プログラムをフラッシュメモリからＲＡＭ
に転送し、このＲＡＭ上のプログラムに基づいてフラッ
シュメモリのデータ領域に書き込み／消去を行っている
ときに、他のブロックから割り込み要求信号が発生する
と（例えば図１８においてＳＣＩ１０６から割り込み要
求信号１１２が発生すると）、プログラムはフラッシュ
メモリ上の割り込みベクタに分岐しようとする。このと
きフラッシュメモリは書き込み／消去中であるため、割
り込みベクタの読み出しができず、システムは暴走する
ことになる。特に、通常、フラッシュメモリを含む不揮
発性メモリにおいて、書き込みおよび消去は時間を要
し、ＣＰＵの書き込みおよび読み出しのサイクルと比較
して長時間となるという点から、この問題は顕著とな
る。この点は、書き込み消去のサイクルがＣＰＵのサイ
クルと同一でない限り、不揮発性メモリ（ＦｅＲＡＭも
含む）が何であっても同様である。したがって、従来の
フラッシュメモリ内蔵１チップマイコンでは、同一のフ
ラッシュメモリをプログラム領域とデータ領域との両方
に使うのは困難である。

【００１７】また、特開平８−２７８８９５号には、不
揮発性メモリ内蔵１チップマイコンにおいて、フラッシ
ュメモリに対してデータの書き込み／消去を行っている
ときに割り込みが発生した場合、割り込みベクタの飛び
先を自動的にＲＡＭや他のメモリに移して暴走をさける
構成が開示されている。

【００１８】しかしながら、この発明は、前述した汎用
フラッシュメモリ内蔵マイコンに外部からデータを書き
込むときのシステム安定を図る手法である。即ち、この
発明においては、フラッシュメモリに格納されたプログ
ラムに基づいて、同一フラッシュメモリのデータ領域に
対してデータの書き込み／消去を行う構成については何
ら検討されていない。

【００１９】また、上記発明の構成が有する機能を活性
化するためには、マイコンを通常のユーザーモードとは
異なるモードにする必要があり、この点においても上記
課題を解決するための構成としては不適当である。

【００２０】また、特開平５−３４２３７４号には、最
初にプログラムをダウンロードする手法について開示さ
れている。この本発明は、フラッシュメモリ内蔵マイコ
ンにプログラムデータをダウンロードする手法であり、
前記従来の発明と同様、マイコンを通常のユーザーモー
ドとは異なるモードにする必要がある。即ち、この発明
の機能を通常モードで使用した場合、割り込みベクタが
ブートＲＯＭ内に存在しているため、ユーザープログラ
ム（ユーザーが任意に追加したプログラム）内で割り込
み処理を自由に変更することができない。

【００２１】本発明は、上記の問題点を解決するために
なされたものであり、不揮発性メモリに新たに格納した
プログラムを実行することができる不揮発性メモリ内蔵
マイクロコンピュータの提供を目的としている。

【００２２】また、本発明のさらなる目的は、不揮発性
メモリに新たに格納した上記プログラムに基づいて、同
一の不揮発性メモリをデータ領域としても使用すること
ができる、即ち、同一の不揮発性メモリをプログラム領
域とデータ領域との両方に使用することができる不揮発
性メモリ内蔵マイクロコンピュータの提供を目的として
いる。

【００２３】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明の請求項１に記載の不揮発性メモリ内蔵マ
イクロコンピュータは、マイクロコンピュータのメモリ
空間に配置された少なくとも１つの書き換え可能な不揮
発性メモリと、マイクロコンピュータ立上げ用の初期プ
ログラム、およびこの初期プログラムを前記不揮発性メ
モリに転送するための転送プログラムを格納するブート
ＲＯＭと、前記不揮発性メモリに何もプログラムが格納
されていないときに、前記初期プログラムを前記転送プ
ログラムに基づいて前記不揮発性メモリに転送し、その
後、ブートＲＯＭをマイクロコンピュータのメモリ空間
から排除する制御手段とを備えていることを特徴として
いる。

【００２４】請求項１に記載の構成によれば、不揮発性
メモリに何もプログラムが格納されていないときには、
ブートＲＯＭに格納されている転送プログラムに基づい
て、制御手段がブートＲＯＭに格納されている初期プロ
グラムを不揮発性メモリに転送し、このプログラムが不
揮発性メモリに格納される。その後、ブートＲＯＭがマ
イクロコンピュータのメモリ空間から排除される。

【００２５】これにより、製造直後なにもデータが格納
されていない不揮発性メモリに対し、ブートＲＯＭから
容易に初期プログラムを転送して格納することができ
る。

【００２６】また、新たなプログラムを不揮発性メモリ
に追加的に格納した場合において、制御手段はブートＲ
ＯＭを考慮する必要がなく、この追加プログラムを適切
に実行することができる。

【００２７】さらに、割り込み処理の先頭番地を不揮発
性メモリ上に配置することが可能となるので、不揮発性
メモリ上において、ＯＳ等を含むプログラムを頻繁に書
き換えたり、追加した場合でも、これら新たなプログラ
ムの実行中に割り込み処理を行なうことができる。した
がって、プログラムの変更の柔軟性を高めることができ
る。

【００２８】本発明の請求項２に記載の不揮発性メモリ
内蔵マイクロコンピュータは、請求項１に記載の構成に
おいて、さらにＲＡＭを備え、前記不揮発性メモリが、
この不揮発性メモリに格納されたプログラムを前記ＲＡ
Ｍに転送するための転送プログラムを格納しており、前
記制御手段が、前記ＲＡＭに格納されたプログラムを実
行可能であり、前記転送プログラムに基づいて、前記不
揮発性メモリに格納されたプログラムをＲＡＭに転送す
るとともに、このＲＡＭに格納されたプログラムを実行
するときに、前記初期プログラムに含まれる割り込み処
理の先頭番地を不揮発性メモリ上からＲＡＭ上に移動さ
せるものであることを特徴としている。

【００２９】請求項２に記載の構成によれば、転送プロ
グラムに基づいて不揮発性メモリに格納されているプロ
グラム、例えば外部装置から不揮発性メモリ上にダウン
ロードされた、例えば不揮発性メモリに対して書き込み
および消去を行なうためのプログラムがＲＡＭに転送さ
れ、このプログラムを実行するときには、割り込み処理
の先頭番地が不揮発性メモリ上からＲＡＭ上に移動す
る。

【００３０】これにより、不揮発性メモリからＲＡＭに
転送されたプログラムに基づき、不揮発性メモリをデー
タ領域としてこのデータ領域に対する処理、例えば書き
込みおよび消去の処理が可能となる。

【００３１】また、ＲＡＭ上において不揮発性メモリか
ら転送されたプログラムを実行中に割り込みが発生した
場合であっても、プログラムが暴走することなく、その
割り込み処理を適切に行なうことができる。

【００３２】本発明の請求項３に記載の不揮発性メモリ
内蔵マイクロコンピュータは、ＲＡＭと、マイクロコン
ピュータのメモリ空間に配置され、割り込み処理の先頭
番地、および格納した第１プログラムを前記ＲＡＭに転
送するための転送プログラムを格納する少なくとも１つ
の書き換え可能な不揮発性メモリと、前記ＲＡＭに格納
されたプログラムを実行可能であり、前記転送プログラ
ムに基づいて、前記第１プログラムを不揮発性メモリか
らＲＡＭに転送するとともに、このＲＡＭに格納された
第１プログラムを実行するときに、前記割り込み処理の
先頭番地を不揮発性メモリ上からＲＡＭ上に移動させる
制御手段とを備えていることを特徴としている。

【００３３】請求項３に記載の構成によれば、不揮発性
メモリに格納された第１プログラム、例えば外部装置か
ら不揮発性メモリ上にダウンロードされた、例えば不揮
発性メモリに対して書き込みおよび消去を行なうための
ユーザープログラムが転送プログラムに基づいてＲＡＭ
に転送され、ＲＡＭ上において第１プログラムを実行す
るときには、割り込み処理の先頭番地が不揮発性メモリ
上からＲＡＭ上に移動する。

【００３４】これにより、不揮発性メモリからＲＡＭに
転送された第１プログラムに基づき、不揮発性メモリを
データ領域としてこのデータ領域に対する処理、例えば
書き込みおよび消去の処理が可能となる。

【００３５】また、ＲＡＭ上において第１プログラムを
実行中に割り込みが発生した場合であっても、プログラ
ムが暴走することなく、その割り込み処理を適切に行な
うことができる。

【００３６】本発明の請求項４に記載の不揮発性メモリ
内蔵マイクロコンピュータは、請求項２または３に記載
の構成において、プログラム領域とデータ領域とが同一
の前記不揮発性メモリ上に設定され、前記プログラム領
域には同一の不揮発性メモリのデータ領域を使用するこ
とを指令する第２プログラムが格納され、前記制御手段
は、前記第２プログラムに基づいて、前記データ領域を
データ格納用として使用するものであることを特徴とし
ている。

【００３７】請求項４に記載の構成によれば、第２プロ
グラムに基づいて、同一の不揮発性メモリをプログラム
領域とデータ領域との両方に容易に使用することができ
る。

【００３８】具体的には、第２プログラムに基づいて、
例えば、不揮発性メモリの指定アドレスと指定データ数
とＲＡＭの指定アドレス情報とにより、不揮発性メモリ
の指定アドレスから指定データ数分のデータを連続的に
読み出し、ＲＡＭに格納する。そして、このデータをＲ
ＡＭから連続的に読み出し、不揮発性メモリのデータ領
域の指定アドレスに書き込むことができる。

【００３９】本発明の請求項５に記載の不揮発性メモリ
内蔵マイクロコンピュータは、請求項２または３に記載
の構成において、前記制御手段が、前記不揮発性メモリ
からＲＡＭに転送されて格納されたプログラムに基づい
て、前記不揮発性メモリに対するデータの書き込みと消
去との少なくとも一方を行うことを特徴としている。

【００４０】請求項５に記載の構成によれば、ＲＡＭに
格納されたプログラムに基づいて、不揮発性メモリに対
するデータの書き込みと消去との少なくとも一方を行う
ことができる。また、この処理は、ＲＡＭ上のプログラ
ムに基づいて行なわれるので、不揮発性メモリ上で別の
プログラムが実行中であっても、その処理に影響を与え
ることなく行なうことができる。

【００４１】本発明の請求項６に記載の不揮発性メモリ
内蔵マイクロコンピュータは、請求項２または３に記載
の構成において、前記制御手段が、前記ＲＡＭに格納さ
れたプログラムに基づいて、前記不揮発性メモリまたは
ＲＡＭの所定領域からデータを読み出し、このデータを
前記不揮発性メモリの所定領域に書き込むことを特徴と
している。

【００４２】請求項６に記載の構成によれば、ＲＡＭに
格納されたプログラムに基づいて、不揮発性メモリまた
はＲＡＭの所定領域からデータを読み出し、このデータ
を不揮発性メモリの所定領域に書き込むことができる。
また、この処理は、ＲＡＭ上のプログラムに基づいて行
なわれるので、不揮発性メモリ上で別のプログラムが実
行中であっても、その処理に影響を与えることなく行な
うことができる。

【００４３】本発明の請求項７に記載の不揮発性メモリ
内蔵マイクロコンピュータは、請求項２または３に記載
の構成において、前記不揮発性メモリには割り込み処理
のプログラムが格納され、前記制御手段が、前記ＲＡＭ
に格納されたプログラムに基づいて前記不揮発性メモリ
に対するデータの書き込みと消去との少なくとも一方を
実行中に割り込みが発生したとき、前記割り込み処理の
先頭番地に基づいて制御を前記不揮発性メモリに格納さ
れた割り込み処理のプログラムに分岐可能であることを
特徴としている。

【００４４】請求項７に記載の構成によれば、制御手段
は、ＲＡＭに格納されたプログラムに基づいて不揮発性
メモリに対するデータの書き込みと消去との少なくとも
一方を実行中に割り込みが発生したとき、上記の処理を
中断するとともに、割り込み処理の先頭番地に基づいて
制御を不揮発性メモリに格納された割り込み処理のプロ
グラムに移し、このプログラムを実行する。これによ
り、割り込みが発生した場合に、その割り込み処理を適
切に行なうことができる。

【００４５】

【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態を図１ないし図５に基づいて以下に説明する。本
発明の実施の形態における不揮発性メモリ内蔵マイクロ
コンピュータとしての１チップマイクロコンピュータ
（以下、１チップマイコンと称する）は、図２に示す構
成を有している。この１チップマイコンは例えばＩＣカ
ードとして構成されている。図２において、１チップマ
イコン１は、各種プログラムを実行するＣＰＵ２（制御
手段）と、ＲＡＭ３と、不揮発性メモリ（半導体不揮発
性メモリ）としてのフラッシュメモリ４とブートＲＯＭ
５とシリアルコミュニケーションインターフェイス（以
下、ＳＣＩと称する）６とを有している。

【００４６】この１チップマイコン１では、書き換え可
能な不揮発性メモリとしてフラッシュメモリ４を内蔵し
ているが、このフラッシュメモリ４に代えて他の書き換
え可能な不揮発性メモリ、例えばＥＥＰＲＯＭやＦｅＲ
ＡＭを内蔵していてもよい。なお、１チップマイコン１
をデータの書き換えを前提とした例えばＩＣカードとし
て構成する場合、フラッシュメモリ（不揮発性メモリ）
４は、書き換え可能回数が１０万回程度であることが好
ましい。

【００４７】上記１チップマイコン１の製造直後のメモ
リマップは、例えば図３のようになっている。即ち、ア
ドレス００００Ｈ〜０ＦＦＦＨに例えば４ｋバイトのブ
ートＲＯＭ領域（ブートＲＯＭ５）が設定され、アドレ
ス００００Ｈ〜７ＦＦＦＨに例えば３２ｋバイトのフラ
ッシュメモリ領域（フラッシュメモリ４）が配置され、
アドレスＦＦ００Ｈ〜ＦＦＦＦＨに例えば２５６バイト
のＲＡＭ領域（ＲＡＭ３）が配置されている。

【００４８】アドレス００００Ｈはスタートアドレスで
あり、アドレス００００Ｈ〜０００ＦＨは割り込みベク
タに割り当てられている。また、フラッシュメモリ４は
例えば４ｋバイトごとに８個のブロック（ブロック０〜
ブロック７）に分割されている。これら各ブロック毎の
一括消去は物理的に可能である。

【００４９】図３に示す状態では、上記のようにブート
ＲＯＭ５（ブートＲＯＭ領域）が有効になっており、１
チップマイコン１のリセット直後はブートＲＯＭ５に格
納されている初期プログラムが実行される。ブートＲＯ
Ｍ５には、また、フラッシュメモリ４にプログラムを転
送して格納するための転送プログラムが格納されてい
る。割り込み処理の先頭番地はブートＲＯＭ上にあり、
割り込み処理のプログラムはブートＲＯＭに格納されて
いる。

【００５０】上記転送プログラムに基づいて、ブートＲ
ＯＭ５からフラッシュメモリ４への、ブートＲＯＭ５に
格納されているプログラムの転送が終了すると、プログ
ラム（制御）をフラッシュメモリ４に分岐させて、ブー
トＲＯＭ５をメモリ空間から排除する。上記プログラム
の転送動作は、フラッシュメモリ４に何もプログラムが
格納されていないときに行なわれる。このときのメモリ
マップは、図４に示すものとなる。このとき、割り込み
処理の先頭番地はフラッシュメモリ４上に存在し、割込
処理の番地はフラッシュメモリ４に転送されたプログラ
ムの中で自由に設定可能である。

【００５１】また、上記のように、フラッシュメモリ４
にプログラムを転送した後、このプログラムに基づいて
同一のフラッシュメモリ４に対してデータの書き込みや
消去を行うには、つまり、同一のフラッシュメモリ４を
プログラム領域とデータ領域との両方に使用するには、
割り込み処理の先頭番地（割り込みベクタ）、およびフ
ラッシュメモリ４のデータ領域に対する書き込み／消去
プログラム（第１プログラム）をフラッシュメモリ４か
らＲＡＭ３に転送し、ここに格納する。

【００５２】フラッシュメモリ４からＲＡＭ３に転送さ
れるプログラムには、上記のものに加え、さらに詳細に
は、割り込み処理プログラムに対する前処理プログラム
（例えば、フラッシュメモリ４に対する書き込み／消去
の中断処理プログラム）、フラッシュメモリ４上の割り
込み処理プログラムへの分岐処理プログラム、および割
り込み処理終了後に実行される、割り込み処理プログラ
ムに対する後処理プログラム（例えば、フラッシュメモ
リ４に対する書き込み／消去の再開処理プログラム）が
含まれる。

【００５３】上記処理を行なった後のメモリマップは、
図５に示すものとなる。この場合、割り込み処理の先頭
番地はＲＡＭ３上にあり、フラッシュメモリ４への書き
込み／消去中に割り込みが発生しても、ＲＡＭ３に格納
された割り込み処理の先頭番地に基づいて、割り込み処
理を開始することができるようになっている。なお、こ
のときにも、図５に示すように、ブートＲＯＭ５はメモ
リ空間から排除されている。

【００５４】次に、１チップマイコン１において、電源
が投入されてリセット動作を行った直後に、ブートＲＯ
Ｍ５から不揮発性メモリとしてのフラッシュメモリ４へ
制御が移行する動作を図１のフローチャートに基づいて
説明する。

【００５５】先ず、１チップマイコン１は、電源が投入
されると、所定のリセット動作を行う（Ｓ２０１）。こ
のリセット動作が完了すると、ＣＰＵ２は、メモリ空間
においてブートＲＯＭ５が有効となるようにセットする
（Ｓ２０２）。この結果、メモリマップは図３に示す構
成となる。次に、ＣＰＵ２は、プログラムカウンタをブ
ートＲＯＭ５のアドレスにセットする（Ｓ２０３）。

【００５６】Ｓ２０３の処理後、１チップマイコン１、
即ちＣＰＵ２は、ブートＲＯＭ５に格納されているプロ
グラムの実行を開始する（Ｓ２０４）。

【００５７】このとき、先ず、ＣＰＵ２は、フラッシュ
メモリ４に既にブートＲＯＭ５からプログラムが転送さ
れて格納されているか否かを判定する（Ｓ２０５）。こ
の結果、フラッシュメモリ４にプログラムが既に格納さ
れていればＳ２０７に進む一方、まだ格納されていなけ
れば、ブートＲＯＭ５に格納されている転送プログラム
に基づいて、ブートＲＯＭ５に格納されているプログラ
ムをフラッシュメモリ４に転送し、ここに書き込む（Ｓ
２０６）。

【００５８】次に、ＣＰＵ２は、そのメモリ空間におい
て、ブートＲＯＭ５を排除する一方、フラッシュメモリ
４を有効にセットする（Ｓ２０７）。この結果、メモリ
マップは、図４に示す構成となる。

【００５９】次に、ＣＰＵ２は、プログラムカウンタを
フラッシュメモリ４のアドレスにセットする（Ｓ２０
８）。この処理以後、ＣＰＵ２は、フラッシュメモリ４
に格納されたプログラムの実行を開始する（Ｓ２０
９）。

【００６０】その後、フラッシュメモリ４に記憶されて
いるデータの更新を可能とするため、フラッシュメモリ
４に格納された転送プログラムに基づいて、フラッシュ
メモリ４の更新系のプログラム（書き込み／消去プログ
ラム）および割り込みベクタをＲＡＭ３に転送し、格納
する（Ｓ２１０）。このときのメモリマップは、図５に
示すものとなる。

【００６１】なお、上記の例では、ブートＲＯＭ５が独
立して存在している場合について示したが、ブートＲＯ
Ｍ５を有していない構成として、ブートＲＯＭ５に格納
すべきプログラムが、予めフラッシュメモリ４に格納さ
れている構成であってもよい。この場合には、上記Ｓ２
０２〜Ｓ２０８の動作は不要である。

【００６２】また、フラッシュメモリ４にユーザーが任
意に選択した例えばアプリケーションプログラムや、バ
ージョンアップされたＯＳ等のプログラム（ユーザープ
ログラム）を格納する場合には、先述の図１８によって
説明したように、１チップマイコン１を変換ボード１０
２を介してパソコン１０３と接続して行なう。この場
合、ブートＲＯＭ５またはこれに変わる不揮発性メモリ
（フラッシュメモリ４）が有効となり、これに格納され
た制御プログラムを用いて、パソコン１０３から供給さ
れるユーザープログラムが不揮発性メモリ（フラッシュ
メモリ４）に書き込まれる。

【００６３】以上の構成により、ユーザーが任意に例え
ばアプリケーションプログラムをフラッシュメモリ４内
に取り込み、そのアプリケーションプログラムを実行す
ること、即ちそのアプリケーションプログラムに基づい
て、同一のフラッシュメモリ４のデータ領域を書き換え
ることが可能となる。

【００６４】また、上記のように、同一のフラッシュメ
モリ（不揮発性メモリ）４にプログラム領域とデータ領
域とを設定可能であることから、これら各領域を別チッ
プとして設ける必要がない。したがって、１チップマイ
コン１、即ちこの１チップマイコン１からなる例えばＩ
Ｃカードを小型化することができる。

【００６５】〔実施の形態２〕本発明の実施の他の形態
を図６ないし図１５に基づいて以下に説明する。本実施
の形態における１チップマイコンは、図６に示す構成を
有している。即ち、１チップマイコン１１は、各種プロ
グラムを実行するＣＰＵ２を備えるとともに、メモリと
してＲＡＭ３と１個の書き換え可能な不揮発性メモリ１
４（半導体不揮発性メモリ）とブートＲＯＭ５とを備
え、さらに前記ＳＣＩ６を備えている。

【００６６】上記１チップマイコン１１のメモリ構成
は、前記図１にて説明した動作を経た後、図７に示すも
のとなる。ＲＡＭ３および不揮発性メモリ１４は、ＣＰ
Ｕ２のアドレス空間に割り当てられており、ＣＰＵ２か
ら各メモリに対して、読み出しアクセスおよび書き込み
アクセスが可能となっている。不揮発性メモリ１４のプ
ログラム領域には、前記ブートＲＯＭ５に格納されてい
たプログラムが格納される。このプログラムはＣＰＵ２
が実行可能である。

【００６７】不揮発性メモリ１４としては、プログラム
に基づいてＣＰＵ２が出力するコマンドによって動作を
制御可能なものが使用されている。上記コマンドは、不
揮発性メモリ１４を読み出しモードに設定するコマン
ド、不揮発性メモリ１４を書き込みモードに設定するコ
マンド、不揮発性メモリ１４を消去モードに設定するコ
マンド、不揮発性メモリ１４の書き込み／消去を中断す
るコマンド、不揮発性メモリ１４の書き込み／消去を再
開するコマンド、不揮発性メモリ１４の書き込み／消去
の終了を監視するコマンドである。

【００６８】不揮発性メモリ１４は、各々４ｋバイトの
ブロックＡ〜Ｆにより構成されている。不揮発性メモリ
１４に書き込まれているデータの消去は、上記の各ブロ
ック単位にて行われる。

【００６９】上記ブロックＡには、１チップマイコン１
１のシステムプログラムであるオペレーティングシステ
ムやモニタシステムが格納されている。

【００７０】ブロックＢには、ユーザーアプリケーショ
ンプログラムが格納されている。このアプリケーション
プログラムからブロックＡのシステムプログラムのコマ
ンドを呼び出すことができる。

【００７１】ブロックＣ〜Ｅは、データ領域（データ領
域１〜３）として使用される。ブロックＦはバックアッ
プ領域として使用される。このバックアップ領域には、
上記データ領域の一部を書き換える場合などに、保存が
必要なデータが一時的に格納される。

【００７２】ＲＡＭ３は、１チップマイコン１１におけ
る割り込みベクタ領域と、不揮発性メモリ１４に対する
データの書き込み動作や消去動作を行うためのプログラ
ム、即ち書き込み／消去プログラムを格納するための不
揮発性メモリ書き込み／消去プログラム領域と、システ
ムプログラムを実行する際の作業領域となるシステムプ
ログラム作業領域と、ユーザー領域とから構成されてい
る。

【００７３】割り込みベクタ、および不揮発性メモリ１
４に対する書き込み／消去プログラムは、最初、不揮発
性メモリ１４のシステムプログラム領域に格納されてお
り、図１において説明したように、システムプログラム
に基づいて、あらかじめＲＡＭ３へ転送される。

【００７４】不揮発性メモリ１４に対する読み出しアク
セスおよび書み込みアクセスは図８によって示される。
不揮発性メモリ１４へのアクセスは、システムプログラ
ムのコマンドに基づいてＣＰＵ２により行われる。

【００７５】上記処理（各アクセス）は、システムプロ
グラムからのコマンドの発行（Ｐ１）により開始され
る。上記コマンドは、コマンドインターフェースによっ
て解析され（Ｐ２）、不揮発性メモリ１４からデータを
読み出すコマンドを参照系コマンドとし、不揮発性メモ
リ１４に対しデ一タを書き込みあるいは消去するコマン
ド（第２プログラム）を更新系コマンドとして処理す
る。これら各コマンドは、不揮発性メモリ１４に格納さ
れており、不揮発性メモリ１４上から実行される。

【００７６】上記の参照系コマンドが発行された場合、
不揮発性メモリ１４に対する読み出しルーチン（Ｐ３）
に制御が移り、不揮発性メモリ１４のデータ領域を読み
出す（Ｐ４）。

【００７７】一方、更新系コマンドが発行された場合、
不揮発性メモリ１４上において、データの書き込み／消
去に必要なパラメータ設定の処理を行った後、ＲＡＭ３
にあらかじめ格納されている、不揮発性メモリ１４の書
き込み／消去ルーチン（Ｐ５）に制御が移る。

【００７８】即ち、上記の更新系コマンドが発行された
場合、本実施の形態の１チップマイコン１１では、単一
の不揮発性メモリ１４を使用しているため、このままで
は、不揮発性メモリ１４に格納されているプログラムを
実行しながら、同一の不揮発性メモリ１４に対するデー
タの書き込みや消去を行うことができない。そこで、こ
れらの処理を行うときには、上記のようにあらかじめＲ
ＡＭ３に転送して格納されている、不揮発性メモリ１４
に対する書き込み／消去ルーチン（Ｐ５）へ制御が移
り、不揮発性メモリ１４のデータ領域に対する書き込み
／消去動作（Ｐ４）が行われる。

【００７９】この書き込み／消去動作は、不揮発性メモ
リ１４からデータを読み出すときに比べ、書き込みにお
いて例えば数百倍の時間が必要であり、またブロック単
位の消去において秒単位の時間が必要な場合がある。一
例をあげると、１バイトの読み出しは数十ｎｓｅｃであ
るのに対し、１バイトの書き込みは数μｓｅｃ〜数十μ
ｓｅｃ、６４ｋバイトの１ブロック消去では数百ｍｓｅ
ｃ必要である。ここで、例えば１ブロック消去に６００
ｍｓｅｃかかるとすると、ブロックを３個消去した場合
には約１．８ｓｅｃを要する。

【００８０】このように書き込み／消去動作は長時間を
要するため、不揮発性メモリ１４に対するＲＡＭ３上で
の書き込み／消去ルーチンの実行中には、割り込みの発
生を監視するようにしている。

【００８１】割り込みが発生すれば、上記書き込み／消
去ルーチンを中断して、不揮発性メモリ１４上の割込み
処理ルーチンを実行する（Ｐ６）。割り込み処理が終了
すると、再びＲＡＭ３上の不揮発性メモリ１４に対する
書き込み／消去ルーチンへ制御が戻り、この書き込み／
消去動作を再開する。

【００８２】次に、１チップマイコン１１における不揮
発性メモリ１４からデータを連続的に読み出す動作を図
９のフローチャートに基づいて説明する。

【００８３】先ず、不揮発性メモリ１４からの連続的な
データの読み出しを指令する連続読み出しコマンドが発
行されると（Ｓ１）、ＣＰＵ２は、このコマンドがシス
テムプログラムから呼び出したものであるか否かを判定
する（Ｓ２）。

【００８４】この結果、システムプログラムから呼び出
したものでなければ、Ｓ１２に分岐して処理を中止す
る。一方、上記コマンドがシステムプログラムから呼び
出したものであった場合、データ読み出し元の不揮発性
メモリ１４のアドレスを変数ＳＲＣに設定する（Ｓ
３）。

【００８５】次に、不揮発性メモリ１４からの読み出し
データのＲＡＭ格納アドレスを変数ＤＳＴに設定すると
ともに（Ｓ４）、不揮発性メモリ１４からのデータ読み
出し数を変数ＣＮＴに設定する（Ｓ５）。

【００８６】次に、データ読み出し数ＣＮＴが０か否か
を判定し（Ｓ６）、０であればＳ１３に分岐して処理を
中止する。一方、データ読み出し数ＣＮＴが０でなけれ
ば、ＣＰＵ２は、不揮発性メモリ１４に対して読み出し
モードに設定するコマンドを発行することにより、不揮
発性メモリ１４を読み出しモードに設定する（Ｓ７）。

【００８７】次に、不揮発性メモリ１４のアドレスＳＲ
Ｃからデータを読み出し、ＲＡＭ３のアドレスＤＳＴに
格納する（Ｓ８）。その後、アドレスＳＲＣとアドレス
ＤＳＴを次のデータを読み出すためのアドレスに更新し
（Ｓ９）、読み出し数ＣＮＴを１減ずる（Ｓ１０）。

【００８８】次に、不揮発性メモリ１４からのデータの
読み出し数、即ち変数ＣＮＴが０か否かを判定すること
により、最後までデータを呼び出したかどうかを判断す
る。この結果、データを最後まで読み出していなけれ
ば、Ｓ８〜Ｓ１１の動作を繰り返し、データを最後まで
読み出すと処理を終了する（Ｓ１３）。

【００８９】次に、１チップマイコン１１における不揮
発性メモリ１４またはＲＡＭ３の指定された領域から連
続的にデータを読み出し、不揮発性メモリ１４の指定さ
れた領域ヘデータを書き込む動作を図１０のフローチャ
ートに基づいて説明する。

【００９０】先ず、不揮発性メモリ１４ヘのデータの連
続的な書き込みを指令するコマンドが発行されると（Ｓ
２１）、ＣＰＵ２は、このコマンドがシステムプログラ
ムから呼び出したものであるか否かを判定する（Ｓ２
２）。

【００９１】この結果、システムプログラムから呼び出
したものでなければ、Ｓ３３に分岐して処理を中止す
る。一方、上記コマンドがシステムプログラムから呼び
出したものであれば、データ読み出し元である不揮発性
メモリ１４またはＲＡＭ３のアドレスを変数ＳＲＣに設
定する（Ｓ２３）。

【００９２】次に、不揮発性メモリ１４ヘの書き込みデ
ータの格納アドレスを変数ＤＳＴに設定するとともに
（Ｓ２４）、不揮発性メモリ１４へのデータの書き込み
数を変数ＣＮＴに設定する（Ｓ２５）。

【００９３】次に、データ書き込み数ＣＮＴが０か否か
を判定し（Ｓ２６）、０であればＳ３４に分岐して処理
を終了する。一方、データ書き込み数ＣＮＴが０でなけ
れば、不揮発性メモリ１４の更新中を示すフラグを１に
設定する（Ｓ２７）。また、割り込みを禁止とする（Ｓ
２８）。

【００９４】このように、割り込みを禁止するのは、次
のＳ２９の動作により制御がＲＡＭ３上のルーチンに移
ったときに、割り込みの発生によって不用意に不揮発性
メモリ１４上の割り込み処理ルーチンを実行させないた
めである。ここまでの処理は、不揮発性メモリ１４上の
プログラム（不揮発性メモリ１４に格納されているプロ
グラム）によって実行される。

【００９５】ここで、不揮発性メモリ１４に格納された
プログラムを不揮発性メモリ１４上で実行しながら、デ
ータを同一の不揮発性メモリ１４ヘ書き込むことはでき
ない。したがって、この後、あらかじめシステムプログ
ラムに基づいて不揮発性メモリ１４からＲＡＭ３に転送
されてここに格納されたプログラム、即ちＲＡＭ内ルー
チンに制御を移す（Ｓ２９）。

【００９６】ＲＡＭ内ルーチンの処理が終了すると、禁
止していた割り込みを再び許可し、再び不揮発性メモリ
１４上のプログラムに制御を移す（Ｓ３０）。

【００９７】次に、不揮発性メモリ１４の更新中フラグ
を０にリセットし（Ｓ３１）、不揮発性メモリ１４に対
する書き込み動作を終了する（Ｓ３２）。

【００９８】次に、図１０におけるＳ２９に示したＲＡ
Ｍ内ルーチンの動作を図１１フローチャートに基づいて
説明する。ここでの動作は、不揮発性メモリ１４に対す
るデータの書き込みまたは消去を行うものである。

【００９９】不揮発性メモリ１４上のプログラムからＲ
ＡＭ３上のプログラムに制御が移ると、先ず、ＣＰＵ２
は、プログラムから呼び出したコマンドが書き込みコマ
ンドまたは消去コマンドの何れであるかを判定する（Ｓ
４１）。上記書き込みコマンドは、不揮発性メモリ１４
のデータ領域へのデータの書き込みを指令するものであ
り、上記消去コマンドは、不揮発性メモリ１４のデータ
領域に書き込まれているデータの消去を指令するもので
ある。

【０１００】上記判定の結果、書き込みコマンドであれ
ば、ＣＰＵ２は、不揮発性メモリ１４を読み出しモード
に設定するコマンドを発行することにより、不揮発性メ
モリ１４を読み出しモードとする（Ｓ４２）。そして、
ＣＰＵ２は、変数ＳＲＣに設定されているアドレスから
データを読み出す（Ｓ４３）。

【０１０１】次に、ＣＰＵ２は、不揮発性メモリ１４を
書き込みモードに設定するコマンドを発行することによ
り、不揮発性メモリ１４を書き込みモードとする（Ｓ４
４）。そして、ＣＰＵ２は、変数ＤＳＴに設定されてい
る不揮発性メモリ１４のアドレスヘ、Ｓ４３において読
み出したデータを書き込む（Ｓ４５）。これにより、不
揮発性メモリ１４ヘの書き込みが開始される。

【０１０２】次に、次回のデータ書き込みのために、Ｓ
ＲＣアドレスとＤＳＴアドレスを更新するとともに（Ｓ
４６）、書き込み数ＣＮＴを１減じる（Ｓ４７）。

【０１０３】次に、不揮発性メモリ１４ヘのデータ書き
込みは時間がかかるため、割り込みを許可し（Ｓ４
８）、ＣＰＵ２は、不揮発性メモリ１４への書き込み動
作の終了を監視するコマンドを発行することにより、こ
の動作の終了を待つ（Ｓ４９）。上記書き込み動作が終
了するまでの間に優先度の高い割り込みが発生すると、
後述する図１２の割り込み処理ルーチンヘ制御が移る。

【０１０４】その後、ＣＰＵ２は、不揮発性メモリ１４
ヘの書き込み動作の終了を検出すると、割り込みを禁止
する（Ｓ５０）。

【０１０５】次に、ＣＰＵ２は、今回の不揮発性メモリ
１４ヘの書き込み動作でエラーが発生したか否かを判定
する（Ｓ５１）。エラー有りと判定した場合、Ｓ５４へ
進み、ＣＰＵ２は、不揮発性メモリ１４に対して読み出
しモードに設定するコマンドを発行することにより、不
揮発性メモリ１４を読み出しモードとし、ＲＡＭ内ルー
チンの処理を終了する（Ｓ５５）。

【０１０６】また、Ｓ５１の判定において、上記エラー
が発生せずに不揮発性メモリ１４ヘの書き込み動作が正
常に終了した場合、不揮発性メモリ１４に対する処理を
指令したコマンドが書き込みコマンドであれば（Ｓ５
２）、Ｓ５３に進み、消去コマンドであれば、Ｓ５４に
進む。

【０１０７】Ｓ５３では、不揮発性メモリ１４へのデー
タの書き込み残の数を示す変数ＣＮＴが０か否かを判定
することにより、最後までデータを書き込んだか否かを
判定する（Ｓ５３）。このとき、最後までデータを書き
込んでいなければ、Ｓ４２〜Ｓ５２の動作を繰り返す。
一方、最後までデータを書き込んでいれば、Ｓ５４へ進
み、不揮発性メモリ１４を読み出しモードに設定し、Ｒ
ＡＭ内ルーチンの動作を終了する（Ｓ５５）。

【０１０８】次に、図１１に示したＲＡＭ内ルーチンで
のＳ４９の動作において不揮発性メモリ１４ヘの書き込
み動作の終了を監視しているときに、割り込みが発生し
た場合の動作を図１２フローチャートに基づいて説明す
る。

【０１０９】Ｓ４９のループ内において、割り込みが発
生すると、図７に示したＲＡＭ３内の割り込みベクタか
ら、対応する割り込み処理ルーチンのアドレスをＣＰＵ
２が読み出す。これにより、制御は不揮発性メモリ１４
内に格納された割り込み処理ルーチンヘ移る。

【０１１０】なお、前述のように、不揮発性メモリ１４
からＲＡＭ３へは、割り込み処理の先頭番地（割り込み
ベクタ）、不揮発性メモリ１４のデータ領域に対する書
き込み／消去プログラムに加えて、さらに、割り込み処
理プログラムに対する前処理プログラム（例えば、不揮
発性メモリ１４に対する書き込み／消去の中断処理プロ
グラム）、不揮発性メモリ１４上の割り込み処理プログ
ラムへの分岐処理プログラム、および割り込み処理終了
後に実行される、割り込み処理プログラムに対する後処
理プログラム（例えば、不揮発性メモリ１４に対する書
き込み／消去の再開処理プログラム）が予め転送されて
いる。

【０１１１】上記割り込み処理では、先ず、割り込みが
発生したとき、不揮発性メモリ１４の更新中、即ち不揮
発性メモリ１４に対する書き込み／消去中であるか否か
を判定する（Ｓ６１）。不揮発性メモリ１４の更新中で
あれば、ＣＰＵ２は、不揮発性メモリ１４に対して更新
動作を中断するコマンドを発行することにより、その処
理を中断する。即ち、ＣＰＵ２は、割り込みベクタの内
容から、ＲＡＭ３上に存在する割り込み処理に対する前
処理ルーチン（割り込み処理対する前処理の先頭アドレ
ス）へ制御を分岐して、不揮発性メモリ１４に対する書
き込み／消去の中断処理を行なう。一方、不揮発性メモ
リ１４が更新中でない場合は、Ｓ６２の処理をスキップ
してＳ６３へ進む。

【０１１２】Ｓ６３では、ＣＰＵ２が不揮発性メモリ１
４に対して、読み出しモードに設定するコマンドを発行
することにより、不揮発性メモリ１４を読み出しモード
とする。

【０１１３】ここで、ＣＰＵ２は、不揮発性メモリ１４
に格納されている割り込み処理ルーチンを実行できるよ
うになるため、不揮発性メモリ１４上のプログラムヘ制
御を移し、即ち不揮発性メモリ１４上に存在する割り込
み処理のアドレスへ制御を分岐し、割り込み処理を実行
する（Ｓ６４）。

【０１１４】その後、不揮発性メモリ１４上での上記の
割り込み処理が終了すると、再びＲＡＭ３に格納された
プログラムヘ復帰し、ＣＰＵ２は、不揮発性メモリ１４
の更新処理の中断中であるか否かを判定する（Ｓ６
５）。

【０１１５】この結果、不揮発性メモリ１４の更新処理
の中断中でなければＳ６７へ進み、割り込み処理ルーチ
ンを終了する。また、不揮発性メモリ１４に対する更新
処理の中断中であれば、ＣＰＵ２は、不揮発性メモリ１
４に対して、書き込み／消去を再開するコマンドを発行
することにより、不揮発性メモリ１４の更新処理を再開
する（Ｓ６６）。即ち、ＣＰＵ２は、ＲＡＭ３上の、割
り込み処理に対する後処理ルーチン（割り込み処理に対
する後処理の先頭アドレス）へ制御を分岐し、上記更新
処理を再開する。次に、この更新処理が終了すれば、割
り込み処理ルーチンを終了する（Ｓ６７）。その後、図
１１におけるＳ４９のループに復帰する。

【０１１６】上記の動作により、不揮発性メモリ１４の
更新中に発生した割り込み要因に対して、正確に割り込
み処理を実行することが可能になる。

【０１１７】次に、不揮発性メモリ１４における指定し
たブロックの消去動作を図１３フローチャートに基づい
て説明する。

【０１１８】先ず、不揮発性メモリ１４に対する消去コ
マンドが発行されると（Ｓ７１）、ＣＰＵ２は、このコ
マンドがシステムプログラムから呼び出したものである
か否かを判定する（Ｓ７２）。

【０１１９】この結果、システムプログラムから呼び出
したものでなければ、Ｓ８０に分岐して処理を中止す
る。一方、上記コマンドがシステムプログラムから呼び
出したものであれば、不揮発性メモリ１４における消去
するブロックのアドレスを変数ＤＳＴに設定する（Ｓ７
３）。次に、ＣＰＵ２は、不揮発性メモリ１４の更新中
フラグを１にセットし（Ｓ７４）、その後、割り込みを
禁止する（Ｓ７５）。

【０１２０】このように、割り込みを禁止するのは、次
のＳ７６の動作により制御がＲＡＭ３上のルーチンに移
ったときに、割り込みの発生によって不用意に不揮発性
メモリ１４上の割り込み処理ルーチンを実行させないた
めである。ここまでの処理は、不揮発性メモリ１４上の
プログラムによって実行される。

【０１２１】ここで、不揮発性メモリ１４上のプログラ
ムを実行しながら、不揮発性メモリ１４の任意のブロッ
クを消去することはできない。したがって、この後、あ
らかじめシステムプログラムに基づいてＲＡＭ３に転送
されてここに格納されたプログラム、即ちＲＡＭ内ルー
チンに制御を移す（Ｓ７６）。

【０１２２】ＲＡＭ内ルーチンの処理が終了すると、禁
止していた割り込みを再び許可し、再び不揮発性メモリ
１４上のプログラム、即ち不揮発性メモリ１４における
ブロック消去動作に制御を移す（Ｓ７７）。

【０１２３】次に、不揮発性メモリ１４の更新中フラグ
を０にリセットし（Ｓ７８）、不揮発性メモリ１４にお
けるブロック消去動作を終了する（Ｓ７９）。

【０１２４】上記Ｓ７６におけるＲＡＭ内ルーチンの動
作は、前記図１１のフローチャートに示したものであ
る。このフローチャートのＳ４１において、今回は消去
コマンドであるので、Ｓ５６に進み、ＣＰＵ２が不揮発
性メモリ１４を消去するコマンドを発行することによ
り、変数ＤＳＴに設定された不揮発性メモリ１４のアド
レスを含む１ブロックの消去が開始される。

【０１２５】次に、不揮発性メモリ１４の１ブロックの
消去動作は時間がかかるため、割り込みを許可し（Ｓ４
８）、ＣＰＵ２は、割り込みの発生を監視しながら、上
記消去動作の完了を待つ（Ｓ４９）。なお、割り込みが
発生したときの動作は、前記図１２のフローチャートに
基づいて説明した通りである。

【０１２６】その後、ＣＰＵ２は、不揮発性メモリ１４
における１ブロックの消去動作の終了を検出すると、割
り込みを禁止する（Ｓ５０）。

【０１２７】次に、ＣＰＵ２は、今回の不揮発性メモリ
１４における１ブロックの消去動作でエラーが発生した
か否かを判定する（Ｓ５１）。エラー有りと判定した場
合、Ｓ５４へ進み、ＣＰＵ２は、不揮発性メモリ１４に
対して読み出しモードに設定するコマンドを発行するこ
とにより、不揮発性メモリ１４を読み出しモードとし、
ＲＡＭ内ルーチンの処理を終了する（Ｓ５５）。

【０１２８】また、Ｓ５１の判定において、上記エラー
が発生せずに不揮発性メモリ１４における１ブロックの
消去動作が正常に終了した場合、不揮発性メモリ１４に
対する処理を指令したコマンドが消去コマンドであれば
（Ｓ５２）、Ｓ５４へ進み、ここでの上記した動作を経
て、ＲＡＭ内ルーチンの処理を終了する（Ｓ５５）。

【０１２９】次に、不揮発性メモリ１４に対するデータ
の上書き動作（更新動作）の詳細を図１４のフローチャ
ートおよび図１５に基づいて説明する。不揮発性メモリ
１４にデータを上書きするためには、不揮発性メモリ１
４における上書き領域のデータを消去する必要がある。
本実施の形態の１チップマイコン１１が備える不揮発性
メモリ１４は、１ブロック毎の消去を行うものである。
したがって、ブロック内の任意の領域だけを消去するに
は、特別な手順が必要となる。

【０１３０】図１５では、上記不揮発性メモリ１４の任
意の領域を消去するための手順を説明している。不揮発
性メモリ１４に対する上書き動作は、最初に上書き対象
領域を消去した後、その領域に対して連続書き込みを行
うものとなる。図１４におけるＳ９３からＳ１０１の処
理は、図１５（ａ）に示すシーケンス１から図１５
（ｄ）に示すシーケンス４の処理手順に相当する。処理
を各シーケンスに分割しているのは、それぞれのシーケ
ンスに時間がかかるため、シーケンス毎にシステムプロ
グラムの処理を実行できるようにするためである。な
お、例えば図１５（ａ）に示すブロックＣ〜Ｅは、図７
におけるデータ領域１〜３としてのブロックＣ〜Ｅに対
応する。

【０１３１】図１４において、システムプログラムに基
づいて、不揮発性メモリ１４ヘのデータ上書きコマンド
が発行されると（Ｓ９１）、ＣＰＵ２は、先ず、上書き
対象領域の消去を行う。

【０１３２】このときには、シーケンス番号を１にセッ
トし（Ｓ９２）、消去対象ブロック（ブロックＣ〜Ｅ）
のうちの消去対象領域（ブロックＤ）を除くバックアッ
プ対象領域１，２（ブロックＣ，Ｅ）のそれぞれのスタ
ートアドレスとサイズを算出する（Ｓ９３）。

【０１３３】次に、必要に応じてシステムプログラムま
たはユーザープログラムの処理を実行する（Ｓ９４）。

【０１３４】次に、任意領域を消去するための消去動作
シーケンスがすべて完了したかどうかを判定する（Ｓ９
５）。このとき、シーケンス番号が０でなければ、まだ
シーケンス処理中であるので、シーケンス番号に応じて
Ｓ９６〜Ｓ９９へ進む。

【０１３５】シーケンス番号が１のとき、Ｓ９６では、
図１５（ａ）に示すように、Ｓ９２において算出したバ
ックアップ対象領域１，２のスタートアドレスとサイズ
に基づき、不揮発性メモリ１４への連続書き込み動作に
より、バックアップ用のブロック（バックアップブロッ
ク）ヘの書き込みが行われる。バックアップ用のブロッ
クとしては、たとえば図７に示した不揮発性メモリ１４
におけるバックアップ領域（Ｆブロック）を使用する。
なお、このバックアップ領域内のデータはあらかじめ消
去しておく。

【０１３６】上記バックアップ動作が完了すると、次の
シーケンスに移るために、Ｓ１００においてシーケンス
番号をプラス１にして、Ｓ９４からの動作を繰り返す。

【０１３７】シーケンス番号が２のときには、Ｓ９７に
おいて、図１５（ｂ）に示すように、消去対象領域を含
む消去対象ブロック内のデータを消去する。

【０１３８】シーケンス番号が３のときには、Ｓ９８に
おいて、図１５（ｃ）に示すように、Ｓ９６の動作でバ
ックアップしたバックアップ領域１，２を元の消去対象
ブロック内に書き戻す。

【０１３９】シーケンス番号が４のときには、Ｓ９９に
おいて、図１５（ｄ）に示すように、バックアップブロ
ック内のデータを全て消去する。

【０１４０】以上の一連の動作により、不揮発性メモリ
１４の任意領域の消去動作が完了する。

【０１４１】次に、Ｓ１０１では、シーケンス番号を０
にクリアし、Ｓ９４、Ｓ９５を経てＳ１０２へ進む。こ
のＳ１０２では、不揮発性メモリ１４の図１５（ｃ）に
示した消去済み領域（ブロックＤ）にデータを書き込
む。これにより、不揮発性メモリ１４のデータ上書き動
作が完了する（Ｓ１０３）。

【０１４２】以上に記載した１チップマイコン１，１１
では、１個の不揮発性メモリを、プログラムを格納する
プログラム領域、またはデータの格納、書き換えが行な
われるデータ領域の何れか一方のみに使用するのではな
く、同時にこれら両領域として使用することができる。
特に、大容量の不揮発性メモリを搭載した場合には、上
記両領域としての使用が有効となる。

【０１４３】また、不揮発性メモリを同時に上記両領域
として使用できることにより、この１チップマイコン
１，１１を備えた例えばＩＣカードは、複数のチップを
備える必要がなく、小型化が可能である。

【０１４４】さらに、例えば上記１チップマイコン１，
１１を備えたＩＣカードにおいて、大容量の不揮発性メ
モリを搭載した場合に、プログラムの容量やデータ領域
をダイナミックに変化させて使用することができる。こ
れにより、非常に柔軟性に富んだセキュリティの高いＩ
Ｃカードとすることができるとともに、ＩＣカードにお
いて、ダイナミックに書き換え可能なマルチアプリケー
ションシステムを実現することができる。

【０１４５】即ち、例えばＩＣカード用途でマルチアプ
リケーションを実行可能な大容量メモリ搭載版が従来考
えられているが、プログラムは依然としてＲＯＭ上にあ
り、使用が制限されるものしかできていないのが現状で
ある。これに対し、本１チップマイコン１，１１を使用
すれば、ＩＣカード発行後にでも真の意味でダイナミッ
クにアプリケーションの追加および消去が可能であるば
かりか、ＯＳのバージョンアップさえ容易にできるシス
テムを実現することができる。

【０１４６】本発明の不揮発性メモリ内蔵マイクロコン
ピュータは、少なくとも１つの書き換え可能な不揮発性
メモリと、マイクロコンピュータ立上げ用の初期プログ
ラム、およびこの初期プログラムを前記不揮発性メモリ
に転送するための転送プログラムを格納するブートＲＯ
Ｍと、前記不揮発性メモリに何もプログラムが格納され
ていないときに、前記初期プログラムを前記転送プログ
ラムに基づいて前記不揮発性メモリに転送する制御手段
とを備えている構成としてもよい。

【０１４７】これにより、製造直後なにもデータが格納
されていない不揮発性メモリに対し、ブートＲＯＭから
容易にデータを転送して格納することができる。

【０１４８】

【発明の効果】以上のように、本発明の請求項１に記載
の不揮発性メモリ内蔵マイクロコンピュータは、マイク
ロコンピュータのメモリ空間に配置された少なくとも１
つの書き換え可能な不揮発性メモリと、マイクロコンピ
ュータ立上げ用の初期プログラム、およびこの初期プロ
グラムを前記不揮発性メモリに転送するための転送プロ
グラムを格納するブートＲＯＭと、前記不揮発性メモリ
に何もプログラムが格納されていないときに、前記初期
プログラムを前記転送プログラムに基づいて前記不揮発
性メモリに転送し、その後、ブートＲＯＭをマイクロコ
ンピュータのメモリ空間から排除する制御手段とを備え
ている構成である。

【０１４９】これにより、製造直後なにもデータが格納
されていない不揮発性メモリに対し、ブートＲＯＭから
容易に初期プログラムを転送して格納することができ
る。

【０１５０】また、新たなプログラムを不揮発性メモリ
に追加的に格納した場合において、制御手段はブートＲ
ＯＭを考慮する必要がなく、この追加プログラムを適切
に実行することができる。

【０１５１】さらに、割り込み処理の先頭番地を不揮発
性メモリ上に配置することが可能となるので、不揮発性
メモリ上において、ＯＳ等を含むプログラムを頻繁に書
き換えたり、追加した場合でも、これら新たなプログラ
ムの実行中に割り込み処理を行なうことができる。した
がって、プログラムの変更の柔軟性を高めることができ
るという効果を奏する。

【０１５２】本発明の請求項２に記載の不揮発性メモリ
内蔵マイクロコンピュータは、請求項１に記載の構成に
おいて、さらにＲＡＭを備え、前記不揮発性メモリが、
この不揮発性メモリに格納されたプログラムを前記ＲＡ
Ｍに転送するための転送プログラムを格納しており、前
記制御手段が、前記ＲＡＭに格納されたプログラムを実
行可能であり、前記転送プログラムに基づいて、前記不
揮発性メモリに格納されたプログラムをＲＡＭに転送す
るとともに、このＲＡＭに格納されたプログラムを実行
するときに、前記初期プログラムに含まれる割り込み処
理の先頭番地を不揮発性メモリ上からＲＡＭ上に移動さ
せる構成である。

【０１５３】これにより、請求項１に記載の構成による
効果に加え、不揮発性メモリからＲＡＭに転送されたプ
ログラムに基づき、不揮発性メモリをデータ領域として
このデータ領域に対する処理、例えば書き込みおよび消
去の処理が可能となる。

【０１５４】また、ＲＡＭ上において不揮発性メモリか
ら転送されたプログラムを実行中に割り込みが発生した
場合であっても、プログラムが暴走することなく、その
割り込み処理を適切に行なうことができるという効果を
奏する。

【０１５５】本発明の請求項３に記載の不揮発性メモリ
内蔵マイクロコンピュータは、ＲＡＭと、マイクロコン
ピュータのメモリ空間に配置され、割り込み処理の先頭
番地、および格納した第１プログラムを前記ＲＡＭに転
送するための転送プログラムを格納する少なくとも１つ
の書き換え可能な不揮発性メモリと、前記ＲＡＭに格納
されたプログラムを実行可能であり、前記転送プログラ
ムに基づいて、前記第１プログラムを不揮発性メモリか
らＲＡＭに転送するとともに、このＲＡＭに格納された
第１プログラムを実行するときに、前記割り込み処理の
先頭番地を不揮発性メモリ上からＲＡＭ上に移動させる
制御手段とを備えている構成である。

【０１５６】これにより、不揮発性メモリからＲＡＭに
転送された第１プログラムに基づき、不揮発性メモリを
データ領域としてこのデータ領域に対する処理、例えば
書き込みおよび消去の処理が可能となる。

【０１５７】また、ＲＡＭ上において第１プログラムを
実行中に割り込みが発生した場合であっても、プログラ
ムが暴走することなく、その割り込み処理を適切に行な
うことができるという効果を奏する。

【０１５８】本発明の請求項４に記載の不揮発性メモリ
内蔵マイクロコンピュータは、請求項２または３に記載
の構成において、プログラム領域とデータ領域とが同一
の前記不揮発性メモリ上に設定され、前記プログラム領
域には同一の不揮発性メモリのデータ領域を使用するこ
とを指令する第２プログラムが格納され、前記制御手段
は、前記第２プログラムに基づいて、前記データ領域を
データ格納用として使用する構成である。

【０１５９】これにより、請求項２または３に記載の構
成による効果に加え、第２プログラムに基づいて、同一
の不揮発性メモリをプログラム領域とデータ領域との両
方に容易に使用することができるという効果を奏する。

【０１６０】本発明の請求項５に記載の不揮発性メモリ
内蔵マイクロコンピュータは、請求項２または３に記載
の構成において、前記制御手段が、前記不揮発性メモリ
からＲＡＭに転送されて格納されたプログラムに基づい
て、前記不揮発性メモリに対するデータの書き込みと消
去との少なくとも一方を行う構成である。

【０１６１】これにより、請求項２または３に記載の構
成による効果に加え、ＲＡＭに格納されたプログラムに
基づいて、不揮発性メモリに対するデータの書き込みと
消去との少なくとも一方を行うことができる。また、こ
の処理は、ＲＡＭ上のプログラムに基づいて行なわれる
ので、不揮発性メモリ上で別のプログラムを実行中であ
っても、その処理に影響を与えることなく行なうことが
できるという効果を奏する。

【０１６２】本発明の請求項６に記載の不揮発性メモリ
内蔵マイクロコンピュータは、請求項２または３に記載
の構成において、前記制御手段が、前記ＲＡＭに格納さ
れたプログラムに基づいて、前記不揮発性メモリまたは
ＲＡＭの所定領域からデータを読み出し、このデータを
前記不揮発性メモリの所定領域に書き込む構成である。

【０１６３】これにより、請求項２または３に記載の構
成による効果に加え、ＲＡＭに格納されたプログラムに
基づいて、不揮発性メモリまたはＲＡＭの所定領域から
データを読み出し、このデータを不揮発性メモリの所定
領域に書き込むことができる。また、この処理は、ＲＡ
Ｍ上のプログラムに基づいて行なわれるので、不揮発性
メモリ上で別のプログラムを実行中であっても、その処
理に影響を与えることなく行なうことができるという効
果を奏する。

【０１６４】本発明の請求項７に記載の不揮発性メモリ
内蔵マイクロコンピュータは、請求項２または３に記載
の構成において、前記不揮発性メモリには割り込み処理
のプログラムが格納され、前記制御手段が、前記ＲＡＭ
に格納されたプログラムに基づいて前記不揮発性メモリ
に対するデータの書き込みと消去との少なくとも一方を
実行中に割り込みが発生したとき、前記割り込み処理の
先頭番地に基づいて制御を前記不揮発性メモリに格納さ
れた割り込み処理のプログラムに分岐可能である構成で
ある。

【０１６５】これにより、請求項２または３に記載の構
成による効果に加え、割り込みが発生した場合に、その
割り込み処理を適切に行なうことができるという効果を
奏する。

【図面の簡単な説明】

【図１】本発明の実施の一形態における１チップマイク
ロコンピュータのリセット動作直後の動作を示すフロー
チャートである。

【図２】図１に示した動作を行う１チップマイクロコン
ピュータの構成を示すブロック図である。

【図３】図２に示した１チップマイクロコンピュータの
メモリ構成を示す説明図である。

【図４】図３に示したメモリ構成において、ブートＲＯ
Ｍが排除されたときのメモリ構成を示す説明図である。

【図５】図４に示したメモリ構成において、ＲＡＭに制
御が移ったときのメモリ構成を示す説明図である。

【図６】本発明の実施の他の形態における１チップマイ
クロコンピュータの構成を示すブロック図である。

【図７】図６に示した１チップマイクロコンピュータの
メモリ構成を示す説明図である。

【図８】図７に示したメモリ構成において不揮発性メモ
リに対する読み出しおよび書き込み動作を行うための構
成を示すブロック図である。

【図９】図７に示した不揮発性メモリからのデータの連
続的な読み出し動作を示すフローチャートである。

【図１０】図６に示した不揮発性メモリまたはＲＡＭの
指定領域からデータを読み出し、このデータを不揮発性
メモリの指定領域ヘ書き込む動作を示すフローチャート
である。

【図１１】図１０に示したＲＡＭ内ルーチンの動作を示
すフローチャートである。

【図１２】不揮発性メモリに対する図１１に示した書き
込み／消去動作中に発生した割り込みの処理ルーチンを
示すフローチャートである。

【図１３】図６に示した不揮発性メモリに対するデータ
の消去動作を示すフローチャートである。

【図１４】図６に示した不揮発性メモリに対するデータ
の上書き動作の詳細を示すフローチャートである。

【図１５】図１５（ａ）は、不揮発性メモリに対する図
１４に示したシーケンス１の処理を示す説明図、図１５
（ｂ）は同シーケンス２の処理を示す説明図、図１５
（ｃ）は同シーケンス３の処理を示す説明図、図１５
（ｄ）は同シーケンス４の処理を示す説明図である。

【図１６】従来のＩＣカード用ＥＥＰＲＯＭ内蔵マイク
ロコンピュータのメモリ構造を示す説明図である。

【図１７】従来のフラッシュメモリ内蔵マイクロコンピ
ュータのメモリ構造を示す説明図である。

【図１８】従来のフラッシュメモリ内蔵マイクロコンピ
ュータヘのデータ書き込み方法を示すブロック図であ
る。

【符号の説明】

１ １チップマイクロコンピュータ ２ ＣＰＵ（制御手段） ３ ＲＡＭ ４ フラッシュメモリ（不揮発性メモリ） ５ ブートＲＯＭ ６ シリアルコミュニケーションインターフェイス １１ １チップマイクロコンピュータ １４ 不揮発性メモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 竜一 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 竹田 忠雄 東京都新宿区西新宿３−19−２ 日本電信 電話株式会社内 (72)発明者 首藤 啓樹 東京都新宿区西新宿３−19−２ 日本電信 電話株式会社内 (72)発明者 丹野 雅明 東京都新宿区西新宿３−19−２ 日本電信 電話株式会社内 Ｆターム(参考） 5B060 MM02 5B076 BB12 EB03

Claims (7)

【特許請求の範囲】
1. 【請求項１】マイクロコンピュータのメモリ空間に配置
   された少なくとも１つの書き換え可能な不揮発性メモリ
   と、 マイクロコンピュータ立上げ用の初期プログラム、およ
   びこの初期プログラムを前記不揮発性メモリに転送する
   ための転送プログラムを格納するブートＲＯＭと、 前記不揮発性メモリに何もプログラムが格納されていな
   いときに、前記初期プログラムを前記転送プログラムに
   基づいて前記不揮発性メモリに転送し、その後、ブート
   ＲＯＭをマイクロコンピュータのメモリ空間から排除す
   る制御手段とを備えていることを特徴とする不揮発性メ
   モリ内蔵マイクロコンピュータ。
2. 【請求項２】さらにＲＡＭを備え、 前記不揮発性メモリは、この不揮発性メモリに格納され
   たプログラムを前記ＲＡＭに転送するための転送プログ
   ラムを格納しており、 前記制御手段は、前記ＲＡＭに格納されたプログラムを
   実行可能であり、前記転送プログラムに基づいて、前記
   不揮発性メモリに格納されたプログラムをＲＡＭに転送
   するとともに、このＲＡＭに格納されたプログラムを実
   行するときに、前記初期プログラムに含まれる割り込み
   処理の先頭番地を不揮発性メモリ上からＲＡＭ上に移動
   させるものであることを特徴とする請求項１に記載の不
   揮発性メモリ内蔵マイクロコンピュータ。
3. 【請求項３】ＲＡＭと、 マイクロコンピュータのメモリ空間に配置され、割り込
   み処理の先頭番地、および格納した第１プログラムを前
   記ＲＡＭに転送するための転送プログラムを格納する少
   なくとも１つの書き換え可能な不揮発性メモリと、 前記ＲＡＭに格納されたプログラムを実行可能であり、
   前記転送プログラムに基づいて、前記第１プログラムを
   不揮発性メモリからＲＡＭに転送するとともに、このＲ
   ＡＭに格納された第１プログラムを実行するときに、前
   記割り込み処理の先頭番地を不揮発性メモリ上からＲＡ
   Ｍ上に移動させる制御手段とを備えていることを特徴と
   する不揮発性メモリ内蔵マイクロコンピュータ。
4. 【請求項４】プログラム領域とデータ領域とが同一の前
   記不揮発性メモリ上に設定され、前記プログラム領域に
   は同一の不揮発性メモリのデータ領域を使用することを
   指令する第２プログラムが格納され、前記制御手段は、
   前記第２プログラムに基づいて、前記データ領域をデー
   タ格納用として使用するものであることを特徴とする請
   求項２または３に記載の不揮発性メモリ内蔵マイクロコ
   ンピュータ。
5. 【請求項５】前記制御手段は、前記不揮発性メモリから
   ＲＡＭに転送されて格納されたプログラムに基づいて、
   前記不揮発性メモリに対するデータの書き込みと消去と
   の少なくとも一方を行うことを特徴とする請求項２また
   は３に記載の不揮発性メモリ内蔵マイクロコンピュー
   タ。
6. 【請求項６】前記制御手段は、前記ＲＡＭに格納された
   プログラムに基づいて、前記不揮発性メモリまたはＲＡ
   Ｍの所定領域からデータを読み出し、このデータを前記
   不揮発性メモリの所定領域に書き込むことを特徴とする
   請求項２または３に記載の不揮発性メモリ内蔵マイクロ
   コンピュータ。
7. 【請求項７】前記不揮発性メモリには割り込み処理のプ
   ログラムが格納され、 前記制御手段は、前記ＲＡＭに格納されたプログラムに
   基づいて前記不揮発性メモリに対するデータの書き込み
   と消去との少なくとも一方を実行中に割り込みが発生し
   たとき、前記割り込み処理の先頭番地に基づいて制御を
   前記不揮発性メモリに格納された割り込み処理のプログ
   ラムに分岐可能であることを特徴とする請求項２または
   ３に記載の不揮発性メモリ内蔵マイクロコンピュータ。