TW460836B - Microcomputer having built-in nonvolatile memory - Google Patents

Microcomputer having built-in nonvolatile memory Download PDF

Info

Publication number
TW460836B
TW460836B TW089105695A TW89105695A TW460836B TW 460836 B TW460836 B TW 460836B TW 089105695 A TW089105695 A TW 089105695A TW 89105695 A TW89105695 A TW 89105695A TW 460836 B TW460836 B TW 460836B
Authority
TW
Taiwan
Prior art keywords
program
volatile memory
aforementioned
memory
ram
Prior art date
Application number
TW089105695A
Other languages
English (en)
Inventor
Kazuhiro Yaegawa
Ryuichi Ogawa
Tadao Takeda
Hiroki Suto
Masaaki Tanno
Original Assignee
Sharp Kk
Nippon Telegraph & Telephone
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk, Nippon Telegraph & Telephone filed Critical Sharp Kk
Application granted granted Critical
Publication of TW460836B publication Critical patent/TW460836B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4403Processor initialisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Stored Programmes (AREA)
  • Memory System (AREA)

Description

460836 A7 ____B7_ 五、發明說明(1 ) 發明領域 本發明係關於内建例如EEPROM、快閃記憶體或FeRAM 等之可改寫之非揮發性記憶體之内建非揮發性記憶體之微 電腦。 發明背景 内建非揮發性記憶體之微電腦,例如單晶片微電腦(以 下稱單晶微),以往習知者為内建EEPROM之單晶微,該微 電腦係被用於I C卡而普及化。該I C卡用之單晶微之記憶 體映射係如圖1 6所示。 於該記憶體映射中,在位址0000H-7FFFH配置32k位元 組之ROM (Read Only Memory唯讀記憶體)區域,在位址 8000H-9FFFH配置8k位元組之EEPROM區域,在位址 FF00H-FFFFH配置256位元組之RAM區域。 位址0000H為起始位址,位址0000H-000FH被分配為振入 向量。該單晶微之程式在微電腦進行重設(reset)動作時分 支至ROM之起始位址,又在發生插入時分支至ROM之插入 處理區域。即該微電腦在開始時,自ROM之起始位址讀出 程式。又,插入處理在程式執行中雖頻繁進行,但每次程 式皆有(必要回到ROM之插入處理區域。故,在此種單晶微 中,程式有必要預先存在於上述ROM區域中。又, EEPROM區域可作為資料區域或作為程式區域使用。 另一方面,上述EEPROM作為其他非揮發性記憶體之例 在以往即有很多内建快閃記憶體之單晶微在市場上流通。 此種内建快閃記憶體之單晶微之記憶體映射係如圖1 7所 -4- 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 丨—c'----- 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 460836 A7 _________B7 _ 五、發明說明(2 ) 示0 於此記憶體映射中,在位址0000H-7FFFH配置32位元组 之快閃記憶體區域,在位域FF00H-FFFFH配置256位元组 之RAM (Random Access Memory,隨機存取記憶體)區域。 該記憶體映射與圖1 6所示之内建EEPROM之I C卡用之單 晶微相同’位址0000H爲起始位址,位址0000H-000FH被分 配爲插入處理區。快閃記憶體係例如每4 k位元組被分割 爲8個區塊(區塊〇 -區塊7),該等各區塊可物理上(實質上) 一併清除。於該單晶微中,非揮發記憶體之快閃記憶體區 域係以全邵爲程式區域爲前提。即,在執行收容於快閃記 憶體中之程式時,係以對快閃記憶體不進行寫入及消除爲 前提。 將私式寫入上也單晶微之快閃記憶體之方法如下: 第1方法係爲泛用之使用PROM寫入器之方法。—般於該 方法中,係經由插座變壓器(socket adapter)將内建單晶微 之元件插入PROM寫入器之插座,經由單晶微之外部端 子,直接將資料寫入快閃記憶體。 弟2方法係經由内建單晶微之系列溝通介丐(Saial communication interface,以下稱SCI)將資料寫入之方法, 該方法一般被廣泛使用。 用以貫施上述第2方法之構造示於圖18。同圖中,單晶 微電腦101經由轉換板102連接至個人電腦1〇3。儲存於個 人電腦103之寫入程式碼,經由資料線丨〇4傳送至轉換板 1〇2,再自轉換板102經由系列資料線1〇5被取入至單晶微 -5- 本紙張尺度適用ϋ國家標準(CNS)A4規格(21〇 x 297公爱) (請先閱讀背面之注意事項再填寫本頁)
. Γ 复 /ί ^^1 H ^^1 ^^1 ϋ —^1 ϋν L-ί,I n i n vtl flu n I n ^ n ttn vn m m B^i i Mi —9 n n n n ^^1 n ^^1 I I 46083 6 A7 五、發明說明(3 ) 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 101之SCI 106内。上述程式碼被自SCI 1〇6經由内部匯流排 107送至快閃記憶體108而被寫入該處。此時,快閃記憶俨 108之控制係由CPU1G9進行,進行此控制用之程式係儲存 於 ROM 110或 RAM 111。 惟’圖16所示之IC卡用之單晶微之情財,EEpR〇M主 要係用於儲存資料’程式有—部分係儲存於eepr〇m,不 過大部分係儲存於不能改寫兄下,因益法 將儲存於ROM之程式予以改寫,故無法大幅變更程式。特 別是在I c卡中,若其作業系統(〇perati〇n,以下稱 OS)等係儲存於R0M,則等之改版升級極爲困難。 =又’近年雖提出多應用之1(:卡,但若此1(:卡所具備 單晶片微係爲上述構造,在1(:卡發行後,則很難將很 其他應用程式寫入。 又,除了儲存於ROM之程式外,在EEpR〇M内追加性 儲存程式,而基於此程式,將同—EEpRQM作爲資料區域 使用之6況下,有必要將程式亦如前所述暫時分支至 上再進行上述處理。將乃因自cpu側看記憶體元件 (EEPROM)之情況時,在硬體上,於讀出時及寫入時成爲 相同的位址,無法對同一位址同時進行讀出及寫入之故。 又,因作爲上述追加程式之存取程式無法傳送至r〇m予 儲存之故,儲存於R0M之存取程式無法自由變更。故,在 此情況亦需使用預先儲存於R0M中之程式,即使用寫入/ 消除常規(routine)之故,無法基於上述追加程式,對儲存 該追加程式之用一EEPR0M進行資料之寫入/消除。 之多 訂 的 以在 線 -6- 460836 A7 B7 五、發明說明(4 ) 另一方面,前述内建快閃記憶體之單晶微係以與程式 ROM之置換爲前提設置快閃記憶體。故,難以將同一快閃 記憶體作爲程式區域及資料區域使用。 又,在使用快閃記憶體作爲ROM之代用品之情況下,因 沒有ROM之故,若將程式傳送至ram予以儲存,便可對快 閃s己憶體進行寫入/消除。惟.,在依如此將程式僅傳送至 RAM上而將快閃記憶體之一部分作爲資料區域使用之情況 下’會有以下之問題發生。 在將程式自快閃s己憶體傳送至ram,基於該ram上之程 式在快閃記憶體之資料區域進行寫入/消去時,若有來自 其他區域之要求插入信號(例如在圖1 8中自SCI 106產生要 求插入信號112),程式將分支至快閃記憶體上之插入向 量。此時快閃記憶體係在寫入/消去中,故無法進行插入 向f之靖出’系..統將會錯亂。特別是通常在含快閃記憶體 之非揮發性記憶體中’窝入及消除需要時間,與CPU之寫 入及謂出之循環相比,時間變成較長,故此問題顯著。關 於此點,只要寫入消除循環與Cpu循環不同,則不論非揮 發性记憶體(FeRAM亦包含在内)爲何種皆相同。故,習知 内建快閃记憶體之單晶微中,革色p將相同之快閃記憶體作 爲式區域及資料區域使用。 又,日本專利特開平8-278895號公報(公開日爲1996年 1 0月2 2日)揭示在内建非揮發性記憶體之單晶微電腦中, 在對快閃記憶體進行資料之寫入/消除時發生插入之情 況’插入區之跳越處自動的移至ram或其他記憶體以避免 本紙張尺度過用宁國國豕標準(CNS)A4規格(210 X 297公爱 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A 訂---------線Λ'-------*---------------- 46〇836 ------ 五、發明說明(5 系统錯亂之構造。 惟’ 1¾發明係謀求自外部將資料寫人前述泛用 閃記憶體之微電腦時之系統安定之手法。即,於 中’對基於儲存於快閃記憶體内之程式,對快閃纪^ 貝科區域進行資料之寫人/消除之構造,則未加以討論= 又’爲了使上述發明之構造所具有之功能予以活二, 關 有必要將微電腦設爲與平常之使用者模式相異之模 於此點亦不適宜作爲用以解決上述課題之構造。, 又’於日本專利特開平助74號公報(公開日爲⑽年 12月24日)中揭示_開始即將程式予以下載之手法。 明係將程式下載至内建快閃記憶體之微電腦之手法,與 述習知發明相同,有必要將微電腦設爲與平常之使用= 之 式相異〈杈式。即,將該發明之功能以于常之模式使用 情況下,因插入向量存在於自啓(b〇〇t) R〇M之内之故, 兔在使用者程式(使用者任意追加之程式)内,自由插 入處理。 發明概要 本發明係爲解決上述課題而研發者,其目的在提供一内 建非揮發性記憶體之微電腦,其係可執行新儲存於非揮發 性記憶體内之程式者。 又’本發明之另一目的在提供一内建非揮發性記憶體之 微電腦,其係可基於新儲存於非揮發性記憶體之上述程 式,可將同一非揮發性記憶體亦可作爲資料區域作用,即 可將同-非揮發性記憶體作爲程式區域及資料區域兩者使 -8 本紙張尺度適用中國國豕標準(CNS)A4規格(21〇 X 297公爱 A7 46〇836 五、發明說明( 《馬達成上述目的,本發明之内建非揮發性記憶體之微電 腦,其係具備至少一個配置於微電腦之記憶體空間之可改 寫之非揮發性記憶體者,其特徵在於··具備自啓g〇M,其 係儲存微電腦開始用之初始程式,及用以將該初始程式傳送 至前述非揮發性記憶體之傳送程式者;及控制機構,其係 在前述非揮發性記憶體内未儲存任何程式時,將前述初始 私式基於前述傳送程式傳送至前述非揮發性記憶體,其 後、,將自啓ROM自微電腦之記憶體空間予以排除者。、 依上述構造,在非揮發性記憶體内未儲存任何程式時, 基於儲料自啓賴之傳送程式,控制部將儲存於自戍 :⑽之初始程式傳送至非揮發性記憶體,將該程式儲‘ = 記憶體内。其係,~自微電腦之記憶 藉此’對未儲存任何資料之剛製造好之狀態下之非揮發 ‘h己憶體,可自自啓_輕易傳送初始程式予以儲存。a 在將新程式追加儲存於非揮發性記憶體之情況中, 控制邵可不考慮自伽Μ,可適切的執行該追加程式。 =因可將插人處理之起始位址配置於非揮發性記憶體 等揮發性記憶體中’即使頻繁的改寫包含OS =式’或追加之情況下,亦可在該等新程式之執行中 仃插入處理。故,可提高程式變更之彈性。 、上述内建非揮發性記憶體之微電腦,其中 則述非揮發性記憶體儲存傳送式' 八 狂八其係用以將儲存於該 9- (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 訂---------線 1C':---------------------- 卜紙張尺度鮮(CNS)A4規格⑽ X 297公釐) 460836 五 、發明說明( A7 B7 ,,發性把憶體之程式傳送至冑述ram者;冑述控制機構 系可執行儲存於前述RAM之程式,&於前述傳送程式,將 =存於則述非揮發性記憶體之程式傳送至ram,同時,在 ^行儲存於該RAM之程式時,將包含於前述初始程式之中 插入處理《起始位址自非揮發性記憶體上移動至RAM上 者亦可。 j上述構造,基於傳送程式,儲存於非揮發性記憶體之 程式’例如自外部裝置下載至非揮發性記憶體上之例如用 以對非揮發性記憶體進行寫人及消去之程式被傳送至 RAM ’在執行該程式時’插人處理之起始位址 記憶體向RAM上移動。 & 藉此,基於被自非揮發性記憶體傳送至ram之程式,可 將非揮發性記憶體料資料區域,龍資料 入及消除之處理。 馬 =1使在RAM上中執行自非揮發性記憶體傳送而來之 -式中發生插入之情況下,亦可使程式不發生問題,可適 切的進行其插入處理。 本::之其他内建非揮發性記憶體之微電腦,其特徵在 於··具備RAM;至少一個可改寫之非揮發性記憶體, 配置於微電腦之記憶體空間内,儲存傳送程式者,兮傳 程式係用以將插入處理之起始位址、及所儲存之第 送至前述讀者^及控制機構,其係可執㈣存於前 讀(程式,基於W述傳送程式,將前述第n 發性記憶體傳送至議’同時,在執行儲料該RAM之^ -10 h紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公楚) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ----l·---訂---------線Λ------------------------ 46〇83 6
五、發明說明(8 ) 1程式時,將前述插入處 上移動至峨上者。m址自非揮發性記憶體 於:造’儲存於非揮發性記憶體内之第1程式,基 插入被傳^RAM,在RAM上中執行第1程式時, 傳送^ 始位址自⑽發性記憶體㈣至RAM上。該 爲如外部裝置下載至非揮發性記憶體上,係 式。1 對非揮發性記憶體進行寫入及消去之使用者程 可::揲i:自非揮發性記憶體傳送至ram之第1程式, 了知非揮發性記憶體作爲資料區域 窝入及消去處理。 以貝枓&域進仃 又,、即使在RAM上中㈣第1#呈式中發生插入之情況 下’亦不會造成程式混亂,可適切的進行該插入處理。 =建非揮發性記憶體之微電腦,其中程式區域與資 區诚由设定於同一前述非揮發性記憶體上;前述程式 儲存第2程式,其係下令使用同-非揮發性記憶體 =區域者;前述㈣機構係基於前述第2程式,將前 以資料區域作爲資料儲存用者亦可。 依上!構造,基於第2程式,可輕易將同一非揮發性記 憶體作爲程式區域及資料區域使用。 ’基於第2程式’例如依非揮發性記憶體之指定 位址及Μ資料數及RAM之指定位址資訊,自非揮發性吃 :體之指定位址將指定資料數份之資料予以連續讀出,儲 存於RAM。接著可將該資料自咖予以連續讀出,寫入非 -11 - 本紙張尺㈣財_家標準(CNS)A4規格(210 X 297公Ή (請先間讀背面之注意事項再填寫本頁) * n n ϋ-"-0,、I ϋ 線乂. 經濟部智慧財產局員工消費合作社印製 A7
46〇836 五、發明說明(9 ) 揮發性記憶體之資料區域之指定位址。 八本發明之其他目的、特徵及優點依以下之記載即應可充 刀了解又,本發明之利益依參照圖式所作之以下説明亦 應可充分明白。 圖式説明 圖1爲本發明之一實施形態之單晶片微電腦之重新設定 動作後之動作之流程圖。 .圖2爲進行圖丨所示之動作之單晶片微電腦之構造之方塊 圖。 圖3爲圖2所示之單晶片微電腦之記憶體構造之説明圖。 圖4爲在圖3所示之記憶體構造中,自啓尺〇^1被排除時之 記憶體構造之説明圖。 圖5爲在圖4所示之記憶體構造中,控制移至ram時之記 憶體構造之説明圖。 圖6爲本發明之其他實施形態之單晶片微電腦之構造之 方塊圖。 圖7爲圖6所示之單晶片微電腦之記憶體構造之説明圖。 圖8爲在圖7所示之記憶體構造中,用以對非揮發性記憶 體進行讀出及寫入動作之構造之方塊圖。 圖9爲自圖7所示之非揮發性記憶體,將資料予以連續讀 出之動作之流程圖。 圖1 0爲自圖6所示之非揮發性記憶體或ram之指定區 域’將資料予以讀出,將該資料寫入非揮發性記憶體之指 定區域之動作之流程圖。 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
11111111 ^ — — — — — — I — II 五、 發明說明(10 ) 圖1 1爲圖1 0所示之RAM内常規之動作之卞^ 圖1 2爲在對非揮發性記憶體進行圖〖丨所示、圖。 除 動作中所發生之插入之處理常規之流程圖。爻窝入/消 圖1 3爲對圖6所示之非揮發性記憶體進衣 作之流程圖。 丁 ’料之消除動 圖1 4爲對圖6所示之非揮發性記憶體進行 之流程圖。 丁’之改窝動作 .圖15(a)爲對非揮發性記憶體進行圖1 4 _、 理之説明圖 不又序列1之處 圖15(b)爲同序列2之處理之説明圖。 圖15(c)爲同序列3之處理之説明圖。 圖15(d)爲同序列4之處理之説明圖。 體構 圖16爲習知1C卡用之内建EEPr〇m之微電腦、』 造之説明圖。 61夂圮憶 1 7爲習知之内建快閃記憶體之微電腦之記 説明圖。 體構造之 圖 入 圖1 8爲向習知之内建快閃記憶體之微電腦進疒次 之方法之方塊圖。 丁-貝料寫 實施形態之説明 經濟部智慧財產局員工消費合作社印製 [實施形態1 ] 以下基於圖1至圖5説明本發明之一實施形態。 本發明之一實施形態之内建非揮發性記憶體之微電腦之 單晶片微電腦(以下稱單晶微)係具有圖2所示之構造。該 單晶微係例如構成I C卡。於圖2中,單晶微1具有:執行 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 B7 46〇836 五、發明說明(H) 各程式之CPU2(控制機構)、Ram3、非揮發性記憶體(半 導s豊非.揮發性e己憶體)之快閃記憶體4、自啟r〇m5、及系 列溝通介面(以下稱SCI) 6。 該單晶微1雖内建可改寫之非揮發性記憶體之快閃記憶 體4,但取代該快閃記憶體4而内建其他可改寫之非揮發性 記憶體’例如EEPROM或FeRAM亦可。在將單晶微以資料 改窝為前提構成I C卡之情況下,快閃記憶體(非揮發性記 憶體)4之可改窝次數以1 〇萬次左右為佳。 上述單晶微1剛製造後之記憶體玦射係例如圖3所示。即 位址OOOOH-OFFFH被設定為例如4k位元组之自啟r〇m區 域。(自啟ROM 5),位址〇〇OOH_7FFFH被配置例如32k位元 組之快閃記憶體區域(快閃記憶體4 ),位址ff〇〇h_ffffh 被配置例如256位元组之ram區域(RAM 3)。 位址0000H為起始位址,位址〇〇〇〇H_〇〇〇FH係被分配為插 入向I。又’快閃1己憶體4係例如每4 k位元组被分劃為8 個區塊域(區塊〇 _區塊7)。該各區塊之每__塊皆可實質上 一齊消除。 圖3所示之狀態中,如上所述,自啟ROM 5(自啟ROM區 域)係為有效’在單晶微重新設定後,執行自啟r〇m 5所 儲存之初始程式。自啟ROM 5儲存傳送程式,其係用以將 程式傳送儲存於快閃記憶體4者。插入處理之起始位址在 自&R0M上,插入處理之程式係儲存於自啟ROM。 基於上述傳送程式,自自啟11〇1^ 5至快閃記憶體4之儲 -14- 本紙張尺度過用甲圏國豕標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂----- 線L. 經濟部.智慧財產局員工消費合作社印製 4 6〇836 ' A7 ------ - B7 -----~------ _ 五、發明說明(12 ) 存於自啓ROM 5之程式之傳送結束後,使程式(控制)分支 至快閃記憶體4,將自啓ROM 5自記憶體空間予以排除。 上述程式之傳送動作係在快閃記憶體4中未儲存任何程式 時進行。此時之記憶體映射係如圖4。此時,插入處理之 起始位址係存在於快閃記憶體4上,插入處理之位址可在 被傳送至快閃記憶體4之程式中自由設定。 又,如上所述,將程式傳送至快閃記憶體4之後,基於 Μ程式對同一快閃記憶體4進行資料之寫入或消去時,即 將同一快閃記憶體4作爲程式區域及資料區域兩者使用 時,將插入處理之起始位址(指入向量)、及對快閃記憶體4 之資料區域進行寫入/消去之程式(第丨程式),自快閃記憶體4 傳送至RAM,儲存於此。 被自快閃記憶體4傳送至RAM 3之程式中,除上述之外, 再詳細言之,更包含:對應於插入處理程式之前處理程式 (例如,對快閃記憶體4之寫入/消去之中斷處理程式)、分 支至快閃記憶體4上之插入處理程式之分支處理程式、1 在插入處理結束後所執行之對應於插入處理程式之後處理 程式(例如對應於快閃記憶體4之寫入/消去之再處理程 式)。 進行上述處理後之記憶體映射係如圖5所示。於此情況 下,插入處理之起始位址係在RAM 3上,即任在向快閃記 隐把4進行寫入/消去中發生插入,亦可基於ram 3所儲存 之插入處理之起始位址,開始插入處理。於此時亦如圖5 所不,自啓ROM 5將會被自記憶體空印排除。 (請先閱讀背面之注意事項再填寫本頁) 丨訂· 經濟部智慧財產局員工消費合作社印製 線-Γ----------------------! -15- A7 4 6〇83 6 ------------ -------- 五、發明說明(13) 次之,基於圖1之流程圖説明在單晶微1中,在接上電源 進行重新設定動作後,控制自自啓ROM 5移至非揮發性記 憶體之快閃記憶體4之動作。 首先,單晶微1在接上電源後,進行特定之重設動作 (S201)。該重設動作結束後,CPU 2在記憶體空間中將自啓 ROM 5設定爲有效(S202)。於是記憶體映射成爲圖3所示 者。次之,CPU 2將程式計數器設定爲自啓R〇m 5之位址 (S203)。 S203處理後,單晶微!,即CPU 2開始執行自啓R0M 5所 儲存之程式(S204)。 此時,首先,CPU 2判斷是否已自自啓ROM 5將程式傳送 儲存於快閃記憶體4 (S205)。其結果若是程式已被儲存於 快閃記憶體4則進至S207,若是尚未儲存,則基於自啓 ROM 5所儲存之傳送程式,將自啓R〇M 5所儲存之程式傳 送至快閃記憶體4,寫入於此(S206)。 次之,CPU 2在其記憶體空間中將自啓R〇M 5予以排 除’另一方面將快閃記憶體4設定爲有效(S207)。其結果 之§己憶體映射成爲圖4所示之構造。 次之,CPU 2將程式計數器設定爲快閃記憶體4之位址 (S208)。於此處理以後,CPU 2開始執行快閃記憶體4所儲 存之程式(S209)。 其後,爲了使記憶體於快間記憶體4之資料成爲可以更 新,基於儲存於快閃記憶體4之傳送程式,將快閃記憶體 4之更新系統之程式(寫入/消去程式)及插入向量傳送至 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公釐) Γ-ΪΑ?先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 ';-* Γ / |一 » n n n I n I n」f'JI n K n I n I ^,n A ' n l n n n I n n 1 n n 46〇836 五、發明說明(14 ) RAM 3 ’ τ以儲存(S2l〇)。此時之記憶體映射爲如圖$所 示者。 上述之例雖係表示自啓職5爲獨立存在之情況者,但 若係設有自啓刪5之構造,即將錢存自啓ROM之程式 預先儲存於快閃記憶體4之構造亦可。於此情況下,則不 需要上述S202-S208之動作。 又在]·夫閃β己憶體4内儲存了使用者所任意選擇之例如 應用程式或改版之作業系統(以下稱Q s )等之程式(使用者 程式)之情況下,如先前依圖18所作之説明,係將單晶微 經由轉接板1〇2連接至個人電腦1〇3而進行。於此情況下, ^ « ROM 5或變換成其之非揮發性記憶體(,決閃記憶體*)變 A有效,使用儲存於其之控制程式,將個人電腦1〇3所供 給(使用者程式寫入非揮發性記憶體(快閃記憶體4 )。 依上述構造,使用者可任意將例如應用程式放入快閃記 隐體4内,執行該應用&式,即可基於該應用程式,改寫 同一快閃記憶體4之資料區域。 ’ 又’如上所述,可於同一快閃記憶體(非揮發性記憶 體又疋程式區域及資料區域之故,$需將該等各區域設 於不同之晶片上。故,可將單晶微!,即由單晶微】所成 之例如I C卡予以小型化。 [實施形態2 ] 以下基於圖6至圖1 5説明本發明之其他實施形態。 本貫施形悲之單B曰微具有圖6所示之構造。即單晶微Η 具備執行各種程式之CPU2之外,並具有作爲記憶體之 17- 表紙張尺度細中家標準(CNS)A4規格(210 X 297 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 - .「'·----·.----訂---------線 I (----------------------- 4 6〇83 6 A7 五、發明說明(15 ) RAM 3及1個可改耷 > 非椒找liL . Λ 、 冩艾非揮發性記憶體1 4 (半導體非揮發杜 記憶體)及自啓r0M5,以及前述siei6。 上述單晶微11之記憶體構造在經過前述圖1所説明之叙 作後,成馬圖7所示者。RAM 3及非揮發性記憶體 配爲CPU 2之位址",使CPU2對各記憶體可進行讀出^ 取及寫入存取動作。非揮發性記憶體14之程式區域中儲 Jo了前述自啓嶋5所儲存之程式。該程式可由咖2執 匕非揮發性記憶體14係使用可依cpu 2基於程式而輸出之 指令控,動作者。上述指令係$ :將非揮發性記憶體Μ ^以設定爲讀出模式之指令、將非揮發性記憶體】4設定 爲寫入杈式(指令、將非揮發性記憶體丨4設定爲消除模 f之指令、將非揮發性記憶體14之寫入/消除予以中斷之 指令、使非揮發性記憶體14再度開始進行寫入/消除之指 令、及監視非揮發性記憶體丨4之寫入/消除之結束之指 〇 、非揮發性1己憶體丨4係由各爲4 k位元組之區塊A _ F構 成。被寫入非揮發性記憶體i 4之資料之消除,係以上述 各區塊爲單位而進行。 於上述區塊A内儲存單晶微1 1之系統程式,即作業系統 或監視系統。 區塊B内儲存使用者應用程式。可自該應用程式呼叫區 塊A之系統程式之指令。 區塊C - E係作爲資料區塊(資料區域1 _ 3 )使用。 18- 良紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱 (請先閱讀背面之注意事項再填寫本頁) -----^----訂---------線. 經濟部智慧財產局員工消費合作社印製 Α7 +δ〇836 、發明說明(16 ) 區塊F係作爲備份(back up)區域使用。於該備份區域暫 時儲存在改窝上述資料之一部分之情況下必須保存之 料。 RAM 3包含:單晶微丨〗之指入向量區域;用以對非揮發 性記憶體1 4進行資料之寫入動作或消去動作之程式,即 用以儲存寫入/消去程式之非揮發性記憶體寫入/消去程式 區域;執行系統程式時成爲作業區域之系統程式作業區 域;以及使用者區域。 ,插入向量及對非揮發性記憶體丨4進行寫入/消去之程 式,最初係儲存於非揮發性記憶體丨4之系統程式區域, 如圖1所説明,基於系統程式預先傳送至RAM 3。 、對非揮發性記憶體14所進行之説出存取及寫入存取係示 万;圖8。對非揮發性記憶體1 4之存取,係基於系統程式之 指令由CPU 2進行。 二上iC處理(存取)係依來自系統程式之指令發出(p 1 )而開 ^。上±述指令由指令介面解析(P2),將自非揮發性記憶 組1 4靖出資料之指令作.爲參考指令,並將對非揮發性記 =1 4進行資料之寫入或消去之指令(第2程式)作爲更新 指令予以處理。該等各指令係儲存於非揮發性記憶體 1 4,自非揮發性記憶體1 4上執行。 、在=出上述參考指令之情況下,控制被移至對非揮發性 記憶體14進行讀出之常規(p3),讀出非揮發性記憶心 之資料區域(P 4 )。 另方面,在發出更新指令之情況下,於非揮發性記憶 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 訂--------線-{1-----------------------
Α7 17 4· 6 Ο 8 3 6 五、發明說明( :後二:進订資料心窝入’消去上所必需之參數設定處 i :被移至預先儲存於RAM 3之非揮€性記憶體 1 4 <寫入/消去常規(p 5 )。 即’在發出上述更新指令之情況下,本實施形態之單晶 极1 1係使用單一之非揮發性.愔 井佯贫性记憶體14足故,依其原狀則 無法—面執行儲存於非揮發性記憶體14之程式,一面對 =非揮發性記憶體14進行資料之寫人或消去。故此處 在進行Μ等處理時,如上所述將㈣移至職傳送儲存於 RAM 3之對非揮發性記憶體i 4進行寫入/消去之常規 (P5) ’對非揮㈣記憶體14之資料區域進行寫幻消去動 作(P4)。 該寫入/消去動作與自非揮發性記憶體14讀出資料時相 比較,在寫入中有可能需要例如數百倍的時間,又 單,之消去中有可能需要以秒爲單位之時間。舉一例説明 則讀出1位元組需數十nsec,相對於此,寫入丨位元组離數 “ec-數十wec,消去64 k位元組之}區塊需要數百 此處’例如消去1區塊需600 mSec,則消去3個區塊需約i 8 sec ° 寫入/消去動作係如此需要長時間之故,在對非揮發性 記憶體14之RAM上之寫入/消去常規之執行中,監視插入 之發生。 若發生插人’則中斷上述寫入/消去常規,執行非揮發 性記憶體14上之插入處理常規(P6)。若插入處理結束: 將轉制再回到RAM 3上之對非揮發性記憶體丨4之聲入/消 -20- M氏張尺度適用中國國家標卓(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂--- -線丨( 經濟部智慧財產局員工消費舍作社印製 Α7 Β7 460836 五、發明說明(18 去UlJ再開始該寫入/消去動作。 /入之基於因9之流程圖説明自單晶微丨丨之非揮發性記憶 體1 4將資科連續讀出之動作。 首先’若發出了命令自非揮發性記憶體1 4連續讀出資料 心連續讀出指令(S 1 ),CPU 2判斷該指令是否係自系統呼 叫者(S2)。 其結果若非自系統呼叫者則分支至S12,中止處理。另 一方面’上述指令若係自系統呼叫者,則讀出資料,將原 來的非揮發性記憶體1 4之位址設定爲變數SRC(S3) 〇 次之,將自非揮發性記憶體14讀出之資之RAM儲存位址 設定為變數DST(S4),並同時將自非揮發性記憶體14將資 料予以讀出之資料讀出數設定爲變數CNT(S5)。 次之,判斷資料讀出數CNT是否爲0(S6)、若爲〇則分支 至S13,中止處理。另一方面,若資料讀出數cnt不爲〇, 則CPU 2藉由發出對非揮發性記憶體i 4設定爲讀出模式之 指令’將非揮發性記憶體1 4設定爲讀出模式(s 7 )。 次之,自非揮發性記憶體丨4之位址SRC讀出資料,儲存 於RAM 3之位址DST(S8)。其後,將位址src與位址DST更 新爲用以讀出下一個資料之位址(S9),將讀出數CNT減 1 (S10)。 次之’藉由判斷來自非揮發性記憶體i 4之資料之讀出 數,即變數CNT是否爲0,判斷是否已將資料呼叫至最後 馬止(S11) 〇其結果若非將資料讀出至最後爲止,則重覆 S8-S 11之動作,將資料讀出至最後爲止便結束處理(s 13)。 -21 - 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 χ 297公釐) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 n 一 | 口' I . I n n I n - I n ^ - I n ϋ n 1 - I In - n n n n n I I I n - n n t 經濟部智慧財產局員工消費合作社印製 4 6 0 8 3 6 A7 ___B7 五、發明說明(19 ) /人之’將自單晶微1 1之非揮發性記憶體1 4或RAM 3之 指定區域連續讀出資料,將資料寫入非揮發性記憶體14 之指定區域之動作,基於圖丨0之流程表予以説明。 首先,若發出命令向非揮發性記憶體14連續寫入資料之 指令(S21),CPU 2便判斷該指令是否係自系統程式呼叫者 (S22)。 其結果若非係系統程式呼叫者,則分支至S33,中止處 理。另一方面,若上述指令係自系統程式呼叫者,則將資 料讀出基礎之非揮發性記憶體1 4或RAM 3之位址設定爲 變數 SRC<S23>。 、次之,將對非揮發性記憶體14之寫入資料之儲存位址設 疋爲變數DST(S24),並同時將對非揮發性記憶體14之資料 之寫入數設定爲變數CNT(S25)。 /人之,判斷資料寫入數CNT是否爲〇(S26),若爲〇則分支 至S34,結束處理。另一方面,若資料寫入數cnt不爲〇, 則將表示非揮.發性記憶體丨4爲更新中之旗幟設定爲丄 (S27)。又,禁止插入(S28)。 如此,禁止插入係在依下一個S29之動作使控制移至 RAM 3上 < 常規時,依插入之發生,不經考慮即不執行非 揮發性記憶體丨4上之插入處理常規。此處之處理係由非 揮發丨生B己隐體1 4上之程式(儲存於非揮發性記憶體1 *之 式)所執行。 $ 此處,因無法一面將儲存於非揮發性記憶體丨4之程式在 非揮發性記憶體丨4上執行,—面將資料寫入同一非揮發 参紙張尺度適用中ϋ㈣標準(CNS)A4規格d -22- (請先閱讀背面之注意事項再填寫本頁)
-n I n n n n I l n n 1 I I ϋ I I ^ . I n n n n n n n I n n n l I - I I I I n I 460836 A7 五、發明說明(2〇 ) 性記憶體1 4,故,其後,將控制移至預先基於系統程式 自非揮發性記憶體1 4傳送儲存於ram 3之程式,即RAM 内之常規(S29)。 $AM内常規之處理結束後’使被禁止之插入再度被允 |午’再度將控制移至非揮發性記憶體丨4上之程式(S3〇)。 次之’將非揮發性記憶體丨4之更新中旗幟重新設定爲〇 (S3 1)結束對非揮發性記憶體1 4之寫入動作(S32) 次之基於圖1 1之流程圖説明圖1 〇之S29所示之ram内常 規之動作。此處之動作係對非揮發性記憶體1 4進行資料 之寫入或消去者。 在控制自非揮發性記憶體丨4上之程式移至RAM 3上之程 式後,首先,CPU 2判定由程式所呼叫之指令係爲寫入指 令或消去指令(S41)。上述寫入指令係命令對非揮發性記 憶體1 4之資料區域進行資料之寫入者;上述消去指令係 命令消去被寫入非揮發性記憶體1 4之資料區域之資料者。 上述判定之結果若爲寫入指令,CPU 2藉由發出將非揮 發性記憶體14設定爲讀出模式之指令,將非揮發性記憶 體14設爲讀出模式(S42)。接著,CPU 2自被設定爲變數 SRC之位址將資料讀出(§43)。 次之,CPU 2藉由發出將非揮發性記憶體i 4設定爲寫入 模式之指令,將非揮發性記憶體丨4設定爲寫入模式 (S44)。接著,CPU 2向被設定爲變數DST之非揮發性記憶 體1 4之位址’寫入S43中所讀出之資料(S45)。藉此,開始 向非揮發性記憶體1 4進行寫入。 -23- 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公Μ ) (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -*-r°JI I n - n d - I 1 I I n n n n n n n I I I n -1 1 n n a i A7 460836 ______B7 _ 五、發明說明(21 ) 次之’爲了下一次之資料寫入,更新SRC位址及DST位 址(S46),並同時將寫入數CNT減1(S47)。 次之,因向非揮發性記憶體1 4寫入資料需要耗時之故, 允許插入(S48) ’ CPU 2藉由發出監視向非揮發性記憶體i 4 之寫入動作之結束之指令’等待該動作之結束(S49)。在上 述寫入動作結束爲止之間若發生優先度高之插入,則將控 制移至後述圖1 2之插入處理常規。. 其後’ CPU 2若檢知向非揮發性記憶體14之寫入動作結 束,便禁止插入(S50)。 次之,CPU 2判斷在此次向非揮發性記憶體丨4之寫入動 作中是否有錯誤發生(S51)。若判斷爲有錯誤則進至S54, CPU 2藉由發出對非揮發性記憶體丨4設定爲讀出模式,將 非揮發性記憶體14設定爲讀出模式,結束RAM内常規之 處理(S55)。 又,在S51之判斷中,在未發生上述錯誤,對非揮發性 記憶體1 4之寫入動作正常結束之情況下,若對非揮發性 記憶體1 4所下達之處理指令爲寫入指令(S52),則進至 S53,右爲消去指令,則進至gw。 S53係藉由判斷表示向非揮發性記憶體丨4之資料寫入之 剩餘數之變數CNT是否爲〇,以判斷是否已將資料完全寫 入。此時,若未將資料完全窝入,則重覆342_352之動 作。另;'方面,若已將資料完全寫入,則進至S54,將非 揮發性記憶體1 4設定爲讀出模式,結束RAM因常規之 作(S55)。 ____-24- ΐ國豕標準(CNS)A4規格(21G X 297公复了 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 訂·-------- 丨^.'------- ^β〇836 Α7 Β7 五、發明說明(22 ) 次之,基於圖12之流程圖説明在圖π所示之讀内常 之S49之動作巾,在監視向非揮發性記憶體1 4之寫入 作之結束時’發生插入之情況之動作。 於S49之迴路(l00p)中,若發生插入,則自圖7所示之 Μ 3内之插入向量,cpu 2讀出所對應之插入處理常規 足位址,藉此,控制移至儲存於非揮發性記憶體Μ内之 插入處理常規。 … 力則所述,自非揮發性1己憶體1 4至RAM 3預先傳 送插入處理〈起始位址(插入向量對非揮發性記憶體 14之資料區域進行寫人/消去之程式;以及插人處理程式 所對應之前處理程式(例如對非揮發性記憶體Μ之寫入/消 去足中斷處理程式);向非揮發性記憶體Μ上之插入處理 程式之分支處理程<;以及插人處理程式所對應之後處理 程式(例如對非揮發性記憶體14之冑人/消去之再開始處理 程式)。 - 上述插入處理,首先,在發生插入時,判斷是否是非揮 發性記憶體14之更新中,即是否是在對非揮發性記憶體 14進行寫消去中(S61)。若是非揮發性記憶體14之更新 中,CPU 2藉由發出將對非择發性記憶體丨4之更新動作予 以中斷(指令’中斷其處理。即,cpu 2自插入向量之内 容,將控制分支至存在於RAM3上已插人處理所對應之前 處理常規(插入處理所對應之前處理之起始位址),進行對 非揮發性1己憶體1 4之寫入/消去之中斷處理。另一方面, 右並非在非揮發性記憶體丨4之更新中,則跳過之處 -25- 私紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (靖先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
^aJI n n I n n 1 1^1 n n n 1 n n n ϋ n n n u n i I n I 460836 A7 五、發明說明(23 ) 理,進至S63 〇 t請先閲讀背面之注意事頊再填窩本頁) * S63中’ CPU 2藉由發出將非揮發性記憶體i 4設定爲讀出 模式《指令’將非揮發性記憶體i 4設定爲冑出模式。 此處CPU 2係可執行儲存於非揮發性記憶體^ *之插入 處里¥規之故’將控制移至非揮發性記憶體μ上之擇 式’即將控制分支至存在#非揮發性記憶體! 4上之插入 處理之位址,執行插入處理(S64)。 其後’非揮發性記憶體14上之上述插入處理結束後,再 度回到儲存11入]\4 3之程式,以1;2判斷是否爲非揮發性記 憶體14之更新處理之中斷中(S65)。 其結果若非在非揮發性記憶體1 4之更新處理之中斷中, 則進至S67 ’結束插入處理常規。又,若係非揮發性記憶 體更新處理之中斷中,(:1)1;2藉由發出對非揮發性記 隐1 4再開始寫入/消去之指令,再開始非揮發性記憶體 14之更新處理(S66)。即,cpu 2將控制分支至ram 3上之 插入處理所對應之後處理常規(插入處理所對應之後處理 之起始位址),再度開始上述更新處理。次之,若該更新 處理結束,結束插入處理常規(S67)。其後回復至圖丨丨之 S49之迴路。 經濟部智慧財產局員工消費合作社印彻农 依上述動作,對於非揮發性記憶體丨4之更新中所發生之 插入王要因素,可正確的執行插入處理。 次之,基於圖1 3之流程圖説明非揮發性記憶體1 4中所 指定之區域之消去動作。 首先’若發生對非揮發性記憶體丨4之消去指令(S71), -26- 本《Λ張尺度L用宁國國家標準(CNS)A4規格(21〇χ297公釐) 460836 A7 B7 經濟部智慧財產局員工消費合作社印制衣 五、發明說明(24 ) CPU 2判斷該指令是否係系統程式所呼叫者π”)。 該結果若非系統程式所呼叫者,則分支至s8〇,中止處 另方面,若上述指令係系統程式所呼叫者,則脾弗 揮發性記憶體丨4之消去區塊之#則將非 月云塊(位址設定爲變數DST(S73)。 次义’ CPU 2將非揮發性記憶體14之更新中旗幟設定爲丄 (S74),其後,禁止插入(S75)。 如此,禁止插入係在因下—個S76之動作使控制移至 :AM 3上之常規時’可依插入之發生而不經考慮不執行非 揮發性1己憶體14上之插入處理常規之故。至此爲止之處 理係由非揮發性記憶體14上之程式所執行。 此處無法一面執行非揮發性記憶體14上之程式,—面、、肖 去非揮發性記憶體14之任意區塊。故,此後,將控制移 至基於系統程式預先傳送儲存於RAM 3之程式,即將控 移至RAM内常規(S76)。 二 RAM内常規之處理結束後,再度允許被禁止之插入,將 控制再度移至非揮發性記憶體14上之程式,即將控制移 至非揮發性記憶體i 4之區塊消去動作(S77)。 夕 次之,將非揮發性記憶體14之更新中旗幟重新設定爲〇 (S78),結束非揮發性記憶體〗4之區塊消去動作(S79)。 上述S76之RAM内常規之動作爲係前述圖丨丨之流程圖所 示者。於此流程圖之S41中,此次係爲消去指令之故,進 至S56,CPU 2藉由發出消去非揮發性記憶體丨4之指令,開 始消去包含被設定爲變數DST之非揮發性記憶體14之位址 之1區塊。 ' 27 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱 -------------^ ---r----訂---------I ^ (請先閱讀背面之注意事項再填寫本頁) 460836 A7 五、發明說明(25) 次之,因非揮發性記憶體丨4之1區塊之消去動作耗費時 間之故,允許插入(S48),CPU 2—面監視插入之發生,— 面等待上述消去動作結束(S49)。又,插入發生時之動作 係如前述基於圖丨2之流程圖所作之説明。 其後,CPU. 2檢知出非揮發性記憶體丨4之1區塊之消去 動作結束後,禁止插入(S50)。 次之,CPU 2判斷此次之非揮發性記憶體丨4之1區塊之 消去動作中是否發生錯誤(S51)。若判斷有錯誤發生則進至 S54,CPU 2藉由發出將非揮發性記憶體丨4設定爲讀出模式 之指令’將非揮發性記憶體1 4設定爲讀出模式,結束 ram内常規之處理(S55)。 ° 又,於S5I判斷中,在未發生上述錯誤正常結束非揮發 性6己憶體1 4之1區塊之消去動作之情況下,若對非揮發性 記憶體1 4所下達之處理指令爲消去指令(S52),則進至 S54,經過此處之上述動作,結束RAM内常規之處理(s55)。 次1,基於圖1 4之流程圖及圖丨5説明對非揮發性記憶 1 4進行’貝料之改寫(overwrite)動作(更新動作)之細節。 爲了在非揮發性記憶體1 4上進行資料更新,必需消去非 揮發性記憶體1 4之改寫區域之資料。本實施形態之單晶 微1 1所具備之非揮發性記憶體丨4係對每1區塊爲單位進行 消去者。故,若要只對區塊内之任意區域予以消除,需要 特別的步驟。 圖1 5説明用以消除上述非揮發性記憶體1 4之任意區域 之步驟。對非揮發性記憶體1 4冬改寫動作,係在最初消 私紙張尺度適用中國國 (請先閱讀背面之注意事項再填寫本頁) -訂·--------線-Γ 經濟部智慧財產局員工消費合作社印製 28- 4 60836 A7 __B7 五、發明說明(26 ) 去改寫對象區域後,對該區域進行連續寫入者。圖Μ之 S93至S1G1之處理相^圖15⑷所示之序列(叫咖印至 圖15⑷所示之序列4之處理㈣。將處理分割爲各序列係 因各序列耗費時間,故使每—序列可執行系統程式之處 理。又,例如圖15⑷所示之區塊C_E係對應於圖7之作爲 資料區域1 - 3之區塊C - E。 於圖14中,基於系統程式,發出對非揮發性記憶體μ 之資料改寫指令後(S91),CPU 2首先進行改寫對象區域消 去0 此時,將序列號設定爲1(S92),算出消去對象區塊(區塊 C - E)中之消去對象區域(區塊D )以外之備份對象區域1、 2 (區塊C、E )之各個起起位址及大小(S93)。 次之,因應必要執行系統程式或使用者程式之處理 (S94)。 /人之’判斷用以消去任意區域之消去動作序列是否全部 結束(S95)。此時,序列號若非0,則因仍在序列處理中之 故’因應序列號進至S96-S99。 序列號爲1時,S96如圖15(a)所示,基於S92中所算出之 備伤對象區域1、2之起始位址與大小尺寸,依對非揮發 性記憶體1 4之連續寫入動作,進行向備份用之區塊(備份 區塊)之寫入。備份用之區塊係使用例如圖7所示之非揮發 性記憶體1 4之備份區域(F區塊)。又,該備份區域内之資 料係預先被消去。 上述備份動作結束後,爲移至下—序列之故,於s 1〇〇中 29- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
訂---------線丨C 經濟部智慧財產局員工消費合作社印製 4 60836 A7 五、發明說明(27) 將序列號設定為丨,重覆S94起之。 於S9.7中,如圖15(b)所示,消 以列號為2時, 對象區塊内之資料。 5 4去對象區域之消去 序列號為3時,於S98中,如圖 ' 所備份之備份區域丨、2 _ j 不,將S96之動作 ζ馬口到原來的消去 序列號為4時,於S99中 ·十“塊内。 之資料全部除去。 圓_所不’將備份區塊内 依以上-連串之動作’結束非揮 域之消去動作。 版14又任思區 •、次之’ S1Q1將序列號消除為〇 ’經過S94、S95進至S102。 该S102係於非揮發性記憶體14之因i5⑷所示之消去完畢 區!(區塊一D )將貝料寫入。藉此’結束非揮發性記憶體1 4 之資料改窝動作(S 1 〇3)。 以上所記載之單晶微!、i i並非僅可將】個非揮發性記惊 體作為儲存程式之程式區域、或作為進行資料之儲存、改 寫之資料區域之任一者使用,而係可同時作為兩區域使 用。特別是在搭載大容量之非揮發性記憶體之情況下,作 為上述兩區域使用特別有效果。 又,因可將非揮發性記憶體同時作為上述兩區域使用, 具備該單晶微1、丨丨之例如丨c卡便不需具備複數之晶片, 而可達成小型化之目的。 又’在例如具備上述單晶微1、丨丨之Ic卡中,在搭載大 容量之非揮發性記憶體之情況下,可動態變化程式容量或 資料容量而予以使用。藉此,可做成富彈性且高安全性之 -30- 私紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ;--------訂---------線 L----------------------- 4 e〇 83 6 經濟部智慧財產局員工消費合作社印製 A7 ------------B7 _ 五、發明說明(28 ) 化卡。於IC卡中,可實現能動態改寫多應用系統之目的。 触即,雖在10卡用途上曾研究可實現多應用之大容量記憶 月豆《搭載版,但因程式仍在自啓R〇M上之故,使其使用上 仍有限制。相對於此,若使用本單晶微卜u,在ic卡發 仃後仍可眞正的動態追加或消去應用程式,亦可輕易的^ 成〇 s之改版升級。 本發明之内建非揮發性記憶體之微電腦亦可由以下元件 構成·至少丨個可改寫之非揮發性記憶體;自啓,其 係f存微電腦開始用之初始程式及用以將該初純式傳送 至則述非揮發性?己憶體之傳送程式者;以及控制機構,其 1在前述非揮發性記憶體内未儲存任何程式時,將前述初 釓,式基於前述傳送程式傳送至前述非揮發性記憶體者。 秘藉此,對於未儲存任何資料之剛製造成之非揮發性記憶 體,可輕易自自啓ROM傳送資料予以儲存。 上述内建非揮發性記憶體之微電腦之前述控制機構,係 基於自前述非揮發性記憶體傳送儲存至RAM之程式,對前 述非揮發性記憶體進行資料之寫入與消去之至少一者而構 成0 依上述構造,基於儲存於RAM之程式,可對非揮發性記 憶體進行資料之寫人與消去之至少-者。X,此處理係基 於RAM上程式而進行之故,即使在非揮發性記憶體上正在 執行其他程式’亦可不影響其處理而予以進行。 上述内建非揮發性記憶體之微電腦之前述控制機構,係 基於儲存於RAM之程式,自前述非揮發性記憶體或之 1 ___________ _ 31 - 本紙張尺度適用中ίϊ~家標準(CNS)A4藏;x 297公爱)
線. f請先閱讀背面之注意事項再填寫本頁) n n n n I n i n 460836 A7 B7 五、發明說明(29 ) 特定區域將立刻讀出, 之特定區域而構成者。,e,料窝人前述非揮發性記憶體 依上述構造,基於伴 憶體❹am之特定區:==程式,可自非揮發性記 揮發性記憶體之特定=貪科讀出’將該資料寫入前述非 進行之故,即使在該處理係基於RAM上程式 玄可;揮發性記憶體上正在執行其他程式, 亦可不對孩處理造成影響而進行。 .上述内建非揮發性障减、 非揮發性記憶體内儲微電腦之構造係爲:在前述 基於前述職_存之Η ^程式,料控制機構在 資料之寫入與消去之至;ΐ者==發性_執行 ...^ Α 宥時右發生插入,則可基於前 :所二理i起始位址’將控制分支至前述非揮發性記憶 月a所儲存足插入處理之程式。 依上述構造,控制機構,在基於Ram所儲存之程式,對 非揮發性記憶體執行資料之寫人及消去之至少―者時發生 插入時’將中斷上述處理,並同時基於插入處理之起始位 址,將控制移至非揮發性記憶體所儲存之插入處理之程 弋執行肩秸式。藉此,在發生插入之情況下,可適當的 進行該插入處理。 '在發明説明中所記載之具體實施樣態或實施例,僅係用 以况明本發明之技術内容者,不應依該等具體例狹義限定 解釋本發明,在本發明之精神及以下記載之申請專利範圍 内’可進行各種變更予以實施。 -32 (請先閱讀背面之注意事項再填寫本頁) ----K----訂---------線 1〈 經濟部智慧財產局員工消費合作社印製 卜紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公釐 460836 A7 B7 五、發明説明(29a ) 元件符號說明 1 早晶微電腦
2 CPU
3 RAM 4 快閃記憶體
5 自啟ROM 6 系列溝通介面(S C I) II 單晶微電腦 14 非揮發性記憶體 10 1 單晶微電腦 102 轉換板 103 個人電腦 104 資料線 105 系列資料線
106 系列溝通介面S C I 10 7 内部匯流排線 10 8 快閃記憶體
1 09 CPU
110 ROM
III RAM 1 12 要求插入信號 -32a- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)

Claims (1)

  1. d 6 Ο 83 S A8 B8 C8 D8 六 經濟部智慧財產局員工消費合作社印製 、申請專利範圍 l -種内建非揮發性記憶體之微電腦,其係具備至少—個 配置於微電腦之記憶體空間之可改窝之非揮發性記憶體 者其特徵在於:具備 自啓醜’其係儲存微電腦開始用之初始程式,及用以 將㈣始程式傳送至前述非揮發性記憶體 者;及 控制機構,其係在前述非揮發性記憶體内未儲存任何 私式日争冑則述初始考呈式基於前述傳送程式傳送至前述 非揮發性記憶體,其後,將自啓R〇M自微電腦之記憶體 空間予以排除者。 2. 如申請專利範圍第!項之内建非揮發性記憶體之微電 腦,其中更具備RAM : 前述非揮發性記憶體儲㈣送程式,其係用以將儲 存於孩非揮發性記憶體之程式傳送至前述RAM者; 前述控制機構係可執行儲存於前述RAM之程式,基 於前述傳送程式,將儲存於前述非揮發性記憶體之程 式傳送至RAM,同時,在執行儲存於該ram之程式 時’將包含於前述初*程式之中斷插入處理之起始位 址自非揮發性記憶體上移動至Ram上者。 3. -種内建非揮發性記憶體之微電腦,其係具備至少—個 配置於微電細足記憶體空間之可改寫之非揮發性記憶 體、及RAM者’其特徵在於: 前述非揮發性記憶體儲存插入處理之起始位址、及用 以將所儲存之第1程式傳送至前述ram之傳送程式; 33- 本紙張尺度週用T國國豕標準(CNS)A4規格(210 X 297公爱 (請先閱讀背面之注意事項再填寫本頁) -丨線· ^ βπΒ36 '申請專利範圍 : ϋ機構’其係可執行儲存於前述RAM之程 述傳送程式,«述第1程式自非揮發性記 (請先閱讀背面之注意事項再填寫本頁) =傳SRAM,同時,在執行錯存於該RAM之第㈠呈 二叙將刖述插入處理〈起始位址自非揮發性記憶體 上移動至RAM上者。 4·:申請專利範圍第2或3項之内建非揮發性記憶體之微電 其中程式區域與資料區域係被設定於同__前述非 揮發性€憶體上;前述程式區域内儲存第”式,其係 下令使用同-非揮發性記憶體之資料區域者,·前述控 制機構係基於前述第2程式,將前述資料區域作為資料 儲存用者。 如申請專利範圍第2或3項之内建非揮發性記憶體之微電 腦,其中前述控制機構係基於自前述非揮發性記憶體 傳运儲存於RAM之程式,對前述非揮發性記憶體至少 進行資料之窝入與消除之任一方者。 6·如申請專利範圍第2或3項之内建非揮發性記憶體之微電 月甸,其中可述控制機構係基於儲存於前述ram之程式’ 自前述非揮發性記憶體或RAM之特定區域將資料讀 出,將該資料窝入前述非揮發性記憶體之特定區域者。’ 7 .如申請專利範圍第2或3項之内建非揮發性記憶體之微電 腦,其中前述非揮發性記憶體内儲存插入處理之程 式; 酌述控制機構係基於儲存於前述ram之程式,在對前 述非揮發性記憶體執行資料之寫入與消除之至少一方Z -34 本紙張尺度適用中關家標準(CNS)A4規格⑵G x 297公楚 4 6 0 8 3 6 A8 B8 C8 D8 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 可基於前述插入處理之起始位址,將控 =支至^非揮發性記憶體所儲存之插人處理之程式 8 ·如申請專利範圍第7項之 ’ t +二A 円还非揮發性記憶體之微電 彳r±妹牡&里碎存於W述RAM之程 式時,示止其他處理之插入者。 9.如申請專利範圍第$項之内埭 BK< - , 円運非揮發性記憶體之微電 月® ’其中如述非揮發性印憧触 . 平啜往°己虑姐内儲存插入處理之程 式, 自前述非揮發性記憶體傳送儲存至RAM之程式中包含 對非揮發性記憶體進行资 —. J '、打 < 舄入與消除之至少一方之 窝/消除私式《外,包含該窝入/消除程式之處理之插 入處理二呈式、分支至前述插入處理程式之分支處理程 式、及可述寫入/消除程式之處理之再處理程式。 K).如申請專利範圍第⑷項之内建非揮發性記憶體之微電 腦,其中前述非揮發性記憶體係快閃記憶體者。 11. 如申請專利範園第liu項之内建非揮發性記憶體之微電 腦,其中前述非揮發性記憶體係EEPR0M者。 12. 如申請專利範圍第!或3項之内建非揮發性記憶體之微電 腦,其中前述非揮發性記憶體係FeRAM者。 35- 本紙張尺度適用中國國家標準(CNS)A4規格(2〗〇χ297公爱了 (請先閱讀背面之注意事項再填寫本頁) 訂---------線—- -n n n η u n n n u
TW089105695A 1999-04-02 2000-03-28 Microcomputer having built-in nonvolatile memory TW460836B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09686499A JP3727485B2 (ja) 1999-04-02 1999-04-02 不揮発性メモリ内蔵マイクロコンピュータ

Publications (1)

Publication Number Publication Date
TW460836B true TW460836B (en) 2001-10-21

Family

ID=14176323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089105695A TW460836B (en) 1999-04-02 2000-03-28 Microcomputer having built-in nonvolatile memory

Country Status (5)

Country Link
US (1) US6598137B1 (zh)
EP (1) EP1041486A3 (zh)
JP (1) JP3727485B2 (zh)
KR (1) KR100413227B1 (zh)
TW (1) TW460836B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4034032B2 (ja) * 2000-08-07 2008-01-16 Necエレクトロニクス株式会社 キャッシュ内蔵マイクロコンピュータ
JP4230122B2 (ja) * 2001-03-30 2009-02-25 株式会社ルネサステクノロジ マイクロコンピュータ、書込み方法及び消去方法
US7072879B2 (en) * 2001-10-22 2006-07-04 Siemens Building Technologies, Inc. Partially embedded database and an embedded database manager for a control system
JP2004030438A (ja) * 2002-06-27 2004-01-29 Renesas Technology Corp マイクロコンピュータ
JP2004334486A (ja) * 2003-05-07 2004-11-25 Internatl Business Mach Corp <Ibm> ブートコードを用いた起動システム、及び起動方法
FR2872603B1 (fr) * 2004-07-03 2007-02-09 Samsung Electronics Co Ltd Procede et dispositif pour executer le code d'amorcage de systemes integres
KR100604877B1 (ko) 2004-07-03 2006-07-31 삼성전자주식회사 내장 시스템의 메모리 어드레스의 매핑을 제어하는 장치와방법
US20060080522A1 (en) * 2004-10-13 2006-04-13 Button Russell E Method, apparatus, and system for facilitating secure computing
EP1701262B1 (en) * 2005-03-08 2007-12-12 Robert Bosch Gmbh Method and device of rewriting a sector storing the bootloader code in a sector erasable semiconductor memory means
US7480836B2 (en) * 2005-04-25 2009-01-20 Hewlett-Packard Development Company, L.P. Monitoring error-handler vector in architected memory
KR101010489B1 (ko) * 2005-06-21 2011-01-21 미츠비시덴키 가부시키가이샤 프로그램 실행 시스템을 위한 프로그래밍 시스템 및검사장치용 프로그램 작성 시스템
JP2007052717A (ja) * 2005-08-19 2007-03-01 Fujitsu Ltd データ転送装置およびデータ転送方法
JP4917292B2 (ja) * 2005-09-30 2012-04-18 株式会社アドバンテスト 試験装置、及び試験方法
US7640424B2 (en) * 2005-10-13 2009-12-29 Sandisk Corporation Initialization of flash storage via an embedded controller
JP5754264B2 (ja) * 2011-06-24 2015-07-29 富士ゼロックス株式会社 プログラム実行装置、画像処理装置およびプログラム
EP2959378A1 (en) * 2013-02-22 2015-12-30 Marvell World Trade Ltd. Patching boot code of read-only memory
DE102015213138A1 (de) * 2015-07-14 2017-01-19 Siemens Schweiz Ag Verfahren zur Durchführung eines Betriebssystem-Updates

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4698750A (en) * 1984-12-27 1987-10-06 Motorola, Inc. Security for integrated circuit microcomputer with EEPROM
US5187792A (en) * 1990-05-09 1993-02-16 International Business Machines Corporation Method and apparatus for selectively reclaiming a portion of RAM in a personal computer system
IT1254937B (it) * 1991-05-06 1995-10-11 Aggiornamento dinamico di memoria non volatile in un sistema informatico
US5388267A (en) * 1991-05-29 1995-02-07 Dell Usa, L.P. Method and apparatus for updating and restoring system BIOS functions while maintaining BIOS integrity
US5473775A (en) * 1991-10-11 1995-12-05 Kabushiki Kaisha Toshiba Personal computer using flash memory as BIOS-ROM
US5687345A (en) * 1992-03-17 1997-11-11 Hitachi, Ltd. Microcomputer having CPU and built-in flash memory that is rewritable under control of the CPU analyzing a command supplied from an external device
JPH05342374A (ja) 1992-06-11 1993-12-24 Mitsubishi Electric Corp ワンチップマイクロコンピュータ
US5574926A (en) * 1993-03-11 1996-11-12 Olympus Optical Co., Ltd. One-chip microcomputer system having function for substantially correcting contents of program
US5522076A (en) * 1993-05-13 1996-05-28 Kabushiki Kaisha Toshiba Computer system having BIOS (basic input/output system)-ROM (Read Only Memory) writing function
JPH08101794A (ja) 1994-09-30 1996-04-16 Nec Corp ファームウェアのプログラム書き換え方式
JP3292864B2 (ja) 1995-02-07 2002-06-17 株式会社日立製作所 データ処理装置
KR100224552B1 (ko) * 1996-03-15 1999-10-15 하나와 요시카즈 자동차용 로크 방지 브레이크 제어 시스템
JP2940480B2 (ja) * 1996-07-05 1999-08-25 日本電気株式会社 コンピュータシステム
JPH10116187A (ja) * 1996-10-11 1998-05-06 Mitsubishi Electric Corp マイクロコンピュータ
JP3773607B2 (ja) * 1996-11-28 2006-05-10 Necエレクトロニクス株式会社 フラッシュeeprom内蔵マイクロコンピュータ
JP3173407B2 (ja) 1997-02-05 2001-06-04 日本電気株式会社 フラッシュeeprom内蔵マイクロコンピュータ
JPH11219299A (ja) * 1998-02-02 1999-08-10 Mitsubishi Electric Corp マイクロコンピュータ
US6308265B1 (en) * 1998-09-30 2001-10-23 Phoenix Technologies Ltd. Protection of boot block code while allowing write accesses to the boot block
US6457175B1 (en) * 1998-11-09 2002-09-24 Tut Systems, Inc. Method and apparatus for installing a software upgrade within a memory resource associated with a computer system
US6434695B1 (en) * 1998-12-23 2002-08-13 Apple Computer, Inc. Computer operating system using compressed ROM image in RAM

Also Published As

Publication number Publication date
KR20010006947A (ko) 2001-01-26
KR100413227B1 (ko) 2003-12-31
US6598137B1 (en) 2003-07-22
JP2000293367A (ja) 2000-10-20
EP1041486A2 (en) 2000-10-04
JP3727485B2 (ja) 2005-12-14
EP1041486A3 (en) 2003-04-23

Similar Documents

Publication Publication Date Title
TW460836B (en) Microcomputer having built-in nonvolatile memory
JP4181641B2 (ja) 委任特性を備えたマルチアプリケーションカード
TW514833B (en) 1-chip microcomputer and IC card using same
TW318227B (zh)
JP2003132305A (ja) メモリカードを制御するための装置および方法
US20070011416A1 (en) Data storage device and medium and related method of storing backup data
CN105830021B (zh) 可更新集成电路无线电
JP2003108385A (ja) 着脱型外部記憶装置を利用したコンピュータシステムおよびコンピュータ利用方法
JP4742469B2 (ja) 複数のosを用いるicカード、icカード処理装置および処理方法
JP2003196613A (ja) メモリカードを制御するための装置および方法
JP5104653B2 (ja) Icカード及びicカードプログラム
TW583582B (en) Microcomputer and associated method for reducing memory usage of the microcomputer
JP3607658B2 (ja) 携帯可能電子装置
JP2001067210A (ja) Icカードとicカードにおけるアプリケーションのインストール方法
JP7010084B2 (ja) Ic決済で用いるトークンデバイス
TW507153B (en) Embedded system for fast updating software and the method for fast updating the embedded system software
CN101458627A (zh) 启动装载器自我更新系统及其方法
JP2005025441A (ja) Icカードのアプリケーションプログラム更新方法
JP6662140B2 (ja) Icカード及びicカードにおけるメモリ制御方法
TW482959B (en) Flash memory access control method of handheld personal computer
JP2006126987A (ja) 画像処理装置
JP2003281487A (ja) 携帯可能電子装置、及びアプリケーションとデータ領域をメモリ内に設ける方法
JP2002073360A (ja) 起動情報書換装置
JP4774681B2 (ja) 共通コマンドアプリケーションを実装したマルチアプリケーション型icカード
JP5853590B2 (ja) Icチップ、icチップにおける処理方法、icチップ用処理プログラム、及びicカード等

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees