JP2007500916A - 組み込みnandフラッシュコントローラを持つsdramメモリ・デバイス - Google Patents
組み込みnandフラッシュコントローラを持つsdramメモリ・デバイス Download PDFInfo
- Publication number
- JP2007500916A JP2007500916A JP2006521766A JP2006521766A JP2007500916A JP 2007500916 A JP2007500916 A JP 2007500916A JP 2006521766 A JP2006521766 A JP 2006521766A JP 2006521766 A JP2006521766 A JP 2006521766A JP 2007500916 A JP2007500916 A JP 2007500916A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory device
- controller
- host system
- sdram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 124
- 238000004891 communication Methods 0.000 claims description 16
- 230000006837 decompression Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4406—Loading of operating system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44568—Immediately runnable code
- G06F9/44573—Execute-in-place [XIP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
- G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【解決手段】メモリ・デバイスは二つのダイを含む。一方のダイ上には第一のメモリが加工され、他方のダイ上には、第一のメモリのコントローラが加工されている。この他方のダイ上には、また、第一のメモリが用いる信号とは異なる複数の信号を用いてホスト・システムとの通信を行う、第二のメモリ等のもう一つの構成要素が加工される。デバイスは、第二の構成要素の信号だけを用いてホスト・システムとの通信を行うための単一のインタフェースを含む。最も好ましい実施例では、第一のメモリがNANDフラッシュメモリであり、第二のメモリがSDRAMである。
【選択図】図3
Description
D[0:x]−データ。
CE#−チップ選択。
OE#−出力エネイブル。
WE#−書き込みエネイブル。
BUSY#−メモリ・デバイスの状態を示す。
リセット#−リセット信号。
CLK−システム・クロック。
バス22上のSDRAM18と通信するための典型的な信号は、次のものを含む。
CLK−システム・クロック。
CS−チップ選択。
CKE−クロック・エネイブル。
BA[0:x]−バンク・アドレス。
DMQ[0:x]−データ入力/出力。
A[0:x]−ロウアドレス、コラムアドレス。
DQ[0:x]−データ入力/出力。
RAS−ロウアドレス・ストローブ。
CAS−コラムアドレス・ストローブ。
WE−書き込みエネイブル。
CLE−コマンド・レジスタに送信するコマンドのための作動パスを制御する。
ALE−内部アドレス・レジスタへのアドレスのための作動パスを制御する。
CS−チップ選択(あるいは、CE−チップ・エネイブルに同等)。
RE−シリアル・データ出力制御。アクティブな場合、I/Oバス上へデータを送る。
WE−I/Oポートへの書き込みを制御する。
R/B−デバイスの状態を示す。
デバイス30が8ビット対16ビット・モード、カスケード構成及びハードウェア書き込み保護で作動するように構成するための、構成インタフェース58。
進歩したデータ/コード・セキュリティ及び保護のための、書き込み/読み取り保護と一回限りのプログラミング(OTP)を含む、保護及びセキュリティ可能化ブロック52。
ホスト・システム初期化機能のために、ダウンロード・エンジン42で拡張したインプレース実行(XIP)機能を持つプログラマブル・ブート・ブロック40。
オン・ザ・フライ・エラー処理のための、エラー検出及びエラー訂正コード・ブロック54。
ホスト・システムからNANDフラッシュメモリ34へデータを流すデータ・パイプライン44。
ソフトウェアドライバとNANDフラッシュメモリ34との間で、アドレス、データ及び制御情報を転送することを担うレジスタを含む、コントロール及びステータス・ブロック50。
フラッシュインタフェース56。
ホスト・システム・バス・アドレス、データ及び制御信号を、有効なNANDフラッシュ信号へ翻訳するためのバス制御ブロック48。
システム・インタフェース38から受信したアドレス範囲に応じて、コントローラ32内の関連ユニットを起動させるための、アドレス・デコーダ46。
・グリッド・ アレイのボールは、本文で用いる用語「ピン」の例である。
本文で用いる用語「SDRAM」の範囲は、すべてのタイプのシンクロナス・ダイナミックRAMをも含み、限定せずにDDR SDRAM、QDR
SDRAM、そしてそれらの派生物を含む。
Claims (41)
- (a)第一のメモリを加工した第一のダイ、そして
(b)
(i)前記第一のメモリに対するコントローラと、
(ii)少なくとも一つの追加構成要素とを加工した第二のダイからなるメモリ・デバイス。 - 前記第一の、そして第二のダイが、共通のパッケージ内にパッケージされる、請求項1に記載のメモリ・デバイス。
- さらに、
(c)前記第一の、そして第二のダイを、ホスト・システムに操作上接続するための複数のピンからなる、請求項2に記載のメモリ・デバイス。 - 前記第一のメモリが不揮発性メモリである、請求項1に記載のメモリ・デバイス。
- 前記不揮発性メモリがフラッシュメモリである、請求項4に記載のメモリ・デバイス。
- 前記フラッシュメモリがNANDフラッシュメモリである、請求項5に記載のメモリ・デバイス。
- 前記少なくとも一つの追加構成要素が第二のメモリを含む、請求項1に記載のメモリ・デバイス。
- 前記第二のメモリが揮発性メモリである、請求項7に記載のメモリ・デバイス。
- 前記揮発性メモリがSDRAMである、請求項8に記載のメモリ・デバイス。
- 前記コントローラが、前記SDRAMに適当な、ホスト・システムへのインタフェースを含む、請求項9に記載のメモリ・デバイス。
- さらに、
(c)前記SDRAMに適当な、ホスト・システムへの単一のインタフェースからなる請求項9に記載のメモリ・デバイス。 - 前記第一のメモリ及び前記少なくとも一つの追加構成要素が、各々異なる複数の信号を用いて、ホスト・システムとの通信を行う、請求項1に記載のメモリ・デバイス。
- 前記コントローラが、前記少なくとも一つの追加構成要素の前記信号を用いるだけで前記ホスト・システムとの通信を行うためのインタフェースを含む、請求項12に記載のメモリ・デバイス。
- さらに、
(c)前記少なくとも一つの追加構成要素の前記信号を用いるだけで、前記ホスト・システムとの通信を行うための単一のインタフェースからなる、請求項12に記載のメモリ・デバイス。 - 前記コントローラがXIPブート・ブロックを含む、請求項1に記載のメモリ・デバイス。
- 前記コントローラが、また、前記少なくとも一つの追加構成要素を管理するようにも作動する、請求項1に記載のメモリ・デバイス。
- 前記少なくとも一つの追加構成要素の前記一つが第二のメモリであり、前記コントローラが前記第二のメモリに対してページングを提供する、請求項1に記載のメモリ・デバイス。
- 前記少なくとも一つの追加構成要素の前記一つが第二のメモリであり、前記コントローラが前記第二のメモリに対してハードウェア圧縮解除を提供する、請求項1に記載のメモリ・デバイス。
- (a)請求項1に記載のメモリ・デバイス、
(b)CPU、そして
(c)前記CPUと前記メモリ・デバイスとの間の通信のための単一のバスからなるシステム。 - 前記通信が、前記少なくとも一つの追加構成要素の少なくとも一つのみに適当な信号を介して行われる、請求項19に記載のシステム。
- (a)第一のメモリと、第二のメモリに対するコントローラとを加工した第一のダイからなるメモリ・デバイス。
- 前記第二のメモリが不揮発性メモリである、請求項21に記載のメモリ・デバイス。
- 前記不揮発性メモリがフラッシュメモリである、請求項22に記載のメモリ・デバイス。
- 前記フラッシュメモリがNANDフラッシュメモリである、請求項23に記載のメモリ・デバイス。
- 前記第一のメモリが揮発性メモリである、請求項21に記載のメモリ・デバイス。
- 前記揮発性メモリがSDRAMである、請求項25に記載のメモリ・デバイス。
- 前記コントローラが、前記SDRAMに適当な、ホスト・システムへのインタフェースを含む、請求項26に記載のメモリ・デバイス。
- さらに、
(b)前記SDRAMに適当な、ホスト・システムへの単一のインタフェースからなる、請求項26に記載のメモリ・デバイス。 - さらに、
(b)前記第二のメモリを加工した第二のダイからなる、請求項21に記載のメモリ・デバイス。 - 前記第一の、そして第二のダイが、共通のパッケージ内にパッケージされる、請求項29に記載のメモリ・デバイス。
- さらに、
(c)前記第一の、そして第二のダイを、ホスト・システムに操作上接続するための複数のピンからなる、請求項30に記載のメモリ・デバイス。 - 前記第一の、そして第二のメモリが、各々異なる複数の信号を用いて、ホスト・システムとの通信を行う、請求項29に記載のメモリ・デバイス。
- 前記コントローラが、前記第一のメモリの前記信号を用いるだけで、前記ホスト・システムとの通信を行うためのインタフェースを含む、請求項32に記載のメモリ・デバイス。
- さらに、
(c)前記第一のメモリの前記信号を用いるだけで、前記ホスト・システムとの通信を行うための単一のインタフェースからなる、請求項33に記載のメモリ・デバイス。 - 前記コントローラがXIPブート・ブロックを含む、請求項21に記載のメモリ・デバイス。
- 前記コントローラが、また、前記第一のメモリを管理するようにも作動する、請求項21に記載のメモリ・デバイス。
- 前記コントローラが前記第一のメモリに対してページングを提供する、請求項21に記載のメモリ・デバイス。
- 前記コントローラが前記第一のメモリに対して圧縮解除を提供する、請求項21に記載のメモリ・デバイス。
- (a)請求項21に記載のメモリ・デバイス、
(b)CPU、そして
(c)前記CPUと前記メモリ・デバイスとの間の通信のための単一のバスからなるシステム。 - 前記通信が、前記第一のメモリにのみ適当な信号を介して行われる、請求項39に記載のシステム。
- さらに、
(d)前記第二のメモリからなる、請求項39に記載のシステム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US49221703P | 2003-07-31 | 2003-07-31 | |
US60/492,217 | 2003-07-31 | ||
US10/704,613 | 2003-11-12 | ||
US10/704,613 US7752380B2 (en) | 2003-07-31 | 2003-11-12 | SDRAM memory device with an embedded NAND flash controller |
PCT/IL2004/000399 WO2005010637A2 (en) | 2003-07-31 | 2004-05-12 | Sdram memory device with an embedded nand flash controller |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013084237A Division JP5588536B2 (ja) | 2003-07-31 | 2013-04-12 | メモリ・デバイス、メモリ・デバイスを有するシステム、及び埋め込み型デバイスの動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007500916A true JP2007500916A (ja) | 2007-01-18 |
JP5290516B2 JP5290516B2 (ja) | 2013-09-18 |
Family
ID=34108105
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006521766A Expired - Lifetime JP5290516B2 (ja) | 2003-07-31 | 2004-05-12 | メモリ・デバイス、メモリ・デバイスを有するシステム、及び埋め込み型デバイスの動作方法 |
JP2013084237A Expired - Fee Related JP5588536B2 (ja) | 2003-07-31 | 2013-04-12 | メモリ・デバイス、メモリ・デバイスを有するシステム、及び埋め込み型デバイスの動作方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013084237A Expired - Fee Related JP5588536B2 (ja) | 2003-07-31 | 2013-04-12 | メモリ・デバイス、メモリ・デバイスを有するシステム、及び埋め込み型デバイスの動作方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7752380B2 (ja) |
EP (1) | EP1649378A4 (ja) |
JP (2) | JP5290516B2 (ja) |
KR (1) | KR100867900B1 (ja) |
WO (1) | WO2005010637A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007183961A (ja) * | 2005-12-28 | 2007-07-19 | Silicon Storage Technology Inc | ハードディスクドライブキャッシュメモリ及び再生デバイス |
JP2009506390A (ja) * | 2005-03-24 | 2009-02-12 | サンディスク アイエル リミテッド | スマートカード上の内部アプリケーションのローディング |
JP2011528154A (ja) * | 2008-07-01 | 2011-11-10 | エルエスアイ コーポレーション | フラッシュ・メモリ・コントローラとフラッシュ・メモリ・アレイの間でインタフェースをとるための方法および装置 |
Families Citing this family (94)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7800932B2 (en) * | 2005-09-28 | 2010-09-21 | Sandisk 3D Llc | Memory cell comprising switchable semiconductor memory element with trimmable resistance |
KR20050022798A (ko) * | 2003-08-30 | 2005-03-08 | 주식회사 이즈텍 | 유전자 어휘 분류체계를 이용하여 바이오 칩을 분석하기위한 시스템 및 그 방법 |
US7424659B2 (en) * | 2003-10-31 | 2008-09-09 | Sandisk Il Ltd. | System-in-package and method of testing thereof |
KR100598097B1 (ko) * | 2003-12-29 | 2006-07-07 | 삼성전자주식회사 | 듀얼 칩 패키지 |
TWI273397B (en) * | 2004-07-01 | 2007-02-11 | Winity Technology Inc | Virtual memory device including a bridge circuit |
US20060143371A1 (en) * | 2004-12-28 | 2006-06-29 | Rudelic John C | Integrated memory management apparatus, systems, and methods |
JP2008530683A (ja) * | 2005-02-11 | 2008-08-07 | サンディスク アイエル リミテッド | Nandフラッシュメモリ・システム・アーキテクチャ |
US9542352B2 (en) * | 2006-02-09 | 2017-01-10 | Google Inc. | System and method for reducing command scheduling constraints of memory circuits |
US8327104B2 (en) * | 2006-07-31 | 2012-12-04 | Google Inc. | Adjusting the timing of signals associated with a memory system |
US7392338B2 (en) | 2006-07-31 | 2008-06-24 | Metaram, Inc. | Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits |
US20080028136A1 (en) * | 2006-07-31 | 2008-01-31 | Schakel Keith R | Method and apparatus for refresh management of memory modules |
US8111566B1 (en) | 2007-11-16 | 2012-02-07 | Google, Inc. | Optimal channel design for memory devices for providing a high-speed memory interface |
US20060294295A1 (en) * | 2005-06-24 | 2006-12-28 | Yukio Fukuzo | DRAM chip device well-communicated with flash memory chip and multi-chip package comprising such a device |
US8077535B2 (en) | 2006-07-31 | 2011-12-13 | Google Inc. | Memory refresh apparatus and method |
US9507739B2 (en) | 2005-06-24 | 2016-11-29 | Google Inc. | Configurable memory circuit system and method |
US7386656B2 (en) * | 2006-07-31 | 2008-06-10 | Metaram, Inc. | Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit |
US8081474B1 (en) | 2007-12-18 | 2011-12-20 | Google Inc. | Embossed heat spreader |
US8438328B2 (en) | 2008-02-21 | 2013-05-07 | Google Inc. | Emulation of abstracted DIMMs using abstracted DRAMs |
US7590796B2 (en) * | 2006-07-31 | 2009-09-15 | Metaram, Inc. | System and method for power management in memory systems |
US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
US8796830B1 (en) | 2006-09-01 | 2014-08-05 | Google Inc. | Stackable low-profile lead frame package |
US8060774B2 (en) * | 2005-06-24 | 2011-11-15 | Google Inc. | Memory systems and memory modules |
US9171585B2 (en) | 2005-06-24 | 2015-10-27 | Google Inc. | Configurable memory circuit system and method |
US8335894B1 (en) | 2008-07-25 | 2012-12-18 | Google Inc. | Configurable memory system with interface circuit |
US8055833B2 (en) * | 2006-10-05 | 2011-11-08 | Google Inc. | System and method for increasing capacity, performance, and flexibility of flash storage |
US8041881B2 (en) | 2006-07-31 | 2011-10-18 | Google Inc. | Memory device with emulated characteristics |
US8089795B2 (en) * | 2006-02-09 | 2012-01-03 | Google Inc. | Memory module with memory stack and interface with enhanced capabilities |
US20080082763A1 (en) | 2006-10-02 | 2008-04-03 | Metaram, Inc. | Apparatus and method for power management of memory circuits by a system or component thereof |
US8359187B2 (en) * | 2005-06-24 | 2013-01-22 | Google Inc. | Simulating a different number of memory circuit devices |
US8397013B1 (en) | 2006-10-05 | 2013-03-12 | Google Inc. | Hybrid memory module |
US8244971B2 (en) | 2006-07-31 | 2012-08-14 | Google Inc. | Memory circuit system and method |
US8386722B1 (en) | 2008-06-23 | 2013-02-26 | Google Inc. | Stacked DIMM memory interface |
US8090897B2 (en) | 2006-07-31 | 2012-01-03 | Google Inc. | System and method for simulating an aspect of a memory circuit |
US7609567B2 (en) * | 2005-06-24 | 2009-10-27 | Metaram, Inc. | System and method for simulating an aspect of a memory circuit |
US8130560B1 (en) | 2006-11-13 | 2012-03-06 | Google Inc. | Multi-rank partial width memory modules |
US7509594B2 (en) * | 2005-07-06 | 2009-03-24 | Sandisk Il Ltd. | Method of selling integrated circuit dies for multi-chip packages |
US7317630B2 (en) * | 2005-07-15 | 2008-01-08 | Atmel Corporation | Nonvolatile semiconductor memory apparatus |
WO2007016419A2 (en) * | 2005-07-29 | 2007-02-08 | The General Hospital Corporation | Methods and compositions for reducing skin damage |
DE112006004263B4 (de) * | 2005-09-02 | 2015-05-13 | Google, Inc. | Speicherbaustein |
US20070147115A1 (en) | 2005-12-28 | 2007-06-28 | Fong-Long Lin | Unified memory and controller |
US7490177B2 (en) * | 2006-01-23 | 2009-02-10 | Infineon Technologies Ag | System method for performing a direct memory access for automatically copying initialization boot code in a new memory architecture |
US7451263B2 (en) * | 2006-02-08 | 2008-11-11 | Infineon Technologies Ag | Shared interface for components in an embedded system |
US9632929B2 (en) | 2006-02-09 | 2017-04-25 | Google Inc. | Translating an address associated with a command communicated between a system and memory circuits |
US20070245061A1 (en) * | 2006-04-13 | 2007-10-18 | Intel Corporation | Multiplexing a parallel bus interface and a flash memory interface |
US8000134B2 (en) | 2006-05-15 | 2011-08-16 | Apple Inc. | Off-die charge pump that supplies multiple flash devices |
US7568135B2 (en) * | 2006-05-15 | 2009-07-28 | Apple Inc. | Use of alternative value in cell detection |
US7911834B2 (en) * | 2006-05-15 | 2011-03-22 | Apple Inc. | Analog interface for a flash memory die |
US7639542B2 (en) * | 2006-05-15 | 2009-12-29 | Apple Inc. | Maintenance operations for multi-level data storage cells |
US7852690B2 (en) * | 2006-05-15 | 2010-12-14 | Apple Inc. | Multi-chip package for a flash memory |
US7511646B2 (en) * | 2006-05-15 | 2009-03-31 | Apple Inc. | Use of 8-bit or higher A/D for NAND cell value |
US7551486B2 (en) * | 2006-05-15 | 2009-06-23 | Apple Inc. | Iterative memory cell charging based on reference cell value |
US7701797B2 (en) * | 2006-05-15 | 2010-04-20 | Apple Inc. | Two levels of voltage regulation supplied for logic and data programming voltage of a memory device |
US7639531B2 (en) * | 2006-05-15 | 2009-12-29 | Apple Inc. | Dynamic cell bit resolution |
US7613043B2 (en) * | 2006-05-15 | 2009-11-03 | Apple Inc. | Shifting reference values to account for voltage sag |
US7716411B2 (en) | 2006-06-07 | 2010-05-11 | Microsoft Corporation | Hybrid memory device with single interface |
US20080007569A1 (en) * | 2006-07-06 | 2008-01-10 | Rom-Shen Kao | Control protocol and signaling in a new memory architecture |
US20080010419A1 (en) * | 2006-07-06 | 2008-01-10 | Rom-Shen Kao | System and Method for Issuing Commands |
US20080010420A1 (en) * | 2006-07-06 | 2008-01-10 | Rom-Shen Kao | Method for Accessing Control Registers via a Memory Device |
US7441070B2 (en) * | 2006-07-06 | 2008-10-21 | Qimonda North America Corp. | Method for accessing a non-volatile memory via a volatile memory interface |
US20080023790A1 (en) * | 2006-07-31 | 2008-01-31 | Scheuerlein Roy E | Mixed-use memory array |
US7486537B2 (en) * | 2006-07-31 | 2009-02-03 | Sandisk 3D Llc | Method for using a mixed-use memory array with different data states |
US7450414B2 (en) * | 2006-07-31 | 2008-11-11 | Sandisk 3D Llc | Method for using a mixed-use memory array |
US7724589B2 (en) * | 2006-07-31 | 2010-05-25 | Google Inc. | System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits |
US7827346B2 (en) * | 2006-08-14 | 2010-11-02 | Plankton Technologies, Llc | Data storage device |
US7730268B2 (en) * | 2006-08-18 | 2010-06-01 | Cypress Semiconductor Corporation | Multiprocessor system having an input/output (I/O) bridge circuit for transferring data between volatile and non-volatile memory |
US8209479B2 (en) | 2007-07-18 | 2012-06-26 | Google Inc. | Memory circuit system and method |
US8080874B1 (en) | 2007-09-14 | 2011-12-20 | Google Inc. | Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween |
US8667224B1 (en) * | 2007-12-20 | 2014-03-04 | Emc Corporation | Techniques for data prefetching |
US8082384B2 (en) | 2008-03-26 | 2011-12-20 | Microsoft Corporation | Booting an electronic device using flash memory and a limited function memory controller |
US20090254705A1 (en) * | 2008-04-07 | 2009-10-08 | International Business Machines Corporation | Bus attached compressed random access memory |
US8250285B2 (en) * | 2008-09-10 | 2012-08-21 | Infinte Mormories Ltd. | Non-volatile dual memory die for data storage devices |
US8090692B2 (en) * | 2008-09-10 | 2012-01-03 | Infinite Memory Ltd | Method for using an OTP storage device |
WO2010144624A1 (en) | 2009-06-09 | 2010-12-16 | Google Inc. | Programming of dimm termination resistance values |
US9342445B2 (en) * | 2009-07-23 | 2016-05-17 | Hgst Technologies Santa Ana, Inc. | System and method for performing a direct memory access at a predetermined address in a flash storage |
CN103038751B (zh) | 2010-05-28 | 2016-04-27 | 爱德万测试公司 | 具有可变并行性和固件可升级性的灵活存储接口测试器 |
US8713379B2 (en) | 2011-02-08 | 2014-04-29 | Diablo Technologies Inc. | System and method of interfacing co-processors and input/output devices via a main memory system |
US9158546B1 (en) | 2011-04-06 | 2015-10-13 | P4tents1, LLC | Computer program product for fetching from a first physical memory between an execution of a plurality of threads associated with a second physical memory |
US8930647B1 (en) | 2011-04-06 | 2015-01-06 | P4tents1, LLC | Multiple class memory systems |
US9164679B2 (en) | 2011-04-06 | 2015-10-20 | Patents1, Llc | System, method and computer program product for multi-thread operation involving first memory of a first memory class and second memory of a second memory class |
US9170744B1 (en) | 2011-04-06 | 2015-10-27 | P4tents1, LLC | Computer program product for controlling a flash/DRAM/embedded DRAM-equipped system |
US9176671B1 (en) | 2011-04-06 | 2015-11-03 | P4tents1, LLC | Fetching data between thread execution in a flash/DRAM/embedded DRAM-equipped system |
US9417754B2 (en) | 2011-08-05 | 2016-08-16 | P4tents1, LLC | User interface system, method, and computer program product |
JP2012027929A (ja) * | 2011-08-31 | 2012-02-09 | Sandisk Il Ltd | スマートカード上の内部アプリケーションのローディング |
JP5801158B2 (ja) * | 2011-10-21 | 2015-10-28 | ラピスセミコンダクタ株式会社 | Ram記憶装置 |
KR20140027859A (ko) | 2012-08-27 | 2014-03-07 | 삼성전자주식회사 | 호스트 장치 및 이를 포함하는 시스템 |
US8812744B1 (en) | 2013-03-14 | 2014-08-19 | Microsoft Corporation | Assigning priorities to data for hybrid drives |
US9626126B2 (en) | 2013-04-24 | 2017-04-18 | Microsoft Technology Licensing, Llc | Power saving mode hybrid drive access management |
US9946495B2 (en) | 2013-04-25 | 2018-04-17 | Microsoft Technology Licensing, Llc | Dirty data management for hybrid drives |
US20150347151A1 (en) * | 2014-05-28 | 2015-12-03 | Diablo Technologies Inc. | System and method for booting from a non-volatile memory |
US10691838B2 (en) * | 2014-06-20 | 2020-06-23 | Cypress Semiconductor Corporation | Encryption for XIP and MMIO external memories |
CN104850516B (zh) * | 2015-05-25 | 2017-09-26 | 福州瑞芯微电子股份有限公司 | 一种ddr变频设计方法和装置 |
US10331586B2 (en) | 2015-10-30 | 2019-06-25 | Samsung Electronics Co., Ltd. | Nonvolatile memory device for providing fast booting and system including the same |
US10732866B2 (en) * | 2016-10-27 | 2020-08-04 | Samsung Electronics Co., Ltd. | Scaling out architecture for DRAM-based processing unit (DPU) |
US10845866B2 (en) * | 2017-06-22 | 2020-11-24 | Micron Technology, Inc. | Non-volatile memory system or sub-system |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05299616A (ja) * | 1992-04-16 | 1993-11-12 | Hitachi Ltd | 半導体記憶装置 |
JPH08129509A (ja) * | 1994-11-01 | 1996-05-21 | Canon Inc | メモリ制御装置及び方法 |
JP2002312232A (ja) * | 2001-04-10 | 2002-10-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2002366429A (ja) * | 2001-06-11 | 2002-12-20 | Hitachi Ltd | 半導体記憶装置 |
JP2003091463A (ja) * | 2001-06-13 | 2003-03-28 | Hitachi Ltd | メモリ装置 |
JP2003162453A (ja) * | 2001-11-22 | 2003-06-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960039006A (ko) * | 1995-04-26 | 1996-11-21 | 김광호 | 디램버스에 접속가능한 불휘발성 반도체 메모리장치 |
US6145069A (en) * | 1999-01-29 | 2000-11-07 | Interactive Silicon, Inc. | Parallel decompression and compression system and method for improving storage density and access speed for non-volatile memory and embedded memory devices |
GB9903490D0 (en) * | 1999-02-17 | 1999-04-07 | Memory Corp Plc | Memory system |
US6526462B1 (en) * | 1999-11-19 | 2003-02-25 | Hammam Elabd | Programmable multi-tasking memory management system |
JP4616960B2 (ja) * | 2000-03-28 | 2011-01-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 外部rom端子を有する半導体装置 |
JP2002251884A (ja) | 2001-02-21 | 2002-09-06 | Toshiba Corp | 半導体記憶装置及びそのシステム装置 |
CA2444256A1 (en) * | 2001-04-17 | 2002-11-07 | Medtronic, Inc. | Insulating member for a medical electrical lead |
TWI240864B (en) * | 2001-06-13 | 2005-10-01 | Hitachi Ltd | Memory device |
DE60210416T2 (de) * | 2002-02-28 | 2006-09-07 | Matsushita Electric Industrial Co., Ltd., Kadoma | Speicherkarte |
US7234052B2 (en) * | 2002-03-08 | 2007-06-19 | Samsung Electronics Co., Ltd | System boot using NAND flash memory and method thereof |
US20030206442A1 (en) * | 2002-05-02 | 2003-11-06 | Jerry Tang | Flash memory bridiging device, method and application system |
JP4499982B2 (ja) * | 2002-09-11 | 2010-07-14 | 株式会社日立製作所 | メモリシステム |
US7110934B2 (en) * | 2002-10-29 | 2006-09-19 | Arm Limited. | Analysis of the performance of a portion of a data processing system |
US20040179016A1 (en) * | 2003-03-11 | 2004-09-16 | Chris Kiser | DRAM controller with fast page mode optimization |
TW591389B (en) * | 2003-03-20 | 2004-06-11 | Icp Electronics Inc | Execute-in-place system and method of serial memory |
-
2003
- 2003-11-12 US US10/704,613 patent/US7752380B2/en not_active Expired - Fee Related
-
2004
- 2004-05-12 WO PCT/IL2004/000399 patent/WO2005010637A2/en not_active Application Discontinuation
- 2004-05-12 JP JP2006521766A patent/JP5290516B2/ja not_active Expired - Lifetime
- 2004-05-12 EP EP04732398A patent/EP1649378A4/en not_active Withdrawn
- 2004-05-12 KR KR1020057009826A patent/KR100867900B1/ko not_active IP Right Cessation
-
2013
- 2013-04-12 JP JP2013084237A patent/JP5588536B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05299616A (ja) * | 1992-04-16 | 1993-11-12 | Hitachi Ltd | 半導体記憶装置 |
JPH08129509A (ja) * | 1994-11-01 | 1996-05-21 | Canon Inc | メモリ制御装置及び方法 |
JP2002312232A (ja) * | 2001-04-10 | 2002-10-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2002366429A (ja) * | 2001-06-11 | 2002-12-20 | Hitachi Ltd | 半導体記憶装置 |
JP2003091463A (ja) * | 2001-06-13 | 2003-03-28 | Hitachi Ltd | メモリ装置 |
JP2003162453A (ja) * | 2001-11-22 | 2003-06-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009506390A (ja) * | 2005-03-24 | 2009-02-12 | サンディスク アイエル リミテッド | スマートカード上の内部アプリケーションのローディング |
JP2007183961A (ja) * | 2005-12-28 | 2007-07-19 | Silicon Storage Technology Inc | ハードディスクドライブキャッシュメモリ及び再生デバイス |
JP2011528154A (ja) * | 2008-07-01 | 2011-11-10 | エルエスアイ コーポレーション | フラッシュ・メモリ・コントローラとフラッシュ・メモリ・アレイの間でインタフェースをとるための方法および装置 |
Also Published As
Publication number | Publication date |
---|---|
US7752380B2 (en) | 2010-07-06 |
WO2005010637A2 (en) | 2005-02-03 |
KR100867900B1 (ko) | 2008-11-10 |
WO2005010637A3 (en) | 2005-06-30 |
KR20060041153A (ko) | 2006-05-11 |
JP5588536B2 (ja) | 2014-09-10 |
US20050027928A1 (en) | 2005-02-03 |
EP1649378A2 (en) | 2006-04-26 |
JP5290516B2 (ja) | 2013-09-18 |
EP1649378A4 (en) | 2006-08-23 |
JP2013168169A (ja) | 2013-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5290516B2 (ja) | メモリ・デバイス、メモリ・デバイスを有するシステム、及び埋め込み型デバイスの動作方法 | |
US7234052B2 (en) | System boot using NAND flash memory and method thereof | |
US7782683B2 (en) | Multi-port memory device for buffering between hosts and non-volatile memory devices | |
US8650388B2 (en) | Multi-processor systems and booting methods thereof | |
US7310726B2 (en) | Booting from non-linear memory | |
US7227777B2 (en) | Mode selection in a flash memory device | |
JP4819301B2 (ja) | Nandフラッシュメモリを利用したブートシステム及びその方法 | |
US7426607B2 (en) | Memory system and method of operating memory system | |
US7386657B2 (en) | Random access interface in a serial memory device | |
US7533253B2 (en) | System and method for fetching a boot code | |
US8745363B2 (en) | Bootable volatile memory device, memory module and processing system comprising bootable volatile memory device, and method of booting processing system using bootable volatile memory device | |
EP1796100A2 (en) | SDRAM memory device with an embedded NAND flash controller | |
JP2005190312A (ja) | マルチチップパッケージ型メモリシステムおよびコンピュータシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090424 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090722 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090729 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090821 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090828 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090918 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100402 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100701 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100708 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100727 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120210 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120508 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120515 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120608 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120703 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5290516 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |