JP2017097861A - メモリデバイスおよび方法 - Google Patents
メモリデバイスおよび方法 Download PDFInfo
- Publication number
- JP2017097861A JP2017097861A JP2016217980A JP2016217980A JP2017097861A JP 2017097861 A JP2017097861 A JP 2017097861A JP 2016217980 A JP2016217980 A JP 2016217980A JP 2016217980 A JP2016217980 A JP 2016217980A JP 2017097861 A JP2017097861 A JP 2017097861A
- Authority
- JP
- Japan
- Prior art keywords
- nand flash
- dram
- flash chip
- memory
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 230000004044 response Effects 0.000 claims abstract description 9
- 238000005192 partition Methods 0.000 claims description 35
- 238000004891 communication Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 description 9
- 230000009471 action Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- 238000004590 computer program Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/065—Replication mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7207—Details relating to flash memory management management of metadata or control data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】メモリデバイスは、複数のNANDフラッシュチップ150と、DRAM部120と、コントローラ130とを含む。各NANDフラッシュチップは、第1のストレージキャパシティを有し、DRAM部は、第1のストレージキャパシティと少なくとも同じ大きさの第2のストレージキャパシティを有する。コントローラは、データを書き込むために、NANDフラッシュチップのうちの1つを選択することと、すべての有効なページをDRAM部へコピーすることと、特定の物理的位置にマッピングされている論理メモリ位置への書込要求に応答して、その特定の物理的位置を含む特定のページへの書込のために現在選択されているNANDフラッシュチップを割り当てる。
【選択図】図1
Description
本明細書は一般にメモリシステムに関する。
さまざまなコンピュータおよび同様のシステムのために、さまざまなメモリデバイスがデータおよび命令を維持および格納するように使用され得る。従来のコンピューティングシステムにおいて、ダイナミックランダムアクセスメモリ(DRAM)技術は、アプリケーションが高速に動作するためにコンピュータのダイナミックメモリを動作するために典型的に使用されている。しかしながら、コンピュータシステムにおいてメインメモリとして使用されるDRAMは、もはや過去においてほど急速にスケール(scaling)していない。結果として、DRAMストレージはコンピューティング環境における制限されたリソースになっている。
この明細書に記載される主題の革新的な1つの局面は、複数のNANDフラッシュチップと、NANDフラッシュチップとデータ通信を行うダイナミックランダムアクセスメモリ(DRAM)部と、コントローラとを含む、メモリデバイスにおいて具現化される。複数のNANDフラッシュチップの各々はメモリセクションを含み、各メモリセクションは複数のページを含み、各NANDフラッシュチップは第1のストレージキャパシティを有する。DRAM部は、複数のNANDフラッシュチップの各々の第1のストレージキャパシティと少なくとも同じ大きさの第2のストレージキャパシティを有する。コントローラは、データを書き込むために、現在選択されているNANDフラッシュチップとして、NANDフラッシュチップのうちの1つを選択することと、現在選択されているNANDフラッシュチップにおけるすべての有効なページをDRAM部へコピーすることとを行うように構成される。コントローラはさらに、NANDフラッシュチップのうちの1つにおける特定の物理的位置にマッピングされている論理メモリ位置への書込要求に応答して、その特定の物理的位置を含む特定のページへの書込のために、現在選択されているNANDフラッシュチップを割り当てることを行うように構成される。
詳細な説明
以下に記載されるメモリシステムは、DRAMの部分とのデータ通信を行うNANDフラッシュチップを含む。各NANDフラッシュチップは、複数のページを有するメモリセクションを規定しており、各NANDフラッシュチップは第1のストレージキャパシティを有する。DRAM部はNANDフラッシュチップとデータ通信を行う。DRAM部は、NANDフラッシュチップの各々の第1のストレージキャパシティと少なくとも同じ大きさの第2のストレージキャパシティを有する。
Claims (20)
- メモリデバイスであって、
複数のNANDフラッシュチップを含み、前記複数のNANDフラッシュチップの各々はメモリセクションを含み、各メモリセクションは複数のページを含み、各NANDフラッシュチップは第1のストレージキャパシティを有し、
前記メモリデバイスはさらに、前記複数のNANDフラッシュチップとデータ通信を行うダイナミックランダムアクセスメモリ(DRAM)部を含み、前記DRAM部は、前記複数のNANDフラッシュチップの各々の前記第1のストレージキャパシティと少なくとも同じ大きさの第2のストレージキャパシティを有し、
前記メモリデバイスはさらにコントローラを含み、
前記コントローラは、
データを書き込むために、現在選択されているNANDフラッシュチップとして前記複数のNANDフラッシュチップのうちの1つを選択することと、
前記現在選択されているNANDフラッシュチップにおけるすべての有効なページを前記DRAM部へコピーすることと、
前記NANDフラッシュチップのうちの1つにおける特定の物理的位置にマッピングされている論理メモリ位置への書込要求に応答して、前記特定の物理的位置を含む特定のページへの書込のために、前記現在選択されているNANDフラッシュチップを割り当てることとを行うように構成される、メモリデバイス。 - 前記少なくとも1つのコントローラは、
前記現在選択されているNANDフラッシュチップが満杯であると識別された後、データを書き込むために、キューに登録されているNANDフラッシュチップとして、前記複数のNANDフラッシュチップのうちの別のものを選択することと、
前記キューに登録されているNANDフラッシュチップにおけるすべての有効なページを前記DRAM部へコピーすることとを行うように構成される、請求項1に記載のメモリデバイス。 - 前記複数のNANDフラッシュチップのうちの前記別のものは、前記複数のNANDフラッシュチップのうち最も少ない数の有効なページを有していることに基づいて、キューに登録されているNANDフラッシュチップとして選択される、請求項2に記載のメモリデバイス。
- 前記現在選択されているNANDフラッシュチップへデータを書き込むべき前記特定の物理的位置は、(i)最もアクセスされていないページおよび(ii)最も長く用いられていないページのうちの少なくとも1つに基づいて決定される、請求項1に記載のメモリデバイス。
- 前記メモリセクションは、前記それぞれのNANDフラッシュチップのパーティションを含み、パーティションは、同じそれぞれのNANDフラッシュチップの別のパーティションにおける書込動作の間、前記それぞれのNANDフラッシュチップの第1のパーティションにおける読出の動作を可能にする、請求項1に記載のメモリデバイス。
- 前記メモリセクションはそれぞれの構成要素であるNANDフラッシュチップを含む、請求項1に記載のメモリデバイス。
- 前記複数のNANDフラッシュチップは、入出力(I/O)バスに結合されたモジュールの部分であり、前記モジュールはさらに前記DRAM部を含み、前記DRAM部の前記第2のストレージキャパシティは、各NANDフラッシュチップの前記第1のストレージキャパシティの約2倍のサイズである、請求項1に記載のメモリデバイス。
- 前記複数のNANDフラッシュチップは入出力(I/O)バスに結合され、前記DRAM部は、DRAMを含むメインメモリの部分である、請求項1に記載のメモリデバイス。
- 前記複数のNANDフラッシュチップおよび前記DRAM部は、メモリバスに結合されたモジュールの部分であり、前記DRAM部の前記第2のストレージキャパシティは、各NANDフラッシュチップの前記第1のストレージキャパシティの2倍と少なくとも同じ大きさである、請求項1に記載のメモリデバイス。
- 前記少なくとも1つのコントローラは、
前記複数のNANDフラッシュチップに格納された特定のページにアクセスする要求に応答して、前記特定のページを前記複数のNANDフラッシュチップからDRAMを含むメインメモリに読み込むように構成される、請求項1に記載のメモリデバイス。 - 方法であって、
データを書き込むために、現在選択されているNANDフラッシュチップとして、複数のNANDフラッシュチップのうちの1つを選択することを含み、前記複数のNANDフラッシュチップの各々はメモリセクションを含み、各メモリセクションは複数のページを含み、各NANDフラッシュチップは第1のストレージキャパシティを有し、
前記方法はさらに、前記現在選択されているNANDフラッシュチップにおけるすべての有効なページを、前記NANDフラッシュチップとデータ通信を行うダイナミックランダムアクセスメモリ(DRAM)部へコピーすることを含み、前記DRAM部は、前記複数のNANDフラッシュチップの各々の前記第1のストレージキャパシティと少なくとも同じ大きさの第2のストレージキャパシティを有し、
前記方法はさらに、前記NANDフラッシュチップのうちの1つにおける特定の物理的位置にマッピングされている論理メモリ位置への書込要求に応答して、前記特定の物理的位置を含む特定のページへの書込のために、前記現在選択されているNANDフラッシュチップを割り当てることを含む、方法。 - 前記現在選択されているNANDフラッシュチップが満杯であると識別された後、データを書き込むために、キューに登録されているNANDフラッシュチップとして、前記複数のNANDフラッシュチップのうちの別のものを選択することと、
前記キューに登録されているNANDフラッシュチップにおけるすべての有効なページを前記DRAM部へコピーすることとをさらに含む、請求項11に記載の方法。 - 前記複数のNANDフラッシュチップのうちの前記別のものは、前記複数のNANDフラッシュチップのうち最も少ない数の有効なページを有していることに基づいて、キューに登録されているNANDフラッシュチップとして選択される、請求項12に記載の方法。
- 前記現在選択されているNANDフラッシュチップへデータを書き込むべき前記特定の物理的位置は、(i)最もアクセスされていないページおよび(ii)最も長く用いられていないページのうちの少なくとも1つに基づいて決定される、請求項11に記載の方法。
- 前記メモリセクションは、前記それぞれのNANDフラッシュチップのパーティションを含み、パーティションは、同じそれぞれのNANDフラッシュチップの別のパーティションにおける書込動作の間、前記それぞれのNANDフラッシュチップの第1のパーティションにおける読出の動作を可能にする、請求項11に記載の方法。
- 前記メモリセクションはそれぞれの構成要素であるNANDフラッシュチップを含む、請求項11に記載の方法。
- 前記複数のNANDフラッシュチップは、入出力(I/O)バスに結合されたモジュールの部分であり、前記モジュールはさらに前記DRAM部を含み、前記DRAM部の前記第2のストレージキャパシティは、各NANDフラッシュチップの前記第1のストレージキャパシティの約2倍のサイズである、請求項11に記載のメモリデバイス。
- 前記複数のNANDフラッシュチップは入出力(I/O)バスに結合され、前記DRAM部はDRAMを含むメインメモリの部分である、請求項11に記載のメモリデバイス。
- 前記複数のNANDフラッシュチップおよび前記DRAM部はモジュールの部分であり、前記DRAM部の前記第2のストレージキャパシティは、各NANDフラッシュチップの前記第1のストレージキャパシティの2倍と少なくとも同じ大きさである、請求項11に記載のメモリデバイス。
- 前記複数のNANDフラッシュチップに格納された特定のページにアクセスする要求に応答して、前記特定のページを前記複数のNANDフラッシュチップからDRAMを含むメインメモリに読み込むことをさらに含む、請求項11に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/936,486 | 2015-11-09 | ||
US14/936,486 US9880778B2 (en) | 2015-11-09 | 2015-11-09 | Memory devices and methods |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017097861A true JP2017097861A (ja) | 2017-06-01 |
JP6339645B2 JP6339645B2 (ja) | 2018-06-06 |
Family
ID=57256152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016217980A Active JP6339645B2 (ja) | 2015-11-09 | 2016-11-08 | メモリデバイスおよび方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9880778B2 (ja) |
EP (1) | EP3166019B1 (ja) |
JP (1) | JP6339645B2 (ja) |
KR (1) | KR101823983B1 (ja) |
CN (1) | CN107025179B (ja) |
SG (1) | SG10201609225QA (ja) |
TW (1) | TWI617972B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10606484B2 (en) * | 2017-06-23 | 2020-03-31 | Google Llc | NAND flash storage device with NAND buffer |
CN110287128B (zh) * | 2019-05-21 | 2021-06-04 | 北京融芯微科技有限公司 | 一种融合闪存的cpu虚拟dram控制器 |
CN114115507B (zh) * | 2021-11-30 | 2023-08-08 | 杭州海康威视数字技术股份有限公司 | 存储器及写数据的方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07114500A (ja) * | 1993-10-19 | 1995-05-02 | Matsushita Electric Ind Co Ltd | 不揮発性メモリ記憶装置 |
JPH08129509A (ja) * | 1994-11-01 | 1996-05-21 | Canon Inc | メモリ制御装置及び方法 |
JP2007041813A (ja) * | 2005-08-02 | 2007-02-15 | Toshiba Corp | 情報処理システムおよび情報処理方法 |
JP2009032324A (ja) * | 2007-07-26 | 2009-02-12 | Spansion Llc | 複数のメモリブロックを備える不揮発性記憶装置 |
JP2009211232A (ja) * | 2008-03-01 | 2009-09-17 | Toshiba Corp | メモリシステム |
US20100205470A1 (en) * | 2009-02-11 | 2010-08-12 | Stec, Inc. | Flash backed dram module with state of health and/or status information accessible through a configuration data bus |
US20110066790A1 (en) * | 2009-09-17 | 2011-03-17 | Jeffrey Clifford Mogul | Main memory with non-volatile memory and dram |
JP2012517645A (ja) * | 2009-02-11 | 2012-08-02 | インディリンクス カンパニー リミテッド | 半導体ディスクシステムのバッファキャッシュプログラミング方法およびバッファキャッシュプログラミング装置 |
JP2015035010A (ja) * | 2013-08-07 | 2015-02-19 | 株式会社東芝 | メモリシステムおよび情報処理装置 |
US20150134886A1 (en) * | 2013-11-13 | 2015-05-14 | SK Hynix Inc. | Data storage device |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002251884A (ja) * | 2001-02-21 | 2002-09-06 | Toshiba Corp | 半導体記憶装置及びそのシステム装置 |
JP4049297B2 (ja) * | 2001-06-11 | 2008-02-20 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
KR100786603B1 (ko) | 2002-11-28 | 2007-12-21 | 가부시끼가이샤 르네사스 테크놀로지 | 메모리 모듈, 메모리시스템 및 정보기기 |
US7681004B2 (en) | 2005-06-13 | 2010-03-16 | Addmm, Llc | Advanced dynamic disk memory module |
US8060696B2 (en) * | 2007-04-27 | 2011-11-15 | Siemens Medical Solutions Usa, Inc. | Positron emission tomography event stream buffering |
US8874831B2 (en) | 2007-06-01 | 2014-10-28 | Netlist, Inc. | Flash-DRAM hybrid memory module |
CN100547566C (zh) | 2007-06-28 | 2009-10-07 | 忆正存储技术(深圳)有限公司 | 基于多通道闪存设备逻辑条带的控制方法 |
US8185685B2 (en) * | 2007-12-14 | 2012-05-22 | Hitachi Global Storage Technologies Netherlands B.V. | NAND flash module replacement for DRAM module |
US8332572B2 (en) * | 2008-02-05 | 2012-12-11 | Spansion Llc | Wear leveling mechanism using a DRAM buffer |
KR101067457B1 (ko) * | 2008-03-01 | 2011-09-27 | 가부시끼가이샤 도시바 | 메모리 시스템 |
JP4745356B2 (ja) * | 2008-03-01 | 2011-08-10 | 株式会社東芝 | メモリシステム |
JP2009211234A (ja) * | 2008-03-01 | 2009-09-17 | Toshiba Corp | メモリシステム |
US8738840B2 (en) | 2008-03-31 | 2014-05-27 | Spansion Llc | Operating system based DRAM/FLASH management scheme |
DK2554173T3 (en) | 2009-06-22 | 2017-01-16 | Ampio Pharmaceuticals Inc | PROCEDURE FOR DISEASE CARE |
US8838903B2 (en) * | 2010-02-04 | 2014-09-16 | Dataram, Inc. | Priority ordered multi-medium solid-state storage system and methods for use |
JP5010723B2 (ja) * | 2010-09-22 | 2012-08-29 | 株式会社東芝 | 半導体記憶制御装置 |
WO2012048444A1 (en) * | 2010-10-14 | 2012-04-19 | Freescale Semiconductor, Inc. Are | Memory controller and method for accessing a plurality of non-volatile memory arrays |
JP2012133416A (ja) * | 2010-12-17 | 2012-07-12 | Toshiba Corp | メモリシステム |
US20140101370A1 (en) * | 2012-10-08 | 2014-04-10 | HGST Netherlands B.V. | Apparatus and method for low power low latency high capacity storage class memory |
US20140281157A1 (en) | 2013-03-13 | 2014-09-18 | Kabushiki Kaisha Toshiba | Memory system, memory controller and method |
-
2015
- 2015-11-09 US US14/936,486 patent/US9880778B2/en active Active
-
2016
- 2016-11-03 SG SG10201609225QA patent/SG10201609225QA/en unknown
- 2016-11-07 KR KR1020160147560A patent/KR101823983B1/ko active IP Right Grant
- 2016-11-08 EP EP16197750.9A patent/EP3166019B1/en active Active
- 2016-11-08 JP JP2016217980A patent/JP6339645B2/ja active Active
- 2016-11-09 CN CN201610986874.8A patent/CN107025179B/zh active Active
- 2016-11-09 TW TW105136404A patent/TWI617972B/zh active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07114500A (ja) * | 1993-10-19 | 1995-05-02 | Matsushita Electric Ind Co Ltd | 不揮発性メモリ記憶装置 |
JPH08129509A (ja) * | 1994-11-01 | 1996-05-21 | Canon Inc | メモリ制御装置及び方法 |
JP2007041813A (ja) * | 2005-08-02 | 2007-02-15 | Toshiba Corp | 情報処理システムおよび情報処理方法 |
JP2009032324A (ja) * | 2007-07-26 | 2009-02-12 | Spansion Llc | 複数のメモリブロックを備える不揮発性記憶装置 |
JP2009211232A (ja) * | 2008-03-01 | 2009-09-17 | Toshiba Corp | メモリシステム |
US20100205470A1 (en) * | 2009-02-11 | 2010-08-12 | Stec, Inc. | Flash backed dram module with state of health and/or status information accessible through a configuration data bus |
JP2012517645A (ja) * | 2009-02-11 | 2012-08-02 | インディリンクス カンパニー リミテッド | 半導体ディスクシステムのバッファキャッシュプログラミング方法およびバッファキャッシュプログラミング装置 |
US20110066790A1 (en) * | 2009-09-17 | 2011-03-17 | Jeffrey Clifford Mogul | Main memory with non-volatile memory and dram |
JP2015035010A (ja) * | 2013-08-07 | 2015-02-19 | 株式会社東芝 | メモリシステムおよび情報処理装置 |
US20150134886A1 (en) * | 2013-11-13 | 2015-05-14 | SK Hynix Inc. | Data storage device |
Also Published As
Publication number | Publication date |
---|---|
CN107025179B (zh) | 2020-12-08 |
US9880778B2 (en) | 2018-01-30 |
EP3166019A1 (en) | 2017-05-10 |
JP6339645B2 (ja) | 2018-06-06 |
EP3166019B1 (en) | 2021-07-07 |
TW201719381A (zh) | 2017-06-01 |
TWI617972B (zh) | 2018-03-11 |
KR101823983B1 (ko) | 2018-01-31 |
SG10201609225QA (en) | 2017-06-29 |
KR20170058278A (ko) | 2017-05-26 |
US20170131908A1 (en) | 2017-05-11 |
CN107025179A (zh) | 2017-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11620060B2 (en) | Unified hardware and software two-level memory | |
CN109144887B (zh) | 存储器系统及控制非易失性存储器的控制方法 | |
US9009397B1 (en) | Storage processor managing solid state disk array | |
CN114402282B (zh) | 存取存储的元数据以识别存储数据的存储器装置 | |
JP6384375B2 (ja) | 情報処理装置、記憶装置制御方法、記憶装置制御プログラム及び情報処理システム | |
US20170083444A1 (en) | Configuring fast memory as cache for slow memory | |
JP2019057151A (ja) | メモリシステムおよび制御方法 | |
US10769074B2 (en) | Computer memory content movement | |
KR102354848B1 (ko) | 캐시 메모리 장치 및 이를 포함하는 전자 시스템 | |
KR20200121372A (ko) | 하이브리드 메모리 시스템 | |
JP6339645B2 (ja) | メモリデバイスおよび方法 | |
CN112286838A (zh) | 存储设备可配置的映射粒度系统 | |
KR20200117032A (ko) | 하이브리드 메모리 시스템 | |
CN110119245B (zh) | 用于操作nand闪存物理空间以扩展存储器容量的方法和系统 | |
CN114610654A (zh) | 一种固态存储设备以及向其写入数据的方法 | |
JP7167295B2 (ja) | メモリシステムおよび制御方法 | |
US20230153031A1 (en) | Storage device supporting multi-host and operation method thereof | |
JP7337228B2 (ja) | メモリシステムおよび制御方法 | |
US20180074961A1 (en) | Selective application of interleave based on type of data to be stored in memory | |
US11314650B2 (en) | Operating method of memory system that checks stored data that is reused and generating a flag/bit signal | |
US20240069796A1 (en) | Memory controller including memory manager for mapping buffer idnentifier to segment | |
JPWO2018235149A1 (ja) | ストレージ装置及び記憶領域管理方法 | |
CN107422981B (zh) | 硬碟存取方法 | |
JP2022048701A (ja) | プロセッサ,情報処理装置,プログラム及び情報処理方法 | |
JP2022121655A (ja) | メモリシステムおよび制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171107 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180510 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6339645 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |