以下、図面を参照して、実施形態を説明する。
まず、図1を参照して、一実施形態に係るメモリシステムを含む計算機システムの構成を説明する。
このメモリシステムは、不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスである。このメモリシステムは、NANDフラッシュ技術ベースのフラッシュストレージデバイス3として実現されている。
この計算機システムは、ホスト(ホストデバイス)2と、複数のフラッシュストレージデバイス3とを含んでいてもよい。ホスト2は、複数のフラッシュストレージデバイス3によって構成されるフラッシュアレイをストレージとして使用するように構成されたサーバであってもよい。ホスト(サーバ)2と複数のフラッシュストレージデバイス3は、インタフェース50を介して相互接続される(内部相互接続)。この内部相互接続のためのインタフェース50としては、これに限定されないが、PCI Express(PCIe)(登録商標)、NVM Express(NVMe)(登録商標)、Ethernet(登録商標)、NVMe over Fabrics(NVMeOF)等を使用し得る。
ホスト2として機能するサーバの典型例としては、データセンター内のサーバが挙げられる。
ホスト2がデータセンター内のサーバによって実現されるケースにおいては、このホスト(サーバ)2は、ネットワーク51を介して複数のエンドユーザ端末(クライアント)61に接続されてもよい。ホスト2は、これらエンドユーザ端末61に対して様々なサービスを提供することができる。
ホスト(サーバ)2によって提供可能なサービスの例には、(1)システム開発プラットフォームを各クライアント(各エンドユーザ端末61)に提供するプラットホーム・アズ・ア・サービス(PaaS)、(2)仮想サーバのようなインフラストラクチャを各クライアント(各エンドユーザ端末61)に提供するインフラストラクチャ・アズ・ア・サービス(IaaS)、等がある。
複数の仮想マシンが、このホスト(サーバ)2として機能する物理サーバ上で実行されてもよい。ホスト(サーバ)2上で走るこれら仮想マシンの各々は、対応する幾つかのクライアント(エンドユーザ端末61)に各種サービスを提供するように構成された仮想サーバとして機能することができる。
ホスト(サーバ)2は、フラッシュアレイを構成する複数のフラッシュストレージデバイス3を管理するストレージ管理機能と、エンドユーザ端末61それぞれに対してストレージアクセスを含む様々なサービスを提供するフロントエンド機能とを含む。
従来型SSDにおいては、NAND型フラッシュメモリのブロック/ページの階層構造はSSD内のフラッシュトランスレーション層(FTL)によって隠蔽されている。つまり、従来型SSDのFTLは、(1)論理物理アドレス変換テーブルとして機能するルックアップテーブルを使用して、論理アドレスそれぞれとNAND型フラッシュメモリの物理アドレスそれぞれとの間のマッピングを管理する機能、(2)ページ単位のリード/ライトとブロック単位の消去動作とを隠蔽するための機能と、(3)NAND型フラッシュメモリのガベージコレクション(GC)を実行する機能、等を有している。論理アドレスそれぞれとNAND型フラッシュメモリの物理アドレスの間のマッピングは、ホストからは見えない。NAND型フラッシュメモリのブロック/ページ構造もホストからは見えない。
一方、ホストにおいても、一種のアドレス変換(アプリケーションレベルアドレス変換)が実行されることがある。このアドレス変換は、アプリケーションレベルアドレス変換テーブルを使用して、アプリケーション用の論理アドレスそれぞれとSSD用の論理アドレスそれぞれとの間のマッピングを管理する。また、ホストにおいても、SSD用の論理アドレス空間上に生じるフラグメントの解消のために、この論理アドレス空間上のデータ配置を変更するための一種のGC(アプリケーションレベルGC)が実行される。
しかし、ホストおよびSSDがそれぞれアドレス変換テーブルを有するという冗長な構成(SSDは論理物理アドレス変換テーブルとして機能するルックアップテーブルを有し、ホストはアプリケーションレベルアドレス変換テーブルを有する)においては、これらアドレス変換テーブルを保持するために膨大なメモリリソースが消費される。さらに、ホスト側のアドレス変換とSSD側のアドレス変換とを含む2重のアドレス変換は、I/O性能を低下させる要因にもなる。
さらに、ホスト側のアプリケーションレベルGCは、SSDへのデータ書き込み量を実際のユーザデータ量の数倍(例えば2倍)程度に増やす要因となる。このようなデータ書き込み量の増加は、SSDのライトアンプリフィケーションを増加させてはいないが、システム全体のストレージ性能を低下させ、またSSDの寿命も短くする。
このような問題点を解消するために、従来型SSDのFTLの機能の全てをホストに移すという対策も提案されている。
しかし、この対策を実装するためには、NAND型フラッシュメモリのブロックおよびページをホストが直接的にハンドリングすることが必要となる。NAND型フラッシュメモリの容量はNAND型フラッシュメモリの世代毎に増加しており、これに伴ってNAND型フラッシュメモリのブロックサイズ/ページサイズも世代毎に異なる。このためホスト2では異なるブロックサイズ・ページサイズのNAND型フラッシュメモリを混在して使用することが想到される。異なるブロックサイズ/ページサイズを扱うことはホストにとっては困難である。また、様々な製造上の理由などにより発生する予測不可能な数の不良ページ(バッドページ)が存在することがありうるので、ブロック内の実質的に利用可能なページ数がブロック毎に異なることが想定され、そのNAND型フラッシュメモリ内のブロックサイズがブロック毎に異なる場合もあり得る。バッドページおよび不均一なブロックサイズをハンドリングすることは、ホストにとってはなおさら困難である。
そこで、本実施形態では、FTLの役割はホスト2とフラッシュストレージデバイス3との間で分担される。ホスト2は論理物理アドレス変換テーブルとして機能するルックアップテーブルを管理するが、書き込みに使用すべきブロックの選択は、ホスト2ではなく、フラッシュストレージデバイス3によって実行される。また、GCも、ホスト2ではなく、フラッシュストレージデバイス3によって実行される。以下では、ホスト2に移されたFTL機能をグローバルFTLと称する。
ホスト2のグローバルFTLは、ストレージサービスを実行する機能、ルックアップテーブル(LUT)を管理する機能、ウェアー制御機能、高可用性を実現するための機能、同じ内容を有する複数の重複データ部がストレージに格納されることを防止する重複排除(De−duplication)機能、等を有していてもよい。
一方、フラッシュストレージデバイス3は、ローレベルアブストラクション(LLA)を実行することができる。LLAはNAND型フラッシュメモリのアブストラクションのための機能である。LLAは、ブロックサイズの不均一性の吸収、ブロック/ページ構造の吸収、データ配置を補助する機能等を含む。データ配置を補助する機能には、ガベージコレクションのためのコピー元ブロックとコピー先ブロックとを決定する機能、有効データのコピー先位置を上位階層(ホスト2)に通知する機能、ユーザデータの書き込み先位置(ブロック番号、このブロック内の位置)を決定する機能、ユーザデータが書き込まれたこの書き込み先位置(ブロック番号、このブロック内の位置)を上位階層(ホスト2)に通知する機能、等を含む。また、LLAは、GCを実行する機能を有する。さらに、LLAは、フラッシュストレージデバイス3のリソース管理をドメイン(QoSドメイン)毎に実行するQoS制御機能も有している。
QoS制御機能には、QoSドメイン毎(またはブロック毎)にアクセス単位を決める機能が含まれる。アクセス単位は、ホスト2がライト/リードすることが可能な最小データサイズ(Grain)を示す。フラッシュストレージデバイス3は単一、あるいは複数のアクセス単位(Grain)をサポートしており、ホスト2は、フラッシュストレージデバイス3が複数のアクセス単位をサポートしている場合にはQoSドメイン毎(またはブロック毎)に、使用すべきアクセス単位をフラッシュストレージデバイス3に指示することができる。
また、QoS制御機能には、QoSドメイン間の性能干渉をできるだけ防ぐための機能が含まれている。この機能は、基本的には、安定したレイテンシを保つための機能である。
これを実現するために、フラッシュストレージデバイス3は、NAND型フラッシュメモリ内の多数のブロックの各々が一つのグループのみに属するようにNAND型フラッシュメモリ内の多数のブロックを複数のグループに分類してもよい。この場合、各グループは複数のブロックを含むが、同じブロックが異なるグループによって共有されることはない。これら複数のグループは上述の複数のQoSドメインとして機能する。
あるいは、フラッシュストレージデバイス3は、フラッシュストレージデバイス3内の複数のNAND型フラッシュメモリダイの各々が一つのグループ(一つのQoSドメイン)のみに属するようにフラッシュストレージデバイス3内の複数のNAND型フラッシュメモリダイを複数のグループ(複数のQoSドメイン)に分類してもよい。この場合、各グループ(QoSドメイン)は複数のダイを含むが、同じダイが異なるQoSドメインによって共有されることはない。
図2は、従来型SSDとホストとの間の役割分担と、本実施形態のフラッシュストレージデバイス3とホスト2との間の役割分担とを示す。
図2の左部は、従来型SSDと仮想ディスクサービスを実行するホストとを含む計算機システム全体の階層構造を表している。
ホスト(サーバ)においては、複数のエンドユーザに複数の仮想マシンを提供するための仮想マシンサービス101が実行される。仮想マシンサービス101上の各仮想マシンにおいては、対応するエンドユーザによって使用されるオペレーティングシステムおよびユーザアプリケーション102が実行される。
また、ホスト(サーバ)においては、複数のユーザアプリケーション102に対応する複数の仮想ディスクサービス103が実行される。各仮想ディスクサービス103は、従来型SSD内のストレージリソースの容量の一部を、対応するユーザアプリケーション102用のストレージリソース(仮想ディスク)として割り当てる。各仮想ディスクサービス103においては、アプリケーションレベルアドレス変換テーブルを使用して、アプリケーションレベルの論理アドレスをSSD用の論理アドレスに変換するアプリケーションレベルアドレス変換も実行される。さらに、ホストにおいては、アプリケーションレベルGC104も実行される。
ホスト(サーバ)から従来型SSDへのコマンドの送信および従来型SSDからホスト(サーバ)へのコマンド完了のレスポンスの返送は、ホスト(サーバ)および従来型SSDの各々に存在するI/Oキュー200を介して実行される。
従来型SSDは、ライトバッファ(WB)301、ルックアップテーブル(LUT)302、ガベージコレクション機能303、NAND型フラッシュメモリ(NANDフラッシュアレイ)304を含む。従来型SSDは、一つのルックアップテーブル(LUT)302のみを管理しており、NAND型フラッシュメモリ(NANDフラッシュアレイ)304のリソースは複数の仮想ディスクサービス103によって共有される。
この構成においては、仮想ディスクサービス103下のアプリケーションレベルGC104と従来型SSD内のガベージコレクション機能303(LUTレベルGC)とを含む重複したGCにより、ライトアンプリフィケーションが大きくなる。また、従来型SSDにおいては、あるエンドユーザまたはある仮想ディスクサービス103からのデータ書き込み量の増加によってGCの頻度が増加し、これによって他のエンドユーザまたは他の仮想ディスクサービス103に対するI/O性能が劣化するというノイジーネイバー問題が生じうる。
また、各仮想ディスクサービス内のアプリケーションレベルアドレス変換テーブルと従来型SSD内のLUT302とを含む重複したリソースの存在により、多くのメモリリソースが消費される。
図2の右部は、本実施形態のフラッシュストレージデバイス3とホスト2とを含む計算機システム全体の階層構造を表している。
ホスト(サーバ)2においては、複数のエンドユーザに複数の仮想マシンを提供するための仮想マシンサービス401が実行される。仮想マシンサービス401上の各仮想マシンにおいては、対応するエンドユーザによって使用されるオペレーティングシステムおよびユーザアプリケーション402が実行される。
また、ホスト(サーバ)2においては、複数のユーザアプリケーション402に対応する複数のI/Oサービス403が実行される。これらI/Oサービス403には、LBAベースのブロックI/Oサービス、キー・バリュー・ストアサービスなどが含まれてもよい。各I/Oサービス403は、論理アドレスそれぞれとフラッシュストレージデバイス3の物理アドレスそれぞれとの間のマッピングを管理するルックアップテーブル(LUT)を含む。ここで、論理アドレスとは、アクセス対象のデータを識別可能な識別子を意味する。この論理アドレスは、論理アドレス空間上の位置を指定する論理ブロックアドレス(LBA)であってもよいし、あるいは、キー・バリュー・ストアのキー(タグ)であってもよい。
LBAベースのブロックI/Oサービスにおいては、論理アドレス(LBA)それぞれとフラッシュストレージデバイス3の物理アドレスそれぞれとの間のマッピングを管理するLUTが使用されてもよい。
キー・バリュー・ストアサービスにおいては、論理アドレス(つまり、キーのようなタグ)それぞれとこれら論理アドレス(つまり、キーのようなタグ)に対応するデータが格納されているフラッシュストレージデバイス3の物理アドレスそれぞれとの間のマッピングを管理するLUTが使用されてもよい。このLUTにおいては、タグと、このタグによって識別されるデータが格納されている物理アドレスと、このデータのデータ長との対応関係が管理されてもよい。
各エンドユーザは、使用すべきアドレッシング方法(LBA、キー・バリュー・ストアのキー、等)を選択することができる。
これら各LUTは、ユーザアプリケーション402からの論理アドレスそれぞれをフラッシュストレージデバイス3用の論理アドレスそれぞれに変換するのではなく、ユーザアプリケーション402からの論理アドレスそれぞれをフラッシュストレージデバイス3の物理アドレスそれぞれに変換する。つまり、これら各LUTは、フラッシュストレージデバイス3用の論理アドレスを物理アドレスに変換するテーブルとアプリケーションレベルアドレス変換テーブルとが統合(マージ)されたテーブルである。
ホスト(サーバ)2においては、上述のQoSドメイン毎にI/Oサービス403が存在する。あるQoSドメインに属するI/Oサービス403は、対応するQoSドメイン内のユーザアプリケーション402によって使用される論理アドレスそれぞれと対応するQoSドメインに割り当てられたリソースグループに属するブロック群の物理アドレスそれぞれとの間のマッピングを管理する。
ホスト(サーバ)2からフラッシュストレージデバイス3へのコマンドの送信およびフラッシュストレージデバイス3からホスト(サーバ)2へのコマンド完了のレスポンス等の返送は、ホスト(サーバ)2およびフラッシュストレージデバイス3の各々に存在するI/Oキュー500を介して実行される。これらI/Oキュー500も、複数のQoSドメインに対応する複数のキューグループに分類されていてもよい。
フラッシュストレージデバイス3は、複数のQoSドメインに対応する複数のライトバッファ(WB)601、複数のQoSドメインに対応する複数のガベージコレクション(GC)機能602、NAND型フラッシュメモリ(NANDフラッシュアレイ)603を含む。
この図2の右部に示す構成においては、従来型SSD内のLUT302とアプリケーションレベルアドレス変換テーブルとがI/Oサービス403内の一つのLUTとしてマージされているので、アドレス変換情報の格納のために消費されるメモリリソースの量を低減できる。また、アドレス変換ステージの数が減少するので、I/O性能を向上することが可能となる。
さらに、アプリケーションレベルGCとLUTレベルGCを含む重複したGCではなく、フラッシュストレージデバイス3のみがGC(ユニファイドGC)のためのデータコピーを実行する。したがって、重複したGCが実行される構成に比し、システム全体のライトアンプリフィケーションを大幅に低減することが可能となる。この結果、I/O性能を改善することができ、且つフラッシュストレージデバイス3の寿命を最大化することが可能となる。
図3は、図1のシステム構成の変形例を示す。
図3においては、複数のホスト2Aと複数のフラッシュストレージデバイス3との間のデータ転送がネットワーク機器(ここでは、ネットワークスイッチ1)を介して実行される。
すなわち、図3の計算機システムにおいては、図1のサーバ2のストレージ管理機能がマネージャ2Bに移され、且つサーバ2のフロントエンド機能が複数のホスト(エンドユーザサービス用ホスト)2Aに移されている。
マネージャ2Bは、複数のフラッシュストレージデバイス3を管理し、各ホスト(エンドユーザサービス用ホスト)2Aからの要求に応じて、これらフラッシュストレージデバイス3のストレージリソースを各ホスト(エンドユーザサービス用ホスト)2Aに割り当てる。
各ホスト(エンドユーザサービス用ホスト)2Aは、ネットワークを介して一つ以上のエンドユーザ端末61に接続される。各ホスト(エンドユーザサービス用ホスト)2Aは、上述の統合(マージ)された論理物理アドレス変換テーブルであるルックアップテーブル(LUT)を管理する。各ホスト(エンドユーザサービス用ホスト)2Aは、自身のLUTを使用して、対応するエンドユーザによって使用される論理アドレスそれぞれと自身に割り当てられたリソースの物理アドレスそれぞれとの間のマッピングのみを管理する。したがって、この構成は、システムを容易にスケールアウトすることを可能にする。
各ホスト2AのグローバルFTLは、ルックアップテーブル(LUT)を管理する機能、高可用性を実現するための機能、重複排除(De−duplication)機能、QoSポリシー制御機能等を有する。
マネージャ2Bは、複数のフラッシュストレージデバイス3を管理するための専用のデバイス(計算機)である。マネージャ2Bは、各ホスト2Aから要求された容量分のストレージリソースを予約するグローバルリソース予約機能を有する。さらに、マネージャ2Bは、各フラッシュストレージデバイス3の消耗度を監視するためのウェアー監視機能、予約されたストレージリソース(NANDリソース)を各ホスト2Aに割り当てるNANDリソース割り当て機能、QoSポリシー制御機能、グローバルクロック管理機能、等を有する。
各フラッシュストレージデバイス3は、ローカルFTLを有する。このローカルFTLは、各ホスト2AのグローバルFTLと連携するための機能である。このローカルFTLは、QoS制御機能、各QoSドメインのライトバッファを管理する機能、QoSドメイン内でまたはQoSドメイン間でGCデータコピーを実行する機能、リカバリのためのLUTコピー機能、重複排除(De−duplication)のために使用される参照カウントを管理する機能、ワークロード解析機能、ハウスキーピング機能、等を含んでいてもよい。
図3のシステム構成によれば、各フラッシュストレージデバイス3の管理はマネージャ2Bによって実行されるので、各ホスト2Aは、自身に割り当てられた一つ以上のフラッシュストレージデバイス3にI/O要求を送信する動作と、フラッシュストレージデバイス3からのレスポンスを受信するという動作とのみを実行すればよい。つまり、複数のホスト2Aと複数のフラッシュストレージデバイス3との間のデータ転送はスイッチ1のみを介して実行され、マネージャ2Bはこのデータ転送には関与しない。また、上述したように、ホスト2Aそれぞれによって管理されるLUTの内容は互いに独立している。よって、容易にホスト2Aの数を増やすことができるので、スケールアウト型のシステム構成を実現することができる。
図4は、フラッシュストレージデバイス3の構成例を示す。
フラッシュストレージデバイス3は、コントローラ4および不揮発性メモリ(NAND型フラッシュメモリ)5を備える。フラッシュストレージデバイス3は、ランダムアクセスメモリ、例えば、DRAM6も備えていてもよい。
NAND型フラッシュメモリ5は、マトリクス状に配置された複数のメモリセルを含むメモリセルアレイを含む。NAND型フラッシュメモリ5は、2次元構造のNAND型フラッシュメモリであってもよいし、3次元構造のNAND型フラッシュメモリであってもよい。
NAND型フラッシュメモリ5のメモリセルアレイは、複数のブロックBLK0〜BLKm−1を含む。ブロックBLK0〜BLKm−1の各々は多数のページ(ここではページP0〜Pn−1)によって編成される。ブロックBLK0〜BLKm−1は、消去単位として機能する。ブロックは、「消去ブロック」、「物理ブロック」、または「物理消去ブロック」と称されることもある。ページP0〜Pn−1の各々は、同一ワード線に接続された複数のメモリセルを含む。ページP0〜Pn−1は、データ書き込み動作およびデータ読み込み動作の単位である。
コントローラ4は、Toggle、オープンNANDフラッシュインタフェース(ONFI)のようなNANDインタフェース13を介して、不揮発性メモリであるNAND型フラッシュメモリ5に電気的に接続されている。コントローラ4は、NAND型フラッシュメモリ5を制御するように構成されたメモリコントローラ(制御回路)である。
NAND型フラッシュメモリ5は、図5に示すように、複数のNAND型フラッシュメモリダイを含む。各NAND型フラッシュメモリダイは、複数のブロックBLKを含むメモリセルアレイとこのメモリセルアレイを制御する周辺回路とを含む不揮発性メモリダイである。個々のNAND型フラッシュメモリダイは独立して動作可能である。このため、NAND型フラッシュメモリダイは、並列動作単位として機能する。NAND型フラッシュメモリダイは、「NAND型フラッシュメモリチップ」または「不揮発性メモリチップ」とも称される。図5においては、NANDインタフェース13に16個のチャンネルCh1、Ch2、…Ch16が接続されており、これらチャンネルCh1、Ch2、…Ch16の各々に、同数(例えばチャンネル当たり2個のダイ)のNAND型フラッシュメモリダイそれぞれが接続されている場合が例示されている。各チャンネルは、対応するNAND型フラッシュメモリダイと通信するための通信線(メモリバス)を含む。
コントローラ4は、チャンネルCh1、Ch2、…Ch16を介してNAND型フラッシュメモリダイ#1〜#32を制御する。コントローラ4は、チャンネルCh1、Ch2、…Ch16を同時に駆動することができる。
チャンネルCh1〜Ch16に接続された16個のNAND型フラッシュメモリダイ#1〜#16は第1のバンクとして編成されてもよく、またチャンネルCh1〜Ch16に接続された残りの16個のNAND型フラッシュメモリダイ#17〜#32は第2のバンクとして編成されてもよい。バンクは、複数のメモリモジュールをバンクインタリーブによって並列動作させるための単位として機能する。図5の構成例においては、16チャンネルと、2つのバンクを使用したバンクインタリーブとによって、最大32個のNAND型フラッシュメモリダイを並列動作させることができる。
本実施形態では、コントローラ4は、各々が複数のブロックBLKから構成される複数のブロック(以下、スーパーブロックと称する)を管理してもよく、スーパーブロックの単位で消去動作を実行してもよい。
スーパーブロックは、これに限定されないが、NAND型フラッシュメモリダイ#1〜#32から一つずつ選択される計32個のブロックBLKを含んでいてもよい。なお、NAND型フラッシュメモリダイ#1〜#32の各々はマルチプレーン構成を有していてもよい。例えば、NAND型フラッシュメモリダイ#1〜#32の各々が、2つのプレーンを含むマルチプレーン構成を有する場合には、一つのスーパーブロックは、NAND型フラッシュメモリダイ#1〜#32に対応する64個のプレーンから一つずつ選択される計64個のブロックBLKを含んでいてもよい。図6には、一つのスーパーブロックSBが、NAND型フラッシュメモリダイ#1〜#32から一つずつ選択される計32個のブロックBLK(図5においては太枠で囲まれているブロックBLK)から構成される場合が例示されている。
図4に示されているように、コントローラ4は、ホストインタフェース11、CPU12、NANDインタフェース13、およびDRAMインタフェース14等を含む。これらCPU12、NANDインタフェース13、DRAMインタフェース14は、バス10を介して相互接続される。
このホストインタフェース11は、ホスト2との通信を実行するように構成されたホストインタフェース回路である。このホストインタフェース11は、例えば、PCIeコントローラ(NVMeコントローラ)であってよい。ホストインタフェース11は、ホスト2から様々な要求(コマンド)を受信する。これら要求(コマンド)には、ライト要求(ライトコマンド)、リード要求(リードコマンド)、他の様々な要求(コマンド)が含まれる。
CPU12は、ホストインタフェース11、NANDインタフェース13、DRAMインタフェース14を制御するように構成されたプロセッサである。CPU12は、フラッシュストレージデバイス3の電源オンに応答してNAND型フラッシュメモリ5または図示しないROMから制御プログラム(ファームウェア)をDRAM6にロードし、そしてこのファームウェアを実行することによって様々な処理を行う。なお、ファームウェアはコントローラ4内の図示しないSRAM上にロードされてもよい。このCPU12は、ホスト2からの様々なコマンドを処理するためのコマンド処理等を実行することができる。CPU12の動作は、CPU12によって実行される上述のファームウェアによって制御される。なお、コマンド処理の一部または全部は、コントローラ4内の専用ハードウェアによって実行してもよい。
CPU12は、ライト動作制御部21、リード動作制御部22、およびGC動作制御部23として機能することができる。これらライト動作制御部21、リード動作制御部22、およびGC動作制御部23においては、図2の右部に示すシステム構成を実現するためのアプリケーションプログラムインタフェース(API)が実装されている。
ライト動作制御部21は、論理アドレスを指定するライト要求(ライトコマンド)をホスト2から受信する。論理アドレスは、書き込むべきデータ(ユーザデータ)を識別可能な識別子であり、例えば、LBAであってもよいし、あるいはキー・バリュー・ストアのキーのようなタグであってもよい。ライトコマンドを受信した場合、ライト動作制御部21は、まず、ホスト2からのデータを書き込むべきブロック(書き込み先ブロック)およびこのブロック内の位置(書き込み先位置)を決定する。次いで、ライト動作制御部21は、ホスト2からのデータ(ライトデータ)を、この書き込み先ブロックの書き込み先位置に書き込む。この場合、ライト動作制御部21は、ホスト2からのデータのみならず、このデータとこのデータの論理アドレスの双方を書き込み先ブロックに書き込むことができる。
そして、ライト動作制御部21は、指定された論理アドレスと、データ(ライトデータ)が書き込まれたNAND型フラッシュメモリ5内の位置(物理記憶位置)を示す物理アドレスとをホスト2に返す。
この場合、この物理アドレスは、(1)この書き込み先ブロックのブロック番号と、(2)この書き込み先ブロック内の書き込み先位置を示すブロック内オフセットとによって表される。ブロック番号は、データが書き込まれたブロックを指定する識別子である。ブロック番号としては、複数のブロック内の任意の一つを一意に識別可能な様々な値を使用し得る。
ブロック内オフセットは、書き込み先ブロックの先頭から書き込み先位置までのオフセット、つまり書き込み先ブロックの先頭に対する書き込み先位置のオフセットを示す。書き込み先ブロックの先頭から書き込み先位置までのオフセットのサイズは、ページサイズとは異なるサイズを有する粒度(Grain)の倍数で示される。粒度(Grain)は、上述のアクセス単位である。粒度(Grain)のサイズの最大値は、ブロックサイズまでに制限される。換言すれば、ブロック内オフセットは、書き込み先ブロックの先頭から書き込み先位置までのオフセットをページサイズとは異なるサイズを有する粒度の倍数で示す。
粒度(Grain)は、ページサイズよりも小さいサイズを有していてもよい。例えば、ページサイズが16Kバイトである場合、粒度(Grain)は、そのサイズが4Kバイトであってもよい。この場合、ある一つのブロックにおいては、各々サイズが4Kバイトである複数のオフセット位置が規定される。ブロック内の最初のオフセット位置に対応するブロック内オフセットは、例えば0であり、ブロック内の次のオフセット位置に対応するブロック内オフセットは、例えば1である、ブロック内のさらに次のオフセット位置に対応するブロック内オフセットは、例えば2である。
あるいは、粒度(Grain)は、ページサイズよりも大きなサイズを有していてもよい。例えば、粒度(Grain)は、ページサイズの数倍のサイズであってもよい。ページサイズが16Kバイトである場合、粒度は、32Kバイトのサイズであってもよい。
このように、ライト動作制御部21は、データを書き込むべきブロックおよびこのブロック内の位置の双方を自身で決定し、そしてホスト2からのデータ(ユーザデータ)が書き込まれた位置を示す物理アドレスとして、ブロック番号およびページ番号ではなく、ブロック番号およびブロック内オフセットをホスト2に通知する。これにより、ホスト2は、ブロックサイズ、ページ書き込み順序制約、バッドページ、ページサイズ等を意識することなく、ユーザデータをNAND型フラッシュメモリ5に書き込むことができ、さらに、ブロック番号およびブロック内オフセットによって表された物理アドレスを、このユーザデータの論理アドレスにマッピングすることができる。
リード動作制御部22は、物理アドレス(すなわち、ブロック番号およびブロック内オフセット)を指定するリード要求(リードコマンド)をホスト2から受信した場合、これらブロック番号およびブロック内オフセットに基づいてNAND型フラッシュメモリ5からデータをリードする。リード対象のブロックは、ブロック番号によって特定される。このブロック内のリード対象の物理記憶位置は、ブロック内オフセットによって特定される。このブロック内オフセットを使用することにより、ホスト2は、NAND型フラッシュメモリの世代毎の異なるページサイズをハンドリングする必要がない。
リード対象の物理記憶位置を得るために、リード動作制御部22は、まず、このブロック内オフセットを、ページサイズを表す粒度の数(ここでは、4)で除算し、そしてこの除算によって得られる商および余りを、リード対象のページ番号およびリード対象のページ内オフセットとしてそれぞれ決定してもよい。
GC動作制御部23は、NAND型フラッシュメモリ5のガベージコレクションを実行する場合、このガベージコレクションのためのコピー元ブロック(GCソースブロック)およびコピー先ブロック(GCデスティネーションブロック)をNAND型フラッシュメモリ5内の多数のブロックから選択する。この場合、GC動作制御部23は、通常、複数のコピー元ブロック(GCソースブロック)と、一つ以上のコピー先ブロック(GCデスティネーションブロック)とを選択する。コピー元ブロック(GCソースブロック)を選択するための条件(GCポリシー)は、ホスト2によって指定されてもよい。例えば、有効データ量が最も少ないブロックをコピー元ブロック(GCソースブロック)として優先的に選択するというGCポリシーが使用されてもよいし、別のGCポリシーが使用されてもよい。このように、コピー元ブロック(GCソースブロック)およびコピー先ブロック(GCデスティネーションブロック)の選択は、ホスト2ではなく、フラッシュストレージデバイス3のコントローラ4(GC動作制御部23)によって実行される。コントローラ4は、各ブロック管理テーブルを使用して、各ブロックの有効データ量を管理してもよい。
ガベージコレクションのコピー元グループ(ソースQosドメイン)およびコピー先グループ(デスティネーションQosドメイン)を指定するコマンド(GC制御コマンド)をホスト2から受信した場合、GC動作制御部23は、コピー元グループに属するブロック群からガベージコレクションのコピー元ブロックを選択し、コピー先グループに属するブロック群からガベージコレクションのコピー先ブロックを選択する。
有効データ/無効データの管理は、ブロック管理テーブル32を使用して実行されてもよい。このブロック管理テーブル32は、例えば、ブロック毎に存在してもよい。あるブロックに対応するブロック管理テーブル32においては、このブロック内のデータそれぞれの有効/無効を示すビットマップフラグが格納されている。ここで、有効データとは、LUTから参照されているデータ(すなわち論理アドレスから最新のデータとして紐付けられているデータ)であって、後にホスト2からリードされる可能性があるデータを意味する。無効データとは、もはやホスト2からリードされる可能性が無いデータを意味する。例えば、ある論理アドレスに関連付けられているデータは有効データであり、どの論理アドレスにも関連付けられていないデータは無効データである。
GC動作制御部23は、コピー元ブロック(GCソースブロック)内に格納されている有効データを書き込むべきコピー先ブロック(GCデスティネーションブロック)内の位置(コピー先位置)を決定し、有効データをコピー先ブロック(GCデスティネーションブロック)のこの決定された位置(コピー先位置)にコピーする。この場合、GC動作制御部23は、有効データとこの有効データの論理アドレスの双方を、コピー先ブロック(GCデスティネーションブロック)にコピーしてもよい。GC動作制御部23は、コピー元ブロック(GCソースブロック)に対応するブロック管理テーブル32を参照することによってGCソースブロック内の有効データを特定してもよい。あるいは、別の実施形態では、有効データ/無効データの管理がホスト2によって実行されてもよい。この場合には、GC動作制御部23は、GCソースブロック内の各データの有効/無効を示す情報をホスト2から受信し、この受信した情報に基づいて、GCソースブロック内の有効データを特定してもよい。
そして、GC動作制御部23は、コピーされた有効データの論理アドレスと、コピー先ブロック(GCデスティネーションブロック)のブロック番号と、コピー先ブロック(GCデスティネーションブロック)の先頭からコピー先位置までのオフセットを上述の粒度の倍数で示すブロック内オフセットとをホスト2に通知する。
本実施形態では、上述したように、ライト動作制御部21は、ホスト2からのデータ(ライトデータ)とホスト2からの論理アドレスの双方を書き込み先ブロックに書き込むことができる。このため、GC動作制御部23は、コピー元ブロック(GCソースブロック)内の各データの論理アドレスをこのコピー元ブロック(GCソースブロック)から容易に取得することができるので、コピーされた有効データの論理アドレスをホスト2に容易に通知することができる。
NANDインタフェース13は、CPU12の制御の下、NAND型フラッシュメモリ5を制御するように構成されたメモリ制御回路である。DRAMインタフェース14は、CPU12の制御の下、DRAM6を制御するように構成されたDRAM制御回路である。DRAM6の記憶領域の一部は、ライトバッファ(WB)31の格納のために使用される。また、DRAM6の記憶領域の他の一部は、ブロック管理テーブル32の格納のために使用される。なお、これらライトバッファ(WB)31およびブロック管理テーブル32は、コントローラ4内の図示しないSRAMに格納されてもよい。
図7は、フラッシュストレージデバイス3に適用されるライトコマンドを示す。
ライトコマンドは、フラッシュストレージデバイス3にデータの書き込みを要求するコマンドである。このライトコマンドは、コマンドID、QoSドメインID、論理アドレス、長さ、等を含んでもよい。
コマンドIDはこのコマンドがライトコマンドであることを示すID(コマンドコード)であり、ライトコマンドにはライトコマンド用のコマンドIDが含まれる。
QoSドメインIDは、データが書き込まれるべきQoSドメインを一意に識別可能な識別子である。あるエンドユーザからのライト要求に応じてホスト2から送信されるライトコマンドは、このエンドユーザに対応するQoSドメインを指定するQoSドメインIDを含んでもよい。ネームスペースIDがQoSドメインIDとして扱われてもよい。
論理アドレスは、書き込まれるべきライトデータを識別するための識別子である。この論理アドレスは、上述したように、LBAであってもよいし、キー・バリュー・ストアのキーであってもよい。論理アドレスがLBAである場合には、このライトコマンドに含まれる論理アドレス(開始LBA)は、ライトデータが書き込まれるべき論理位置(最初の論理位置)を示す。
長さは、書き込まれるべきライトデータの長さを示す。この長さ(データ長)は、粒度(Grain)の数によって指定されてもよいし、LBAの数によって指定されてもよいし、あるいはそのサイズがバイトによって指定されてもよい。
上述したように、コントローラ4は、NAND型フラッシュメモリ5内の多数のブロックの各々が一つのグループのみに属するようにNAND型フラッシュメモリ5内の多数のブロックを複数のグループ(複数のQoSドメイン)に分類することができる。そして、コントローラ4は、グループ(QoSドメイン)毎に、フリーブロックリスト(フリーブロックプール)とアクティブブロックリスト(アクティブブロックプール)とを管理することができる。
各ブロックの状態は、有効データを格納しているアクティブブロックと、有効データを格納していないフリーブロックとに大別される。アクティブブロックである各ブロックは、アクティブブロックリストによって管理される。一方、フリーブロックである各ブロックは、フリーブロックリストによって管理される。
ホスト2からライトコマンドを受信した時、コントローラ4は、ホスト2からのデータが書き込まれるべきブロック(書き込み先ブロック)およびこの書き込み先ブロック内の位置(書き込み先位置)を決定する。コントローラ4は、QoSドメインIDに対応するQoSドメインに属するフリーブロック群の一つを書き込み先ブロックとして決定してもよい。書き込み先位置は、ページ書き込み順序の制約およびバッドページ等を考慮して決定される。そして、コントローラ4は、ホスト2からのデータを、書き込み先ブロック内の書き込み先位置に書き込む。
なお、この書き込み先ブロック全体がユーザデータで満たされたならば、コントローラ4は、この書き込み先ブロックをアクティブブロックリスト(アクティブブロックプール)に移動する。そして、コントローラ4は、このQoSドメインに対応するフリーブロックリストからフリーブロックを再び選択し、この選択したフリーブロックを新たな書き込み先ブロックとして割り当てる。
もしフリーブロックリストによって管理されている残りフリーブロックの数が所定のポリシーによって定められる閾値以下に低下した場合あるいはホスト2からガベージコレクションを実施する指示があった場合、コントローラ4は、このQoSドメインのガベージコレクションを開始してもよい。
このQoSドメインのガベージコレクションでは、コントローラ4は、このQoSドメインに対応するアクティブブロック群からコピー元ブロック(GCソースブロック)とコピー先ブロック(GCデスティネーションブロック)を選択する。どのブロックをGC候補(コピー元ブロック)として選択するかは、ホスト2によって指定される上述のポリシーに従って決定されてもよいし、ホスト2から指定されても良い。ポリシーも基づく場合には例えば、有効データ量が最も少ないブロックがGC候補(コピー元ブロック)として選択されてもよい。
図8は、図7のライトコマンドに対するレスポンスを示す。
このレスポンスは、論理アドレス、物理アドレス、長さを含む。
論理アドレスは、図7のライトコマンドに含まれていた論理アドレスである。
物理アドレスは、図7のライトコマンドに応じてデータが書き込まれたNAND型フラッシュメモリ5内の物理記憶位置を示す。本実施形態では、この物理アドレスは、ブロック番号とページ番号との組み合わせではなく、上述したように、ブロック番号とオフセット(ブロック内オフセット)との組み合わせによって指定される。ブロック番号は、フラッシュストレージデバイス3内の全てのブロックの任意の一つを一意に識別可能な識別子である。全てのブロックに異なるブロック番号が付与されている場合には、これらブロック番号を直接使用してもよい。あるいは、ブロック番号は、ダイ番号と、ダイ内ブロック番号との組み合わせによって表現されてもよい。長さは、書き込まれるべきライトデータの長さを示す。この長さ(データ長)は、粒度(Grain)の数によって指定されてもよいし、LBAの数によって指定されてもよいし、あるいはそのサイズがバイトによって指定されてもよい。
図9は、フラッシュストレージデバイス3に適用されるTrimコマンドを示す。
このTrimコマンドは、無効にすべきデータが格納されている物理記憶位置を示すブロック番号およびブロック内オフセットを含むコマンドである。つまり、このTrimコマンドは、LBAのような論理アドレスではなく、物理アドレスを指定可能である。このTrimコマンドは、コマンドID、物理アドレス、長さを含む。
コマンドIDはこのコマンドがTrimコマンドであることを示すID(コマンドコード)であり、TrimコマンドにはTrimコマンド用のコマンドIDが含まれる。
物理アドレスは、無効化すべきデータが格納されている最初の物理記憶位置を示す。本実施形態では、この物理アドレスは、ブロック番号とオフセット(ブロック内オフセット)との組み合わせによって指定される。
長さは、無効化すべきデータの長さを示す。この長さ(データ長)は、粒度(Grain)の数によって指定されてもよいし、バイトによって指定されてもよい。
コントローラ4は、複数のブロックの各々に含まれるデータそれぞれの有効/無効を示すフラグ(ビットマップフラグ)をブロック管理テーブル32を使用して管理する。無効にすべきデータが格納されている物理記憶位置を示すブロック番号およびオフセット(ブロック内オフセット)を含むTrimコマンドをホスト2から受信した場合、コントローラ4は、ブロック管理テーブル32を更新して、Trimコマンドに含まれるブロック番号およびブロック内オフセットに対応する物理記憶位置のデータに対応するフラグ(ビットマップフラグ)を無効を示す値に変更する。
図10は、物理アドレスを規定するブロック番号およびオフセットを示す。
ブロック番号はある一つのブロックBLKを指定する。各ブロックBLKは、図10に示されているように、複数のページ(ここでは、ページ0〜ページn)を含む。
ページサイズ(各ページのユーザデータ格納領域)が16Kバイトであり、粒度(Grain)が4KBのサイズであるケースにおいては、このブロックBLKは、4×(n+1)個の領域に論理的に分割される。
オフセット+0はページ0の最初の4KB領域を示し、オフセット+1はページ0の2番目の4KB領域を示し、オフセット+2はページ0の3番目の4KB領域を示し、オフセット+3はページ0の4番目の4KB領域を示す。
オフセット+4はページ1の最初の4KB領域を示し、オフセット+5はページ1の2番目の4KB領域を示し、オフセット+6はページ1の3番目の4KB領域を示し、オフセット+7はページ1の4番目の4KB領域を示す。
図11は、ライトコマンドに応じて実行される書き込み動作とこのライトコマンドに対するレスポンスに含まれる返値との関係を示す。
フラッシュストレージデバイス3のコントローラ4は、有効データを含まないフリーブロック群をフリーブロックリストによって管理しており、これらフリーブロック群から一つのブロック(フリーブロック)を選択し、選択したブロックを書き込み先ブロックとして割り当てる。いま、ブロックBLK#1が書き込み先ブロックとして割り当てられた場合を想定する。コントローラ4は、ページ0、ページ1、ページ2、…ページnという順序で、データをページ単位でブロックBLK#1に書き込む。
図11においては、ブロックBLK#1のページ0に16Kバイト分のデータがすでに書き込まれている状態で、論理アドレス(LBAx)および長さ(=4)を指定するライトコマンドがホスト2から受信された場合が想定されている。コントローラ4は、ブロックBLK#1のページ1を書き込み先位置として決定し、ホスト2から受信される16Kバイト分のライトデータをブロックBLK#1のページ1に書き込む。そして、コントローラ4は、このライトコマンドに対するレスポンス(論理アドレス、ブロック番号、オフセット(ブロック内オフセット)、長さ)をホスト2に返す。このケースにおいては、論理アドレスはLBAxであり、ブロック番号はBLK#1であり、オフセット(ブロック内オフセット)は+5であり、長さは4である。
図12は、不良ページ(バッドページ)をスキップする書き込み動作を示す。
図12においては、ブロックBLK#1のページ0、ページ1にデータがすでに書き込まれている状態で、論理アドレス(LBAx+1)および長さ(=4)を指定するライトコマンドがホスト2から受信された場合が想定されている。もしブロックBLK#1のページ2が不良ページであるならば、コントローラ4は、ブロックBLK#1のページ3を書き込み先位置として決定し、ホスト2から受信される16Kバイト分のライトデータをブロックBLK#1のページ3に書き込む。そして、コントローラ4は、このライトコマンドに対するレスポンス(論理アドレス、ブロック番号、オフセット(ブロック内オフセット)、長さ)をホスト2に返す。このケースにおいては、論理アドレスはLBAx+1であり、ブロック番号はBLK#1であり、オフセット(ブロック内オフセット)は+12であり、長さは4である。
図13は、不良ページをスキップする書き込み動作の別の例を示す。
図13においては、不良ページを挟む2つのページに跨がってデータが書き込まれる場合が想定されている。いま、ブロックBLK#2のページ0、ページ1にデータがすでに書き込まれており、且つライトバッファ31に未書き込みの8Kバイト分のライトデータが残っている場合を想定する。この状態で、論理アドレス(LBAy)および長さ(=6)を指定するライトコマンドが受信されたならば、コントローラ4は、未書き込みの8Kバイトライトデータと、ホスト2から新たに受信される24Kバイトライトデータ内の最初の8Kバイトライトデータとを使用して、ページサイズに対応する16Kバイトライトデータを準備する。そして、コントローラ4は、この準備した16KバイトライトデータをブロックBLK#2のページ2に書き込む。
もしブロックBLK#2の次のページ3が不良ページであるならば、コントローラ4は、ブロックBLK#2のページ4を次の書き込み先位置として決定し、ホスト2から受信された24Kバイトライトデータ内の残りの16Kバイトライトデータを、ブロックBLK#2のページ4に書き込む。
そして、コントローラ4は、このライトコマンドに対するレスポンス(論理アドレス、ブロック番号、オフセット(ブロック内オフセット)、長さ)をホスト2に返す。このケースにおいては、このレスポンスは、LBAy、ブロック番号(=BLK#2)、オフセット(=+10)、長さ(=2)、ブロック番号(=BLK#2)、オフセット(=+16)、長さ(=4)を含んでもよい。
図14、図15は、論理アドレスとデータのペアをブロック内のページに書き込む動作を示す。
各ブロックにおいて、各ページは、ユーザデータを格納するためのユーザデータ領域と管理データを格納するための冗長領域とを含んでもよい。ページサイズは16KB+アルファである。
コントローラ4は、4KBユーザデータとこの4KBユーザデータに対応する論理アドレス(例えばLBA)との双方を書き込み先ブロックBLKに書き込む。この場合、図14に示すように、各々がLBAと4KBユーザデータとを含む4つのデータセットが同じページに書き込まれてもよい。ブロック内オフセットは、セット境界を示してもよい。
あるいは、図15に示されているように、4つの4KBユーザデータがページ内のユーザデータ領域に書き込まれ、これら4つの4KBユーザデータに対応する4つのLBAがこのページ内の冗長領域に書き込まれてもよい。
図16は、スーバーブロックが使用されるケースにおけるブロック番号とオフセット(ブロック内オフセット)との関係を示す。以下では、ブロック内オフセットは単にオフセットとしても参照される。
ここでは、図示を簡単化するために、ある一つのスーパーブロックSB#1が4つのブロックBLK#11、BLK#21、BLK#31、BLK#41から構成されている場合が想定されている。コントローラ4は、ブロックBLK#11のページ0、ブロックBLK#21のページ0、ブロックBLK#31のページ0、ブロックBLK#41のページ0、ブロックBLK#11のページ1、ブロックBLK#21のページ1、ブロックBLK#31のページ1、ブロックBLK#41のページ1、…という順序でデータを書き込む。
オフセット+0はブロックBLK#11のページ0の最初の4KB領域を示し、オフセット+1はブロックBLK#11のページ0の2番目の4KB領域を示し、オフセット+2はブロックBLK#11のページ0の3番目の4KB領域を示し、オフセット+3はブロックBLK#11のページ0の4番目の4KB領域を示す。
オフセット+4はブロックBLK#21のページ0の最初の4KB領域を示し、オフセット+5はブロックBLK#21のページ0の2番目の4KB領域を示し、オフセット+6はブロックBLK#21のページ0の3番目の4KB領域を示し、オフセット+7はブロックBLK#21のページ0の4番目の4KB領域を示す。
同様に、オフセット+12はブロックBLK#41のページ0の最初の4KB領域を示し、オフセット+13はブロックBLK#41のページ0の2番目の4KB領域を示し、オフセット+14はブロックBLK#41のページ0の3番目の4KB領域を示し、オフセット+15はブロックBLK#41のページ0の4番目の4KB領域を示す。
オフセット+16はブロックBLK#11のページ1の最初の4KB領域を示し、オフセット+17はブロックBLK#11のページ1の2番目の4KB領域を示し、オフセット+18はブロックBLK#11のページ1の3番目の4KB領域を示し、オフセット+19はブロックBLK#11のページ1の4番目の4KB領域を示す。
オフセット+20はブロックBLK#21のページ1の最初の4KB領域を示し、オフセット+21はブロックBLK#21のページ1の2番目の4KB領域を示し、オフセット+22はブロックBLK#21のページ1の3番目の4KB領域を示し、オフセット+23はブロックBLK#21のページ1の4番目の4KB領域を示す。
同様に、オフセット+28はブロックBLK#41のページ1の最初の4KB領域を示し、オフセット+29はブロックBLK#41のページ1の2番目の4KB領域を示し、オフセット+30はブロックBLK#41のページ1の3番目の4KB領域を示し、オフセット+31はブロックBLK#41のページ1の4番目の4KB領域を示す。
例えば、あるLBA(LBAx)を指定するライトコマンドに対応する4Kバイトデータをオフセット+8に対応する位置に書き込んだ場合には、コントローラ4は、論理アドレス(=LBAx)、ブロック番号(=SB#1)、オフセット(=+8)、長さ(=1)をこのライトコマンドに対するレスポンスとしてホスト2に返してもよい。
図17は、ホスト2とフラッシュストレージデバイス3とによって実行される書き込み動作処理のシーケンスを示す。
ホスト2は、QoSドメインID、LBA、長さを含むライトコマンドをフラッシュストレージデバイス3に送信する。フラッシュストレージデバイス3のコントローラ4がこのライトコマンドを受信した時、コントローラ4は、ホスト2からのライトデータを書き込むべき書き込み先ブロックおよびこの書き込み先ブロック内の位置を決定する。より詳しくは、コントローラ4は、フリーブロックリストから一つのフリーブロックを選択し、選択したフリーブロックを書き込み先ブロックとして割り当てる(ステップS12)。つまり、この選択されたフリーブロックおよびこの選択されたフリーブロック内の利用可能な最初のページが、ホスト2からのライトデータを書き込むべき書き込み先ブロックおよびこの書き込み先ブロック内の位置として決定される。もし書き込み先ブロックがすでに割り当てられている場合には、このステップ12における書き込み先ブロック割り当て処理を実行する必要は無い。すでに割り当てられている書き込み先ブロック内の利用可能な次のページが、ホスト2からのライトデータを書き込むべき書き込み先ブロック内の位置として決定される。
コントローラ4は、複数のQoSドメインに対応する複数のフリーブロックリストを管理してもよい。あるQoSドメインに対応するフリーブロックリストにおいては、このQoSドメインに対して予約されたブロック群のみが登録されてもよい。この場合、ステップS12では、コントローラ4は、ライトコマンドのQoSドメインIDによって指定されるQoSドメインに対応するフリーブロックリストを選択し、この選択したフリーブロックリストから一つのフリーブロックを選択し、この選択したフリーブロックを書き込み先ブロックとして割り当ててもよい。これにより、異なるQoSドメインに対応するデータが同じブロックに混在されてしまうことを防止することができる。
コントローラ4は、ホスト2から受信されるライトデータを書き込み先ブロックに書き込む(ステップS12)。ステップS12では、コントローラ4は、論理アドレス(ここではLBA)とライトデータの双方を書き込み先ブロックに書き込む。
コントローラ4は、ブロック管理テーブル32を更新して、書き込まれたデータに対応するビットマップフラグ(つまり、このデータが書き込まれた物理記憶位置の物理アドレスに対応するビットマップフラグ)を0から1に変更する(ステップS13)。例えば、図18に示されているように、開始LBAがLBAxである16Kバイト更新データがブロックBLK#1のオフセット+4〜+7に対応する物理記憶位置に書き込まれた場合を想定する。この場合、図19に示されているように、ブロックBLK#1用のブロック管理テーブルにおいては、オフセット+4〜+7に対応するビットマップフラグそれぞれが0から1に変更される。
コントローラ4は、このライトコマンドに対するレスポンスをホスト2に返す(ステップS14)。例えば、図18に示されているように、開始LBAがLBAxである16Kバイト更新データがブロックBLK#1のオフセット+4〜+7に対応する物理記憶位置に書き込まれたならば、LBAx、ブロック番号(=BLK1)、オフセット(=+4)、長さ(=4)を含むレスポンスがコントローラ4からホスト2に送信される。
ホスト2がこのレスポンスを受信した時、ホスト2は、ホスト2によって管理されているLUTを更新して、書き込まれたライトデータに対応する論理アドレスそれぞれに物理アドレスをマッピングする。図20に示されているように、LUTは、複数の論理アドレス(例えばLBA)それぞれに対応する複数のエントリを含む。ある論理アドレス(例えばあるLBA)に対応するエントリには、このLBAに対応するデータが格納されているNAND型フラッシュメモリ5内の位置(物理記憶位置)を示す物理アドレスPBA、つまりブロック番号、オフセット(ブロック内オフセット)が格納される。図18に示されているように、開始LBAがLBAxである16Kバイト更新データがブロックBLK#1のオフセット+4〜+7に対応する物理記憶位置に書き込まれたならば、図20に示されているように、LUTが更新されて、LBAxに対応するエントリにBLK#1、オフセット+4が格納され、LBAx+1に対応するエントリにBLK#1、オフセット+5が格納され、LBAx+2に対応するエントリにBLK#1、オフセット+6が格納され、LBAx+3に対応するエントリにBLK#1、オフセット+7が格納される。
この後、ホスト2は、上述の更新データの書き込みによって不要になった以前のデータを無効化するためのTrimコマンドをフラッシュストレージデバイス3に送信する(ステップS21)。図18に示されているように、以前のデータがブロックBLK#0のオフセット+0、オフセット+1、オフセット+2、オフセット+3に対応する位置に格納されている場合には、図21に示すように、ブロック番号(=BLK#0)、オフセット(=+0)、長さ(=4)を指定するTrimコマンドがホスト2からフラッシュストレージデバイス3に送信される。フラッシュストレージデバイス3のコントローラ4は、このTrimコマンドに応じて、ブロック管理テーブル32を更新する(ステップS15)。ステップS15においては、図21に示すように、ブロックBLK#0用のブロック管理テーブルにおいて、オフセット+0〜+3に対応するビットマップフラグそれぞれが1から0に変更される。
図22は、フラッシュストレージデバイス3に適用されるリードコマンドを示す。
リードコマンドは、フラッシュストレージデバイス3にデータの読み出しを要求するコマンドである。このリードコマンドは、コマンドID、物理アドレスPBA、長さ、転送先ポインタを含む。
コマンドIDはこのコマンドがリードコマンドであることを示すID(コマンドコード)であり、リードコマンドにはリードコマンド用のコマンドIDが含まれる。
物理アドレスPBAは、データが読み出されるべき最初の物理記憶位置を示す。物理アドレスPBAは、ブロック番号、オフセット(ブロック内オフセット)によって指定される。
長さは、リードすべきデータの長さを示す。このデータ長は、Grainの数によって指定可能である。
転送先ポインタは、読み出されたデータが転送されるべきホスト2内のメモリ上の位置を示す。
一つのリードコマンドは、物理アドレスPBA(ブロック番号、オフセット)と長さの組を複数指定することができる。
図23は、リード動作を示す。
ここでは、ブロック番号(=BLK#2)、オフセット(=+5)、長さ(=3)を指定するリードコマンドがホスト2から受信された場合が想定されている。フラッシュストレージデバイス4のコントローラ5は、ブロック番号(=BLK#2)、オフセット(=+5)、長さ(=3)に基づいて、BLK#2からデータd1〜d3をリードする。この場合、コントローラ4は、BLK#2のページ1から1ページサイズ分のデータをリードし、このリードデータからデータd1〜データd3を抽出する。次いで、コントローラ4は、データd1〜データd3を、転送先ポインタによって指定されるホストメモリ上に転送する。
図24は、ホスト2からのリードコマンドに応じて、異なる物理記憶位置にそれぞれ格納されているデータ部をリードする動作を示す。
ここでは、ブロック番号(=BLK#2)、オフセット(=+10)、長さ(=2)、ブロック番号(=BLK#2)、オフセット(=+16)、長さ(=4)を指定するリードコマンドがホスト2から受信された場合が想定されている。フラッシュストレージデバイス4のコントローラ5は、ブロック番号(=BLK#2)、オフセット(=+10)、長さ(=2)に基づいて、BLK#2のページ2から1ページサイズ分のデータをリードし、このリードデータからデータd1〜データd2を抽出する。次いで、コントローラ5は、ブロック番号(=BLK#2)、オフセット(=+16)、長さ(=4)に基づいて、BLK#2のページ4から1ページサイズ分のデータ(データd3〜データd4)をリードする。そして、コントローラ5は、データd1〜データd2とデータd3〜データd4とを結合することによって得られる長さ(=6)のリードデータを、リードコマンド内の転送先ポインタによって指定されるホストメモリ上に転送する。
これにより、たとえブロック内に不良ページが存在する場合であっても、リードエラーを引き起こすことなく、別個の物理記憶位置からデータ部をリードすることができる。また、たとえデータが2つのブロックに跨がって書き込まれている場合であっても、このデータを一つのリードコマンドの発行によってリードすることができる。
図25は、ホスト2とフラッシュストレージデバイス3とによって実行されるリード処理のシーケンスを示す。
ホスト2は、ホスト2によって管理されているLUTを参照して、ユーザアプリケーションからのリード要求に含まれる論理アドレスをブロック番号、オフセットに変換する。そして、ホスト2は、このブロック番号、オフセット、長さを指定するリードコマンドをフラッシュストレージデバイス3に送信する。
フラッシュストレージデバイス3のコントローラ4がリードコマンドをホスト2から受信した時、コントローラ4は、このリードコマンドによって指定されたブロック番号に対応するブロックをリード対象のブロックとして決定するとともに、このリードコマンドによって指定されたオフセットに基づいてリード対象のページを決定する(ステップS31)。ステップS31では、コントローラ4は、まず、リードコマンドによって指定されたオフセットを、ページサイズを表す粒度の数(ここでは、4)で除算してもよい。そして、コントローラ4は、この除算によって得られる商および余りを、リード対象のページ番号およびリード対象のページ内オフセット位置としてそれぞれ決定してもよい。
コントローラ4は、ブロック番号、オフセット、長さによって規定されるデータをNAND型フラッシュメモリ5からリードし(ステップS32)、このリードデータをホスト2に送信する。
図26は、フラッシュストレージデバイス3に適用されるGC制御コマンドを示す。
GC制御コマンドは、コマンドID、ポリシー、ソースQoSドメインID、デスティネーションQoSドメインID、等を含んでもよい。
コマンドIDはこのコマンドがGC制御コマンドであることを示すID(コマンドコード)であり、GC制御コマンドにはGC制御コマンド用のコマンドIDが含まれる。
ポリシーは、GC候補ブロック(GCソースブロック)を選択するための条件(GCポリシー)を指定するパラメータである。フラッシュストレージデバイス3のコントローラ4は、複数のGCポリシーをサポートしている。
コントローラ4によってサポートされているGCポリシーには、有効データ量が少ないブロックを優先的にGC候補ブロック(GCソースブロック)として選択するというポリシー(Greedy)が含まれてもよい。
また、コントローラ4によってサポートされているGCポリシーには、低い更新頻度を有するデータ(コールドデータ)が集められているブロックを、高い更新頻度を有するデータ(ホットデータ)が集められているブロックよりも優先的にGC候補ブロック(GCソースブロック)として選択するというポリシーが含まれていてもよい。
さらに、GCポリシーは、GC開始条件を指定してもよい。GC開始条件は、例えば、残りフリーブロックの個数を示してもよい。
コントローラ4は、有効データを含むブロック群をアクティブブロックリストによって管理しており、GCを実行する場合には、GC制御コマンドによって指定されたGCポリシーに基づいて、アクティブブロックリストによって管理されているブロック群から一つ以上のGC候補ブロック(GCソースブロック)を選択する。
ソースQoSドメインIDは、どのQoSドメインをGCソースとすべきかを指定するパラメータである。コントローラ4は、ソースQoSドメインIDによって指定されるQoSドメインに属するブロック群、つまりこのQoSドメインに対応するアクティブブロックリストから、一つ以上のGC候補ブロック(GCソースブロック)を選択する。
デスティネーションQoSドメインIDは、どのQoSドメインをGCデスティネーションとすべきかを指定するパラメータである。コントローラ4は、デスティネーションQoSドメインIDによって指定されるQoSドメインに属するフリーブロック群内の一つ以上のフリーブロックをGCデスティネーションブロックとして選択することができる。
ソースQoSドメインIDおよびデスティネーションQoSドメインIDは、同じQoSドメインを指定してもよいし、互いに異なるQoSドメインを指定してもよい。つまり、ソースQoSドメインIDおよびデスティネーションQoSドメインIDの各々は、複数のQoSドメインの任意の一つを指定するパラメータである。
コントローラ4は、ソースQoSドメインに対応する残りフリーブロックの数がポリシーによって指定される閾値以下になった場合に、GCを開始してもよい。もしGCの強制実行を指定するポリシーを含むGC制御コマンドを受信したならば、コントローラ4は、ホスト2からこのGC制御コマンドを受信した時にGCを即座に開始してもよい。
図27は、GC用コールバックコマンドを示す。
GC用コールバックコマンドは、GCによってコピーされた有効データの論理アドレスとこの有効データのコピー先位置を示すブロック番号およびオフセットとをホスト2に通知するために使用される。
GC用コールバックコマンドは、コマンドID、論理アドレス、長さ、デスティネーション物理アドレス、ソース物理アドレス(オプショナル)を含んでよい。
コマンドIDはこのコマンドがGC用コールバックコマンドであることを示すID(コマンドコード)であり、GC用コールバックコマンドにはGC用コールバックコマンド用のコマンドIDが含まれる。
論理アドレスは、GCによってGCソースブロックからGCデスティネーションブロックにコピーされた有効データの論理アドレスを示す。
長さは、このコピーされたデータの長さを示す。このデータ長は、粒度(Grain)の数によって指定されてもよい。
デスティネーション物理アドレスは、有効データがコピーされたGCデスティネーションブロック内の位置を示す。デスティネーション物理アドレスは、ブロック番号、オフセット(ブロック内オフセット)によって指定される。
ソース物理アドレス(オプショナル)は、有効データが格納されていたGCソースブロック内の位置を示す。ソース物理アドレスは、ブロック番号、オフセット(ブロック内オフセット)によって指定される。
図28は、ガベージコレクション(GC)動作の手順を示す。
フラッシュストレージデバイス3のコントローラ4は、ホスト2によって指定されたポリシーに基づいて、ソースQoSドメインIDによって指定されるQoSドメインに属するブロック群から、有効データと無効データとが混在する一つ以上のGCソースブロック(コピー元ブロック)を選択する(ステップS41)。次いで、コントローラ4は、デスティネーションQoSドメインIDによって指定されるQoSドメインに属するフリーブロック群から一つ以上のフリーブロックを選択し、選択したフリーブロックをGCデスティネーションブロック(コピー先ブロック)として割り当てる(ステップS42)。
コントローラ4は、GCソースブロック(コピー元ブロック)内の全ての有効データをGCデスティネーションブロック(コピー先ブロック)にコピーする(ステップS44)。ステップS44では、コントローラ4は、GCソースブロック(コピー元ブロック)内の有効データのみならず、この有効データとこの有効データに対応する論理アドレスの双方を、GCソースブロック(コピー元ブロック)からGCデスティネーションブロック(コピー先ブロック)にコピーする。これにより、GCデスティネーションブロック(コピー先ブロック)内にデータと論理アドレスとのペアを保持することができる。
そして、コントローラ4は、コピーされた有効データの論理アドレスと、この有効データがコピーされたGCデスティネーションブロック(コピー先ブロック)内の位置を示すデスティネーション物理アドレス(ブロック番号、オフセット(ブロック内オフセット))を、GC用コールバックコマンドを使用してホスト2に通知する(ステップS44)。なお、ステップS44では、コントローラ4は、コピーされた有効データの論理アドレスとデスティネーション物理アドレスとみならず、ソース物理アドレスもホスト2に通知してもよい。
ホスト2がこのGC用コールバックコマンドを受信した時、ホスト2は、ホスト2によって管理されているLUTを更新して、コピーされた有効データに対応する論理アドレスそれぞれにデスティネーション物理アドレスをマッピングする(ステップS51)。
図29は、GCのために実行されるデータコピー動作の例を示す。
図29では、GCソースブロック(ここではブロックBLK#50)のオフセット+4に対応する位置に格納されている有効データ(LBA=10)が、GCデスティネーションブロック(ここではブロックBLK#100)のオフセット+0に対応する位置にコピーされ、GCソースブロック(ここではブロックBLK#50)のオフセット+10に対応する位置に格納されている有効データ(LBA=20)が、GCデスティネーションブロック(ここではブロックBLK#100)のオフセット+1に対応する位置にコピーされた場合が想定されている。この場合、コントローラ4は、{LBA10、BLK#100、オフセット(=+0)、LBA20、BLK#100、オフセット(=+1)}をホストに通知する(GC用コールバック処理)。
図30は、図29のデータコピー動作の結果に基づいて更新されるホスト2のLUTの内容を示す。
このLUTにおいては、LBA10に対応するブロック番号およびオフセットは、BLK#50、オフセット(=+4)から、BLK#100、オフセット(=+0)に更新される。同様に、LBA20に対応するブロック番号およびオフセットは、BLK#50、オフセット(=+10)から、BLK#100、オフセット(=+1)に更新される。
LUTが更新された後、ホスト2は、BLK#50およびオフセット(=+4)を指定するTrimコマンドをフラッシュストレージデバイス3に送信して、BLK#50のオフセット(=+4)に対応する位置に格納されているデータを無効化してもよい。さらに、ホスト2は、BLK#50およびオフセット(=+10)を指定するTrimコマンドをフラッシュストレージデバイス3に送信して、BLK#50のオフセット(=+10)に対応する位置に格納されているデータを無効化してもよい。
図31は、ライトコマンドに対するレスポンスとGC用コールバック処理との関係を示す。
コントローラ4がある論理アドレスに対応する有効データをコピーしている間に、この論理アドレスを指定するライトコマンドがホスト2から受信されるというケースが起こる場合がある。
図31では、図29のデータコピー動作(LBA10に対応するデータコピー動作)の実行中に、LBA10を指定するライトコマンドがホスト2から受信された場合が想定されている。
コントローラ4は、ホスト2から受信されるライトデータを書き込み先ブロックに書き込む(ここではBLK#3のオフセット+0に対応する位置に書き込まれる)。そして、コントローラ4は、{LBA10、BLK#3、オフセット(=+0)}をホスト2に通知する。
ホスト2は、LUTを更新して、LBA10に対応するブロック番号およびオフセットを、BLK#50、オフセット(+4)から、BLK#3、オフセット(+0)に変更する。
もしこの後に、LBA10のデスティネーション物理アドレスがコントローラ4からホスト2に通知されたならば、LBA10に対応する最新データが格納されている位置を示すブロック番号およびオフセット(BLK#3、オフセット(+0))が、LBA10に対応するデスティネーション物理アドレス(ここでは、BLK#100、オフセット(=+0))に誤って変更されてしまう可能性がある。
本実施形態では、コントローラ4は、LBA10とデスティネーション物理アドレス(BLK#100、オフセット(=+0))のみならず、ソース物理アドレス(BLK#50、オフセット(=+4))もホスト2に通知することができる。ホスト2は、ソース物理アドレス(BLK#50、オフセット(=+4))が、LUTによってLBA10に現在マッピングされているブロック番号、オフセットに一致しない場合には、LUTを更新しない。これにより、LBA10に対応する最新データが格納されている位置を示すブロック番号およびオフセット(BLK#3、オフセット(+0))が、LBA10に対応するデスティネーション物理アドレス(ここでは、BLK#100、オフセット(=+0))に誤って変更されてしまうことを防止することができる。
図32は、GC制御コマンドの別の例を示す。
この図32のGC制御コマンドは、ソースQoSドメインIDの代わりに、ソースデバイスIDとソースQoSドメインIDのペアを指定してもよい。さらに、この図32のGC制御コマンドは、デスティネーションQoSドメインIDの代わりに、デスティネーションデバイスIDとデスティネーションQoSドメインIDのペアを指定してもよい。これにより、あるフラッシュストレージデバイス3をGCソースとして動作させ、別のフラッシュストレージデバイス3をGCデスティネーションとして動作させることが可能となる。ソースデバイスIDとデスティネーションデバイスIDが同じである場合には、一つのフラッシュストレージデバイス3内でGCが実行される。
図33は、図32のGC制御コマンドに対応するGC用コールバックコマンドの例を示す。
図33のGC用コールバックコマンドは、デスティネーション物理アドレスの代わりに、デスティネーションデバイスIDとデスティネーション物理アドレスのペアを含む。また、図33のGC用コールバックコマンドは、ソース物理アドレス(オプショナル)の代わりに、ソースデバイスIDとソース物理アドレスのペア(オプショナル)を含んでもよい。
いま、デバイスIDが1のフラッシュストレージデバイス3をGCソースとして動作させ、デバイスIDが2のフラッシュストレージデバイス3をGCデスティネーションとして動作させる場合を想定する。ホスト2は、ソースデバイスID#1およびデスティネーションデバイスID#2を指定するGC制御コマンドを、デバイスID#1のフラッシュストレージデバイス3と、デバイスID#2のフラッシュストレージデバイス3に送信してもよい。
デバイスID#1のフラッシュストレージデバイス3は、ソースQoSドメインIDによって指定されるQoSドメインに属するブロック群からGCソースブロックを選択し、GCソースブロック内の有効データとこの有効データの論理アドレスとを、デスティネーションデバイスIDによって指定されるフラッシュストレージデバイス(デバイスID#2のフラッシュストレージデバイス)宛てに送信する。GCソースブロック内の有効データとこの有効データの論理アドレスは、例えば、図3のスイッチ1を介して、デバイスID#1のフラッシュストレージデバイス3からデバイスID#2のフラッシュストレージデバイス3に転送される。
デバイスID#2のフラッシュストレージデバイス3は、デスティネーションQoSドメインIDによって指定されるQoSドメインに属するフリーブロック群からGCデスティネーションブロックを選択し、スイッチ1を介して受信される有効データおよび論理ドレスをGCデスティネーションブロックに書き込む(コピーする)。
デバイスID#2のフラッシュストレージデバイス3は、コピーされた有効データの論理アドレスと、この有効データがコピーされたデスティネーション物理アドレス(ブロック番号、オフセット)を、GC用コールバックコマンドによってホスト2に通知する。
デバイスID#1のフラッシュストレージデバイス3は、コピーされた有効データの論理アドレスと、この有効データが格納されているソース物理アドレス(ブロック番号、オフセット)を、GC用コールバックコマンドによってホスト2に通知する。
図34は、書き込み/リード/GC動作を示す。
まず、ホスト2からのデータを書き込むホストライト動作について説明する。
(1)コントローラ4は、ホスト2からLBAとライトデータを受信する。
(2)コントローラ4は、LBAとライトデータの双方を書き込み先ブロックに書き込む。書き込み先ブロックが割り当てられていない場合には、コントローラ4は、フリーブロックリストから一つのフリーブロックを選択し、この選択したフリーブロックを新たな書き込み先ブロックとして割り当てる。そして、コントローラ4は、LBAとライトデータの双方をこの新たな書き込み先ブロックに書き込む。
(3)コントローラ4は、このLBAと、このライトデータが書き込まれた書き込み先ブロック内の位置を示す物理アドレスPBAをホスト2に通知する。この物理アドレスPBAは、ブロック番号およびオフセットによって表される。書き込み先ブロック全体がデータで満たされると、コントローラ4は、この書き込み先ブロックをアクティブブロックリストに登録する。
次に、リード動作について説明する。
(4)ホスト2は、ホスト2によって管理されているLUTを参照して、ユーザアプリケーションからのリード要求に含まれるLBAをリード用物理アドレスPBA(ブロック番号、オフセット)に変換する。
(5)ホスト2から受信されるリード用物理アドレスPBA(ブロック番号、オフセット)に基づいて、コントローラ4は、このブロック番号を有するブロックをリード対象のブロックとして決定する。リード対象のブロックは、アクティブブロックリストによって管理されているブロック群(アクティブブロック)のいずれか一つ、または現在のGCソースブロック、または現在の書き込み先ブロックである。そして、コントローラ4は、オフセットに基づいて、リード対象のブロックからデータをリードする。
次に、GC動作について説明する。
(6)コントローラ4は、GCソースブロック(コピー元ブロック)およびGCデスティネーションブロック(コピー先ブロック)を選択し、GCソースブロック内に格納されている有効データとこの有効データのLBAの双方をGCデスティネーションブロックにコピーする。
(7)コントローラ4は、コピーされた有効データのLBAと、この有効データがコピーされたGCデスティネーションブロック内の位置を示すPBA(ブロック番号、オフセット)の双方を、ホスト2に通知する。
あるいは、コントローラ4は、コピーされた有効データのLBAと、この有効データがコピーされたGCデスティネーションブロック内の位置を示すPBA(ブロック番号、オフセット)と、この有効データが格納されているGCソースブロック内の位置を示すPBA(ブロック番号、オフセット)とを、ホスト2に通知してもよい。
図35は、参照カウントを管理するためのブロック管理テーブルの構成例を示す。
ホスト2は重複排除機能をサポートしている。したがって、ユーザアプリケーションから書き込み要求されたデータと一致する重複データがフラッシュストレージデバイス3(NAND型フラッシュメモリ5)にすでに存在する場合には、ホスト2は、このデータをフラッシュストレージデバイス3に書き込まず、このデータが格納されている位置(ブロック番号、オフセット)を指すポインタのみを、書き込み要求されたデータのLBAに関連付ける。このため、フラッシュストレージデバイス3(NAND型フラッシュメモリ5)に格納されている各4Kバイトデータは、一つの論理アドレスから参照されるだけでなく、複数の論理アドレスから参照される可能性がある。
本実施形態においては、フラッシュストレージデバイス3は、4Kバイトデータ毎に参照カウントを管理する機能を有している。ここで、あるデータに対応する参照カウントは、このデータを参照している論理アドレスの数を示す。
図35では、ブロックBLK#1用のブロック管理テーブルが例示されている。
ブロックBLK#1用のブロック管理テーブルは、ブロックBLK#1の複数のオフセット値それぞれに対応する複数のエントリを含む。
例えば、オフセット+0に対応するエントリには、ブロックBLK#1のオフセット+0に対応する位置に格納されている4KBデータに対応する参照カウントが格納される。同様に、オフセット+1に対応するエントリには、ブロックBLK#1のオフセット+1に対応する位置に格納されている4KBデータに対応する参照カウントが格納される。
参照カウントが1以上であるデータは有効データであり、参照カウントが0のデータは無効データである。
フラッシュストレージデバイス3は、ホスト2から受信されるデュプリケートコマンド/Ttimコマンドに基づいて、参照カウントをインクリメント/デクリメントする。
図36は、参照カウントの管理のためにフラッシュストレージデバイス3に適用されるデュプリケートコマンドを示す。
デュプリケートコマンドは、ある物理アドレス(ブロック番号、オフセット)に格納されているデータの参照カウントを1増やすことをフラッシュストレージデバイス3に要求するコマンドである。
このデュプリケートコマンドは、コマンドID、物理アドレスPBA、長さ、等を含んでもよい。
コマンドIDはこのコマンドがデュプリケートコマンドであることを示すID(コマンドコード)であり、デュプリケートコマンドにはデュプリケートコマンド用のコマンドIDが含まれる。
物理アドレスPBAは、参照カウントを1だけ増やすべきデータが格納されている最初の物理記憶位置を示す。物理アドレスPBAは、ブロック番号、オフセット(ブロック内オフセット)によって指定される。
長さは、参照カウントを1だけ増やすべきデータの長さを示す。このデータ長は、粒度(Grain)の数によって指定可能である。
コントローラ4は、参照カウントを増やすべきデータが格納されている物理記憶位置を示すブロック番号およびブロック内オフセットを含むデュプリケートコマンドをホスト2から受信した場合、ブロック管理テーブル32を更新して、デュプリケートコマンドに含まれるブロック番号およびブロック内オフセットに対応する物理記憶位置のデータに対応する参照カウントを1増やす。
図37は、参照カウントの管理のためにフラッシュストレージデバイス3に適用されるTrimコマンドを示す。
このTrimコマンドは、ある物理アドレス(ブロック番号、オフセット)に格納されているデータの参照カウントを1減らすことをフラッシュストレージデバイス3に要求するコマンドである。
このTrimコマンドは、コマンドID、物理アドレスPBA、長さ、等を含んでもよい。
コマンドIDはこのコマンドがTrimコマンドであることを示すID(コマンドコード)であり、TrimコマンドにはTrimコマンド用のコマンドIDが含まれる。
物理アドレスPBAは、参照カウントを1だけ減らすべきデータが格納されている最初の物理記憶位置を示す。物理アドレスPBAは、ブロック番号、オフセット(ブロック内オフセット)によって指定される。
長さは、参照カウントを1だけ減らすべきデータの長さを示す。このデータ長は、粒度(Grain)の数によって指定可能である。
コントローラ4は、参照カウントを減らすべきデータが格納されている物理記憶位置を示すブロック番号およびブロック内オフセットを含むTrimコマンドをホスト2から受信した場合、ブロック管理テーブル32を更新して、Trimコマンドに含まれるブロック番号およびブロック内オフセットに対応する物理記憶位置のデータに対応する参照カウントを1減らす。
図38は、参照カウントインクリメント/デクリメント処理を示す。
フラッシュストレージデバイス3のコントローラ4がホスト2からデュプリケートコマンドを受信した時、コントローラ4は、デュプリケートコマンドによって指定される物理アドレスPBA(ブロック番号、オフセット)に対応する参照カウント、つまり、このブロック番号およびオフセットによって指定されるNAND型フラッシュメモリ5内の物理記憶位置に格納されているデータに対応する参照カウントを1増やす(ステップS61)。この場合、コントローラ4は、デュプリケートコマンドによって指定されるブロック番号を有するブロックに対応するブロック管理テーブル32を更新する。このブロック管理テーブル32の更新では、デュプリケートコマンドによって指定されるオフセットに対応するブロック管理テーブル32内のエントリに格納されている参照カウントが1増やされる。デュプリケートコマンドによって指定される長さが2以上の場合には、デュプリケートコマンドによって指定されるオフセットに対応する参照カウントのみならず、このオフセットに後続する幾つかのオフセットに対応する参照カウントも1増やされる。
フラッシュストレージデバイス3のコントローラ4がホスト2からTrimコマンドを受信した時、コントローラ4は、Trimコマンドによって指定される物理アドレスPBA(ブロック番号、オフセット)に対応する参照カウント、つまり、このブロック番号およびオフセットによって指定されるNAND型フラッシュメモリ5内の物理記憶位置に格納されているデータに対応する参照カウントを1減らす(ステップS62)。この場合、コントローラ4は、Trimコマンドによって指定されるブロック番号を有するブロックに対応するブロック管理テーブル32を更新する。このブロック管理テーブル32の更新では、Trimコマンドによって指定されるオフセットに対応するブロック管理テーブル32内のエントリに格納されている参照カウントが1減らされる。Trimコマンドによって指定される長さが2以上の場合には、Trimコマンドによって指定されるオフセットに対応する参照カウントのみならず、このオフセットに後続する幾つかのオフセットに対応する参照カウントも1減らされる。
GCにおいては、コントローラ4は、GCソースブロックに対応するブロック管理テーブルを参照して、サイズが4KBであるデータ単位で、GCソースブロック内のデータが有効データであるか無効データであるかを判定する。コントローラ4は、参照カウントが0であるデータは無効データであると判定し、参照カウントが1以上であるデータは有効データであると判定する。そして、コントローラ4は、有効データ(参照カウントが1以上のデータ)とこの有効データに対応する論理アドレスをGCソースブロックからGCデスティネーションブロックにコピーする。
より詳しくは、コントローラ4は、NAND型フラッシュメモリ5のガベージコレクションを実行する場合、ガベージコレクションのためのコピー元ブロックおよびコピー先ブロックを選択する。コントローラ4は、コピー元ブロック内に格納されている、参照カウントが1以上の第1のデータ(有効データ)と第1のデータの論理アドレスの双方をコピー先ブロックにコピーする。そして、コントローラ4は、第1のデータの論理アドレスと、コピー先ブロックのブロック番号と、第1のデータがコピーされた、コピー先ブロックの先頭からのオフセット位置を粒度の倍数で示すブロック内オフセットとを、ホスト2に通知する。
以上説明したように、本実施形態によれば、ホスト2ではなく、フラッシュストレージデバイス3が、ホスト2からのデータ(ユーザデータ)を書き込むべき書き込み先ブロックおよびこの書き込み先ブロック内の位置(書き込み先位置)を決定する。フラッシュストレージデバイス3は、ユーザデータを書き込み先ブロック内の書き込み先位置に書き込み、そして、書き込み先ブロックのブロック番号と、書き込み先ブロックの先頭から書き込み先位置までのオフセットをページサイズとは異なるサイズを有する粒度の倍数で示すブロック内オフセットとをホスト2に通知する。これにより、ホスト2は、ブロックサイズ、ページ書き込み順序制約、バッドページ、ページサイズ等を意識を意識することなく、ユーザデータをNAND型フラッシュメモリ5に書き込むことができ、さらに、ブロック番号およびブロック内オフセットによって表される物理アドレス(抽象化された物理アドレス)をこのユーザデータの論理アドレスにマッピングすることができる。
このように、フラッシュストレージデバイス3が、書き込み先ブロックおよびこの書き込み先ブロック内の位置を決定し、且つブロック番号とブロック内オフセットとをホスト2に返すという構成により、上位階層(ホスト2)のアプリケーションレベルアドレス変換テーブルと従来型SSDのLUTレベルアドレス変換テーブルとのマージを実現することが可能となり、しかも、フラッシュストレージデバイス3が、NAND型フラッシュメモリ5の特徴/制約を考慮してNAND型フラッシュメモリ5を制御することが可能となる。したがって、ホスト2とフラッシュストレージデバイス3との間の適切な役割分担を実現でき、これによってホスト2とフラッシュストレージデバイス3とを含むシステム全体のI/O性能の向上を図ることができる。
また、本実施形態によれば、アドレス変換テーブルを管理するホスト2ではなく、フラッシュストレージデバイス3がガベージコレクションのためのコピー元ブロックおよびコピー先ブロックを選択し、コピー元ブロック内に格納されている有効データをコピー先ブロックにコピーする。そして、フラッシュストレージデバイス3が、コピーされた有効データの論理アドレスと、コピー先ブロックのブロック番号と、有効データがコピーされたコピー先ブロック内の位置を示すブロック内オフセットとを、ホスト2に通知する。このように、ガベージコレクションはフラッシュストレージデバイス3によって実行され、しかも論理アドレス、ブロック番号、ブロック内オフセットがフラッシュストレージデバイス3からホスト2に通知されるので、ホスト2は、論理アドレスそれぞれとNAND型フラッシュメモリ5の物理アドレス(つまり、ブロック番号とブロック内オフセットとのペア)それぞれとの間のマッピングをアドレス変換テーブル(LUT)を使用して正しい管理することができる。また、アプリケーションレベルGCをフラッシュストレージデバイス3のGCとマージすることができので、ライトアンプリフィケーションを大幅に低減することができる。
なお、フラッシュストレージデバイス3は、ストレージアレイ内に設けられる複数のフラッシュストレージデバイス3の一つとして利用されてもよい。ストレージアレイは、サーバ計算機のような情報処理装置にケーブルまたはネットワークを介して接続されてもよい。ストレージアレイは、このストレージアレイ内の複数のフラッシュストレージデバイス3を制御するコントローラを含む。フラッシュストレージデバイス3がストレージアレイに適用された場合には、このストレージアレイのコントローラが、フラッシュストレージデバイス3のホスト2として機能してもよい。
また、本実施形態では、不揮発性メモリとしてNAND型フラッシュメモリを例示した。しかし、本実施形態の機能は、例えば、MRAM(Magnetoresistive Random Access Memory)、PRAM(Phase change Random Access Memory)、ReRAM(Resistive Random Access Memory)、又は、FeRAM(Ferroelectric Random Access Memory)のような他の様々な不揮発性メモリにも適用できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。