JP2021114038A - メモリシステムおよび制御方法 - Google Patents

メモリシステムおよび制御方法 Download PDF

Info

Publication number
JP2021114038A
JP2021114038A JP2020005285A JP2020005285A JP2021114038A JP 2021114038 A JP2021114038 A JP 2021114038A JP 2020005285 A JP2020005285 A JP 2020005285A JP 2020005285 A JP2020005285 A JP 2020005285A JP 2021114038 A JP2021114038 A JP 2021114038A
Authority
JP
Japan
Prior art keywords
write
zone
data
qlc
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020005285A
Other languages
English (en)
Inventor
伸一 菅野
Shinichi Sugano
伸一 菅野
宏一 永井
Koichi Nagai
宏一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020005285A priority Critical patent/JP2021114038A/ja
Priority to US17/017,435 priority patent/US11269558B2/en
Publication of JP2021114038A publication Critical patent/JP2021114038A/ja
Priority to US17/586,174 priority patent/US11704069B2/en
Priority to US18/326,086 priority patent/US12056399B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

【課題】必要なバッファのサイズを削減することが可能なメモリシステムを実現する。【解決手段】メモリシステムのコントローラは、第１のゾーンにデータを書き込むための複数の第１のライトコマンドを、前記第１のゾーン内の書き込みが前記第１のゾーン内の次の書き込み位置からシーケンシャルに実行される順序に並び替える。コントローラは、前記並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータを、前記複数の第１のライトコマンドの並べ替えられた順序と同じ順序で前記ホストのライトバッファから前記メモリシステムの内部バッファに転送し、内部バッファに転送された前記複数のライトデータを、前記第１のゾーンとして管理されている一つの第１の記憶領域に書き込む。【選択図】図７

Description

本発明の実施形態は、不揮発性メモリを制御する技術に関する。
近年、不揮発性メモリを備えるメモリシステムが広く普及している。このようなメモリシステムの一つとして、ＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）が知られている。
ＳＳＤは、データセンターのサーバのような様々なホスト計算機システムのストレージデバイスとして使用されている。
ＳＳＤにおいては、ＳＳＤ内に設けることが必要なバッファのサイズを削減できるようにするための新たな技術の実現が必要とされる。
特開２０１９−１９１９０９号公報
本発明が解決しようとする課題は、必要なバッファのサイズを削減することが可能なメモリシステムおよび制御方法を提供することである。
実施形態によれば、ホストに接続可能なメモリシステムは、不揮発性メモリと、前記不揮発性メモリに電気的に接続され、前記不揮発性メモリに含まれる複数の第１の記憶領域を、前記メモリシステムをアクセスするための論理アドレス空間を分割することによって得られる複数の論理アドレス範囲がそれぞれに割り当てられた複数のゾーンとして管理するように構成されたコントローラとを具備する。前記コントローラは、複数の第１のライトコマンドを前記ホストから受信する。前記複数の第１のライトコマンドの各々は、前記複数のゾーンのうちの第１のゾーンとライトデータが書き込まれるべき前記第１のゾーン内のオフセットとを示す論理アドレスと、前記ライトデータのデータサイズと、前記ライトデータが格納されている前記ホストのライトバッファ内の位置とを指定する。前記コントローラは、前記複数の第１のライトコマンドの各々によって指定される前記オフセットと前記データサイズに基づいて、前記複数の第１のライトコマンドを、前記第１のゾーンに対応する第１のコマンドバッファを用いて、前記第１のゾーン内の書き込みが前記第１のゾーン内の次の書き込み位置からシーケンシャルに実行される順序に並び替える。前記コントローラは、前記複数の第１のライトコマンドの並び替えによって前記第１のゾーン内の書き込みが前記第１のゾーン内の前記次の書き込み位置から各第１の記憶領域の最小書き込みサイズ以上連続してシーケンシャルに実行可能になった場合、前記並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータを、前記複数の第１のライトコマンドの並べ替えられた順序と同じ順序で前記ホストのライトバッファから前記メモリシステムの内部バッファに転送し、前記内部バッファに転送された前記複数のライトデータを、前記第１のゾーンとして管理されている、前記複数の第１の記憶領域のうちの一つの第１の記憶領域に書き込む。
ホストと実施形態に係るメモリシステムとの関係を示すブロック図。 実施形態に係るメモリシステムの構成例を示すブロック図。 実施形態に係るメモリシステムにおいて使用される、複数のクワドレベルセルブロック（ＱＬＣブロック）とシングルレベルセルバッファ（ＳＬＣバッファ）を示すブロック図。 実施形態に係るメモリシステムにおいて使用される、複数のチャンネルと複数のＮＡＮＤ型フラッシュメモリダイとの関係を示すブロック図。 実施形態に係るメモリシステムにおいて使用される、あるブロックグループ（スーパーブロック）の構成例を示す図。 ＱＬＣブロックに一つのメモリセル当たりに４ビットを書き込む書き込みモードでデータを書き込む書き込み動作を説明するための図。 実施形態のメモリシステムに含まれるフラッシュマネジメント部の構成例を示すブロック図。 実施形態のメモリシステムに含まれるフラッシュマネジメント部の他の構成例を示すブロック図。 実施形態に係るメモリシステムにおいて実行されるライトコマンド並べ替え動作の例を示す図。 実施形態に係るメモリシステムにおいて実行されるライトコマンド並べ替え動作の別の例を示す図。 実施形態に係るメモリシステムにおいて実行される書き込み動作のシーケンスと読み出し動作のシーケンスを示すブロック図。 実施形態に係るメモリシステムにおいて実行される書き込み動作の手順を示すフローチャート。 クローズゾーンコマンドの受信に応じて実施形態に係るメモリシステムにおいて実行される動作の手順を示すフローチャート。 クローズされているＱＬＣゾーンに対するライトコマンドの受信に応じて実施形態に係るメモリシステムにおいて実行される動作の手順を示すフローチャート。 各ゾーンのアクセスリミットをホストからメモリシステムに通知する処理の例を示すシーケンスチャート。 長いアクセスリミットが指定されたゾーンにデータを書き込むための書き込み動作の手順を示すフローチャート。 アクセスリミットが不明であることが指定されたゾーンにデータを書き込むための書き込み動作の手順の一部分を示すフローチャート。 アクセスリミットが不明であることが指定されたゾーンにデータを書き込むための書き込み動作の手順の残りの部分を示すフローチャート。 実施形態に係るメモリシステムにおいて使用されるゾーン管理テーブルのデータ構造の例を示す図。 部分的に書き込まれたゾーンに関する、読み出し可能エリア、書き込み可能ＬＢＡ範囲、書き込み不能エリアを示す図。 実施形態に係るメモリシステムにおいて実行される読み出し動作の手順を示すフローチャート。
以下、図面を参照して、実施形態を説明する。
図１は、ホストと実施形態に係るメモリシステムとの関係を示すブロック図である。
このメモリシステムは、不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスである。このメモリシステムは、ＮＡＮＤフラッシュ技術ベースのソリッドステートドライブ（ＳＳＤ）３として実現されている。
ホスト（ホストデバイス）２は、複数のＳＳＤ３を制御するように構成されている。ホスト２は、複数のＳＳＤ３によって構成されるフラッシュアレイをストレージとして使用するように構成された情報処理装置によって実現される。この情報処理装置はパーソナルコンピュータであってもよいし、サーバコンピュータであってもよい。
なお、ＳＳＤ３は、ストレージアレイ内に設けられる複数のストレージデバイスの一つとして利用されてもよい。ストレージアレイは、サーバコンピュータのような情報処理装置にケーブルまたはネットワークを介して接続されてもよい。ストレージアレイは、このストレージアレイ内の複数のストレージ（例えば複数のＳＳＤ３）を制御するコントローラを含む。ＳＳＤ３がストレージアレイに適用された場合には、このストレージアレイのコントローラが、ＳＳＤ３のホストとして機能してもよい。
以下では、サーバコンピュータのような情報処理装置がホスト２として機能する場合を例示して説明する。
ホスト（サーバ）２と複数のＳＳＤ３は、インタフェース５０を介して相互接続される（内部相互接続）。この相互接続のためのインタフェース５０としては、これに限定されないが、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）（登録商標）、ＮＶＭ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）（登録商標）、Ｅｔｈｅｒｎｅｔ（登録商標）、ＮＶＭｅ ｏｖｅｒ Ｆａｂｒｉｃｓ（ＮＶＭｅＯＦ）等を使用し得る。
ホスト２として機能するサーバコンピュータの典型例としては、データセンター内のサーバコンピュータ（以下、サーバと称する）が挙げられる。
ホスト２がデータセンター内のサーバによって実現されるケースにおいては、このホスト（サーバ）２は、ネットワーク６０を介して複数のエンドユーザ端末（クライアント）６１に接続されてもよい。ホスト２は、これらエンドユーザ端末６１に対して様々なサービスを提供することができる。
ホスト（サーバ）２によって提供可能なサービスの例には、（１）システム稼働プラットフォームを各クライアント（各エンドユーザ端末６１）に提供するプラットホーム・アズ・ア・サービス（ＰａａＳ）、（２）仮想サーバのようなインフラストラクチャを各クライアント（各エンドユーザ端末６１）に提供するインフラストラクチャ・アズ・ア・サービス（ＩａａＳ）、等がある。
複数の仮想マシンが、このホスト（サーバ）２として機能する物理サーバ上で実行されてもよい。ホスト（サーバ）２上で走るこれら仮想マシンの各々は、この仮想マシンに対応するクライアント（エンドユーザ端末６１）に各種サービスを提供するように構成された仮想サーバとして機能することができる。各仮想マシンにおいては、対応するエンドユーザ端末６１によって使用される、オペレーティングシステムおよびユーザアプリケーションが実行される。各仮想マシンに対応するオペレーティングシステムは、Ｉ／Ｏサービスを含む。このＩ／Ｏサービスは、論理ブロックアドレス（ＬＢＡ）ベースのブロックＩ／Ｏサービスであってもよいし、あるいは、キー・バリュー・ストアサービスであってもよい。
各仮想マシンに対応するオペレーティングシステムにおいては、Ｉ／Ｏサービスは、ユーザアプリケーションからのライト／リードに関する要求に応答して、Ｉ／Ｏコマンド（ライトコマンド、リードコマンド）を発行する。これらＩ／Ｏコマンドはホスト２内の一つ以上のサブミッションキューを介してＳＳＤ３に送出される。
ＳＳＤ３のコントローラは、メモリセル当たりに複数ビットを書き込むための第１の書き込みモードとメモリセル当たりに１ビットを書き込むための第２の書き込みモードとを選択的に使用して、ホスト２からのライトデータを不揮発性メモリに書き込むように構成されている。
この場合、ＳＳＤ３のコントローラは、不揮発性メモリに含まれる複数の第１の記憶領域の各々にメモリセル当たりに複数ビットを書き込むための第１の書き込みモードでデータを書き込んでもよく、不揮発性メモリに含まれる第２の記憶領域にメモリセル当たりに１ビットを書き込むための第２の書き込みモードでデータを書き込んでもよい。
図２は、ＳＳＤ３の構成例を示す。
ＳＳＤ３は、コントローラ４およびＮＡＮＤ型フラッシュメモリ５を備える。ＳＳＤ３は、ランダムアクセスメモリ、例えば、ＤＲＡＭ６も備えていてもよい。
ＮＡＮＤ型フラッシュメモリ５は不揮発性メモリの一例であり、マトリクス状に配置された複数のメモリセルを含むメモリセルアレイを含む。ＮＡＮＤ型フラッシュメモリ５は、２次元構造のＮＡＮＤ型フラッシュメモリであってもよいし、３次元構造のＮＡＮＤ型フラッシュメモリであってもよい。
ＮＡＮＤ型フラッシュメモリ５のメモリセルアレイは、複数のブロックＢＬＫ０〜ＢＬＫｍ−１を含む。ブロックＢＬＫ０〜ＢＬＫｍ−１の各々は複数のページ（ここではページＰ０〜Ｐｎ−１）を含む。ブロックＢＬＫ０〜ＢＬＫｍ−１の各々はデータを消去する単位である。ブロックは、「消去ブロック」、「物理ブロック」、または「物理消去ブロック」と称されることもある。ページＰ０〜Ｐｎ−１の各々は、一つのワード線に接続された複数のメモリセルを含む。ページＰ０〜Ｐｎ−１の各々は、データの書き込みおよび読み出しの単位である。
コントローラ４は、ＴｏｇｇｌｅＮＡＮＤフラッシュインタフェース、オープンＮＡＮＤフラッシュインタフェース（ＯＮＦＩ）のようなＮＡＮＤインタフェース１３を介して、不揮発性メモリであるＮＡＮＤ型フラッシュメモリ５に電気的に接続されている。コントローラ４は、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたメモリコントローラとして動作する。このコントローラ４は、Ｓｙｓｔｅｍ−ｏｎ−ａ−ｃｈｉｐ（ＳｏＣ）のような回路によって実現されてもよい。
コントローラ４はＮＶＭｅ仕様のＺｏｎｅｄ Ｎａｍｅｓｐａｃｅｓ（ＺＮＳ）をサポートしており、ＳＳＤ３をゾーンド・デバイス（ｚｏｎｅｄ ｄｅｖｉｃｅ）として動作させることができる。
ゾーンド・デバイスは、ＳＳＤ３をアクセスするための論理アドレス空間を分割することによって得られる複数の論理アドレス範囲を使用してアクセスされるデバイスである。ＳＳＤ３をアクセスするための論理アドレス空間は、ＳＳＤ３をアクセスするためにホスト２によって使用される連続する論理アドレスである。
コントローラ４は、ＮＡＮＤ型フラッシュメモリ５内の複数の記憶領域を複数のゾーンとしてそれぞれ管理するように構成されている。上述の複数の第１の記憶領域が複数のゾーンとして管理されていてもよい。
ある一つのゾーンに対応する一つの第１の記憶領域は、このゾーンに割り当てられた論理アドレス範囲に含まれる連続する論理アドレスを使用してアクセスされる。論理アドレスとしては、通常、論理ブロックアドレス（ＬＢＡ）が使用される。
ＮＡＮＤ型フラッシュメモリ５は、図３に示すように、シングルレベルセルバッファ（ＳＬＣバッファ）２０１と、複数のクワドレベルセルブロック（ＱＬＣブロック）を含むクワドレベルセル領域（ＱＬＣ領域）２０２とを含んでいてもよい。
ＱＬＣブロックは一つのメモリセル当たりに４ビットを記憶する書き込みモード（プログラムモードとも云う）によってデータが書き込まれるブロックである。ＱＬＣ領域２０２内の複数のＱＬＣブロックが、上述した複数の第１の記憶領域として使用されてもよい。この場合、これら複数のＱＬＣブロックが上述した複数のゾーンとして管理される。
図３においては、Ｎ＋１個のＱＬＣブロックがＮ＋１個のゾーンとして利用される場合が例示されている。この場合、ＳＳＤ３のＬＢＡ空間はＮ＋１個のＬＢＡ範囲に分割される。これらＮ＋１個のＬＢＡ範囲は、ホスト２がＮ＋１個のゾーンを選択的にアクセスするために使用される。なお、ＳＳＤ３は、ホスト２がアクセス対象のゾーンを指定できるようにするために、ＬＢＡ空間内の個々のゾーンの開始ＬＢＡをホスト２に通知してもよい。
基本的には、ホスト２は、一つのゾーン内の書き込みをシーケンシャルに実行することが要求される。このため、Ｎ＋１個のゾーンの各々について、ホスト２は、ゾーン内の次の書き込み位置を示すライトポインタ（ＷＰ）を管理する。あるゾーン内の書き込みの開始時においては、ライトポインタ（ＷＰ）はこのゾーンの開始ＬＢＡを次の書き込み位置として示す。このゾーンにデータを書き込むためのライトコマンドが発行されるに連れて、ライトポインタ（ＷＰ）の値が進められる。
各ＱＬＣブロックにデータを書き込む動作においては、４ページ分のデータが、同一ワード線に接続された複数のメモリセルに書き込まれる。これにより、メモリセル当たりに４ビットのデータを書き込むことができる。
ＳＬＣバッファ２０１は、複数のＳＬＣブロックを含んでもよい。各ＳＬＣブロックは一つのメモリセル当たりに１ビットを記憶する書き込みモード（プログラムモードとも云う）によってデータが書き込まれるブロックである。ＳＬＣバッファ２０１は、上述した第２の記憶領域の一例である。
ＳＬＣブロックにおけるメモリセル当たりの記憶密度は１ビット（すなわち、ワード線当たり１ページ）であり、ＱＬＣブロックにおけるメモリセル当たりの記憶密度は４ビット（すなわち、ワード線当たり４ページ）である。
ＮＡＮＤ型フラッシュメモリ５に対するデータの読み出し速度および書き込み速度は、記憶密度が高いほど遅く、記憶密度が低いほど速い。したがって、ＱＬＣブロックに対するデータの読み出しおよび書き込みに要する時間は、ＳＬＣブロックに対するデータの読み出しおよび書き込みに要する時間よりも長くなる。
ＮＡＮＤ型フラッシュメモリ５の各ブロック内の書き込み動作は、ブロックの先頭から終端に向けてシーケンシャルに実行される必要がある。
ＱＬＣブロックにおいても、書き込み動作は、ＱＬＣブロックの先頭から終端に向けてシーケンシャルに実行される必要がある。ＱＬＣブロックにデータを書き込む動作は、例えば、フォギー・ファイン書き込み動作によって実行される。
フォギー・ファイン書き込み動作は、ＱＬＣブロック内の同じワード線に接続されたメモリセル群に対する複数回の書き込み動作（フォギー書き込み動作、ファイン書き込み動作）を含む。１回目の書き込み動作（フォギー書き込み動作）は各メモリセルの閾値電圧を粗く設定する書き込み動作であり、２回目の書き込み動作（ファイン書き込み動作）は各メモリセルの閾値電圧を調整する書き込み動作である。
１回目の書き込み動作（フォギー書き込み動作）では、まず、４ページ分のデータが、１回目のデータ転送動作によってＮＡＮＤ型フラッシュメモリ５にページサイズ単位で転送される。つまり、１ページ当たりのデータサイズ（ページサイズ）が１６ＫＢであるならば、６４ＫＢのサイズを有するデータがＮＡＮＤ型フラッシュメモリ５にページサイズ単位で転送される。そして、４ページ分のデータをＮＡＮＤ型フラッシュメモリ５内のメモリセルアレイにプログラムするための１回目の書き込み動作（フォギー書き込み動作）が行われる。
２回目のプログラム動作（ファイン書き込み動作）では、フォギー書き込み動作と同様に、４ページ分のデータが、２回目のデータ転送動作でＮＡＮＤ型フラッシュメモリ５にページサイズ単位で再び転送される。２回目のデータ転送動作でＮＡＮＤ型フラッシュメモリ５に転送されるデータは、１回目のデータ転送動作によってＮＡＮＤ型フラッシュメモリ５に転送されるデータと同一である。そして、転送された４ページ分のデータをＮＡＮＤ型フラッシュメモリ５内のメモリセルアレイにプログラムするための２回目の書き込み動作（ファイン書き込み動作）が行われる。
あるワード線に接続された複数のメモリセルに対するフォギー書き込み動作が終了しても、このワード線に接続された複数のメモリセルに対するファイン書き込み動作はすぐに実行することはできない。このワード線に接続された複数のメモリセルに対するファイン書き込み動作は、後続する１以上のワード線に接続されたメモリセル群に対するフォギー書き込み動作が終了した後に実行可能となる。
このように、ＱＬＣブロック内フォギー・ファイン書き込み動作は、幾つかのワード線を往復しながら、ＱＬＣブロックの先頭から終端に向かってシーケンシャルに実行される。これにより、ブログラムディスターブによる影響を最小化することが可能となる。
また、ＱＬＣブロックのあるワード線に接続された複数のメモリセルにフォギー書き込み動作によって書き込まれたデータは、このワード線に接続された複数のメモリセルに対するファイン書き込み動作が終了した後に、読み出し可能になる。
ＮＡＮＤ型フラッシュメモリ５は、図４に示すように、複数のＮＡＮＤ型フラッシュメモリダイを含んでいてもよい。個々のＮＡＮＤ型フラッシュメモリダイは独立して動作可能である。このため、ＮＡＮＤ型フラッシュメモリダイは、並列動作可能な単位として機能する。
図４においては、ＮＡＮＤインタフェース１３に１６個のチャンネルＣｈ．１〜Ｃｈ．１６が接続されており、１６個のチャンネルＣｈ．１〜Ｃｈ．１６の各々に２つのＮＡＮＤ型フラッシュメモリダイが接続されている場合が例示されている。
この場合、チャンネルＣｈ．１〜Ｃｈ．１６に接続された１６個のＮＡＮＤ型フラッシュメモリダイ＃１〜＃１６がバンク＃０として編成されてもよく、またチャンネルＣｈ．１〜Ｃｈ．１６に接続された残りの１６個のＮＡＮＤ型フラッシュメモリダイ＃１７〜＃３２がバンク＃１として編成されてもよい。バンクは、複数のメモリモジュールをバンクインタリーブによって並列動作させるための単位として機能する。図４の構成例においては、１６チャンネルと、２つのバンクを使用したバンクインタリーブとによって、最大３２個のＮＡＮＤ型フラッシュメモリダイを並列動作させることができる。
消去動作は、一つのブロック（物理ブロック）の単位で実行されてもよいし、並列動作可能な複数の物理ブロックの集合を含むブロックグループ（スーパーブロック）の単位で実行されてもよい。一つのブロックグループ、つまり複数の物理ブロックの集合を含む一つのスーパーブロックは、これに限定されないが、ＮＡＮＤ型フラッシュメモリダイ＃１〜＃３２から一つずつ選択される計３２個の物理ブロックを含んでいてもよい。なお、ＮＡＮＤ型フラッシュメモリダイ＃１〜＃３２の各々はマルチプレーン構成を有していてもよい。例えば、ＮＡＮＤ型フラッシュメモリダイ＃１〜＃３２の各々が、２つのプレーンを含むマルチプレーン構成を有する場合には、一つのスーパーブロックは、ＮＡＮＤ型フラッシュメモリダイ＃１〜＃３２に対応する６４個のプレーンから一つずつ選択される計６４個の物理ブロックを含んでいてもよい。
図５には、３２個の物理ブロック（ここでは、ＮＡＮＤ型フラッシュメモリダイ＃１内の物理ブロックＢＬＫ２、ＮＡＮＤ型フラッシュメモリダイ＃２内の物理ブロックＢＬＫ３、ＮＡＮＤ型フラッシュメモリダイ＃３内の物理ブロックＢＬＫ７、ＮＡＮＤ型フラッシュメモリダイ＃４内の物理ブロックＢＬＫ４、ＮＡＮＤ型フラッシュメモリダイ＃５内の物理ブロックＢＬＫ６、…、ＮＡＮＤ型フラッシュメモリダイ＃３２内の物理ブロックＢＬＫ３）を含む一つのＱＬＣスーパーブロック（ＱＬＣ ＳＢ）が例示されている。
図３で説明した各ＱＬＣブロックは、一つのスーパーブロック（ＱＬＣスーパーブロック）によって実現されてもよいし、一つの物理ブロック（ＱＬＣ物理ブロック）によって実現されてもよい。ＱＬＣ物理ブロックは、一つのメモリセル当たりに４ビットを書き込む書き込みモードでデータが書き込まれる物理ブロックである。
なお、一つのＱＬＣスーパーブロックが一つのＱＬＣ物理ブロックのみを含む構成が利用されてもよく、この場合には、一つのＱＬＣスーパーブロックは一つのＱＬＣ物理ブロックと等価である。
本実施形態においては、ＮＡＮＤ型フラッシュメモリ５に含まれる複数の物理ブロックは第１の物理ブロックの集合と第２の物理ブロックの集合とに分類される。第１の物理ブロックの集合は複数の第１の記憶領域（複数のＱＬＣブロック）として編成され、第２の物理ブロックの集合は第２の記憶領域（ＳＬＣバッファ２０１）として編成される。
複数の第１の記憶領域（複数のＱＬＣブロック）はホスト２によって書き込まれるデータ（ユーザデータ）を記憶するためのユーザデータ記憶領域として使用される。複数の第１の記憶領域は、上述したように、複数のゾーンとしてそれぞれ使用される。
次に、図２のコントローラ４の構成について説明する。
コントローラ４は、ＮＡＮＤ型フラッシュメモリ５のデータ管理およびブロック管理を実行するように構成されたフラッシュトランスレーション層（ＦＴＬ）として機能し得る。このＦＴＬによって実行されるデータ管理には、（１）論理アドレスそれぞれとＮＡＮＤ型フラッシュメモリ５の物理アドレスそれぞれとの間の対応関係を示すマッピング情報の管理、（２）ＮＡＮＤ型フラッシュメモリ５の制約（例えば、ページ単位のリード／ライト動作とブロック単位の消去動作）を隠蔽するための処理、等が含まれる。論理アドレスは、ＳＳＤ３をアクセスするためにホスト２によって使用されるアドレスである。この論理アドレスとしては、上述したＬＢＡが使用され得る。
ＳＳＤ３をアクセスするためにホスト２によって使用される論理アドレスそれぞれとＮＡＮＤ型フラッシュメモリ５の物理アドレスそれぞれとの間のマッピングの管理は、アドレス変換テーブル（論理物理アドレス変換テーブル：Ｌ２Ｐテーブル）３１を用いて実行される。本実施形態では、各第１の記憶領域には特定のＬＢＡ範囲が固定的にマッピングされているので、Ｌ２Ｐテーブル３１は、主に、論理アドレスそれぞれとＳＬＣバッファ２０１の物理アドレスそれぞれとの間のマッピングの管理のために使用されてもよい。
コントローラ４は、Ｌ２Ｐテーブル３１を使用して、論理アドレスそれぞれと物理アドレスそれぞれとの間のマッピングを所定の管理サイズ単位で管理してもよい。ある論理アドレスに対応する物理アドレスは、この論理アドレスに対応するデータがライトされたＮＡＮＤ型フラッシュメモリ５（例えばＳＬＣバッファ２０１）内の最新の物理記憶位置を示す。Ｌ２Ｐテーブル３１は、ＳＳＤ３の電源オン時にＮＡＮＤ型フラッシュメモリ５からＤＲＡＭ６にロードされてもよい。
コントローラ４は、ホストインタフェース１１、ＣＰＵ１２、ＮＡＮＤインタフェース１３、ＤＲＡＭインタフェース１４、直接メモリアクセスコントローラ（ＤＭＡＣ）１５、スタティックＲＡＭ（ＳＲＡＭ）１６、ＥＣＣエンコード／デコード部１７、等を含む。これらホストインタフェース１１、ＣＰＵ１２、ＮＡＮＤインタフェース１３、ＤＲＡＭインタフェース１４、直接メモリアクセスコントローラ（ＤＭＡＣ）１５、ＳＲＡＭ１５、ＥＣＣエンコード／デコード部１７は、バス１０を介して相互接続される。
ホストインタフェース１１は、ホスト２との通信を実行するように構成されたホストインタフェース回路である。このホストインタフェース１１は、例えば、ＰＣＩｅコントローラ（ＮＶＭｅコントローラ）であってもよい。あるいは、ＳＳＤ３がＥｔｈｅｒｎｅｔ（登録商標）を介してホスト２に接続される構成においては、ホストインタフェース１１は、ＮＶＭｅ ｏｖｅｒ Ｆａｂｒｉｃｓ（ＮＶＭｅＯＦ）コントローラであってもよい。
ホストインタフェース１１は、ホスト２から様々なコマンドを受信する。これらコマンドには、ライトコマンド、リードコマンド、オープンゾーンコマンド、クローズゾーンコマンド、リセットゾーンコマンド、フィニッシュゾーンコマンド、等が含まれる。
ライトコマンドは書き込むべきデータ（ライトデータ）をＮＡＮＤ型フラッシュメモリ５に書き込むコマンド（ライト要求）である。ライトコマンドは、例えば、ライトデータが書き込まれるべき最初のセクタ（最初の「論理ブロック」とも称する）を示す論理アドレス（開始ＬＢＡ）、このライトデータのデータサイズ、このライトデータが格納されているホスト２のメモリ（ライトバッファ）内の位置を示すデータポインタ（バッファアドレス）、等を含む。ホスト２のメモリは以下では単にホストメモリとも称する。
ライトコマンドに含まれる論理アドレス（開始ＬＢＡ）の上位ビット部は、このライトコマンドに関連付けられたライトデータが書き込まれるべきゾーンを指定する識別子として使用される。また、ライトコマンドに含まれる論理アドレス（開始ＬＢＡ）の下位ビット部は、ライトデータが書き込まれるべきゾーン内のオフセットを指定する。
したがって、ライトコマンドによって指定される論理アドレスは、複数のゾーンのうちの一つのゾーンと、ライトデータが書き込まれるべきこのゾーン内のオフセットとを示す。
ライトデータのデータサイズは、例えば、セクタ（論理ブロック）の数によって指定されもよい。一つのセクタは、ホスト２によって指定可能なライトデータの最小データサイズに対応する。つまり、ライトデータのデータサイズはセクタの倍数によって表される。
リードコマンドはＮＡＮＤ型フラッシュメモリ５からデータを読み出すコマンド（リード要求）である。リードコマンドは、データ（読み出し対象データ）が読み出されるべき最初のセクタを示す論理アドレス（開始ＬＢＡ）、読み出し対象データのデータサイズ、この読み出し対象データが転送されるべきホストメモリ（リードバッファ）内の位置を示すデータポインタ（バッファアドレス）、等を含む。
リードコマンドに含まれる論理アドレスの上位ビット部は、読み出し対象データが格納されているゾーンを指定する識別子として使用される。また、リードコマンドに含まれる論理アドレスの下位ビット部は、読み出し対象データが格納されているゾーン内のオフセットを指定する。したがって、リードコマンドによって指定される論理アドレスは、ゾーンと、読み出し対象データが格納されているこのゾーン内のオフセットとを示す。
オープンゾーンコマンドは、各々がエンプティ状態の複数のゾーンの一つを、データの書き込みに利用可能なオープン状態に遷移させるためのコマンド（要求）である。オープンゾーンコマンドは、オープン状態に遷移させるべきゾーンを指定する論理アドレスを含む。例えば、オープンゾーンコマンドによって指定される論理アドレスの上位ビット部が、オープン状態に遷移させるべきゾーンを指定する識別子として使用される。
クローズゾーンコマンドは、オープン状態のゾーンの一つを、書き込みが中断されたクローズ状態に遷移させるためのコマンド（要求）である。クローズゾーンコマンドは、クローズ状態に遷移させるべきゾーンを指定する論理アドレスを含む。例えば、クローズゾーンコマンドによって指定される論理アドレスの上位ビット部が、クローズ状態に遷移させるべきゾーンを指定する識別子として使用される。
リセットゾーンコマンドは、書き換えが実行されるべきゾーンをリセットしてエンプティ状態に遷移させるためのコマンド（要求）である。例えば、リセットゾーンコマンドは、データで満たされているフル状態のゾーンを、有効データを含まないエンプティ状態に遷移させるために使用される。有効データは、論理アドレスに関連付けられているデータを意味する。リセットゾーンコマンドは、エンプティ状態に遷移させるべきゾーンを指定する論理アドレスを含む。例えば、リセットゾーンコマンドによって指定される論理アドレスの上位ビット部が、エンプティ状態に遷移させるべきゾーンを指定する識別子として使用される。リセットゾーンコマンドによってエンプティ状態に遷移されたゾーンに対応するライトポインタの値は、このゾーンの開始ＬＢＡを示す値に設定される。
フィニッシュゾーンコマンドは、ゾーンが実際にデータで満たされる前にこのゾーンの状態をフル状態に遷移させ、これによってこのゾーンへの書き込みを終了させるためのコマンド（要求）である。フィニッシュゾーンコマンドは、フル状態に遷移させるべきゾーンを指定する論理アドレスを含む。例えば、フィニッシュゾーンコマンドによって指定される論理アドレスの上位ビット部が、フル状態に遷移させるべきゾーンを指定する識別子として使用される。
ＣＰＵ１２は、ホストインタフェース１１、ＮＡＮＤインタフェース１３、ＤＲＡＭインタフェース１４、ＤＭＡＣ１５、ＳＲＡＭ１６、ＥＣＣエンコード／デコード部１７を制御するように構成されたプロセッサである。ＣＰＵ１２は、ＳＳＤ３の電源オンに応答してＮＡＮＤ型フラッシュメモリ５または図示しないＲＯＭから制御プログラム（ファームウェア）をＤＲＡＭ６にロードし、そしてこのファームウェアを実行することによって様々な処理を行う。なお、ファームウェアはＳＲＡＭ１６上にロードされてもよい。ＣＰＵ１２は、ホスト２からの様々なコマンドを処理するためのコマンド処理等を実行することができる。ＣＰＵ１２の動作は、上述のファームウェアによって制御される。なお、コマンド処理の一部または全部は、コントローラ４内の専用ハードウェアによって実行してもよい。
ＣＰＵ１２は、フラッシュマネジメント部２０として機能することができる。なお、フラッシュマネジメント部２０の一部または全部も、コントローラ４内の専用ハードウェアによって実現されてもよい。
フラッシュマネジメント部２０は、ライトコマンドそれぞれをホスト２から受信し、これら受信したライトコマンドを複数のゾーンに対応する複数のグループに分類する。各ライトコマンドは、上述したように、複数のゾーンのうちの一つのゾーンとライトデータが書き込まれるべきこのゾーン内のオフセットとを示す論理アドレス（例えばＬＢＡ）と、ライトデータのデータサイズと、ライトデータが格納されているホスト２内のライトバッファ内の位置とを指定する。
フラッシュマネジメント部２０は、各ゾーン内の書き込みがシーケンシャルに実行されるようにライトコマンドを並び替えるライトコマンド並べ替え機能（ｗｒｉｔｅ ｃｏｍｍａｎｄ ｒｅｏｒｄｅｒｉｎｇ機能）を有している。
例えば、複数のゾーンのうちの第１のゾーンにデータを書き込むための複数のライトコマンドを並び替える場合を想定する。
第１のゾーンにデータを書き込むためのライトコマンド（第１のライトコマンド）の各々は、第１のゾーンと、ライトデータが書き込まれるべき第１のゾーン内のオフセットと、ライトデータのデータサイズと、ライトデータが格納されているホスト２のライトバッファ内の位置とを指定する。
第１のゾーンは、各第１のライトコマンドに含まれるＬＢＡの上位ビット部によって指定される。オフセットは、各第１のライトコマンドに含まれるＬＢＡの下位ビット部によって指定される。
受信した複数の第１のライトコマンドの各々によって指定されるオフセットおよびデータサイズに基づいて、フラッシュマネジメント部２０は、受信した複数の第１のライトコマンドを、第１のゾーンに対応する第１のコマンドバッファを用いて、第１のゾーン内の書き込みが第１のゾーン内の次の書き込み位置からシーケンシャルに実行される順序に並び替える。
例えば、第１のゾーンの先頭の記憶位置に対応するオフセットを指定するライトコマンド＃１、第１のゾーンの３番目の記憶位置に対応するオフセットを指定するライトコマンド＃２、第１のゾーンの４番目の記憶位置に対応するオフセットを指定するライトコマンド＃３、および第１のゾーンの２番目の記憶位置に対応するオフセットを指定するライトコマンド＃４がこの順序で受信された場合、これらライトコマンドは、ライトコマンド＃１、ライトコマンド＃４、ライトコマンド＃２、ライトコマンド＃３という順序に並べ替えられる。
複数の第１のライトコマンドの並び替えによって第１のゾーン内の書き込みがこの第１のゾーン内の次の書き込み位置から第１の記憶領域の最小書き込みサイズ以上連続してシーケンシャルに実行可能になった場合、フラッシュマネジメント部２０は、並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータを、複数の第１のライトコマンドの並び替えられた順序と同じ順序でホスト２のライトバッファから内部バッファ１６１に転送する。この場合、ＳＲＡＭ１６の記憶領域の一部が内部バッファ１６１として使用されてもよいし、ＤＲＡＭ６の記憶領域の一部が内部バッファ１６１として使用されてもよい。
そして、フラッシュマネジメント部２０は、内部バッファ１６１に転送された複数のライトデータを、第１のゾーンとして管理されている、複数の第１の記憶領域のうちの一つの第１の記憶領域に書き込む。
もしホスト２から第１のライトコマンドを受信する度に、受信したライトコマンドに関連付けられたライトデータをホスト２からＳＳＤ３内のバッファに転送するという構成が使用されたならば、大容量のバッファをＳＳＤ３内に用意することが必要とされる。
なぜなら、もしホスト２からの第１のライトコマンドの受信順序が第１のゾーン内の書き込み順序と異なる場合には、第１のゾーンへの書き込みが開始できないライトデータによってＳＳＤ３内のバッファが長い時間専有されてしまう可能性があるからである。また、第１のゾーンへの書き込みが開始できない幾つかのライトデータを並べ替えるためのバッファスペースも必要となる。
本実施形態では、受信した複数のライトデータを並べ替えるのではなく、受信した複数の第１のライトコマンドが第１のゾーン内の書き込みが第１のゾーン内の次の書き込み位置からシーケンシャルに実行される順序に並べ替えられる。そして、複数の第１のライトコマンドの並べ替えによって、第１のゾーン内の書き込みが第１のゾーン内の次の書き込み位置から最小書き込みサイズ以上連続して実行可能となった場合、並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータが、複数の第１のライトコマンドの並べ替えられた順序と同じ順序で、つまり第１のゾーン内におけるこれら複数のライトデータの書き込み順序と同じ順序で、ホスト２のライトバッファからＳＳＤ３内の内部バッファ１６１に転送される。
例えば、上述したように、第１のゾーンの先頭の記憶位置に対応するオフセットを指定するライトコマンド＃１、第１のゾーンの３番目の記憶位置に対応するオフセットを指定するライトコマンド＃２、第１のゾーンの４番目の記憶位置に対応するオフセットを指定するライトコマンド＃３、および第１のゾーンの２番目の記憶位置に対応するオフセットを指定するライトコマンド＃４がこの順序で受信された場合、ライトコマンド＃１〜＃４は、ライトコマンド＃１、ライトコマンド＃４、ライトコマンド＃２、ライトコマンド＃３という順序に並び替えられる。これらライトコマンド＃１〜＃４が並び替えによって、第１のゾーン内の書き込みが第１のゾーン内の次の書き込み位置から最小書き込みサイズ以上連続して実行可能となる。そして、ライトコマンド＃１〜＃４に関連付けられたライトデータ＃１〜＃４も、ライトコマンド＃１〜＃４の並び替えられた順序（ライトコマンド＃１、ライトコマンド＃４、ライトコマンド＃２、ライトコマンド＃３）と同じ順序、つまりライトデータ＃１、ライトデータ＃４、ライトデータ＃２、ライトデータ＃３という順序でホスト２のライトバッファから内部バッファ１６１に転送される。
ライトデータ＃１、ライトデータ＃４、ライトデータ＃２、ライトデータ＃３という順序は第１のゾーン内の書き込みを第１のゾーン内の次の書き込み位置からシーケンシャルに実行可能な順序に一致する。したがって、フラッシュマネジメント部２０は、ライトデータの並べ替えを行うことなく、内部バッファ１６１に転送された各ライトデータの書き込みを即座に開始することができる。
よって、第１のゾーン内の次の書き込み位置とは異なる位置に書き込まれるべき幾つかのライトデータによって内部バッファ１６１が長い時間専有されてしまうことを防止することができ、ＳＳＤ３内に設けることが必要な内部バッファ１６１のサイズを削減できる。また、ライトデータを並べ替えるための専用のバッファをＳＳＤ３内に設ける必要も無い。本実施形態では、ライトコマンドを並び替えるためのコマンドバッファが必要となるが、一般に、個々のライトコマンドのサイズはライトデータのサイズよりも遙かに小さいので、ＳＳＤ３内に設けることが必要なバッファの総サイズを削減できる。
さらに、ホスト２が同じゾーンに対するライトコマンドの発行順序を厳密に管理せずとも、各ゾーン内の書き込みをシーケンシャルに実行することが可能となる。よって、ゾーン内の書き込みをシーケンシャルに実行するために必要なホスト２側の負担を軽減することが可能となる。
またさらに、ライトコマンド並べ替え機能は、ホスト２が、あるゾーンにデータを書き込むためのライトコマンドの完了を示す応答をＳＳＤ３から受信するのを待つことなく、このゾーンにデータを書き込むための別のライトコマンドをサブミッションキューＳＱに入れることを可能にする。したがって、ライトスループットを改善することが可能となる。
フラッシュマネジメント部２０は、コマンドフェッチャ２１と、コマンドディスパッチャ２２とを含む。コマンドフェッチャ２１は、ホスト２の一つ以上のサブミッションキューからコマンドそれぞれをフェッチする。コントローラ４においては、オープン状態の複数のゾーンの数と同数の複数のコマンドバッファが管理されている。
コマンドフェッチャ２１は、フェッチしたライトコマンド群をオープン状態の複数のゾーンにそれぞれ対応する複数のグループに分類する。そして、コマンドフェッチャ２１は、各グループに属するライトコマンドの集合を、各グループに対応するコマンドバッファを使用して、並べ替える。
コマンドディスパッチャ２２は、各コマンドバッファ内の並べ替えられたライトコマンドそれぞれを実行する。つまり、コマンドディスパッチャ２２は、あるゾーンにデータを書き込むためのライトコマンドそれぞれをこれらライトコマンドの並べ替えられた順序で実行する。
ＮＡＮＤインタフェース１３は、ＣＰＵ１２の制御の下、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたメモリ制御回路である。
ＤＲＡＭインタフェース１４は、ＣＰＵ１２の制御の下、ＤＲＡＭ６を制御するように構成されたＤＲＡＭ制御回路である。ＤＲＡＭ６の記憶領域の一部は、Ｌ２Ｐテーブル３１およびゾーン管理テーブル３２用の記憶領域として利用されてもよい。ゾーン管理テーブル３２は複数のＱＬＣブロックそれぞれに対応する管理情報の格納に使用される。なお、内部バッファ１６１はＳＲＡＭ１６ではなく、ＤＲＡＭ６内に配置されていてもよい。
ＤＭＡＣ１５は、ＣＰＵ１２の制御の下、ホスト２のライトバッファと内部バッファ１６１との間のデータ転送を実行する。ホスト２のライトバッファから内部バッファ１６１にデータを転送すべき場合には、ＣＰＵ１２は、ホスト２のライトバッファ内の位置を示す転送元アドレス、転送すべきデータのサイズ、内部バッファ１６１内の位置を示す転送先アドレスをＤＭＡＣ１５に対して指定する。また、内部バッファ１６１からホスト２のリードバッファにデータを転送すべき場合には、ＣＰＵ１２は、内部バッファ１６１内の位置を示す転送元アドレス、転送すべきデータのサイズ、ホスト２のリードバッファ内の位置を示す転送先アドレスをＤＭＡＣ１５に対して指定する。
ＥＣＣエンコード／デコード部１７は、ＮＡＮＤ型フラッシュメモリ５にデータをライトすべき時、データ（書き込むべきデータ）をエンコード（ＥＣＣエンコード）することによってこのデータにエラー訂正コード（ＥＣＣ）を冗長コードとして付加する。ＮＡＮＤ型フラッシュメモリ５からデータがリードされた時、ＥＣＣエンコード／デコード部１７は、リードされたデータに付加されたＥＣＣを使用して、このデータのエラー訂正を行う（ＥＣＣデコード）。
図６は、第１の記憶領域（ＱＬＣブロック）に一つのメモリセル当たりに４ビットを書き込む書き込み動作を示す図である。
ここでは、４つのワード線を往復する場合のフォギー・ファイン書き込み動作を例示する。ＱＬＣブロック＃１に対するフォギー・ファイン書き込み動作は以下のように実行される。
（１）まず、４ページ（Ｐ０〜Ｐ３）分のライトデータがページ単位でＮＡＮＤ型フラッシュメモリ５に転送され、ＱＬＣブロック＃１内のワード線ＷＬ０に接続された複数のメモリセルに、これら４ページ（Ｐ０〜Ｐ３）分のライトデータを書き込むためのフォギー書き込み動作が実行される。
（２）次いで、次の４ページ（Ｐ４〜Ｐ７）分のライトデータがこのＮＡＮＤ型フラッシュメモリ５にページ単位で転送され、ＱＬＣブロック＃１内のワード線ＷＬ１に接続された複数のメモリセルに、これら４ページ（Ｐ４〜Ｐ７）分のライトデータを書き込むためのフォギー書き込み動作が実行される。
（３）次いで、次の４ページ（Ｐ８〜Ｐ１１）分のライトデータがこのＮＡＮＤ型フラッシュメモリ５にページ単位で転送され、ＱＬＣブロック＃１内のワード線ＷＬ２に接続された複数のメモリセルに、これら４ページ（Ｐ８〜Ｐ１１）分のライトデータを書き込むためのフォギー書き込み動作が実行される。
（４）次いで、次の４ページ（Ｐ１２〜Ｐ１５）分のライトデータがこのＮＡＮＤ型フラッシュメモリ５にページ単位で転送され、ＱＬＣブロック＃１内のワード線ＷＬ３に接続された複数のメモリセルに、これら４ページ（Ｐ１２〜Ｐ１５）分のライトデータを書き込むためのフォギー書き込み動作が実行される。
（５）ワード線ＷＬ３に接続された複数のメモリセルに対するフォギー書き込み動作が終了すると、書き込み対象のワード線はワード線ＷＬ０に戻り、ワード線ＷＬ０に接続された複数のメモリセルに対するファイン書き込み動作の実行が可能となる。そして、ワード線ＷＬ０に対するフォギー書き込み動作で使用された４ページ（Ｐ０〜Ｐ３）分のライトデータと同じ４ページ（Ｐ０〜Ｐ３）分のライトデータがページ単位でＮＡＮＤ型フラッシュメモリ５に再び転送され、ＱＬＣブロック＃１内のワード線ＷＬ０に接続された複数のメモリセルに、これら４ページ（Ｐ０〜Ｐ３）分のライトデータを書き込むためのファイン書き込み動作が実行される。これにより、ページＰ０〜Ｐ３に対するフォギー・ファイン書き込み動作が終了する。この結果、ページＰ０〜Ｐ３に対応するデータをＱＬＣブロック＃１から正しく読み出すことが可能となる。
（６）次いで、次の４ページ（Ｐ１６〜Ｐ１９）分のライトデータがこのＮＡＮＤ型フラッシュメモリ５にページ単位で転送され、ＱＬＣブロック＃１内のワード線ＷＬ４に接続された複数のメモリセルに、これら４ページ（Ｐ１６〜Ｐ１９）分のライトデータを書き込むためのフォギー書き込み動作が実行される。
（７）ワード線ＷＬ４に接続された複数のメモリセルに対するフォギー書き込み動作が終了すると、書き込み対象のワード線はワード線ＷＬ１に戻り、ワード線ＷＬ１に接続された複数のメモリセルに対するファイン書き込み動作の実行が可能となる。そして、ワード線ＷＬ１に対するフォギー書き込み動作で使用された４ページ（Ｐ４〜Ｐ７）分のライトデータと同じ４ページ（Ｐ４〜Ｐ７）分のライトデータがページ単位でＮＡＮＤ型フラッシュメモリ５に再び転送され、ＱＬＣブロック＃１内のワード線ＷＬ１に接続された複数のメモリセルに、これら４ページ（Ｐ４〜Ｐ７）分のライトデータを書き込むためのファイン書き込み動作が実行される。これにより、ページＰ４〜Ｐ７に対するフォギー・ファイン書き込み動作が終了する。この結果、ページＰ４〜Ｐ７に対応するデータをＱＬＣブロック＃１から正しく読み出すことが可能となる。
（８）次いで、次の４ページ（Ｐ２０〜Ｐ２３）分のライトデータがこのＮＡＮＤ型フラッシュメモリ５にページ単位で転送され、ＱＬＣブロック＃１内のワード線ＷＬ５に接続された複数のメモリセルに、これら４ページ（Ｐ２０〜Ｐ２３）分のライトデータを書き込むためのフォギー書き込み動作が実行される。
（９）ワード線ＷＬ５に接続された複数のメモリセルに対するフォギー書き込み動作が終了すると、書き込み対象のワード線はワード線ＷＬ２に戻り、ワード線ＷＬ２に接続された複数のメモリセルに対するファイン書き込み動作の実行が可能となる。そして、ワード線ＷＬ２に対するフォギー書き込み動作で使用された４ページ（Ｐ８〜Ｐ１１）分のライトデータと同じ４ページ（Ｐ８〜Ｐ１１）分のライトデータがページ単位でＮＡＮＤ型フラッシュメモリ５に再び転送され、ＱＬＣブロック＃１内のワード線ＷＬ２に接続された複数のメモリセルに、これら４ページ（Ｐ８〜Ｐ１１）分のライトデータを書き込むためのファイン書き込み動作が実行される。これにより、ページＰ８〜Ｐ１１に対するフォギー・ファイン書き込み動作が終了する。この結果、ページＰ８〜Ｐ１１に対応するデータをＱＬＣブロック＃１から正しく読み出すことが可能となる。
図７は、フラッシュマネジメント部２０の構成例を示すブロック図である。
ＳＳＤ３のコントローラ４においては、オープン状態の複数のゾーンにそれぞれ対応する複数のリオーダ・コマンドバッファ２３−１〜２３−Ｍが管理されている。リオーダ・コマンドバッファ２３−１は、オープン状態のゾーン＃１にデータを書き込むための複数のライトコマンドをこのゾーン内の書き込みがシーケンシャルに実行される順序に並べ替えるために使用される。リオーダ・コマンドバッファ２３−２は、オープン状態のゾーン＃２にデータを書き込むための複数のライトコマンドをゾーン＃２内の書き込みがシーケンシャルに実行される順序に並べ替えるために使用される。リオーダ・コマンドバッファ２３−３は、オープン状態のゾーン＃３にデータを書き込むための複数のライトコマンドをゾーン＃３内の書き込みがシーケンシャルに実行される順序に並べ替えるために使用される。同様に、リオーダ・コマンドバッファ２３−Ｍは、オープン状態のゾーン＃Ｍにデータを書き込むための複数のライトコマンドをゾーン＃Ｍ内の書き込みがシーケンシャルに実行される順序に並べ替えるために使用される。
ホスト２においては、各Ｉ／Ｏコマンド（リードコマンド、ライトコマンド）は、一つ以上のサブミッションキューＳＱのいずれかに入れられる。ＳＳＤ３のライトコマンド並べ替え機能（ｗｒｉｔｅ ｃｏｍｍａｎｄ ｒｅｏｒｄｅｒｉｎｇ機能）を使用することにより、ホスト２は、同じゾーンにデータを書き込むためのライトコマンドを任意の順番でサブミッションキューＳＱに入れることが許される。このため、ホスト２は、あるゾーンにデータを書き込むためのライトコマンドのコマンド完了を示す応答をＳＳＤ３から受信するのを待つことなく、このゾーンにデータを書き込むための別のライトコマンドを一つ以上のサブミッションキューＳＱの一つに入れることが許される。したがって、ホスト２は同じゾーンに対する複数のライトコマンドを一つ以上のサブミッションキューＳＱに入れることができるので、ライトスループットを改善することが可能となる。
また、ＳＳＤ３内のある特定のゾーンを異なるアプリケーションまたは異なる仮想マシンによって共有するというシステム環境を実現することも可能となる。この場合、ホストソフトウェアは、特定のゾーンに割り当てられたＬＢＡ範囲の一部を、この特定のゾーンを共有するアプリケーション（または仮想マシン）のうちの一つに割り当て、このＬＢＡ範囲の別の一部を、この特定のゾーンを共有するアプリケーション（または仮想マシン）のうちの別のアプリケーション（または別の仮想マシン）に割り当ててもよい。
サブミッションキューＳＱに格納されているコマンドそれぞれは、コマンドフェッチャ２１によってフェッチされる。コマンドフェッチャ２１によってフェッチされたコマンドがリードコマンドである場合には、このリードコマンドは、コマンドフェッチャ２１からコマンドディスパッチャ２２に即座に送られる。
リードコマンドに含まれる論理アドレスは、リード対象ゾーンとリード対象データが格納されているこのリード対象ゾーン内のオフセットとを示す。コマンドディスパッチャ２２は、リード対象データを読み出すためのリードコマンドシーケンスをＮＡＮＤ型フラッシュメモリ５に送信することによって、リード対象データをリード対象ゾーンから読み出す。コマンドディスパッチャ２２は、読み出されたリード対象データを、ＤＭＡＣ１５を使用して、ホストメモリ５０Ａ内のリードバッファ５２に転送する。そして、コマンドディスパッチャ２２は、リードコマンドの完了を示す応答をホスト２に送信する。この場合、コマンドディスパッチャ２２は、リードコマンドの完了を示す応答をホスト２のコンプリーションキューＣＱに入れる。
ライトコマンドに関しては、以下の処理が実行される。
コマンドフェッチャ２１は、サブミッションキュー（ＳＱ）からフェッチしたライトコマンドそれぞれを、ゾーン＃１〜＃Ｍに対応するＭ＋１個のグループに分類する。そして、コマンドフェッチャ２１は、ゾーン＃１に対応するグループに分類されたライトコマンドの集合を、ゾーン＃１に対応するリオーダ・コマンドバッファ２３−１を使用して、ゾーン＃１内の書き込みがゾーン＃１内の次の書き込み位置からシーケンシャルに実行される順序に並び替える。この並び替えは、ゾーン＃１に対応するグループに分類された各ライトコマンドによって指定されるオフセットおよびデータサイズに基づいて実行される。
同様に、コマンドフェッチャ２１は、ゾーン＃Ｍに対応するグループに分類された指定するライトコマンドの集合を、ゾーン＃Ｍに対応するリオーダ・コマンドバッファ２３−Ｍを使用して、ゾーン＃Ｍ内の書き込みがゾーン＃Ｍ内の次の書き込み位置からシーケンシャルに実行される順序に並び替える。この並び替えは、ゾーン＃Ｍに対応するグループに分類された各ライトコマンドによって指定されるオフセットおよびデータサイズに基づいて実行される。
コマンドディスパッチャ２２は、リオーダ・コマンドバッファ２３−１〜２３−Ｍの各々において並べ替えられたライトコマンドを、これらライトコマンドの並べ替えられた順序と同じ順序で実行する。
例えば、ゾーン＃１に関しては、コマンドディスパッチャ２２は、リオーダ・コマンドバッファ２３−１内において並び替えられた複数のライトコマンドに関連付けられた複数のライトデータを、ＤＭＡＣ１５を使用して、これら複数のライトコマンドの並べ替えられた順序と同じ順序で、つまりゾーン＃１内におけるこれら複数のライトデータの書き込み順序と同じ順序で、ホストメモリ５０Ａのライトバッファ５１から内部バッファ１６１に転送する（ＤＭＡ転送）。
このように、同じゾーンにデータを書き込むための複数のライトコマンドはこのゾーン内の書き込みがシーケンシャルに実行される順序に並び替えられる。そして、これら複数のライトコマンドに関連付けられた複数のライトデータのＤＭＡ転送は、これらライトコマンドの受信順序と同じ順序で実行されるのではなく、これらライトコマンドの並べ替えられた順序と同じ順序で実行される。したがって、ライトコマンドの並べ替えによって他のライトコマンドの後ろに配置されたライトコマンドに関連付けられたライトデータのＤＭＡ転送は、他のライトコマンドに関連付けられたライトデータのＤＭＡ転送の後に実行される（Ｄｅｌａｙｅｄ ＤＭＡ）。
そして、コマンドディスパッチャ２２は、データを書き込むための一つ以上のプログラムコマンドシーケンスをＮＡＮＤ型フラッシュメモリ５に送信することによって、内部バッファ１６１に転送された複数のライトデータを、ゾーン＃１として管理されている、ＮＡＮＤ型フラッシュメモリ５内の第１の記憶領域に書き込む。
あるライトデータの書き込みが完了すると、コマンドディスパッチャ２２は、このライトデータに対応するライトコマンドの完了を示す応答（ｃｏｍｐｌｅｔｉｏｎ）をホスト２に送信する。この応答は、ライト完了メッセージとしても参照される。
ライトコマンドそれぞれの完了を示す応答をホスト２へ送信する処理は、ライトコマンドの受信順ではなく、ライトコマンドの並べ替えられた順序と同じ順序で実行される。したがって、ライトコマンドの並べ替えによって他のライトコマンドの後ろに配置されたライトコマンドの完了を示す応答は、他のライトコマンドの完了を示す応答の送信後にホスト２に送信される（Ｄｅｌａｙｅｄ ｃｏｍｐｌｅｔｉｏｎ）。
図８は、フラッシュマネジメント部２０の他の構成例を示すブロック図である。
図８に示されるフラッシュマネジメント部２０は、図７のフラッシュマネジメント部２０と比較し、２フェーズライトコンプリーションを実行する機能をさらに有している点だけが異なっている
すなわち、フラッシュマネジメント部２０のコマンドディスパッチャ２２は、個々のライトコマンド毎に第１フェーズ完了メッセージと第２フェーズ完了メッセージとを含む以下の２フェーズ完了メッセージをホスト２に送信する。
第１フェーズ： 第１フェーズ完了メッセージは、コントローラ４によってホスト２からライトコマンドが受信された（フェッチされた）ことを示す応答（中間アクノリッジ）である。つまり、コントローラ４がホスト２からライトコマンドを受信（フェッチ）した場合、コントローラ４（ここではコマンドディスパッチャ２２）はこのライトコマンドの受信（フェッチ）が完了したことを示す第１の応答を、第１フェーズ完了メッセージとしてホスト２に送信する。この場合、第１フェーズ完了メッセージは、ホスト２のコンプリーションキューＣＱに格納される。
第２フェーズ： 第２フェーズ完了メッセージは、コントローラ４によってＮＡＮＤ型フラッシュメモリ５への書き込みが完了されたことを示す応答（Ｄｅｌａｙｅｄ ｃｏｍｐｌｅｔｉｏｎ）である。つまり、ＮＡＮＤ型フラッシュメモリ５へのあるライトデータの書き込みが完了すると、コントローラ４（ここではコマンドディスパッチャ２２）はこのライトコマンドに対応する書き込みの完了を示す第２の応答を、第２フェーズ完了メッセージとしてホスト２に送信する。この場合、第２フェーズ完了メッセージも、ホスト２のコンプリーションキューＣＱに格納される。
第１フェーズ完了メッセージは、ライトコマンドに関連付けられたライトデータをリードするためのリードコマンドをホスト２がＳＳＤ３に送信することを許可するための完了メッセージとして利用されてもよい。つまり、あるライトコマンドに対応する第１フェーズ完了メッセージがＳＳＤ３からホスト２に送信された後に、コントローラ４があるゾーンに書き込まれるべきデータのリードを要求するリードコマンドをホスト２から受信した場合、コントローラ４は、このデータを、例えばホスト２のライトバッファ５１から読み出し、読み出したデータをホスト２に送信する。なお、図１１で後述するように、このデータがＳＬＣバッファ２０１に既に格納されている場合もある。この場合には、コントローラ４は、このデータをＳＬＣバッファ２０１から読み出してもよく、そして読み出したデータをホスト２に送信してもよい。
第２フェーズ完了メッセージは、ライトコマンドの完了を示す通常の完了メッセージ（ｃｏｍｐｌｅｔｉｏｎ）と同様に、このライトコマンドに関連付けられたライトデータが格納されているホスト２のライトバッファ５１内の領域の解放を許可するための完了メッセージとして利用されてもよい。この場合、あるライトコマンドに対応する第２フェーズ完了メッセージをＳＳＤ３から受信した場合、ホスト２は、このライトコマンドに関連付けられたライトデータが格納されているホスト２のライトバッファ５１内の領域を解放してもよい。
図９は、ライトコマンド並べ替え動作の例を示す図である。
例えば、Ｚｏｎｅ＃１として使用されるブロックＢＬＫ＃１の最小書き込みサイズがページサイズ（例えば１６Ｋバイト）であり、Ｚｏｎｅ＃１にデータを書き込むための各ライトコマンドによって指定されるライトデータのデータサイズが最小書き込みサイズの整数倍である場合を想定する。つまり、各ライトデータは、最小書き込みサイズと同じサイズを有するか、または最小書き込みサイズの２以上の整数倍のサイズを有する場合を想定する。
ホスト２のライトポインタと同様に、フラッシュマネジメント部２０は、各ゾーンの次の書き込み位置を示す内部ライトポインタを管理する。Ｚｏｎｅ＃１がエンプティ状態からオープン状態に遷移されると、内部ライトポインタによって示されるＺｏｎｅ＃１の次の書き込み位置は、Ｚｏｎｅ＃１の開始ＬＢＡ、つまりブロックＢＬＫ＃１の先頭のページＰ０に対応するＬＢＡに設定される。
以下では、コマンドフェッチャ２１がＺｏｎｅ＃１を指定するライトコマンドＷ１〜Ｗ５をこの順序でホスト２から受信した場合を想定する。また、以下では、説明を簡単にするために、ライトコマンドＷ１〜Ｗ５によって指定されるライトデータのデータサイズが最小書き込みサイズと同じサイズである場合を想定する。
ライトコマンドＷ１は、Ｚｏｎｅ＃１内の最初のオフセット（Ｚｏｎｅ＃１の開始ＬＢＡ）を指定するライトコマンドである。Ｚｏｎｅ＃１内の最初のオフセットは、ブロックＢＬＫ＃１のページＰ０に対応する。
ライトコマンドＷ２は、Ｚｏｎｅ＃１内の２番目のオフセットを指定するライトコマンドである。Ｚｏｎｅ＃１内の２番目のオフセットは、ブロックＢＬＫ＃１のページＰ１に対応する。
ライトコマンドＷ３は、Ｚｏｎｅ＃１内の３番目のオフセットを指定するライトコマンドである。Ｚｏｎｅ＃１内の３番目のオフセットは、ブロックＢＬＫ＃１のページＰ４に対応する。
ライトコマンドＷ４は、Ｚｏｎｅ＃１内の４番目のオフセットを指定するライトコマンドである。Ｚｏｎｅ＃１内の４番目のオフセットは、ブロックＢＬＫ＃１のページＰ３に対応する。
ライトコマンドＷ５は、Ｚｏｎｅ＃１内の５番目のオフセットを指定するライトコマンドである。Ｚｏｎｅ＃１内の５番目のオフセットは、ブロックＢＬＫ＃１のページＰ４に対応する。
（１）コマンドフェッチャ２１はライトコマンドＷ１をホスト２のサブミッションキューＳＱからフェッチする。Ｚｏｎｅ＃１内の次の書き込み位置は、Ｚｏｎｅ＃１の開始ＬＢＡ、つまりページＰ０に対応する最初のオフセットに設定されている。したがって、ライトコマンドＷ１によって指定されるオフセットはＺｏｎｅ＃１内の次の書き込み位置に一致するので、コマンドフェッチャ２１は、リオーダ・コマンドバッファ２３−１をパススルーして、ライトコマンドＷ１をコマンドディスパッチャ２２に送信する。
ライトコマンドＷ１によって指定されるデータサイズ（例えば、ページサイズ）とバッファアドレスに基づいて、コマンドディスパッチャ２２は、ＤＭＡＣ１５を使用して、ライトコマンドＷ１に関連付けられたライトデータＤ０をホストメモリ５０Ａ内のライトバッファ５１から内部バッファ１６１に転送する。ライトデータＤ０は最小書き込みサイズ（ここでは１ページ）分のサイズを有している。そして、コマンドディスパッチャ２２は、プログラムコマンドシーケンスをＮＡＮＤ型フラッシュメモリダイに送信することによって、ライトデータＤ０をブロックＢＬＫ＃１のページＰ０に書き込む。ライトデータＤ０の書き込みが完了すると、コマンドディスパッチャ２２は、Ｚｏｎｅ＃１内の次の書き込み位置を、ライトデータＤ０のデータサイズ分だけ進める。ライトデータＤ０のデータサイズは１ページであるので、Ｚｏｎｅ＃１内の次の書き込み位置はページＰ１に対応するＬＢＡに変更される。
（２）コマンドフェッチャ２１はライトコマンドＷ２をホスト２のサブミッションキューＳＱからフェッチする。Ｚｏｎｅ＃１内の次の書き込み位置は、ページＰ１に対応するＬＢＡに設定されている。したがって、ライトコマンドＷ２によって指定されるオフセットはＺｏｎｅ＃１内の次の書き込み位置に一致するので、コマンドフェッチャ２１は、リオーダ・コマンドバッファ２３−１をパススルーして、ライトコマンドＷ２をコマンドディスパッチャ２２に送信する。
ライトコマンドＷ２によって指定されるデータサイズとバッファアドレスに基づいて、コマンドディスパッチャ２２は、ＤＭＡＣ１５を使用して、ライトコマンドＷ２に関連付けられたライトデータＤ１をホストメモリ５０Ａ内のライトバッファ５１から内部バッファ１６１に転送する。ライトデータＤ１は最小書き込みサイズ（ここでは１ページ）分のサイズを有している。そして、コマンドディスパッチャ２２は、プログラムコマンドシーケンスをＮＡＮＤ型フラッシュメモリダイに送信することによって、ライトデータＤ１をブロックＢＬＫ＃１のページＰ１に書き込む。ライトデータＤ１の書き込みが完了すると、コマンドディスパッチャ２２は、Ｚｏｎｅ＃１内の次の書き込み位置を、ライトデータＤ１のデータサイズ分だけ進める。ライトデータＤ１のデータサイズは１ページであるので、Ｚｏｎｅ＃１内の次の書き込み位置はページＰ２に対応するＬＢＡに変更される。
（３）コマンドフェッチャ２１はライトコマンドＷ３をホスト２のサブミッションキューＳＱからフェッチする。Ｚｏｎｅ＃１内の次の書き込み位置は、ページＰ２に対応するＬＢＡに設定されている。したがって、ライトコマンドＷ３によって指定されるオフセット（ページＰ４に対応するＬＢＡ）はＺｏｎｅ＃１内の次の書き込み位置に一致しないので、コマンドフェッチャ２１は、ライトコマンドＷ３をリオーダ・コマンドバッファ２３−１に格納する。
（４）コマンドフェッチャ２１はライトコマンドＷ４をホスト２のサブミッションキューＳＱからフェッチする。Ｚｏｎｅ＃１内の次の書き込み位置は、ページＰ２に対応するＬＢＡに設定されている。したがって、ライトコマンドＷ４によって指定されるオフセット（ページＰ３に対応するＬＢＡ）はＺｏｎｅ＃１内の次の書き込み位置に一致しないので、コマンドフェッチャ２１は、ライトコマンドＷ４をリオーダ・コマンドバッファ２３−１に格納する。この場合、ライトコマンドＷ４によって指定されるオフセットはリオーダ・コマンドバッファ２３−１に既に格納されているライトコマンドＷ３によって指定されるオフセットよりも小さい。したがって、コマンドフェッチャ２１は、ライトコマンドＷ４とライトコマンドＷ３がこの順序でリオーダ・コマンドバッファ２３−１内に配置されるように、図９に示すように、ライトコマンドＷ４とライトコマンドＷ３の順序を入れ替えてもよい。
（５）コマンドフェッチャ２１はライトコマンドＷ５をホスト２のサブミッションキューＳＱからフェッチする。Ｚｏｎｅ＃１内の次の書き込み位置は、ページＰ２に対応するＬＢＡに設定されている。したがって、ライトコマンドＷ５によって指定されるオフセット（ページＰ２に対応するＬＢＡ）はＺｏｎｅ＃１内の次の書き込み位置に一致する。したがって、コマンドフェッチャ２１は、リオーダ・コマンドバッファ２３−１をパススルーして、ライトコマンドＷ５をコマンドディスパッチャ２２に送信する。
ライトコマンドＷ５によって指定されるデータサイズとバッファアドレスに基づいて、コマンドディスパッチャ２２は、ＤＭＡＣ１５を使用して、ライトコマンドＷ５に関連付けられたライトデータＤ２をホストメモリ５０Ａ内のライトバッファ５１から内部バッファ１６１に転送する。ライトデータＤ２は最小書き込みサイズ（ここでは１ページ）分のサイズを有している。そして、コマンドディスパッチャ２２は、プログラムコマンドシーケンスをＮＡＮＤ型フラッシュメモリダイに送信することによって、ライトデータＤ２をブロックＢＬＫ＃１のページＰ２に書き込む。ライトデータＤ２の書き込みが完了すると、コマンドディスパッチャ２２は、Ｚｏｎｅ＃１内の次の書き込み位置を、ライトデータＤ２のデータサイズ分だけ進める。ライトデータＤ２のデータサイズは１ページであるので、Ｚｏｎｅ＃１内の次の書き込み位置はページＰ３に対応するＬＢＡに変更される。
コマンドフェッチャ２１は、Ｚｏｎｅ＃１内の次の書き込み位置（ページＰ３に対応するＬＢＡ）をオフセットとして指定するライトコマンドを求めてリオーダ・コマンドバッファ２３−１を検索する。ライトコマンドＷ４によって指定されるオフセットがＺｏｎｅ＃１内の次の書き込み位置（ページＰ３に対応するＬＢＡ）に一致しているので、コマンドフェッチャ２１は、ライトコマンドＷ４をリオーダ・コマンドバッファ２３−１から取得し、ライトコマンドＷ４をコマンドディスパッチャ２２に送信する。
ライトコマンドＷ４によって指定されるデータサイズとバッファアドレスに基づいて、コマンドディスパッチャ２２は、ＤＭＡＣ１５を使用して、ライトコマンドＷ４に関連付けられたライトデータＤ３をホストメモリ５０Ａ内のライトバッファ５１から内部バッファ１６１に転送する。ライトデータＤ３は最小書き込みサイズ（ここでは１ページ）分のサイズを有している。そして、コマンドディスパッチャ２２は、プログラムコマンドシーケンスをＮＡＮＤ型フラッシュメモリダイに送信することによって、ライトデータＤ３をブロックＢＬＫ＃１のページＰ３に書き込む。ライトデータＤ３の書き込みが完了すると、コマンドディスパッチャ２２は、Ｚｏｎｅ＃１内の次の書き込み位置を、ライトデータＤ３のデータサイズ分だけ進める。ライトデータＤ３のデータサイズは１ページであるので、Ｚｏｎｅ＃１内の次の書き込み位置はページＰ４に対応するＬＢＡに変更される。
コマンドフェッチャ２１は、Ｚｏｎｅ＃１内の次の書き込み位置（ページＰ４に対応するＬＢＡ）をオフセットとして指定するライトコマンドを求めてリオーダ・コマンドバッファ２３−１を検索する。ライトコマンドＷ３によって指定されるオフセットがＺｏｎｅ＃１内の次の書き込み位置（ページＰ４に対応するＬＢＡ）に一致しているので、コマンドフェッチャ２１は、ライトコマンドＷ３をリオーダ・コマンドバッファ２３−１から取得し、ライトコマンドＷ３をコマンドディスパッチャ２２に送信する。
ライトコマンドＷ３によって指定されるデータサイズとバッファアドレスに基づいて、コマンドディスパッチャ２２は、ＤＭＡＣ１５を使用して、ライトコマンドＷ３に関連付けられたライトデータＤ４をホストメモリ５０Ａ内のライトバッファ５１から内部バッファ１６１に転送する。ライトデータＤ４は最小書き込みサイズ（ここでは１ページ）分のサイズを有している。そして、コマンドディスパッチャ２２は、プログラムコマンドシーケンスをＮＡＮＤ型フラッシュメモリダイに送信することによって、ライトデータＤ４をブロックＢＬＫ＃１のページＰ４に書き込む。ライトデータＤ４の書き込みが完了すると、コマンドディスパッチャ２２は、Ｚｏｎｅ＃１内の次の書き込み位置を、ライトデータＤ４のデータサイズ分だけ進める。ライトデータＤ４のデータサイズは１ページであるので、Ｚｏｎｅ＃１内の次の書き込み位置はページＰ５に対応するＬＢＡに変更される。
このように、ライトコマンドＷ１、ライトコマンドＷ２、ライトコマンドＷ３、ライトコマンドＷ４、ライトコマンドＷ５は、Ｚｏｎｅ＃１内の書き込みがＺｏｎｅ＃１内の次の書き込み位置から最小書き込みサイズ以上（ここでは、最小書き込みサイズの２以上の整数倍以上）連続してシーケンシャルに実行可能な順序、つまりライトコマンドＷ１、ライトコマンドＷ２、ライトコマンドＷ５、ライトコマンドＷ４、ライトコマンドＷ３という順序に並べ替えられる。そして、ライトコマンドＷ１〜Ｗ５にそれぞれ関連付けられた５つのライトデータが、ライトコマンドＷ１〜Ｗ５の並び替えられた順序（Ｗ１、Ｗ２、Ｗ５、Ｗ４、Ｗ３）と同じ順序、つまりＤ０、Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５という順序で、ホスト２のライトバッファ５１から内部バッファ１６１に転送される。
図１０は、ライトコマンド並べ替え動作の別の例を示す図である。
ここでは、Ｚｏｎｅ＃１として使用されるブロックＢＬＫ＃１の最小書き込みサイズがページサイズ（例えば１６Ｋバイト）であり、ホスト２によって指定可能なライトデータの最小データサイズ（セクタサイズ）が４ＫＢである場合を想定する。
以下では、コマンドフェッチャ２１がＺｏｎｅ＃１を指定するライトコマンドＷ１１〜Ｗ１６をこの順序でホスト２から受信した場合を想定する。
ライトコマンドＷ１１によって指定されるオフセット（ｏｆｆｓｅｔ＝０）はＺｏｎｅ＃１の先頭のセクタＳ０（Ｚｏｎｅ＃１の開始ＬＢＡ）を示し、ライトコマンドＷ１１によって指定されるデータサイズは４ＫＢである。
ライトコマンドＷ１２によって指定されるオフセット（ｏｆｆｓｅｔ＝２）はＺｏｎｅ＃１のセクタＳ２を示し、ライトコマンドＷ１２によって指定されるデータサイズは８ＫＢである。
ライトコマンドＷ１３によって指定されるオフセット（ｏｆｆｓｅｔ＝１）はＺｏｎｅ＃１のセクタＳ１を示し、ライトコマンドＷ１３によって指定されるデータサイズは４ＫＢである。
ライトコマンドＷ１４によって指定されるオフセット（ｏｆｆｓｅｔ＝５）はＺｏｎｅ＃１のセクタＳ５を示し、ライトコマンドＷ１４によって指定されるデータサイズは４ＫＢである。
ライトコマンドＷ１５によって指定されるオフセット（ｏｆｆｓｅｔ＝６）はＺｏｎｅ＃１のセクタＳ６を示し、ライトコマンドＷ１５によって指定されるデータサイズは８ＫＢである。
ライトコマンドＷ１６によって指定されるオフセット（ｏｆｆｓｅｔ＝４）はＺｏｎｅ＃１のセクタＳ４を示し、ライトコマンドＷ１６によって指定されるデータサイズは４ＫＢである。
この場合、フラッシュマネジメント部２０のコマンドフェッチャ２１は、Ｚｏｎｅ＃１内の書き込みがＺｏｎｅ＃１内の次の書き込み位置（ここではＺｏｎｅ＃１の開始ＬＢＡ）から最小書き込みサイズ（１６ＫＢ）以上連続してシーケンシャルに実行されるように、ライトコマンドＷ１１〜Ｗ１６を、図１０の右部に示すように、ライトコマンドＷ１１、ライトコマンドＷ１３、ライトコマンドＷ１２、ライトコマンドＷ１６、ライトコマンドＷ１４、ライトコマンドＷ１５という順序に並び替える。
すなわち、コマンドフェッチャ２１はライトコマンドＷ１１、ライトコマンドＷ１２、ライトコマンドＷ１３をホスト２からこの順序で受信し、ライトコマンドＷ１１、ライトコマンドＷ１２、ライトコマンドＷ１３をリオーダ・コマンドバッファ２３−１に格納する。そして、コマンドフェッチャ２１は、ライトコマンドＷ１１、ライトコマンドＷ１２、ライトコマンドＷ１３をライトコマンドＷ１１、ライトコマンドＷ１３、ライトコマンドＷ１２という順序に並び替える。
このようにライトコマンドＷ１１、ライトコマンドＷ１２、ライトコマンドＷ１３が鍋変えられることにより、Ｚｏｎｅ＃１内の書き込みがＺｏｎｅ＃１内の次の書き込み位置（ここではＺｏｎｅ＃１の開始ＬＢＡ）から最小書き込みサイズ以上連続して実行可能となる。
より詳しくは、並び替えられたライトコマンドＷ１１、ライトコマンドＷ１３、ライトコマンドＷ１２それぞれのオフセットとデータサイズとによって指定される連続する論理アドレスの先頭はＺｏｎｅ＃１内の次の書き込み位置（ここではＺｏｎｅ＃１の開始ＬＢＡ）に一致し、且つこれら連続する論理アドレスの長さは最小書き込みサイズ（ここでは１６ＫＢ）となる。従って、コマンドフェッチャ２１は、並び替えられたライトコマンドＷ１１、ライトコマンドＷ１２、ライトコマンドＷ１３をコマンドディスパッチャ２２に送信する。
コマンドディスパッチャ２２は、まず、ＤＭＡＣ１５を使用して、ライトコマンドＷ１１に関連付けられた、４ＫＢのサイズを有するライトデータＤ０をホスト２のライトバッファ５１から内部バッファ１６１に転送する。次いで、コマンドディスパッチャ２２は、ＤＭＡＣ１５を使用して、ライトコマンドＷ１３に関連付けられた、４ＫＢのサイズを有するライトデータＤ１をホスト２のライトバッファ５１から内部バッファ１６１に転送する。そして、コマンドディスパッチャ２２は、ＤＭＡＣ１５を使用して、ライトコマンドＷ１２に関連付けられた、８ＫＢのサイズを有するライトデータＤ２をホスト２のライトバッファ５１から内部バッファ１６１に転送する。
この結果、Ｚｏｎｅ＃１の開始ＬＢＡから書き込まれるべき、合計１６ＫＢ分のサイズを有する３つのライトデータ（Ｄ０、Ｄ１、Ｄ２）を内部バッファ１６１に準備することができる。コマンドディスパッチャ２２は、合計１６ＫＢ分のサイズを有する３つのライトデータ（Ｄ０、Ｄ１、Ｄ２）をブロックＢＬＫ＃１のページＰ０に書き込む。
コマンドディスパッチャ２２は、Ｚｏｎｅ＃１内の次の書き込み位置をページＰ１に対応するＬＢＡに変更する。
コマンドフェッチャ２１はライトコマンドＷ１４、ライトコマンドＷ１５、ライトコマンドＷ１６をホスト２からこの順序で受信し、ライトコマンドＷ１４、ライトコマンドＷ１５、ライトコマンドＷ１６をリオーダ・コマンドバッファ２３−１に格納する。そして、コマンドフェッチャ２１は、ライトコマンドＷ１４、ライトコマンドＷ１５、ライトコマンドＷ１６をライトコマンドＷ１６、ライトコマンドＷ１４、ライトコマンドＷ１５という順序に並び替える。並び替えられたライトコマンドＷ１６、ライトコマンドＷ１４、ライトコマンドＷ１５それぞれのオフセットとデータサイズとによって指定される連続する論理アドレスの先頭はＺｏｎｅ＃１内の次の書き込み位置（ここではｏｆｆｓｅｔ＝４セクタ）に一致し、且つこれら連続する論理アドレスの長さは１６ＫＢである。従って、コマンドフェッチャ２１は、並び替えられたライトコマンドＷ１６、ライトコマンドＷ１４、ライトコマンドＷ１５をコマンドディスパッチャ２２に送信する。
コマンドディスパッチャ２２は、まず、ＤＭＡＣ１５を使用して、ライトコマンドＷ１６に関連付けられた、４ＫＢのサイズを有するライトデータＤ３をホスト２のライトバッファ５１から内部バッファ１６１に転送する。次いで、コマンドディスパッチャ２２は、ＤＭＡＣ１５を使用して、ライトコマンドＷ１４に関連付けられた、４ＫＢのサイズを有するライトデータＤ４をホスト２のライトバッファ５１から内部バッファ１６１に転送する。そして、コマンドディスパッチャ２２は、ＤＭＡＣ１５を使用して、ライトコマンドＷ１５に関連付けられた、８ＫＢのサイズを有するライトデータＤ５をホスト２のライトバッファ５１から内部バッファ１６１に転送する。この結果、Ｚｏｎｅ＃１の５番目のセクタから書き込まれるべき、合計１６ＫＢ分のサイズを有する３つのライトデータ（Ｄ３、Ｄ４、Ｄ５）を内部バッファ１６１に準備することができる。コマンドディスパッチャ２２は、合計１６ＫＢ分のサイズを有する３つのライトデータ（Ｄ３、Ｄ４、Ｄ５）をブロックＢＬＫ＃１のページＰ１に書き込む。
このように、フラッシュマネジメント部２０は、並び替えられた複数のライトコマンドによって指定される連続する論理アドレスの先頭がＺｏｎｅ＃１内の次の書き込み位置に一致し、且つこれら連続する論理アドレスの長さが最小書き込みサイズ以上である、という条件が満たされたか否かを判定する。そして、この条件が満たされた場合に、フラッシュマネジメント部２０は、並び替えられた複数のライトコマンドに関連付けられた複数のライトデータを、複数のライトコマンドの並べ替えられた順序と同じ順序でホスト２のライトバッファ５１から内部バッファ１６１に転送する。
これにより、合計サイズが最小書き込みサイズ以上である複数のライトデータを、複数のライトコマンドの並べ替えられた順序と同じ順序でホスト２のライトバッファ５１から内部バッファ１６１に転送することができる。よって、内部バッファ１６１に転送されるこれらライトデータの順序は、Ｚｏｎｅ＃１内のこれらライトデータの書き込み順序に一致する。したがって、Ｚｏｎｅ＃１内の次の書き込み位置とは異なる位置に書き込まれるべき幾つかのライトデータによって内部バッファ１６１が長い時間専有されてしまうことを防止することができ、ＳＳＤ３内に設けることが必要な内部バッファ１６１のサイズを削減できる。
さらに、ホスト２が同じゾーンに対するライトコマンドの発行順序を厳密に管理せずとも、各ゾーン内の書き込みをシーケンシャルに実行することが可能となる。
なお、Ｚｏｎｅ＃１として使用される第１の記憶領域がＱＬＣブロックによって実現されているケースにおいては、並び替えられた複数のライトコマンドそれぞれのオフセットとデータサイズとによって指定される連続する論理アドレスの先頭がＺｏｎｅ＃１内の次の書き込み位置に一致し、且つこれら連続する論理アドレスの長さがＱＬＣブロックの最小書き込みサイズ（最小書き込みサイズ＝４ページ、例えば６４ＫＢ）以上である、という条件が満たされた場合に、並び替えられた複数のライトコマンドにそれぞれ対応する複数のライトデータの転送が開始される。
図１１は、ＳＳＤ３において実行される書き込み動作のシーケンスと読み出し動作のシーケンスを示すブロック図である。
以下では、各ゾーンとして使用される第１の記憶領域がＱＬＣブロックによって実現される場合を想定する。ＱＬＣブロックは一つのＱＬＣ物理ブロックであってもよいし、複数のＱＬＣ物理ブロックの集合を含むＱＬＣスーパーブロックであってもよい。以下、ゾーンとして使用される個々のＱＬＣブロックをＱＬＣゾーンと称する。
個々のＱＬＣゾーンの状態は、オープン状態（オープンゾーン）、クローズ状態（クローズゾーン）、フル状態（フルゾーン）、エンプティ状態（エンプティゾーン）に大別される。
オープン状態のＱＬＣゾーンは、データの書き込みが可能な書き込み先ゾーンとして割り当てられているゾーンである。フラッシュマネジメント部２０は、オープン状態の各ＱＬＣゾーンを、オープンゾーンリスト１０１を使用して管理する。
クローズ状態のＱＬＣゾーンは書き込みが中断されたＱＬＣゾーンである。書き込みが中断されたＱＬＣゾーンは、このＱＬＣゾーンの論理アドレス範囲の一部分にのみデータが書き込まれているＱＬＣゾーン、つまり部分的に書き込まれたＱＬＣゾーンである、クローズ状態のＱＬＣゾーンにおいては、データの書き込みに利用可能な論理アドレス範囲が残っている。フラッシュマネジメント部２０は、クローズ状態の各ＱＬＣゾーンを、クローズゾーンリスト１０２を使用して管理する。
フル状態のＱＬＣゾーンはそのゾーン全体がデータで満たされているゾーンである。フラッシュマネジメント部２０は、フル状態の各ＱＬＣゾーンを、フルゾーンリスト１０３を使用して管理する。
エンプティ状態のＱＬＣゾーンはリセットされたゾーンであり、フリーＱＬＣブロックに相当する。フラッシュマネジメント部２０は、エンプティ状態の各ＱＬＣゾーンを、エンプティゾーンリスト１０４を使用して管理する。
ホスト２はオープンゾーンコマンド（ｏｐｅｎ ｒｅｑｕｅｓｔ）をＳＳＤ３に送信する処理を繰り返し実行することにより、複数のＱＬＣゾーンをオープン状態にすることできる。
フラッシュマネジメント部２０がオープン状態のＱＬＣゾーン＃１にデータを書き込むためのライトコマンド（ｗｒｉｔｅ ｒｅｑｕｅｓｔ）それぞれをホスト２から受信した場合、フラッシュマネジメント部２０は、ＤＭＡＣ１５を使用して、各ＱＬＣゾーンの最小書き込みサイズ分のライトデータをホスト２のライトバッファ５１から内部バッファ１６１に転送する。そして、フラッシュマネジメント部２０は、内部バッファ１６１に転送されたライトデータを、ＳＬＣバッファ２０１に書き込まずに、ＱＬＣゾーン＃１のみに書き込む。
また、 フラッシュマネジメント部２０がオープン状態のＱＬＣゾーン＃２にデータを書き込むためのライトコマンド（ｗｒｉｔｅ ｒｅｑｕｅｓｔ）それぞれをホスト２から受信した場合、フラッシュマネジメント部２０は、ＤＭＡＣ１５を使用して、ＱＬＣゾーンの最小書き込みサイズ分のライトデータをホスト２のライトバッファ５１から内部バッファ１６１に転送する。そして、フラッシュマネジメント部２０は、内部バッファ１６１に転送されたライトデータを、ＳＬＣバッファ２０１に書き込まずに、ＱＬＣゾーン＃２（ＱＬＣ Ｚｏｎｅ＃２）のみに書き込む。
あるオープン状態のＱＬＣゾーンに対するデータの書き込みをしばらくの間実行しない場合、ホスト２は、このＱＬＣゾーン用に確保されているホスト２のライトバッファ５１内の領域を解放できるようにするために、このＱＬＣゾーンをクローズ状態に遷移させるためのクローズゾーンコマンド（ｃｌｏｓｅ ｒｅｑｕｅｓｔ）をＳＳＤ３に送信する。
ＱＬＣゾーン＃１を示す論理アドレスを指定するクローズゾーンコマンド（ｃｌｏｓｅ ｒｅｑｕｅｓｔ）をホスト２から受信した時、上述のリオーダ・コマンドバッファ２３−１にはＱＬＣゾーン＃１への書き込みがまだ開始できないライトコマンドが格納されている可能性がある。ＱＬＣゾーン＃１の次の書き込み位置から４ページ分の連続する論理アドレスを指定するライトコマンドの集合がリオーダ・コマンドバッファ２３−１に蓄積されるまでは、これらライトコマンドそれぞれに関連付けられたライトデータはホスト２のライトバッファ５１から内部バッファ１６１に転送されない場合があるためである。
フラッシュマネジメント部２０は、ＱＬＣゾーン＃１に対する受信済みの複数のライトコマンドに関連付けられた複数のライトデータのうち内部バッファ１６１に未転送の残りのライトデータを、ＤＭＡＣ１５を使用して、ホスト２のライトバッファ５１から内部バッファ１６１に転送する。フラッシュマネジメント部２０は、内部バッファ１６１に転送された残りのライトデータを、ＱＬＣゾーン＃１ではなく、ＱＬＣゾーン＃１よりも最小書き込みサイズが小さいＳＬＣバッファ２０１に書き込む。
したがって、残りのライトデータのサイズが各ＱＬＣゾーンの最小書き込みサイズ（４ページ）に満たない場合であっても、残りのライトデータを不揮発に記憶する処理を迅速に実行することが可能となる。
なお、ＱＬＣゾーン＃１への書き込みが終了していないライトデータ、例えば、フォギー書き込み動作のみが終了しておりファイン書き込み動作が終了していないライトデータ、が内部バッファ１６１に存在する場合には、フラッシュマネジメント部２０は、このライトデータも残りのライトデータと一緒にＳＬＣバッファ２０１に書き込む。
ＱＬＣゾーン＃１においては、ある４ページ分のライトデータの書き込み動作（フォギー・ファイン書き込み動作）は、このＱＬＣゾーン＃１に書き込まれる次の４ページ分のライトデータが受信された後に開始可能となる。したがって、もし上述の残りのライトデータをＱＬＣゾーン＃１に書き込む処理を実行したならば、残りのライトデータのうちの最後の４ページ分のライトデータの書き込みが完了しない場合ある。
この場合、この４ページ分のライトデータはＱＬＣゾーン＃１から読み出すことができない。したがって、この４ページ分のライトデータが格納されているホスト２のライトバッファ５１内の領域を解放することができなくなる。
本実施形態では、上述のように、ＱＬＣゾーン＃１への書き込みが終了していないライトデータと一緒に残りのライトデータの全てをＳＬＣバッファ２０１に書き込むことができるので、ＱＬＣゾーン＃１用に確保されているホスト２のライトバッファ５１内の領域全てを解放することができる。
そして、フラッシュマネジメント部２０は、ＱＬＣ Ｚｏｎｅ＃１をクローズ状態に遷移させる。この場合、フラッシュマネジメント部２０は、ＱＬＣ Ｚｏｎｅ＃１をオープンゾーンリスト１０１から取り除き、クローズゾーンリスト１０２に加える。
ＳＬＣバッファ２０１は複数のＳＬＣブロックを含んでいてもよい。フラッシュマネジメント部２０は、残りのライトデータを、ＳＬＣバッファ２０１内のオープンされている書き込み先ＳＬＣブロック（ｏｐｅｎ ＳＬＣ）にメモリセル当たりに１ビットを書き込む書き込みモードで書き込む。書き込み先ＳＬＣブロック全体がデータで満たされると、フラッシュマネジメント部２０は、この書き込み先ＳＬＣブロックをフル状態のＳＬＣブロックとして管理する。
フラッシュマネジメント部２０は、フル状態のＳＬＣブロックの集合のうち、最も古いＳＬＣブロックをＳＬＣバッファ２０１のガベージコレクション（ＧＣ）のためのコピー元ブロックとして選択する。そして、フラッシュマネジメント部２０は、コピー元ブロックに格納されている有効データをＧＣ用の書き込み先ＳＬＣブロック（ｏｐｅｎ ＳＬＣ）にコピーする。そして、フラッシュマネジメント部２０は、Ｌ２Ｐテーブル３１を更新して、有効データがコピーされた書き込み先ＳＬＣブロック内の記憶位置を示す物理アドレスを、このコピーされた有効データの論理アドレスにマッピングする。コピー元ブロック内の全ての有効データのコピーが完了した場合、フラッシュマネジメント部２０は、このコピー元ブロックを、有効データを含まないフリーＳＬＣブロックとして管理する。
クローズ状態に遷移されたＱＬＣゾーン＃１は、データを書き込むために利用可能な残りのＬＢＡ範囲を含んでいる。したがって、ホスト２は、必要に応じて、クローズ状態のＱＬＣゾーン＃１内の利用可能な残りＬＢＡ範囲にデータを書き込むためのライトコマンドをＳＳＤ３に送信することができる。
クローズ状態のＱＬＣゾーン＃１にデータを書き込むための一つ以上のライトコマンドをホスト２から受信すると、フラッシュマネジメント部２０は、ＳＬＣバッファ２０１に格納されているＱＬＣゾーン＃１用のライトデータをＳＬＣバッファ２０１から読み出し、読み出したライトデータを内部バッファ１６１に格納する。これにより、ＱＬＣゾーン＃１用のライトデータはＳＬＣバッファ２０１から内部バッファ１６１に転送される。そして、ＳＬＣバッファ２０１から内部バッファ１６１に転送されたライトデータは、例えば、ＱＬＣゾーン＃１用のデータを書き込むための後続の一つ以上のライトコマンドが受信された後に、ＱＬＣゾーン＃１に書き込まれる。この場合、後続の一つ以上のライトコマンドに関連付けられたＱＬＣゾーン＃１用のライトデータがホスト２のライトバッファ５１から内部バッファ１６１に転送される、そして、ＳＬＣバッファ２０１から内部バッファ１６１に転送されたライトデータは、ホスト２のライトバッファ５１から内部バッファ１６１に転送されたＱＬＣゾーン＃１用のライトデータと一緒に、ＱＬＣゾーン＃１に書き込まれる。
また、オープン状態、クローズ状態、またはフル状態であるＱＬＣゾーンの各々に関して、フラッシュマネジメント部２０は、このＱＬＣゾーンの読み出し可能エリアと、このＱＬＣゾーンから読み出し可能ではないデータが格納されている各記憶位置を示す記憶位置情報とをゾーン管理テーブル３２を使用して管理する。
各記憶位置は、ＳＬＣバッファ２０１内の記憶位置、またはホスト２のライトバッファ５１内の記憶位置のいずれかである。各記憶位置は、例えば、４ＫＢのようなサイズを有するセクタの単位で管理されてもよい。
フラッシュマネジメント部２０が、ＱＬＣゾーンとこのＱＬＣゾーン内のオフセットとを示すＬＢＡと、リード対象データのデータサイズとを指定するリードコマンド（ｒｅａｄ ｒｅｑｕｅｓｔ）をホスト２から受信した場合、フラッシュマネジメント部２０は、リード対象データに対応するＬＢＡ範囲がこのＱＬＣゾーンの読み出し可能エリアに含まれているか否かを判定する。リード対象データに対応するＬＢＡ範囲は、リードコマンドによってそれぞれ指定されるオフセットとデータサイズとによって規定される。
リード対象データに対応するＬＢＡ範囲がこのＱＬＣゾーンの読み出し可能エリアに含まれている場合、フラッシュマネジメント部２０は、リード対象データをこのＱＬＣゾーンから読み出し、読み出したリード対象データを、ＤＭＡＣ１５を使用してホスト２にリードヒットデータとして送信する。
リード対象データに対応するＬＢＡ範囲がこのＱＬＣゾーンの読み出し可能エリアに含まれていない場合、フラッシュマネジメント部２０は、このＱＬＣゾーンに対応する記憶位置情報に基づいて、リード対象データをＳＬＣバッファ２０１、またはホスト２のライトバッファ５１から読み出し、読み出したリード対象データを、ＤＭＡＣ１５を使用してホスト２にリードヒットデータとして送信する。
なお、リード対象データをホスト２のライトバッファ５１から読み出す処理においては、フラッシュマネジメント部２０は、まず、ＤＭＡＣ１５を使用して、リード対象データをホスト２のライトバッファ５１から取得する。そして、フラッシュマネジメント部２０は、取得したリード対象データを、ＤＭＡＣ１５を使用して、ホスト２のリードバッファ５２に転送する。
あるいは、フラッシュマネジメント部２０は、リード対象データをホスト２のライトバッファ５１から読み出す代わりに、リード対象データがＳＳＤ３内に存在しないことをホスト２に通知する処理だけを実行してもよい。この場合、フラッシュマネジメント部２０は、リード対象データが存在するホスト２のライトバッファ５１内の位置をホスト２に通知してもよい。
データで満たされているフル状態のＱＬＣゾーンに関しては、このＱＬＣゾーンのＬＢＡ範囲の全てが読み出し可能エリアとして管理される。
フル状態のＱＬＣゾーンに格納されている全てのデータが利用されない不要データになった場合、ホスト２は、このＱＬＣゾーンを示す論理アドレスを指定するリセットゾーンコマンド（ｒｅｓｅｔ ｒｅｑｕｅｓｔ）をＳＳＤ３に送信することができる。このリセットゾーンコマンド（ｒｅｓｅｔ ｒｅｑｕｅｓｔ）をホスト２から受信したことに応じて、フラッシュマネジメント部２０は、このＱＬＣゾーンの状態をエンプティ状態に遷移させる。
ホスト２がエンプティ状態のＱＬＣゾーンにデータを書き込むことを望む場合、ホスト２は、このエンプティ状態のＱＬＣゾーンを示す論理アドレスを指定するオープンゾーンコマンド（ｏｐｅｎ ｒｅｑｕｅｓｔ）をＳＳＤ３に送信する。このオープンゾーンコマンド（ｏｐｅｎ ｒｅｑｕｅｓｔ）をホスト２から受信したことに応じて、フラッシュマネジメント部２０は、このＱＬＣゾーンとして使用されているＱＬＣブロックに対する消去動作を実行し、このＱＬＣゾーンの状態をエンプティ状態からオープン状態に遷移させる。
図１２は、ＳＳＤ３において実行される書き込み動作の手順を示すフローチャートである。
ＳＳＤ３のコントローラ４は、ライトコマンドそれぞれをホスト２から受信する（ステップＳ１１）。これらライトコマンドの各々は、ＱＬＣゾーンとこのＱＬＣゾーン内のオフセットとを示す論理アドレスと、ライトデータのデータサイズと、ライトデータが格納されているホスト２のライトバッファ５１内の位置とを指定する。
コントローラ４は、受信したライトコマンドそれぞれを、オープン状態の複数のＱＬＣゾーンに対応する複数のグループに分類する（ステップＳ１２）。コントローラ４は、各ＱＬＣゾーン内の書き込みがシーケンシャルに実行されるように、同じグループに属するライトコマンドを、この同じグループに対応するリオーダ・コマンドバッファを使用することによって、並び替える。
以下では、ＱＬＣゾーン＃１にデータを書き込むための複数のライトコマンドを並び替える動作について説明する。
ＱＬＣゾーン＃１にデータを書き込むためのライトコマンド（第１のライトコマンド）の各々は、ＱＬＣゾーン＃１と、ライトデータが書き込まれるべきＱＬＣゾーン＃１内のオフセットと、ライトデータのデータサイズと、ライトデータが格納されているホスト２のライトバッファ５１内の位置とを指定する。
ＱＬＣゾーン＃１は各第１のライトコマンドに含まれるＬＢＡの上位ビット部によって指定され、ＱＬＣゾーン＃１内のオフセットは、各第１のライトコマンドに含まれるＬＢＡの下位ビット部によって指定される。
受信した複数の第１のライトコマンドの各々によって指定されるオフセットおよびデータサイズに基づいて、コントローラ４は、受信した複数の第１のライトコマンドを、ＱＬＣゾーン＃１に対応するリオーダ・コマンドバッファ２３−１を用いて、ＱＬＣゾーン＃１内の書き込みがＱＬＣゾーン＃１内の次の書き込み位置からシーケンシャルに実行される順序に並び替える（ステップＳ１３）。
コントローラ４は、ＱＬＣゾーン＃１内の書き込みがＱＬＣゾーン＃１内の次の書き込み位置から最小書き込みサイズ分以上連続してシーケンシャルに実行可能か否かを判定する（ステップＳ１４）。ＱＬＣゾーン＃１内の書き込みがＱＬＣゾーン＃１内の次の書き込み位置から最小書き込みサイズ分以上連続してシーケンシャルに実行可能になるまで、ステップＳ１１〜Ｓ１３の処理が繰り返される。
ステップＳ１４では、コントローラ４は、並び替えられた複数の第１のライトコマンドそれぞれのオフセットとデータサイズとによって指定される連続する論理アドレスの先頭がＱＬＣゾーン＃１内の次の書き込み位置に一致し且つこれら連続する論理アドレスの長さが最小書き込みサイズ以上であるという条件が満たされたか否かを判定してもよい。そして、この条件が満たされた場合、コントローラ４は、ＱＬＣゾーン＃１内の書き込みがＱＬＣゾーン＃１内の次の書き込み位置から最小書き込みサイズ分以上連続してシーケンシャルに実行可能と判定してもよい。
ＱＬＣゾーン＃１内の書き込みがＱＬＣゾーン＃１内の次の書き込み位置から最小書き込みサイズ分以上連続してシーケンシャルに実行可能になった場合（ステップＳ１４のＹＥＳ）、並び替えられた複数の第１のライトコマンドに基づいて、コントローラ４は、並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータを、複数の第１のライトコマンドの並び替えられた順序と同じ順序で、ホスト２のライトバッファ５１から内部バッファ１６１に転送する（ステップＳ１５）。
そして、コントローラ４は、内部バッファ１６１に転送された複数のライトデータを、ＱＬＣゾーン＃１として管理されている、複数のＱＬＣブロックのうちの一つのＱＬＣブロックに書き込む（ステップＳ１６）。ステップＳ１６では、コントローラ４は、ＱＬＣブロックへの一つのライトデータの書き込みが完了する度、書き込みが完了したライトデータに対応する第１のライトコマンドの完了を示す応答をホスト２に送信する。
２フェーズライトコンプリーションが適用される場合には、コントローラ４は、複数のライトコマンドの一つをホスト２から受信した場合、この一つのライトコマンドの受信の完了を示す第１の応答を上述の第１フェーズ完了メッセージとしてホスト２に送信し、ＱＬＣブロックへのライトデータの書き込みが完了した場合、このライトデータに対応するライトコマンドに対応する書き込みの完了を示す第２の応答を上述の第２フェーズ完了メッセージとしてホスト２に送信する。
なお、ステップＳ１３においては、コントローラ４は、以下の処理を実行してもよい。
例えば、ＱＬＣゾーン＃１に対応するリオーダ・コマンドバッファ２３−１によってカバー可能なＬＢＡ範囲はＱＬＣゾーン＃１に割り当てられたＬＢＡ範囲よりも狭い場合を想定する。この場合、コントローラ４は、リオーダ・コマンドバッファ２３−１によってカバーされているＬＢＡ範囲をＱＬＣゾーン＃１の書き込み可能ＬＢＡ範囲として管理する。ＱＬＣゾーン＃１内の書き込みが進行するに連れて、リオーダ・コマンドバッファ２３−１によってカバーされるＬＢＡ範囲は、ＱＬＣゾーン＃１のＬＢＡ範囲の先頭から終端に向けて移動する。したがって、リオーダ・コマンドバッファ２３−１によってカバーされている現在のＬＢＡ範囲よりもＱＬＣゾーン＃１の終端側に位置するＬＢＡをオフセットとして指定する第１のライトコマンドを受信した場合、コントローラ４は、この第１のライトコマンドをリオーダ・コマンドバッファに格納せずに、この第１のライトコマンドに対する一時的エラーを示す応答をホスト２に送信する。
これにより、リオーダ・コマンドバッファ２３−１に格納されることが許可されるライトコマンドをＱＬＣゾーン＃１の現在の書き込み可能ＬＢＡ範囲に属する各第１のライトコマンドのみに制限でき、この結果、ＱＬＣゾーン＃１の書き込みがシーケンシャルに実行されるようにするためのライトコマンド並べ替えを効率よく実行することができる。
上述したように、ＱＬＣゾーン＃１への書き込みが進行するに連れて、リオーダ・コマンドバッファによってカバーされる現在のＬＢＡ範囲は移動する。したがって、エラーとなった上述のライトコマンドによって指定される特定のＬＢＡは、いずれ、リオーダ・コマンドバッファによってカバーされる現在のＬＢＡ範囲に含まれることになる。この後、上述の特定のＬＢＡをオフセットとして指定する第１のライトコマンドがホスト２から再び受信した場合、コントローラ４は、この受信した第１のライトコマンドを正常に処理することができる。
図１３は、クローズゾーンコマンドの受信に応じてＳＳＤ３において実行される動作の手順を示すフローチャートである。
オープンされているＱＬＣゾーン（例えば、ＱＬＣゾーン＃１）を書き込みが中断されたクローズ状態に遷移させるためのクローズゾーンコマンドをホスト２から受信した場合（ステップＳ２１のＹＥＳ）、コントローラ４は、ＱＬＣゾーン＃１に対する受信済みの複数のライトコマンドに関連付けられている複数のライトデータのうち内部バッファ１６１に未転送の残りのライトデータをホスト２のライトバッファ５１から取得し、取得したライトデータを内部バッファ１６１に格納する（ステップＳ２２）。
コントローラ４は、クローズ状態に遷移させるべきＱＬＣゾーン＃１に書き込むべき残りのライトデータ全てを不揮発に記憶する処理を迅速に実行するために、取得したライトデータをＱＬＣゾーン＃１ではなく、ＳＬＣバッファ２０１に書き込む（ステップＳ２３）。ステップＳ２３では、ＱＬＣゾーン＃１へのファイル書き込み動作が完了していない内部バッファ１２１内のライトデータもＳＬＣバッファ２０１に書き込まれる。そして、コントローラ４は、ＱＬＣゾーン＃１の状態をクローズ状態に遷移させる（ステップＳ２４）。
次いで、コントローラ４は、ＳＬＣバッファ２０１に書き込まれた各ライトデータに対応する各ライトコマンドの完了を示す応答と、クローズゾーンコマンドの完了を示す応答とをホスト２に送信する（ステップＳ２５）。
これにより、ホスト２は、ＱＬＣゾーン＃１用に確保されデータホスト２のライトバッファ５１内の領域を解放することが可能となる。
図１４は、クローズ状態のＱＬＣゾーンに対するライトコマンドの受信に応じてＳＳＤ３において実行される動作の手順を示すフローチャートである。
クローズ状態のＱＬＣゾーン（例えば、ＱＬＣゾーン＃１）にデータを書き込むためのライトコマンドをホスト２から受信した場合（ステップＳ３１のＹＥＳ）、コントローラ４は、ＱＬＣゾーン＃１を再オープンし、ＱＬＣゾーン＃１の状態をクローズ状態からオープン状態に遷移させる（ステップＳ３２）。
そして、コントローラ４は、ＳＬＣバッファ２０１に格納されているＱＬＣゾーン＃１用のライトデータをＳＬＣバッファ２０１から内部バッファ１６１に転送し（ステップＳ３３）、ＳＬＣバッファ２０１から内部バッファ１６１に転送されたライトデータとホスト２のライトバッファ５１から新たに転送されるＱＬＣゾーン＃１用のライトデータとをＱＬＣゾーン＃１に書き込むための書き込み処理を実行する（ステップＳ３４）。
図１５は、各ゾーンのアクセスリミットをホスト２からＳＳＤ３に通知する処理の例を示すシーケンスチャートである。
ゾーンアクセスリミットは、ゾーンへのライトアクセス（書き込み）の開始からこのゾーンがフル状態になるまでの時間（制限時間）を意味する。あるゾーンに対する書き込みの開始からこのゾーンがフル状態になるまでの時間があまりに長いと、このゾーンとして使用されるＮＡＮＤ型フラッシュメモリ５のブロックの信頼性が保証できなくなる場合がある。このため、通常、ゾーンアクセスリミットはある閾値（閾時間）以下に制限される。
しかしながら、例えば、異なるＱＬＣゾーンを異なるアプリケーション（または異なるクライアント）による書き込みに使用するケースにおいては、あるアプリケーション（またはあるクライアント）からのデータ書き込みの頻度が低いまたはあるアプリケーション（またはあるクライアント）からのデータ書き込み量が少ない場合には、このアプリケーションによって使用されているＱＬＣゾーンに対する書き込み速度が遅くなる場合がある。この場合、このＱＬＣゾーンのゾーンアクセスリミットは制限時間（閾時間）よりも長くなる可能性がある。
ゾーンがフル状態になる前に、このゾーンへの書き込み開始からの経過時間がゾーンアクセスリミットに達してしまった場合、コントローラ４は、このゾーンをフル状態に遷移させることを推奨する通知をホスト２に送信してもよい。あるいは、コントローラ４は、このゾーンを強制的にフル状態に遷移させる処理を実行してもよい。しかし、いずれにせよ、ゾーンへの書き込み開始からの経過時間がゾーンアクセスリミットを超えると、このゾーンに対応するＮＡＮＤ型フラッシュメモリ５のブロックの信頼性が低下されるか、もしくはこのブロックへの後続の書き込みが正常に実行できなくなる場合がある。
このため、コントローラ４は、データ書き込み頻度が低いまたはデータ書き込み量が少ない特定のＱＬＣゾーンに対するライトコマンドそれぞれをリオーダ・コマンドバッファ内に維持することによって、この特定のＱＬＣゾーンに対する書き込みの開始を遅らせる機能を有している。この特定のＱＬＣゾーンは「スロー書き込みのゾーン」としても参照される。
より詳しくは、ホスト２によって指定されるあるＱＬＣゾーン（例えばＱＬＣゾーン＃１）のゾーンアクセスリミット（ＱＬＣゾーン＃１へのライトアクセスの開始からこのＱＬＣゾーン＃１全体がデータで満たされるまでの時間）が、閾値よりも長い場合、コントローラ４は、並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータのデータサイズの合計がこのＱＬＣゾーン＃１（スロー書き込みのゾーン）の容量に達するまで、もしくはこのＱＬＣゾーン＃１をフル状態に遷移させる指示（フィニッシュゾーンコマンド）をホスト２から受信するまで、このＱＬＣゾーン＃１への書き込みを開始しない。
並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータのデータサイズの合計がこのＱＬＣゾーン＃１（スロー書き込みのゾーン）の容量に達した後、もしくはこのＱＬＣゾーン＃１をフル状態に遷移させる指示（フィニッシュゾーンコマンド）をホスト２から受信した場合、コントローラ４は、ホスト２のライトバッファ５１から内部バッファ１６１へのこれら複数のライトデータの転送を開始する。
そして、コントローラ４は、内部バッファ１６１に転送された複数のライトデータをこのＱＬＣゾーン＃１として使用される第１の記憶領域（ＱＬＣブロック）に書き込むことによって、第１の記憶領域（ＱＬＣブロック）を、この第１の記憶領域（ＱＬＣブロック）全体がデータで満たされたフル状態に設定する。
並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータのデータサイズの合計がこのＱＬＣゾーン＃１の容量に達する前に、ＱＬＣゾーン＃１をフル状態に遷移させる指示（フィニッシュゾーンコマンド）をホスト２から受信した場合、コントローラ４は、これら複数のライトデータと、コントローラ４によって生成されたダミーデータとをこのＱＬＣゾーン＃１として使用される第１の記憶領域（ＱＬＣブロック）に書き込むことによって、第１の記憶領域（ＱＬＣブロック）を、この第１の記憶領域（ＱＬＣブロック）全体がデータで満たされたフル状態に設定する。
より詳しくは、例えば、以下の動作が実行される。
並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータのデータサイズの合計がこのＱＬＣゾーン＃１（スロー書き込みのゾーン）の容量に達した場合、コントローラ４は、このＱＬＣゾーン＃１として使用されている第１の記憶領域（ＱＬＣブロック）に対する消去動作を行う。これにより、このＱＬＣゾーン＃１はオープン状態となる。
そして、コントローラ４は、ホスト２のライトバッファ５１から内部バッファ１６１へこれら複数のライトデータを転送し、内部バッファ１６１に転送された複数のライトデータをこのＱＬＣゾーン＃１として使用される第１の記憶領域（ＱＬＣブロック）に書き込む。
これにより、ＱＬＣブロックが部分的に書き込まれた状態に維持される期間（例えば、ＱＬＣブロックがオープンされてからフル状態になるまでの期間）を延ばすことなく、このＱＬＣブロックに対応するＱＬＣゾーンのゾーンアクセスリミットを延長することが可能となる。なお、並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータのデータサイズの合計がこのＱＬＣゾーン＃１の容量に達する前に、ＱＬＣゾーン＃１をフル状態に遷移させる指示（フィニッシュゾーンコマンド）をホスト２から受信した場合は、これら複数のライトデータのみによってＱＬＣゾーン＃１をフル状態にすることができないので、コントローラ４は、これら複数のライトデータとコントローラ４によって生成されたダミーデータとを、このＱＬＣゾーン＃１として使用される第１の記憶領域（ＱＬＣブロック）に書き込む。
コントローラ４は、ゾーンアクセスリミットを延長すべきＱＬＣゾーンに対応するリオーダ・コマンドバッファのサイズをこのリオーダ・コマンドバッファによってカバーされるＬＢＡ範囲がこのＱＬＣゾーンのＬＢＡ範囲にまで増えるように増加させ、代わりに、ゾーンアクセスリミットを延長する必要がない他の各ＱＬＣゾーンに対応するリオーダ・コマンドバッファのサイズを減少させてもよい。
ホスト２は、ＱＬＣゾーン毎にゾーンアクセスリミットをコントローラ４に通知してもよい。この場合、図１５に示されているように、ホスト２は、まず、ＱＬＣゾーン＃１のゾーンアクセスリミットをＳＳＤ３に対して指定する（ステップＳ４１）。次いで、ホスト２は、ＱＬＣゾーン＃２のゾーンアクセスリミットをＳＳＤ３に対して指定し（ステップＳ４２）、ＱＬＣゾーン＃３のゾーンアクセスリミットをＳＳＤ３に対して指定する（ステップＳ４３）。同様にして、ホスト２は、ＱＬＣゾーン＃ＮのゾーンアクセスリミットをＳＳＤ３に対して指定する（ステップＳ４４）。
なお、ホスト２は、ゾーンアクセスリミットを示すパラメータを含むオープンゾーンコマンドをＳＳＤ３に送信することによって、オープン状態に遷移させるべきゾーンのゾーンアクセスリミットをＳＳＤ３に対して指定してもよい。
図１６は、長いゾーンアクセスリミットを有するゾーンにデータを書き込むための書き込み動作の手順を示すフローチャートである。
例えば、ＱＬＣゾーン＃１を指定するオープンゾーンコマンドをホスト２から受信した場合を想定する。
コントローラ４がＱＬＣゾーン＃１を指定するオープンゾーンコマンドをホスト２から受信した場合（ステップＳ５１のＹＥＳ）、コントローラ４は、ＱＬＣゾーン＃１に対応するゾーンアクセスリミットが閾値よりも長いか否か、つまりＱＬＣゾーン＃１がスロー書き込みのゾーンであるか否かを判定する（ステップＳ５２）。
ＱＬＣゾーン＃１に対応するゾーンアクセスリミットがこの閾値よりも長くない場合（ステップＳ５２のＮＯ）、コントローラ４は、ＱＬＣゾーン＃１に対する書き込み処理を図１２のフローチャートで説明した書き込み処理と同じ手順で実行する。この場合、コントローラ４は、まず、ＱＬＣゾーン＃１に対する消去動作を実行することによってＱＬＣゾーン＃１をオープン状態に遷移させてもよい。この後、コントローラ４は、図１２のフローチャートで説明した書き込み処理を開始してもよい。
一方、ＱＬＣゾーン＃１のゾーンアクセスリミットがこの閾値よりも長い場合（ステップＳ５３のＹＥＳ）、コントローラ４は、リオーダ・コマンドバッファ２３−１に格納可能なライトコマンドの最大数に基づいて定められるＱＬＣゾーン＃１の書き込み可能ＬＢＡ範囲がＱＬＣゾーン＃１の全ＬＢＡ範囲に達するようにリオーダ・コマンドバッファ２３−１に割り当てられる記憶容量を動的に増やし、そして以下の処理を実行する。
すなわち、コントローラ４は、ＱＬＣゾーン＃１を示す論理アドレスを指定する複数の第１のライトコマンドそれぞれをホスト２から受信し、これら複数の第１のライトコマンドの全てをリオーダ・コマンドバッファ２３−１に格納する（ステップＳ５３）。ステップＳ５３では、コントローラ４は、これら複数の第１のライトコマンドを、ＱＬＣゾーン＃１内の書き込みがＱＬＣゾーン＃１内の次の書き込み位置（ここではＱＬＣゾーン＃１の開始ＬＢＡ）からシーケンシャルに実行される順序に並び替え、並び替えられた複数の第１のライトコマンドをリオーダ・コマンドバッファ２３−１内に維持する。
コントローラ４は、並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータのデータサイズの合計がＱＬＣゾーン＃１の容量に達したか否かを判定する（ステップＳ５４）。並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータのデータサイズの合計がＱＬＣゾーン＃１の容量に達するまで、コントローラ４は、ステップＳ５３の処理を繰り返し実行する。
並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータのデータサイズの合計がＱＬＣゾーン＃１の容量に達した場合（ステップＳ５４のＹＥＳ）、コントローラ４は、ＱＬＣゾーン＃１のゾーン容量のサイズを有する複数のライトデータをホスト２のライトバッファ６１から内部バッファ１６１に最小書き込みサイズの単位で転送する（ステップＳ５５）。
ステップＳ５５では、コントローラ４は、まず、ＱＬＣゾーン＃１に対する消去動作を実行することによってＱＬＣゾーン＃１をオープン状態に遷移させてもよい。この後、コントローラ４は、ＱＬＣゾーン＃１のゾーン容量のサイズを有する複数のライトデータをホスト２のライトバッファ６１から内部バッファ１６１に最小書き込みサイズの単位で転送してもよい。
そして、コントローラ４は、内部バッファ１６１に転送された複数のライトデータをＱＬＣゾーン＃１として使用されている第１の記憶領域に書き込むことによって、ＱＬＣゾーン＃１として使用されている第１の記憶領域を第１の記憶領域全体がデータで満たされたフル状態に設定する（ステップＳ５６）。
上記の例では、ホスト２からコントローラ４に通知されるゾーンアクセスリミットが個々のゾーンのゾーンアクセスリミットの値（例えば時間）を示す場合を例示したが、ホスト２は、コントローラ４に個々のゾーンのゾーンアクセスリミットに関する特性（例えば、「ロングアクセスリミット」、「通常アクセスリミット」、等）を通知してもよい。あるゾーンが、このゾーンへの書き込み開始からこのゾーン全体がデータで満たされるまでの時間が閾値よりも長いゾーンである場合、ホスト２は、このゾーンに対してロングアクセスリミットの特性を指定してもよい。あるゾーンが、このゾーンへの書き込み開始からこのゾーン全体がデータで満たされるまでの時間がこの閾値以下のゾーンである場合、ホスト２は、このゾーンに対して通常アクセスリミットの特性を指定してもよい。
つまり、あるゾーンが、このゾーンへの書き込み開始からこのゾーン全体がデータで満たされるまでの時間が閾値よりも長いゾーンであることがゾーンアクセスリミットの値またはゾーンアクセスリミットに関する特性を用いてホスト２によって指定された場合、コントローラ４は、図１６で説明したステップＳ５３〜Ｓ５６の処理を実行する。
なお、以上の説明では、ホスト２が、これから使うＱＬＣゾーンのアクセスリミットの値（またはアクセスリミットに関する特性）を指定できる場合を想定したが、アプリケーションによっては、ゾーンのアクセスリミットの値（またはアクセスリミットに関する特性）を推定できない場合がある。
あるゾーンのアクセスリミットの値（またはアクセスリミットに関する特性）が不明である場合には、コントローラ４は、このゾーンに対して以下の処理を実行する。
そのようなゾーンに対しては、最初は、アクセスリミットが閾値を下回る場合と同じ方法で、記録を開始する。その後、フル状態、あるいはゾーンフィニッシュコマンドを受ける前に、例えば、あるゾーン（例えば第１のゾーン）への書き込み開始からの経過時間が閾値に達した場合、コントローラ４は、第１のゾーンとして管理されている一つの第１の記憶領域（ＱＬＣブロック）にダミーデータを書き込むことによってこの一つの第１の記憶領域（ＱＬＣブロック）を、この一つの第１の記憶領域（ＱＬＣブロック）全体がデータで満たされた状態に設定する。そして、コントローラ４は、この一つの第１の記憶領域に書き込み済みのライトデータのデータサイズと、第１のゾーンを指定する受信済みの第１のライトコマンドに関連付けられた複数のライトデータのうち内部バッファ１６１に未転送の残りのライトデータのデータサイズと、第１のゾーンを指定する後続する複数の第１のライトコマンドに関連付けられた後続のライトデータのデータサイズとの合計が第１のゾーンの容量に達するまで、待つ。
書き込み済みのライトデータのデータサイズと残りのライトデータのデータサイズと指定後続のライトデータのデータサイズとの合計が第１のゾーンの容量に達した後、コントローラ４は、第１のゾーンとして管理されている一つの第１の記憶領域から、既に書き込み済みのライトデータを読み出し、残りのライトデータと後続のライトデータとをホスト２のライトバッファ５１から内部バッファ１６１へ転送し、書き込み済みのライトデータと、内部バッファ１６１に転送された残りのライトデータと後続のライトデータとを、第１のゾーンとして管理されるべき別の一つの第１の記憶領域（ＱＬＣブロック）に書き込むことよって、別の一つの第１の記憶領域（ＱＬＣブロック）を、別の一つの第１の記憶領域（ＱＬＣブロック）全体がデータで満たされた状態に設定する。
このように、第１のゾーンへの書き込み開始からの経過時間が閾値に達した後は、この一つの第１の記憶領域に書き込み済みのライトデータのデータサイズと、内部バッファ１６１に未転送の残りのライトデータのデータサイズと、第１のゾーンを指定する後続する複数の第１のライトコマンドに関連付けられた後続のライトデータのデータサイズとの合計が第１のゾーンの容量に達するまでは、第１のゾーンへの書き込みは開始されない。したがっデータとえスロー書き込みのゾーンであるか否かが不明のゾーンに関しても、このゾーンへの書き込み開始からの経過時間が閾値に達したことをトリガに、このゾーンの書き込みの開始を遅らせる処理を実行することが可能となる。
あるいは、コントローラ４は、書き込み済みのライトデータと、内部バッファ１６１に転送された残りのライトデータと後続のライトデータとを別の一つの第１の記憶領域（ＱＬＣブロック）に書き込む代わりに、ダミーデータが書き込まれた一つの第１の記憶領域（ＱＬＣブロック）に、書き込み済みのライトデータと、内部バッファ１６１に転送された残りのライトデータと後続のライトデータとを書き込んでもよい。この場合には、コントローラ４は、ダミーデータが書き込まれた一つの第１の記憶領域（ＱＬＣブロック）から書き込み済みデータをＳＬＣバッファ２０１等にコピーすることによって、この一つの第１の記憶領域（ＱＬＣブロック）を、有効データを含まない状態（エンプティ状態またはフリー状態としても参照される）に設定する。これにより、この一つの第１の記憶領域（ＱＬＣブロック）は新たなデータの書き込みに利用可能となる。そして、コントローラ４は、この一つの第１の記憶領域（ＱＬＣブロック）をオープンし、ＳＬＣバッファ２０１等にコピーされた書き込み済みのライトデータと、内部バッファ１６１に転送された残りのライトデータと後続のライトデータとを、この一つの第１の記憶領域（ＱＬＣブロック）に書き込むことによって、この一つの第１の記憶領域（ＱＬＣブロック）を、この一つの第１の記憶領域（ＱＬＣブロック）全体がデータで満たされた状態に設定する。
あるいは、第１のゾーンへの書き込み開始からの経過時間が閾値に達した場合、コントローラ４は、第１のゾーンとして管理されている一つの第１の記憶領域（ＱＬＣブロック）に既に書き込み済みのライトデータを一つの第１の記憶領域（ＱＬＣブロック）からＳＬＣバッファ２０１等にコピーすることによって一つの第１の記憶領域（ＱＬＣブロック）を有効データが格納されていない状態に設定する。コントローラ４は、この書き込み済みのライトデータのデータサイズと、第１のゾーンを指定する受信済みの第１のライトコマンドに関連付けられた複数のライトデータのうち内部バッファ１６１に未転送の残りのライトデータのデータサイズと、第１のゾーンを指定する後続する複数の第１のライトコマンドに関連付けられた後続のライトデータのデータサイズとの合計が第１のゾーンの容量に達した後、残りのライトデータと後続のライトデータとをホスト２のライトバッファ５１から内部バッファ１６１へ転送する。そして、コントローラ４は、一つの第１の記憶領域（ＱＬＣブロック）をオープンし、ＳＬＣバッファ２０１等にコピーされた書き込み済みのライトデータと、内部バッファ１６１に転送された残りのライトデータと後続のライトデータとを、この一つの第１の記憶領域に書き込むことよって、この一つの第１の記憶領域を、一つの第１の記憶領域全体がデータで満たされた状態に設定してもよい。
以下、具体的に説明する。
例えば、ＱＬＣゾーン＃１のアクセスリミットの値（またはアクセスリミットに関する特性）が不明である場合、コントローラ４は、最初は、このＱＬＣゾーン＃１を通常アクセスリミットのゾーンとして扱い、ＱＬＣゾーン＃１に対する書き込み処理を図１２のフローチャートで説明した書き込み処理と同様の手順で実行する。この場合、コントローラ４は、まず、ＱＬＣゾーン＃１に対する消去動作を実行することによってＱＬＣゾーン＃１をオープン状態に遷移させてもよい。この後、コントローラ４は、図１２のフローチャートで説明した書き込み処理を開始してもよい。
そして、ＱＬＣゾーン＃１がライトデータで満たされてフル状態になる前に、ＱＬＣゾーン＃１への書き込み開始からの経過時間がゾーンアクセスリミットに達した場合、あるいは、ＱＬＣゾーン＃１への書き込み開始からの経過時間がゾーンアクセスリミットに達しても、ＱＬＣゾーン＃１をフル状態に遷移させる要求（フィニッシュゾーンコマンド）をホスト２から受信しなかった場合、コントローラ４は、このＱＬＣゾーン＃１にダミーデータを書き込むことによってこのＱＬＣゾーン＃１を内部的にフル状態に遷移させる。
コントローラ４は、このＱＬＣゾーン＃１はスロー書き込みのゾーン、つまりロングアクセスリミットのゾーンであると判定する。そして、コントローラ４は、このＱＬＣゾーン＃１を指定する後続の第１のライトコマンドそれぞれをリオーダ・コマンドバッファ２３−１内に維持することによって、このＱＬＣゾーン＃１に対するアクセスリミットを見かけ上延長し、ホスト２からはＱＬＣゾーン＃１が継続してオープン状態であるように見せる。
より詳しくは、あるＱＬＣゾーン（例えばＱＬＣゾーン＃１）のゾーンアクセスリミット（ＱＬＣゾーン＃１へのライトアクセスの開始からこのＱＬＣゾーン＃１全体がデータで満たされるまでの時間）までに、ホスト２が、このＱＬＣゾーン＃１全体を満たすのに必要なライトコマンドの集合をＳＳＤ３に発行しなかった、もしくは、ＱＬＣゾーン＃１をフル状態に遷移させる要求（フィニッシュゾーンコマンド）をＳＳＤ３に発行しなかった場合、コントローラ４は、ＱＬＣゾーン＃１にダミーデータを書き込み、ＱＬＣゾーン＃１を内部的にフル状態にする。
つまり、コントローラ４は、ＱＬＣゾーン＃１として使用される第１の記憶領域（ＱＬＣブロック）にダミーデータを追加的に書き込むことによって、この第１の記憶領域（ＱＬＣブロック）を、この第１の記憶領域（ＱＬＣブロック）全体がデータで満たされた状態にする。なお、この時、コントローラ４は、最小書き込みサイズに満たないサイズのライトデータの書き込みを要求するライトコマンド、もしくはＱＬＣゾーン＃１内の書き込みがシーケンシャルに実行できないライトコマンドを、リオーダ・コマンドバッファ２３−１に維持する。
さらに、コントローラ４は、ＱＬＣゾーン＃１を指定する後続の第１のライトコマンドそれぞれをホスト２から受信する処理と、これら後続の第１のライトコマンドをリオーダ・コマンドバッファ２３−１に格納する処理とを継続して実行する。これにより、ホスト２からはＱＬＣゾーン＃１が継続してオープン状態であるように見える。
次いで、コントローラ４は、ＱＬＣゾーン＃１として使用されるべき別の第１の記憶領域（ＱＬＣブロック）を決定する。この時、コントローラ４は、決定した別の第１の記憶領域（ＱＬＣブロック）のサイズを求めてもよく、さらに、必要であれば、ＱＬＣゾーン＃１の容量を更新してもよい。
そして、コントローラ４は、ＱＬＣゾーン＃１に既に書き込み済みのライトデータのデータサイズと、リオーダ・コマンドバッファ２３−１に格納されている並び替えられた複数の第１のライトコマンドに関連付けられたライトデータのデータサイズとの合計が、このＱＬＣゾーン＃１の容量に達するまで、あるいは、このＱＬＣゾーン＃１をフル状態に遷移させる要求（フィニッシュゾーンコマンド）をホスト２から受信するまで、このＱＬＣゾーン＃１への書き込み、つまりこのＱＬＣゾーン＃１として使用される別の第１の記憶領域（ＱＬＣブロック）の書き込み、を開始しない。
ＱＬＣゾーン＃１に既に書き込み済みのライトデータのデータサイズとリオーダ・コマンドバッファ２３−１に格納されている並び替えられた複数の第１のライトコマンドに関連付けられたライトデータのデータサイズとの合計がこのＱＬＣゾーン＃１の容量に達した場合、もしくはこのＱＬＣゾーン＃１をフル状態に遷移させる要求（フィニッシュゾーンコマンド）をホスト２から受信した場合、コントローラ４は、内部的にフル状態にしたＱＬＣゾーン＃１からこのＱＬＣゾーン＃１に書き込み済みのライトデータを読み出し、読み出した書き込み済みのライトデータを内部バッファ１６１に転送する。この場合、具体的には、コントローラ４は、内部的にフル状態にしたＱＬＣゾーン＃１として元々使用されデータ第１の記憶領域（ＱＬＣブロック）からこの書き込み済みのライトデータを読み出して、内部バッファ１６１に転送する。
さらに、コントローラ４は、リオーダ・コマンドバッファ２３−１に格納されている並び替えられた複数の第１のライトコマンドに関連付けられた全てのライトデータをホスト２のライトバッファ５１から内部バッファ１６１に転送する。並び替えられた複数の第１のライトコマンドに関連付けられたライトデータには、第１のゾーンを指定する受信済みの第１のライトコマンドに関連付けられた複数のライトデータのうち内部バッファ１６１に未転送の残りのライトデータと、第１のゾーンを指定する後続する複数の第１のライトコマンドに関連付けられた後続のライトデータとが含まれる。
なお、ＱＬＣゾーン＃１に既に書き込み済みのライトデータのデータサイズと並び替えられた複数の第１のライトコマンドに関連付けられたライトデータのデータサイズとの合計がＱＬＣゾーン＃１の容量に達する前に、ＱＬＣゾーン＃１をフル状態に遷移させる要求（フィニッシュゾーンコマンド）をホスト２から受信した場合には、ＱＬＣゾーン＃１に既に書き込み済みのライトデータのデータサイズと並び替えられた複数の第１のライトコマンドに関連付けられたライトデータのデータサイズとの合計はＱＬＣゾーン＃１をフル状態にするために必要なサイズに満たない。したがって、この場合には、コントローラ４は、不足するサイズ分のダミーデータを内部バッファ１６１に転送する。
そして、コントローラ４は、このＱＬＣゾーン＃１として使用される別の第１の記憶領域（ＱＬＣブロック）をオープンし、そして内部バッファ１６１に転送された全てのデータを、この別の第１の記憶領域（ＱＬＣブロック）に書き込むことによって、この別の第１の記憶領域（ＱＬＣブロック）を、この別の第１の記憶領域（ＱＬＣブロック）全体がデータで満たされたフル状態に設定する。その後、コントローラ４は、フルゾーンリスト１０３を使用して、この別の第１の記憶領域（ＱＬＣブロック）をフル状態のＱＬＣゾーン＃１として管理する。ＱＬＣゾーン＃１として元々使用されデータ第１の記憶領域（ＱＬＣブロック）は解放され、例えば、別のゾーン用の第１の記憶領域（ＱＬＣブロック）として使用される。
これにより、ＱＬＣブロックが部分的に書き込まれた状態に維持される期間（例えば、ＱＬＣブロックがオープンされてからフル状態になるまでの期間）を延ばすことなく、ＱＬＣゾーン＃１のゾーンアクセスリミットを延長することが可能となる。
コントローラ４は、ゾーンアクセスリミットを延長すべきＱＬＣゾーンに対応するリオーダ・コマンドバッファのサイズをこのリオーダ・コマンドバッファによってカバーされるＬＢＡ範囲がこのＱＬＣゾーンのＬＢＡ範囲にまで増えるように増加させ、代わりに、ゾーンアクセスリミットを延長する必要がない他の各ＱＬＣゾーンに対応するリオーダ・コマンドバッファのサイズを減少させてもよい。
前述の図１５において、ホスト２によって指定されるゾーンアクセスリミットが、ゾーンアクセスリミットが不明であることを示す特定のパラメータを指定ができるようにしてもよい。この場合、コントローラ４は、ゾーンアクセスリミットが不明であることが通知されたゾーンに対して上述の処理を実行することができる。
図１７は、ゾーンアクセスリミットが不明であると指定されたゾーンにデータを書き込むための書き込み動作の手順を示すフローチャートである。
例えば、ＱＬＣゾーン＃１を指定するオープンゾーンコマンドをホスト２から受信した場合を想定する。
コントローラ４がＱＬＣゾーン＃１を指定するオープンゾーンコマンドをホスト２から受信した場合（ステップＳ５１’のＹＥＳ）、コントローラ４は、ＱＬＣゾーン＃１に対応するゾーンアクセスリミットが閾値よりも長いか否か（つまりＱＬＣゾーン＃１がスロー書き込みのゾーンであるか否か）、あるいはゾーンアクセスリミットが不明であるか否かを判定する（ステップＳ５２’、ステップＳ５２Ｂ）。
ＱＬＣゾーン＃１に対応するゾーンアクセスリミットがこの閾値よりも長い場合（ステップＳ５２’のＹＥＳ）、処理は、図１６のフローチャートのＳ５３に進む。
ＱＬＣゾーン＃１に対応するゾーンアクセスリミットがこの閾値より長くない場合（ステップＳ５２’のＮＯ）、コントローラ４は、ＱＬＣゾーン＃１のゾーンアクセスリミットが不明であることがホスト２によって指定されたか否かを判定する（ステップＳ５２Ｂ）。
ＱＬＣゾーン＃１のゾーンアクセスリミットが不明であることがホスト２によって指定されなかった場合（ステップＳ５２ＢのＮＯ）、つまりＱＬＣゾーン＃１のゾーンアクセスリミットが通常のゾーンアクセスリミットである場合、コントローラ４は、図１２で説明した書き込み処理を実行する。
ＱＬＣゾーン＃１のゾーンアクセスリミットが不明であることがホスト２によって指定された場合（ステップＳ５２ＢのＹＥＳ）、コントローラ４は、図１２で説明した書き込み処理を実行する代わりに、図１８のフローチャートに示される書き込み処理を実行する。
図１８のフローチャートに示される書き込み処理と図１２のフローチャートに示される書き込み処理との間の主な違いは、図１８の書き込み処理においては、図１２の書き込み処理に加え、ステップＳ１７の処理とステップＳ１８の処理が追加されている点である。
図１８のステップＳ１７では、コントローラ４は、ＱＬＣゾーン＃１の書き込み開始からの経過時間がＱＬＣゾーン＃１がフル状態になる前に閾値（アクセスリミット）に達したか否かを判定する。この経過時間は、例えば、ＱＬＣゾーン＃１がオープンされてからの経過時間を示す。
ＱＬＣゾーン＃１がオープンされてからの経過時間がアクセスリミットに達するまでは、コントローラ４は、図１２のフローチャートで説明したステップＳ１１〜Ｓ１３の処理を実行し、これによってＱＬＣゾーン＃１にデータを書き込むための複数の第１のライトコマンドを、ＱＬＣゾーン＃１に対応するリオーダ・コマンドバッファ２３−１を用いて、ＱＬＣゾーン＃１内の書き込みがＱＬＣゾーン＃１内の次の書き込み位置からシーケンシャルに実行される順序に並び替える。そして、コントローラ４は、図１８のステップＳ１４’において、ＱＬＣゾーン＃１内の書き込みがＱＬＣゾーン＃１内の次の書き込み位置から最小書き込みサイズ分以上連続してシーケンシャルに実行可能か否か、またはＱＬＣゾーン＃１をフル状態に遷移させる要求（フィニッシュゾーンコマンド）をホスト２から受信したか否かを判定する。ＱＬＣゾーン＃１内の書き込みがＱＬＣゾーン＃１内の次の書き込み位置から最小書き込みサイズ分以上連続してシーケンシャルに実行可能になるまで、あるいは、ＱＬＣゾーン＃１をフル状態に遷移させる要求（フィニッシュゾーンコマンド）をホスト２から受信するまで、ステップＳ１１〜Ｓ１３の処理が繰り返される。
ＱＬＣゾーン＃１内の書き込みがＱＬＣゾーン＃１内の次の書き込み位置から最小書き込みサイズ分以上連続してシーケンシャルに実行可能になった場合、あるいは、ＱＬＣゾーン＃１をフル状態に遷移させる要求（フィニッシュゾーンコマンド）をホスト２から受信した場合（ステップＳ１４’のＹＥＳ）、並び替えられた複数の第１のライトコマンドに基づいて、コントローラ４は、並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータを、複数の第１のライトコマンドの並び替えられた順序と同じ順序で、ホスト２のライトバッファ５１から内部バッファ１６１に転送する（ステップＳ１５）。そして、コントローラ４は、内部バッファ１６１に転送された複数のライトデータを、ＱＬＣゾーン＃１として使用されている第１の記憶領域（ＱＬＣブロック）に書き込む（ステップＳ１６’）。最小書き込みサイズに満たないサイズのライトデータの書き込みを要求するライトコマンド、もしくはＱＬＣゾーン＃１内の書き込みがシーケンシャルに実行できないライトコマンドがリオーダ・コマンドバッファ２３−１に存在する場合には、コントローラ４は、これらライトコマンドをリオーダ・コマンドバッファ２３−１内に維持する。
ＱＬＣゾーン＃１をフル状態に遷移させる要求（フィニッシュゾーンコマンド）をホスト２から受信した場合には、コントローラ４は、ステップＳ１６’において、さらに、ダミーデータを加えることにより、最小書き込みサイズに満たないサイズのライトデータを最小書き込みサイズにし、シーケンシャル書き込みできないライトデータをシーケンシャル書き込みできるようにし、ゾーンフルにするのに必要な書き込みデータを確保して、ＱＬＣゾーン＃１として使用されている第１の記憶領域（ＱＬＣブロック）に書き込み、これによってＱＬＣゾーン＃１として使用されている第１の記憶領域（ＱＬＣブロック）をこの第１の記憶領域（ＱＬＣブロック）全体がデータで満たされた状態に設定する。この結果、ＱＬＣゾーン＃１は内部的にフル状態となる。
なお、図１２のステップＳ１４、ステップＳ１６において、図１８で説明したステップＳ１４’、ステップＳ１６’の処理がそれぞれ実行されてもよい。
また、ホスト２が、ゾーンオープン後、まったくライトコマンドを送らずに、ゾーンフィニッシュコマンドを送った場合は、コントローラ４は、ＱＬＣゾーン＃１を全てダミーデータで埋めてもよいし、あるいはまったくＱＬＣゾーン＃１には記録せず、第１の記憶領域は別のゾーン用に用いて、論理的には、ＱＬＣゾーン＃１がフル状態であるように見せてもよい。
図１８の書き込み処理の実行中に、ＱＬＣゾーン＃１の書き込み開始からの経過時間が閾値（アクセスリミット）に達した場合（ステップＳ１７のＹＥＳ）、コントローラ４は、ダミーデータを、ＱＬＣゾーン＃１として使用されている第１の記憶領域（ＱＬＣブロック）に書き込み、これによってＱＬＣゾーン＃１として使用されている第１の記憶領域（ＱＬＣブロック）をこの第１の記憶領域（ＱＬＣブロック）全体がデータで満たされた状態に設定する（ステップＳ１８）。この結果、ＱＬＣゾーン＃１は内部的にフル状態となる。最小書き込みサイズに満たないサイズのライトデータの書き込みを要求するライトコマンド、もしくはＱＬＣゾーン＃１内の書き込みがシーケンシャルに実行できないライトコマンドがリオーダ・コマンドバッファ２３−１に存在する場合には、コントローラ４は、これらライトコマンドをリオーダ・コマンドバッファ２３−１内に維持する。
ステップＳ１８では、さらに、コントローラ４は、ＱＬＣゾーン＃１として使用すべき別の第１の記憶領域（ＱＬＣブロック）を決定する。別の第１の記憶領域（ＱＬＣブロック）のサイズがＱＬＣゾーン＃１として元々使用されデータ第１の記憶領域（ＱＬＣブロック）のサイズと異なる場合には、コントローラ４は、別の第１の記憶領域（ＱＬＣブロック）のサイズを、ＱＬＣゾーン＃１の容量として設定し直してもよい。なお、別の第１の記憶領域（ＱＬＣブロック）のサイズが、ＱＬＣゾーン＃１にホスト２から送られた受信済みのライトデータの最後の記録位置まで記録するのに必要な容量と同じ、または不足する場合には、コントローラ４は、ＱＬＣゾーン＃１の容量を、受信済みのライトデータの最後の記録位置まで記録するのに必要な容量にまで減少させる処理を行ってもよい。そして、コントローラ４は、ＱＬＣゾーン＃１をフルゾーンリスト１０３に追加し、ＱＬＣゾーン＃１の状態をフル状態に遷移させる。つまり、コントローラ４は、ＱＬＣゾーン＃１の状態がホスト２からもフル状態であると認識されるようにＱＬＣゾーン＃１のフル状態のＱＬＣゾーンとして管理する。
なお、別の第１の記憶領域（ＱＬＣブロック）のサイズが、ＱＬＣゾーン＃１にホスト２から送られた受信済みのライトデータの最後の記録位置まで記録するのに必要な容量より大きい場合には、処理は、図１７のステップＳ５２Ａに進む。
図１７のステップＳ５２Ａにおいて、コントローラ４は、ＱＬＣゾーン＃１をフル状態に遷移させる要求（（フィニッシュゾーンコマンド）をホスト２から受信したか否かを判定する。
ＱＬＣゾーン＃１をフル状態に遷移させる要求（（フィニッシュゾーンコマンド）をホスト２から受信していない場合（ステップＳ５２ＡのＮＯ）、コントローラ４は、ＱＬＣゾーン＃１を示す論理アドレスを指定する後続の複数の第１のライトコマンドそれぞれをホスト２から受信し、これら後続の複数の第１のライトコマンドの全てをリオーダ・コマンドバッファ２３−１に格納する（ステップＳ５３’）。ステップＳ５３’では、コントローラ４は、これら後続の複数の第１のライトコマンドを、ＱＬＣゾーン＃１内の書き込みがＱＬＣゾーン＃１内の次の書き込み位置からシーケンシャルに実行される順序に並び替え、並び替えられた後続の複数の第１のライトコマンドをリオーダ・コマンドバッファ２３−１内に維持する。
コントローラ４は、ＱＬＣゾーン＃１に既に書き込み済みのライトデータのデータサイズ（Ａ）と、リオーダ・コマンドバッファ２３−１に格納されている並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータのデータサイズ（Ｂ）との合計（Ａ＋Ｂ）が、ＱＬＣゾーン＃１の容量に達したか否かを判定する（ステップＳ５４’）。ＱＬＣゾーン＃１の容量が新容量に変更されているならば、合計（Ａ＋Ｂ）がＱＬＣゾーン＃１の新容量に達したか否かが判定される。
ＱＬＣゾーン＃１に既に書き込み済みのライトデータのデータサイズ（Ａ）と並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータのデータサイズ（Ｂ）の合計（Ａ＋Ｂ）がＱＬＣゾーン＃１の容量に達するまで、コントローラ４は、ステップＳ５２Ａ，Ｓ５３’の処理を繰り返し実行する。
ＱＬＣゾーン＃１に既に書き込み済みのライトデータのデータサイズ（Ａ）とリオーダ・コマンドバッファ２３−１に格納されている並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータのデータサイズ（Ｂ）の合計（Ａ＋Ｂ）がＱＬＣゾーン＃１の容量に達した場合（ステップＳ５４’のＹＥＳ）、コントローラ４は、ステップＳ５５’においては、ＱＬＣゾーン＃１に書き込み済みのライトデータをＱＬＣゾーン＃１から読み出し、書き込み済みのライトデータを内部バッファ１６１に転送する。ステップＳ５５’においては、コントローラ４は、さらに、並び替えられた複数の第１のライトコマンドに関連付けられた全てのライトデータをホスト２のライトバッファ５１から内部バッファ１６１に転送する。
ステップＳ５５’では、コントローラ４は、まず、ＱＬＣゾーン＃１に対応する新記憶領域（上述の別の第１の記憶領域）に対する消去動作を実行してもよい。この後、コントローラ４は、ＱＬＣゾーン＃１の新ゾーン容量のサイズを有する複数のライトデータを、書き込み済みのＱＬＣゾーン＃１とホスト２のライトバッファ６１から内部バッファ１６１に最小書き込みサイズの単位で転送してもよい。
そして、コントローラ４は、内部バッファ１６１に転送された全てのライトデータをＱＬＣゾーン＃１として使用されることが決定された別の第１の記憶領域（ＱＬＣブロック）に書き込むことによって、別の第１の記憶領域（ＱＬＣブロック）を、別の第１の記憶領域（ＱＬＣブロック）全体がデータで満たされたフル状態に設定する（ステップＳ５６’）。ステップＳ５６’では、コントローラ４は、別の第１の記憶領域（ＱＬＣブロック）をＱＬＣゾーン＃１に割り当て、そしてＱＬＣゾーン＃１をフルゾーンリスト１０３に追加し、ＱＬＣゾーン＃１の状態をフル状態に遷移させる。つまり、コントローラ４は、ＱＬＣゾーン＃１の状態がホスト２からもフル状態であると認識されるようにＱＬＣゾーン＃１をフル状態のＱＬＣゾーンとして管理する。
一方、ＱＬＣゾーン＃１をフル状態に遷移させる要求（（フィニッシュゾーンコマンド）をホスト２から受信した場合（ステップＳ５２ＡのＹＥＳ）は、コントローラ４は、以下の処理を行う。
リオーダ・コマンドバッファ２３−１が空である場合、コントローラ４は、内部的にフル状態に設定されているＱＬＣゾーン＃１をフルゾーンリスト１０３に追加して、ＱＬＣゾーン＃１の状態をフル状態に遷移させ、処理を終了する。つまり、コントローラ４は、ＱＬＣゾーン＃１の状態がホスト２からもフル状態であると認識されるようにＱＬＣゾーン＃１をフル状態のＱＬＣゾーンとして管理する。
リオーダ・コマンドバッファ２３−１が空ではない場合、コントローラ４は、ステップＳ５５’の処理を行う。ステップＳ５５’においては、コントローラ４は、内部的にフル状態に設定されているＱＬＣゾーン＃１に書き込み済みのライトデータをこのＱＬＣゾーン＃１から読み出し、書き込み済みのライトデータを内部バッファ１６１に転送する。さらに、コントローラ４は、並び替えられた複数の第１のライトコマンドに関連付けられた全てのライトデータをホスト２のライトバッファ５１から内部バッファ１６１に転送する。さらに、ＱＬＣゾーン＃１として使用される別の第１の記憶領域（ＱＬＣブロック）全体をデータで満たすために必要なデータサイズのダミーデータを内部バッファ１６１に転送する。このダミーデータはシーケンシャル書き込みができるようにするためにも使われる。
そして、コントローラ４は、ステップＳ５５’の処理によって内部バッファ１６１に転送された全てのデータをＱＬＣゾーン＃１として使用される別の第１の記憶領域（ＱＬＣブロック）に書き込み、別の第１の記憶領域（ＱＬＣブロック）を、別の第１の記憶領域（ＱＬＣブロック）全体がデータで満たされたフル状態に設定する（ステップＳ５６’）。ステップＳ５６’では、コントローラ４は、別の第１の記憶領域（ＱＬＣブロック）をＱＬＣゾーン＃１に割り当て、そしてＱＬＣゾーン＃１をフルゾーンリスト１０３に追加し、ＱＬＣゾーン＃１の状態をフル状態に遷移させる。つまり、コントローラ４は、ＱＬＣゾーン＃１の状態がホスト２からもフル状態であると認識されるようにＱＬＣゾーン＃１のフル状態のＱＬＣゾーンとして管理する。
なお、上記例では、書き込み開始からの経過時間がアクセスリミットに達したＱＬＣゾーン＃１を内部的にフル状態にしたが、そのようにせず、コントローラ４は、ＱＬＣゾーン＃１内の書き込み済みライトデータをＳＬＣバッファ２０１（または内部バッファ１６１）などにコピーし、ＱＬＣゾーン＃１として元々使用されデータ第１の記憶領域（ＱＬＣブロック）を、内部的にエンプティ状態に設定してもよい。そして、コントローラ４は、ＳＬＣバッファ２０１等にコピーした書き込み済みライトデータと、受信済みの第１のライトコマンドの集合に関連付けられたライトデータのうち未転送の残りのライトデータと、後続の第１のライトコマンドの集合に関連付けられた後続のライトデータとを、エンプティ状態に設定された第１の記憶領域（ＱＬＣブロック）に書き込んでもよい。
また、書き込み開始からの経過時間が閾値（アクセスリミット）に達したＱＬＣゾーン＃１を内部的にフル状態に設定した場合であっても、ステップＳ５６’の書き込みを行う際に、コントローラ４は、内部的にフル状態に設定されたＱＬＣゾーン＃１の書き込み済みライトデータを、ＳＬＣバッファ２０１（または内部バッファ１６１）などに一旦コピーし、内部的にフル状態に設定されたＱＬＣゾーン＃１を内部的にリセットしてもよい。そして、コントローラ４は、ＳＬＣバッファ２０１等にコピーした書き込み済みライトデータと、内部バッファ１６１に未転送の残りのライトデータと、後続の第１のライトコマンドの集合に関連付けられたライトデータとをこの内部的にリセットされたＱＬＣゾーン＃１に書き込んでもよい。
また、本実施形態では、書き込み開始からの経過時間がアクセスリミットに達した後、後続のライトコマンドそれぞれをリオーダ・コマンドバッファに格納したが、代わりに、後続の各ライトコマンドに関連付けられたライトデータをホスト２のライトバッファ５１からＳＬＣバッファ２０１などに転送してもよい。
また、最初に通常アクセスリミットが指定されたＱＬＣゾーンについても、このＱＬＣゾーン内の書き込み開始からの経過時間がアクセスリミットに達した時、または達する前に、アクセスリミット延長の処理を開始する指示をホスト２から受け取る機能を有していてもよい。この場合、この時点から上記のアクセスリミットが不明な場合と同様の動作を行う。
図１９は、ゾーン管理テーブル３２のデータ構造の例を示す。
ゾーン管理テーブル３２は、ＮＡＮＤ型フラッシュメモリ５内の全ての第１の記憶領域（ここでは、ＱＬＣゾーン＃１〜ＱＬＣゾーン＃ｎ）にそれぞれ対応する複数の管理領域を含む。
ゾーン管理テーブル３２内の各管理領域は、この管理領域に対応するＱＬＣゾーンに関するメタデータを格納する。
例えば、ＱＬＣゾーン＃１に対応する管理領域のメタデータは、（１）ＱＬＣゾーン＃１内の読み出し可能エリアを示すメタデータ、（２）ＱＬＣゾーン＃１内の書き込み可能ＬＢＡ範囲を示すメタデータ、（３）ＱＬＣゾーン＃１内のライトコマンド未受信エリアを示すメタデータ、（４）ＱＬＣゾーン＃１内の書き込み不能エリアを示すメタデータを含む。
ＱＬＣゾーン＃１内の読み出し可能エリアは、ＱＬＣゾーン＃１からデータを読み出し可能な論理アドレス範囲を示す。データの書き込み（ファイン書き込み動作）が終了したＱＬＣゾーン＃１内のＬＢＡの集合がＱＬＣゾーン＃１内の読み出し可能エリアとなる。
コントローラ４は、ＱＬＣゾーン＃１に対応するＱＬＣブロック内の読み出し不可能な最小アドレスを示す読み出し不可能ポインタ（ｕｎ−ｒｅａｄａｂｌｅ ｐｏｉｎｔｅｒ：ＵＲＰとして参照される）を管理してもよい。ＵＲＰは、ＱＬＣゾーン＃１内の読み出し可能エリアの終端を示す。
ＱＬＣゾーン＃１内の書き込み可能ＬＢＡ範囲は、ＱＬＣゾーン＃１に対応するリオーダ・コマンドバッファに格納されるライトコマンドの集合によって書き込みが実行可能なＬＢＡ範囲を示す。書き込み可能ＬＢＡ範囲の長さは、基本的には、ＱＬＣゾーン＃１に対応するリオーダ・コマンドバッファに格納可能なライトコマンドの最大数、つまりリオーダ・コマンドバッファのサイズに基づいて定められる。
ＱＬＣゾーン＃１内の書き込みが進むにつれて、ＱＬＣゾーン＃１内の書き込み可能ＬＢＡ範囲（リオーダ・コマンドバッファによってカバーされるＬＢＡ範囲）は、ＱＬＣゾーン＃１のＬＢＡ範囲の先頭から終端に向かう方向に移動する。
書き込み可能ＬＢＡ範囲に属する各ＬＢＡに関連付けられたデータはＱＬＣゾーン＃１から読み出し可能ではないデータである。ＱＬＣゾーン＃１に対応するメタデータは、ＱＬＣゾーン＃１から読み出し可能ではないデータが格納されている記憶位置を示す記憶位置情報を含む。各記憶位置は、ＳＬＣバッファ２０１内の記憶位置、またはホスト２のライトバッファ５１内の記憶位置のいずれかを示す。
ＱＬＣゾーン＃１内のライトコマンド未受信エリアは、このエリアをオフセットとして指定するライトコマンドがまだ受信されていないＱＬＣゾーン＃１内のエリアを示す。ライトコマンドがまだ受信されていない各セクタが、ライトコマンド未受信エリアである。
書き込み可能ＬＢＡ範囲よりもＱＬＣゾーン＃１の終端側に位置する各セクタが、書き込み不能エリアとして管理される。
図２０は、部分的に書き込まれたゾーン（ＱＬＣゾーン＃１）に関する、読み出し可能エリア、書き込み可能ＬＢＡ範囲、書き込み不能エリアを示す図である。
図２０の左部は、書き込み可能ＬＢＡ範囲がＱＬＣゾーン＃１のＬＢＡ空間の中間部分をカバーしている状態を示している。図２０の右部は、ＱＬＣゾーン＃１への書き込みが進行することによって、読み出し可能エリアが広がり、この結果、書き込み可能ＬＢＡ範囲がＱＬＣゾーン＃１の終端位置近傍にまで移動された状態を示している。
読み出し可能エリアにデータを書き込むための新たなライトコマンドを受信した場合、コントローラ４は、このライトコマンドに対する応答としてエラーを示す応答をホスト２に送信する。読み出し可能エリア内に含まれるＬＢＡ範囲からデータを読み出すためのリードコマンドを受信した場合、コントローラ４は、受信したリードコマンドによって指定されるリード対象データをＱＬＣゾーン＃１から読み出す。
書き込み可能ＬＢＡ範囲に関しては、ＱＬＣゾーン＃１から読み出し可能ではないデータ（ライトデータ）が格納されている各記憶位置を示すポインタがセクタ単位で管理されている。ある１セクタに書き込まれるべきライトデータがＳＬＣバッファ２０１に格納されている場合には、この１セクタに対応するポインタは、このライトデータが格納されているＳＬＣバッファ２０１内の記憶位置を示す。ある１セクタに書き込まれるべきライトデータがホストメモリ（ホスト２のライトバッファ５１）に格納されている場合には、この１セクタに対応するポインタは、このライトデータが格納されているホスト２のライトバッファ５１内の記憶位置を示す。
ポインタが存在するセクタにデータを書き込むための新たなライトコマンドを受信した場合、コントローラ４は、このライトコマンドに対する応答としてエラーを示す応答をホスト２に送信する。ポインタが存在するセクタからデータを読み出すためのリードコマンドを受信した場合、コントローラ４は、受信したリードコマンドによって指定されるリード対象データを、このポインタによって示される記憶位置（ＳＬＣバッファ２０１内の記憶位置、またはホスト２のライトバッファ５１）から読み出す。
各ライトコマンド未受信エリアについては、ポインタは存在しない。ライトコマンド未受信エリアにデータを書き込むためのライトコマンドをホスト２から受信した場合、コントローラ４は、このライトコマンドをＱＬＣゾーン＃１に対応するリオーダ・コマンドバッファに格納する。
書き込み可能ＬＢＡ範囲よりもＱＬＣゾーン＃１の終端側に位置する書き込み不能エリアにデータを書き込むためのライトコマンドを受信した場合、コントローラ４は、このライトコマンドに対する応答として一時的エラーを示す応答をホスト２に送信する。あるライトコマンドに対する一時的エラーを示す応答をＳＳＤ３から受信した場合、ホスト２はこのライトコマンドをＳＳＤ３に再度発行することが許される。ＱＬＣゾーン＃１内の書き込みが進行すると、書き込み不能エリアは、書き込み可能ＬＢＡ範囲内のライトコマンド未受信エリアになるからである。
書き込み不能エリア内のＬＢＡ範囲からデータを読み出すためのリードコマンドを受信した場合、コントローラ４は、このリードコマンドに対する応答としてエラーを示す応答をホスト２に送信する。
図２１は、ＳＳＤ３において実行される読み出し動作の手順を示すフローチャートである。
ＱＬＣゾーン（リード対象ＱＬＣゾーン）とリード対象ＱＬＣゾーン内のオフセットとを示す論理アドレスと、リード対象データのデータサイズとを指定するリードコマンドをホスト２から受信すると（ステップＳ６１）、コントローラ４は、このリード対象データに対応するＬＢＡ範囲がこのリード対象ＱＬＣゾーンの読み出し可能エリア内に含まれているか否かを判定する（ステップＳ６２）。
リード対象データに対応するＬＢＡ範囲がこのリード対象ＱＬＣゾーンの読み出し可能エリア内に含まれている場合（ステップＳ６２のＹＥＳ）、コントローラ４は、リード対象データをリード対象ＱＬＣゾーンから読み出し、読み出したリード対象データをホスト２に送信する（ステップＳ６３）。
リード対象データに対応するＬＢＡ範囲がこのリード対象ＱＬＣゾーンの読み出し可能エリア内に含まれていない場合（ステップＳ６２のＮＯ）、コントローラ４は、リード対象ＱＬＣゾーンの書き込み可能ＬＢＡ範囲内の各セクタに書き込むべきデータが格納されている記憶位置を示す記憶位置情報（ポインタ群）に基づいて、リード対象データがＳＬＣバッファ２０１またはホスト２のライトバッファ５１のどちらに格納されているかを判定する（ステップＳ６４）。
リード対象データがＳＬＣバッファ２０１に格納されている場合（ステップＳ６４における「ＳＬＣバッファ」）、コントローラ４は、リード対象データが格納されているＳＬＣバッファ２０１内の記憶位置からリード対象データを読み出し、読み出したリード対象データをホスト２に送信する（ステップＳ６５）。
リード対象データがホスト２のライトバッファ５１に格納されている場合（ステップＳ６４における「ホストのライトバッファ」）、コントローラ４は、リード対象データが格納されているホスト２のライトバッファ５１内の記憶位置からリード対象データを読み出し、読み出したリード対象データをホスト２に送信する（ステップＳ６６）。
以上説明したように、本実施形態によれば、コントローラ４は、第１のゾーンとライトデータが書き込まれるべき第１のゾーン内のオフセットとを示す論理アドレスと、ライトデータのデータサイズと、ライトデータが格納されているホスト２のライトバッファ５１内の位置とを指定する複数の第１のライトコマンドを、第１のゾーンに対応する第１のコマンドバッファを用いて、第１のゾーン内の書き込みが第１のゾーン内の次の書き込み位置からシーケンシャルに実行される順序に並び替える。そして、複数の第１のライトコマンドの並び替えによって第１のゾーン内の書き込みが次の書き込み位置から最小書き込みサイズ以上連続してシーケンシャルに実行可能になった場合、コントローラ４は、並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータを、複数の第１のライトコマンドの並べ替えられた順序と同じ順序でホスト２のライトバッファ５１から内部バッファ１６１に転送する。
複数のライトデータが内部バッファ１６１に転送される順序は第１のゾーン内の書き込みを第１のゾーン内の次の書き込み位置からシーケンシャルに実行可能な順序に一致する。したがって、コントローラ４は、内部バッファ１６１に転送された各ライトデータの書き込みを即座に開始することができる。よって、第１のゾーン内の次の書き込み位置とは異なる位置に書き込まれるべきライトデータによって内部バッファ１６１が長い時間専有されてしまうことを防止することができ、ＳＳＤ３内に設けることが必要なバッファの総サイズを削減できる。さらに、ホスト２が同じゾーンに対するライトコマンドの発行順序を厳密に管理せずとも、各ゾーン内の書き込みをシーケンシャルに実行することが可能となる。
また、本実施形態によれば、コントローラ４は、並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータのデータサイズの合計が第１のゾーンの容量に達した後、ホスト２のライトバッファ５１から内部バッファ１６１への複数のライトデータの転送を開始し、内部バッファ１６１に転送されたこれら複数のライトデータを、第１のゾーンとして管理されている、複数の第１の記憶領域のうちの一つの第１の記憶領域に書き込むことによって、この一つの第１の記憶領域を、この一つの第１の記憶領域全体がデータで満たされた状態に設定する。
これにより、第１の記憶領域（ＱＬＣブロック）が部分的に書き込まれた状態に維持される期間（例えば、第１の記憶領域（ＱＬＣブロック）がオープンされてからフル状態になるまでの期間）を延ばすことなく、第１の記憶領域（ＱＬＣブロック）に対応するＱＬＣゾーンのゾーンアクセスリミット（ＱＬＣゾーンへのライトアクセスの開始からこのＱＬＣゾーンがフル状態に設定されるまでの制限時間）を延長することが可能となる。
なお、ホスト２のライトバッファ５１は不揮発性ライトバッファによって実現してもよい。不揮発性ライトバッファは、ストレージクラスメモリ（ＳＣＭ）のような不揮発性メモリによって実現されてもよい。
ホスト２のライトバッファ５１が不揮発性ライトバッファによって実現されている場合には、たとえ停電のようなパワーロスによって内部バッファ１６１内のデータが失われても、ホスト２の不揮発性ライトバッファからこのデータを再び取得することが可能となる。したがって、ＳＳＤ３がパワーロスプロテクション機能を実行するためのキャパシタ（またはバッテリ）備えていなくても、パワーロスによって内部バッファ１６１内のデータが失われてしまうことを防止することができる。
また、本実施形態では、クローズ状態に遷移させるべきＱＬＣゾーンに書き込むべき残りのライトデータを保存するための記憶領域としてＳＬＣバッファ２０１を使用する場合を説明したが、ストレージクラスメモリ（ＳＣＭ）のような不揮発性メモリを、クローズ状態に遷移させるべきＱＬＣゾーンに書き込むべき残りのライトデータを保存するための記憶領域として使用してもよい。
また、基本的には、第１の複数の記憶領域の各々が第２の記憶領域よりも高い記録密度を有しており、且つ第２の記憶領域の書き込み速度が各第１の記憶領域の書き込み速度よりも早ければ、本実施形態と同様の効果を実現できる。このため、第１の複数の記憶領域の各々にメモリセル当たりにｍビットを書き込む書き込みモードでデータを書き込み、第２の記憶領域にメモリセル当たりにｎビット（ｎ＜ｍ）を書き込む書き込みモードでデータを書き込む、という形態が利用されてもよい。ここで、ｎは１以上の整数であり、ｍはｎよりも大きい整数である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
２…ホスト２…ＳＳＤ、４…コントローラ、５…ＮＡＮＤ型フラッシュメモリ、２０…フラッシュマネジメント部、２３…リオーダ・コマンドバッファ、５１…ホストのライトバッファ、１６１…内部バッファ。

Claims (15)

  1. ホストに接続可能なメモリシステムであって、
    不揮発性メモリと、
    前記不揮発性メモリに電気的に接続され、前記不揮発性メモリに含まれる複数の第１の記憶領域を、前記メモリシステムをアクセスするための論理アドレス空間を分割することによって得られる複数の論理アドレス範囲がそれぞれに割り当てられた複数のゾーンとして管理するように構成されたコントローラとを具備し、
    前記コントローラは、
    複数の第１のライトコマンドを前記ホストから受信し、前記複数の第１のライトコマンドの各々は前記複数のゾーンのうちの第１のゾーンとライトデータが書き込まれるべき前記第１のゾーン内のオフセットとを示す論理アドレスと、前記ライトデータのデータサイズと、前記ライトデータが格納されている前記ホストのライトバッファ内の位置とを指定し、
    前記複数の第１のライトコマンドの各々によって指定される前記オフセットと前記データサイズとに基づいて、前記複数の第１のライトコマンドを、前記第１のゾーンに対応する第１のコマンドバッファを用いて、前記第１のゾーン内の書き込みが前記第１のゾーン内の次の書き込み位置からシーケンシャルに実行される順序に並び替え、
    前記複数の第１のライトコマンドの並び替えによって前記第１のゾーン内の書き込みが前記第１のゾーン内の前記次の書き込み位置から各第１の記憶領域の最小書き込みサイズ以上連続してシーケンシャルに実行可能になった場合、前記並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータを、前記複数の第１のライトコマンドの並べ替えられた順序と同じ順序で前記ホストのライトバッファから前記メモリシステムの内部バッファに転送し、
    前記内部バッファに転送された前記複数のライトデータを、前記第１のゾーンとして管理されている、前記複数の第１の記憶領域のうちの一つの第１の記憶領域に書き込むように構成されている、メモリシステム。
  2. 前記並び替えられた複数の第１のライトコマンドの各々によって指定される前記オフセットと前記データサイズとによって定まる連続する論理アドレスの先頭が前記第１のゾーン内の前記次の書き込み位置に一致し且つ前記連続する論理アドレスの長さが前記最小書き込みサイズ以上であるという条件が満たされたか否かを判定し、
    前記条件が満たされた場合、前記並び替えられた複数の第１のライトコマンドに基づいて、前記並び替えられた複数の第１のライトコマンドに関連付けられた前記複数のライトデータを、前記複数の第１のライトコマンドの並べ替えられた順序と同じ順序で前記ホストのライトバッファから前記メモリシステムの内部バッファに転送するように構成されている請求項１記載のメモリシステム。
  3. 前記コントローラは、前記第１の記憶領域へのライトデータの書き込みが完了する度、前記書き込みが完了したライトデータに対応する第１のライトコマンドの完了を示す応答を前記ホストに送信するように構成されている請求項１記載のメモリシステム。
  4. 前記コントローラは、
    前記複数の第１のライトコマンドのうちの一つの第１のライトコマンドを前記ホストから受信した場合、前記一つの第１のライトコマンドの受信の完了を示す第１の応答を前記ホストに送信し、
    前記不揮発性メモリへの前記一つの第１のライトコマンドに関連付けられたライトデータの書き込みが完了した場合、前記一つの第１のライトコマンドに対応する書き込みの完了を示す第２の応答を前記ホストに送信するように構成されている請求項１記載のメモリシステム。
  5. 前記コントローラは、
    前記第１のゾーンが、前記第１のゾーンへの書き込み開始から前記第１のゾーン全体がデータで満たされるまでの時間が閾値よりも長いゾーンであることが前記ホストによって指定された場合、
    前記並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータのデータサイズの合計が前記第１のゾーンの容量に達した後、前記ホストのライトバッファから前記内部バッファへの前記複数のライトデータの転送を開始し、前記内部バッファに転送された前記複数のライトデータを前記一つの第１の記憶領域に書き込むことによって前記第１の記憶領域を前記第１の記憶領域全体がデータで満たされた状態に設定するように構成されている請求項１記載のメモリシステム。
  6. 前記コントローラは、前記並び替えられた複数の第１のライトコマンドに関連付けられた前記複数のライトデータのデータサイズの合計が前記第１のゾーンの容量に達した後、前記一つの第１の記憶領域に対する消去動作を実行することによって前記第１のゾーンをオープン状態に遷移させるように構成されている請求項５記載のメモリシステム。
  7. 前記コントローラは、
    前記第１のゾーンへの書き込み開始からの経過時間が閾値に達した場合、前記一つの第１の記憶領域にデミーデータを書き込むことによって前記一つの第１の記憶領域を前記第１の記憶領域全体がデータで満たされた状態に設定し、
    前記一つの第１の記憶領域に書き込み済みのライトデータのデータサイズと、前記第１のゾーンを示す論理アドレスを指定する受信済みの複数の第１のライトコマンドに関連付けられたライトデータのうち前記内部バッファに未転送の残りのライトデータのデータサイズと、前記第１のゾーンを示す論理アドレスを指定する後続の複数の第１のライトコマンドに関連付けられた後続のライトデータのデータサイズとの合計が前記第１のゾーンの容量に達した後、前記一つの第１の記憶領域から前記書き込み済みのライトデータを読み出し、前記残りのライトデータと前記後続のライトデータとを前記ホストのライトバッファから前記内部バッファへ転送し、前記書き込み済みのライトデータと、前記内部バッファに転送された前記残りのライトデータと前記後続のライトデータとを、前記第１のゾーンとして管理されるべき別の一つの第１の記憶領域に書き込むことよって、前記別の一つの第１の記憶領域を、前記別の一つの第１の記憶領域全体がデータで満たされた状態に設定するように構成されている請求項１記載のメモリシステム。
  8. 前記コントローラは、
    前記第１のゾーンへの書き込み開始からの経過時間が閾値に達した場合、前記一つの第１の記憶領域にデミーデータを書き込むことによって前記一つの第１の記憶領域を前記第１の記憶領域全体がデータで満たされた状態に設定し、
    前記一つの第１の記憶領域に書き込み済みのライトデータと、前記第１のゾーンを示す論理アドレスを指定する受信済みの複数の第１のライトコマンドに関連付けられたライトデータのうち前記内部バッファに未転送の残りのライトデータのデータサイズと、前記第１のゾーンを示す論理アドレスを指定する後続の複数の第１のライトコマンドに関連付けられた後続のライトデータのデータサイズとの合計が前記第１のゾーンの容量に達した後、前記書き込み済みのライトデータを前記一つの第１の記憶領域から前記不揮発性メモリ内の第３の記憶領域にコピーすることによって前記一つの第１の記憶領域を有効データが格納されていない状態に設定し、前記残りのライトデータと前記後続のライトデータとを前記ホストのライトバッファから前記内部バッファへ転送し、前記第３の記憶領域にコピーされた書き込み済みのライトデータと、前記内部バッファに転送された前記残りのライトデータと前記後続のライトデータとを、前記一つの第１の記憶領域に書き込むことよって、前記一つの第１の記憶領域を、前記一つの第１の記憶領域全体がデータで満たされた状態に設定するように構成されている請求項１記載のメモリシステム。
  9. 前記コントローラは、
    前記第１のゾーンへの書き込み開始からの経過時間が閾値に達した場合、前記一つの第１の記憶領域に書き込み済みのライトデータを前記一つの第１の記憶領域から前記不揮発性メモリ内の第３の記憶領域にコピーすることによって前記一つの第１の記憶領域を有効データが格納されていない状態に設定し、
    前記書き込み済みのライトデータと、前記第１のゾーンを示す論理アドレスを指定する受信済みの複数の第１のライトコマンドに関連付けられたライトデータのうち前記内部バッファに未転送の残りのライトデータのデータサイズと、前記第１のゾーンを示す論理アドレスを指定する後続の複数の第１のライトコマンドに関連付けられた後続のライトデータのデータサイズとの合計が前記第１のゾーンの容量に達した後、前記残りのライトデータと前記後続のライトデータとを前記ホストのライトバッファから前記内部バッファへ転送し、前記第３の記憶領域にコピーされた前記書き込み済みのライトデータと、前記内部バッファに転送された前記残りのライトデータと前記後続のライトデータとを、前記一つの第１の記憶領域に書き込むことよって、前記一つの第１の記憶領域を、前記一つの第１の記憶領域全体がデータで満たされた状態に設定するように構成されている請求項１記載のメモリシステム。
  10. 前記コントローラは、前記不揮発性メモリに含まれる前記複数の第１の記憶領域の各々に、メモリセル当たりに複数ビットを書き込むための第１の書き込みモードでデータを書き込むように構成されている請求項１記載のメモリシステム。
  11. 前記コントローラは、
    前記複数のライトデータをメモリセル当たりにｍビットを書き込むための第１の書き込みモードで前記一つの第１の記憶領域に書き込み、
    前記第１のゾーンを書き込みが中断されたクローズ状態に遷移させるための第１の要求を前記ホストから受信したことに応じて、前記第１のゾーンを指定する受信済みの第１のライトコマンドに関連付けられた複数のライトデータのうち前記内部バッファに未転送の残りのライトデータを、前記ホストの前記ライトバッファから前記内部バッファに転送し、前記内部バッファに転送された前記残りのライトデータをメモリセル当たりにｎビットを書き込むための第２の書き込みモードで前記不揮発性メモリに含まれる第２の記憶領域に書き込むように構成され、
    前記ｎは１以上の整数であり、前記ｍは前記ｎよりも大きい整数である請求項１記載のメモリシステム。
  12. 前記コントローラは、
    前記第１のゾーンからデータを読み出し可能な第１の論理アドレス範囲と、前記第１のゾーンから読み出し可能ではないデータが格納されている各記憶位置を示す記憶位置情報とを管理し、各記憶位置は、前記第２の記憶領域内の記憶位置、または前記ホストの前記ライトバッファ内の記憶位置のいずれかを示し、
    前記第１のゾーンと前記第１のゾーン内のオフセットとを示す論理アドレスとリード対象データのデータサイズとを指定するリードコマンドを前記ホストから受信したことに応じて、
    前記リード対象データに対応する論理アドレス範囲が前記第１の論理アドレス範囲内に含まれる場合、前記リード対象データを前記一つの第１の記憶領域から読み出し、読み出した前記リード対象データを前記ホストに送信し、
    前記リード対象データに対応する前記論理アドレス範囲が前記第１の論理アドレス範囲内に含まれない場合、前記記憶位置情報に基づいて、前記リード対象データを前記第２の記憶領域、または前記ホストの前記ライトバッファから読み出し、読み出した前記リード対象データを前記ホストに送信するように構成されている請求項１１記載のメモリシステム。
  13. 前記コントローラは、前記第１のコマンドバッファに格納可能なライトコマンドの最大数に基づいて定められる論理アドレス範囲を前記第１のゾーンの書き込み可能論理アドレス範囲として管理し、前記書き込み可能論理アドレス範囲よりも前記第１のゾーンの終端側の論理アドレスをオフセットとして指定するライトコマンドを受信した場合、前記受信したライトコマンドを前記第１のコマンドバッファに格納せずに、前記受信したライトコマンドに対する応答として一時的エラーを示す応答を前記ホストに送信するように構成されている請求項１記載のメモリシステム。
  14. 不揮発性メモリを含むメモリシステムを制御する制御方法であって、
    前記不揮発性メモリに電気的に接続され、前記不揮発性メモリに含まれる複数の第１の記憶領域を、前記メモリシステムをアクセスするための論理アドレス空間を分割することによって得られる複数の論理アドレス範囲がそれぞれに割り当てられた複数のゾーンとして管理することと、
    複数の第１のライトコマンドをホストから受信することと、前記複数の第１のライトコマンドの各々は前記複数のゾーンのうちの第１のゾーンとライトデータが書き込まれるべき前記第１のゾーン内のオフセットとを示す論理アドレスと、前記ライトデータのデータサイズと、前記ライトデータが格納されている前記ホストのライトバッファ内の位置とを指定し、
    前記複数の第１のライトコマンドの各々によって指定される前記オフセットと前記データサイズとに基づいて、前記複数の第１のライトコマンドを、前記第１のゾーンに対応する第１のコマンドバッファを用いて、前記第１のゾーン内の書き込みが前記第１のゾーン内の次の書き込み位置からシーケンシャルに実行される順序に並び替えることと、
    前記複数の第１のライトコマンドの並び替えによって前記第１のゾーン内の書き込みが前記第１のゾーン内の前記次の書き込み位置から各第１の記憶領域の最小書き込みサイズ以上連続してシーケンシャルに実行可能になった場合、前記並び替えられた複数の第１のライトコマンドに関連付けられた複数のライトデータを、前記複数の第１のライトコマンドの並べ替えられた順序と同じ順序で前記ホストのライトバッファから前記メモリシステムの内部バッファに転送することと、
    前記内部バッファに転送された前記複数のライトデータを、前記第１のゾーンとして管理されている、前記複数の第１の記憶領域のうちの一つの第１の記憶領域に書き込むこととを具備する制御方法。
  15. 前記並び替えられた複数の第１のライトコマンドの各々によって指定される前記オフセットと前記データサイズとによって定まる連続する論理アドレスの先頭が前記第１のゾーン内の前記次の書き込み位置に一致し且つ前記連続する論理アドレスの長さが前記最小書き込みサイズ以上であるという条件が満たされたか否かを判定することと、
    前記条件が満たされた場合、前記並び替えられた複数の第１のライトコマンドに基づいて、前記並び替えられた複数の第１のライトコマンドに関連付けられた前記複数のライトデータを、前記複数の第１のライトコマンドの並べ替えられた順序と同じ順序で前記ホストのライトバッファから前記メモリシステムの内部バッファに転送することとをさらに具備する請求項１４記載の制御方法。
JP2020005285A 2020-01-16 2020-01-16 メモリシステムおよび制御方法 Pending JP2021114038A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020005285A JP2021114038A (ja) 2020-01-16 2020-01-16 メモリシステムおよび制御方法
US17/017,435 US11269558B2 (en) 2020-01-16 2020-09-10 Memory system and method of controlling nonvolatile memory
US17/586,174 US11704069B2 (en) 2020-01-16 2022-01-27 Memory system and method of controlling nonvolatile memory
US18/326,086 US12056399B2 (en) 2020-01-16 2023-05-31 Memory system and method of controlling nonvolatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020005285A JP2021114038A (ja) 2020-01-16 2020-01-16 メモリシステムおよび制御方法

Publications (1)

Publication Number Publication Date
JP2021114038A true JP2021114038A (ja) 2021-08-05

Family

ID=76858117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020005285A Pending JP2021114038A (ja) 2020-01-16 2020-01-16 メモリシステムおよび制御方法

Country Status (2)

Country Link
US (3) US11269558B2 (ja)
JP (1) JP2021114038A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11209989B2 (en) * 2019-09-25 2021-12-28 Western Digital Technologies, Inc. Zoned namespaces in solid-state drives
JP2021114038A (ja) * 2020-01-16 2021-08-05 キオクシア株式会社 メモリシステムおよび制御方法
KR20210108107A (ko) * 2020-02-25 2021-09-02 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US11435914B2 (en) * 2020-03-30 2022-09-06 Western Digital Technologies, Inc. Dynamic ZNS open zone active limit
US11372543B2 (en) * 2020-04-10 2022-06-28 Western Digital Technologies, Inc. Zone-append command scheduling based on zone state
US11586385B1 (en) * 2020-05-06 2023-02-21 Radian Memory Systems, Inc. Techniques for managing writes in nonvolatile memory
KR20220058224A (ko) * 2020-10-30 2022-05-09 에스케이하이닉스 주식회사 메모리 시스템 및 이에 포함된 메모리 컨트롤러의 동작 방법
KR20220060372A (ko) * 2020-11-04 2022-05-11 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
CN112748883B (zh) * 2021-01-15 2023-01-10 苏州浪潮智能科技有限公司 一种io请求流水线处理设备、方法、系统及存储介质
US11809714B2 (en) * 2021-02-26 2023-11-07 Micron Technology, Inc. Effective storage allocation for sequentially-written memory devices
US12014052B2 (en) * 2021-03-22 2024-06-18 Google Llc Cooperative storage architecture
KR20220145695A (ko) * 2021-04-22 2022-10-31 에스케이하이닉스 주식회사 컨트롤러 및 그 동작 방법
US11816358B2 (en) * 2021-08-24 2023-11-14 Micron Technology, Inc. Preserving application data order in memory devices
JP2023037883A (ja) 2021-09-06 2023-03-16 キオクシア株式会社 情報処理装置
CN116009761A (zh) * 2021-10-21 2023-04-25 华为技术有限公司 一种数据写入方法以及相关设备
US11886740B2 (en) * 2021-12-01 2024-01-30 Micron Technology, Inc. Command prioritization techniques for reducing latency in a memory system
US12039198B2 (en) 2022-05-20 2024-07-16 Western Digital Technologies, Inc. Dynamic write shaping
US11847323B1 (en) * 2022-06-07 2023-12-19 Westem Digital Technologies, Inc. Data storage device and method for host buffer management
US11954367B2 (en) * 2022-06-15 2024-04-09 Western Digital Technologies, Inc. Active time-based command prioritization in data storage devices
US11853203B1 (en) * 2022-06-23 2023-12-26 Western Digital Technologies, Inc. Systems and methods with variable size super blocks in zoned namespace devices
US20240143512A1 (en) * 2022-11-01 2024-05-02 Western Digital Technologies, Inc. Write buffer linking for easy cache reads

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160018998A1 (en) 2014-07-17 2016-01-21 Sandisk Enterprise Ip Llc Methods and Systems for Scalable Reliability Management of Non-Volatile Memory Modules
JP6403162B2 (ja) 2015-07-23 2018-10-10 東芝メモリ株式会社 メモリシステム
US20170123721A1 (en) * 2015-10-28 2017-05-04 Sandisk Technologies Inc. System and method for utilization of a data buffer by command completion in parts
US9990146B2 (en) * 2016-02-03 2018-06-05 Sandisk Technologies Llc Apparatus and method of data sequencing
US10235198B2 (en) 2016-02-24 2019-03-19 Samsung Electronics Co., Ltd. VM-aware FTL design for SR-IOV NVME SSD
JP6785204B2 (ja) 2017-09-21 2020-11-18 キオクシア株式会社 メモリシステムおよび制御方法
CN109542335B (zh) 2017-09-22 2022-04-01 慧荣科技股份有限公司 快闪存储器的数据内部搬移方法以及使用该方法的装置
US10915440B2 (en) 2017-11-16 2021-02-09 Micron Technology, Inc. Namespace mapping optimization in non-volatile memory devices
JP2019191909A (ja) * 2018-04-25 2019-10-31 東芝メモリ株式会社 メモリシステムおよび制御方法
JP7159069B2 (ja) * 2019-01-29 2022-10-24 キオクシア株式会社 メモリシステムおよび制御方法
JP6716757B2 (ja) 2019-06-19 2020-07-01 キオクシア株式会社 メモリシステムおよび制御方法
KR20210021202A (ko) * 2019-08-14 2021-02-25 삼성전자주식회사 직렬로 연결된 전자 장치들 사이의 레이턴시를 감소시키기 위한 컴퓨팅 시스템
JP2021114038A (ja) * 2020-01-16 2021-08-05 キオクシア株式会社 メモリシステムおよび制御方法

Also Published As

Publication number Publication date
US20230305754A1 (en) 2023-09-28
US20220147283A1 (en) 2022-05-12
US11704069B2 (en) 2023-07-18
US12056399B2 (en) 2024-08-06
US20210223994A1 (en) 2021-07-22
US11269558B2 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
JP2021114038A (ja) メモリシステムおよび制御方法
JP7346311B2 (ja) メモリシステム
JP7366795B2 (ja) メモリシステムおよび制御方法
JP7051546B2 (ja) メモリシステムおよび制御方法
JP7358594B2 (ja) メモリシステム
JP7353934B2 (ja) メモリシステムおよび制御方法
US11762591B2 (en) Memory system and method of controlling nonvolatile memory by controlling the writing of data to and reading of data from a plurality of blocks in the nonvolatile memory
US11640354B2 (en) Logical-to-physical mapping of data groups with data locality
JP2021033849A (ja) メモリシステムおよび制御方法
US11762580B2 (en) Memory system and control method
JP7381678B2 (ja) メモリシステム
US20230091792A1 (en) Memory system and method of controlling nonvolatile memory
JP7392080B2 (ja) メモリシステム
JP2021033847A (ja) メモリシステムおよび制御方法
JP2023012773A (ja) メモリシステムおよび制御方法
US20230350798A1 (en) Namespace management for memory sub-systems