JP2021033847A - メモリシステムおよび制御方法 - Google Patents

Abstract

【課題】バッファのサイズを増やすことなく、複数の書き込み先ブロックを利用可能なメモリシステムを実現する。【解決手段】メモリシステムは、複数のストリームに対応する複数のグループの各々に関して、同じグループに属するライトコマンドの集合に関連付けられたライトデータの長さが不揮発性メモリの最小書き込みサイズに達したか否かを判定する。第１のストリームに対応する第１のグループに属するライトコマンドの集合に関連付けられたライトデータの長さが最小書き込みサイズに達した場合、メモリシステムは、第１のグループに属するライトコマンドの集合に関連付けられたライトデータをホストのメモリ内のライトバッファからメモリシステム内の第１のバッファに転送し、第１のバッファに転送されたライトデータを、第１のストリームに対応する第１の書き込み先ブロックに書き込む。【選択図】図８

Description

本発明の実施形態は、不揮発性メモリを制御する技術に関する。

近年、不揮発性メモリを備えるメモリシステムが広く普及している。このようなメモリシステムの一つとして、ＮＡＮＤフラッシュ技術ベースのソリッドステートドライブ（ＳＳＤ）が知られている。

ＳＳＤは、データセンターのサーバのような様々なホスト計算機システムのストレージデバイスとして使用されている。

ホスト計算機システムにおいて利用されるストレージデバイスにおいては、異なる種類のデータを異なる書き込み先ブロックに書き込むことを可能にすることが求められる場合がある。

米国特許出願公開第２０１８／０１６５０１４号明細書 国際公開第２０１５／１１４７５４号 米国特許第９０２６７２２号明細書

本発明が解決しようとする課題は、バッファのサイズを増やすことなく、複数の書き込み先ブロックを利用可能なメモリシステムおよび制御方法を提供することである。

実施形態によれば、ホストに接続可能なメモリシステムは、複数のブロックを含む不揮発性メモリと、前記不揮発性メモリに電気的に接続され、複数のストリームに対応する複数の書き込み先ブロックを前記複数のブロックから割り当てるように構成されたコントローラとを具備する。前記コントローラは、前記複数のストリームの一つを示すストリーム識別子を各々が含む複数のライトコマンドを前記ホストから受信する。前記コントローラは、前記受信されたライトコマンドそれぞれを前記複数のストリームに対応する複数のグループに分類する。前記コントローラは、前記複数のグループの各々に関して、同じグループに属するライトコマンドの集合に関連付けられたライトデータの長さが前記不揮発性メモリの最小書き込みサイズに達したか否かを判定する。前記コントローラは、前記複数のストリームのうちの第１のストリームに対応する第１のグループに属するライトコマンドの集合に関連付けられたライトデータの長さが前記最小書き込みサイズに達した場合、前記最小書き込みサイズを有する、前記第１のグループに属するライトコマンドの集合に関連付けられたライトデータを、前記ホストのメモリ内のライトバッファから前記メモリシステム内の第１のバッファに転送する。前記コントローラは、前記第１のバッファに転送された前記ライトデータを、前記複数の書き込み先ブロックのうちの前記第１のストリームに対応する第１の書き込み先ブロックに書き込む。

ホストと実施形態に係るメモリシステムとの関係を示すブロック図。 実施形態に係るメモリシステムの構成例を示すブロック図。 実施形態に係るメモリシステムにおいて使用される複数のチャンネルと複数のＮＡＮＤ型フラッシュメモリチップとの関係を示すブロック図。 実施形態に係るメモリシステムにおいて使用される、あるスーパーブロックの構成例を示す図。 複数のストリームに関連付けられた複数種のライトデータを複数のストリームに対応する複数の書き込み先ブロックにそれぞれ書き込むストリーム書き込み動作を示すブロック図。 フリーブロック群から複数のストリームに対応する複数の書き込み先ブロックを割り当てる動作を示すブロック図。 複数のストリームに対応する複数のバッファを使用して実行される書き込み動作を示すブロック図。 実施形態に係るメモリシステムにおいて実行される書き込み動作を示すブロック図。 データ書き込みに関する、ホストと実施形態に係るメモリシステムそれぞれの構成例を示すブロック図。 実施形態に係るメモリシステムにおいて実行される書き込み動作のシーケンスを示す図。 データ読み出しに関する、ホストと実施形態に係るメモリシステムそれぞれの構成例を示すブロック図。 実施形態に係るメモリシステムにおいて実行される書き込み動作の手順を示すフローチャート。 実施形態に係るメモリシステムにおいて実行される書き込み動作の別の手順を示すフローチャート。 実施形態に係るメモリシステムにおいて実行される書き込み動作のさらに別の手順を示すフローチャート。 実施形態に係るメモリシステムにおいて実行される書き込み動作のさらに別の手順を示すフローチャート。

以下、図面を参照して、実施形態を説明する。
図１は、ホストと実施形態に係るメモリシステムとの関係を示すブロック図である。

このメモリシステムは、不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスである。このメモリシステムは、ＮＡＮＤフラッシュ技術ベースのソリッドステートドライブ（ＳＳＤ）３として実現されている。

ホスト（ホストデバイス）２は、複数のＳＳＤ３を制御するように構成されている。ホスト２は、複数のＳＳＤ３によって構成されるフラッシュアレイをストレージとして使用するように構成された情報処理装置によって実現される。この情報処理装置はパーソナルコンピュータであってもよいし、サーバコンピュータであってもよい。

なお、ＳＳＤ３は、ストレージアレイ内に設けられる複数のストレージデバイスの一つとして利用されてもよい。ストレージアレイは、サーバコンピュータのような情報処理装置にケーブルまたはネットワークを介して接続されてもよい。ストレージアレイは、このストレージアレイ内の複数のストレージ（例えば複数のＳＳＤ３）を制御するコントローラを含む。ＳＳＤ３がストレージアレイに適用された場合には、このストレージアレイのコントローラが、ＳＳＤ３のホストとして機能してもよい。

以下では、サーバコンピュータのような情報処理装置がホスト２として機能する場合を例示して説明する。

ホスト（サーバ）２と複数のＳＳＤ３は、インタフェース５０を介して相互接続される（内部相互接続）。この相互接続のためのインタフェース５０としては、これに限定されないが、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）（登録商標）、ＮＶＭ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）（登録商標）、Ｅｔｈｅｒｎｅｔ（登録商標）、ＮＶＭｅ ｏｖｅｒ Ｆａｂｒｉｃｓ（ＮＶＭｅＯＦ）等を使用し得る。

ホスト２として機能するサーバコンピュータの典型例としては、データセンター内のサーバコンピュータ（以下、サーバと称する）が挙げられる。

ホスト２がデータセンター内のサーバによって実現されるケースにおいては、このホスト（サーバ）２は、ネットワーク６０を介して複数のエンドユーザ端末（クライアント）６１に接続されてもよい。ホスト２は、これらエンドユーザ端末６１に対して様々なサービスを提供することができる。

ホスト（サーバ）２によって提供可能なサービスの例には、（１）システム稼働プラットフォームを各クライアント（各エンドユーザ端末６１）に提供するプラットホーム・アズ・ア・サービス（ＰａａＳ）、（２）仮想サーバのようなインフラストラクチャを各クライアント（各エンドユーザ端末６１）に提供するインフラストラクチャ・アズ・ア・サービス（ＩａａＳ）、等がある。

複数の仮想マシンが、このホスト（サーバ）２として機能する物理サーバ上で実行されてもよい。ホスト（サーバ）２上で走るこれら仮想マシンの各々は、この仮想マシンに対応するクライアント（エンドユーザ端末６１）に各種サービスを提供するように構成された仮想サーバとして機能することができる。各仮想マシンにおいては、対応するエンドユーザ端末６１によって使用される、オペレーティングシステムおよびユーザアプリケーションが実行される。各仮想マシンに対応するオペレーティングシステムは、Ｉ／Ｏサービスを含む。このＩ／Ｏサービスは、論理ブロックアドレス（ＬＢＡ）ベースのブロックＩ／Ｏサービスであってもよいし、あるいは、キー・バリュー・ストアサービスであってもよい。

各仮想マシンに対応するオペレーティングシステムにおいては、Ｉ／Ｏサービスは、ユーザアプリケーションからのライト／リード要求に応答して、Ｉ／Ｏコマンド（ライトコマンド、リードコマンド）を発行する。これらＩ／Ｏコマンドはホスト２内のサブミッションキューに入れられ、そしてこのサブミッションキューを介してＳＳＤ３に送出される。

ＳＳＤ３は、ＮＡＮＤ型フラッシュメモリのような不揮発性メモリを含む。ＳＳＤ３は、異なるストリームに関連付けられた複数種のライトデータを異なるブロックにそれぞれ書き込むストリーム書き込みをサポートしている。ＳＳＤ３は、不揮発性メモリ内の複数のブロックから複数のストリームに対応する複数の書き込み先ブロックを割り当てる。書き込み先ブロックとは、データが書き込まれるべきブロックを意味する。

ホスト２からＳＳＤ３に送出されるライトコマンドの各々は、複数のストリームの一つを示すストリーム識別子（ストリームＩＤ）を含む。ＳＳＤ３があるストリームのストリームＩＤを含むライトコマンドをホスト２から受信した場合、ＳＳＤ３は、このストリームに対応する書き込み先ブロックにこのライトコマンドに関連付けられたライトデータを書き込む。ＳＳＤ３が別のストリームのストリームＩＤを含むライトコマンドをホスト２から受信した場合、ＳＳＤ３は、この別のストリームに対応する別の書き込み先ブロックにこのライトコマンドに関連付けられたライトデータを書き込む。あるストリームに対応する書き込み先ブロック全体がデータで満たされると、このストリーム用の新たな書き込み先ブロックが割り当てられる。

したがって、ホスト２は、ストリームＩＤを各々が含むライトコマンドをＳＳＤ３に発行することによって、例えば、あるエンドユーザ端末６１（クライアント）に対応するユーザアプリケーションのデータのような特定のデータのグループが１以上の特定のブロックに書き込まれ、他のエンドユーザ端末６１（クライアント）に対応するユーザアプリケーションのデータのような別の特定のデータのグループが別の１以上のブロックに書き込まれる、といったデータ配置を実現することができる。

図２は、ＳＳＤ３の構成例を示す。
ＳＳＤ３は、コントローラ４および不揮発性メモリ（ＮＡＮＤ型フラッシュメモリ）５を備える。ＳＳＤ３は、ランダムアクセスメモリ、例えば、ＤＲＡＭ６も備えていてもよい。

ＮＡＮＤ型フラッシュメモリ５は、マトリクス状に配置された複数のメモリセルを含むメモリセルアレイを含む。ＮＡＮＤ型フラッシュメモリ５は、２次元構造のＮＡＮＤ型フラッシュメモリであってもよいし、３次元構造のＮＡＮＤ型フラッシュメモリであってもよい。

ＮＡＮＤ型フラッシュメモリ５のメモリセルアレイは、複数のブロックＢＬＫ０〜ＢＬＫｍ−１を含む。ブロックＢＬＫ０〜ＢＬＫｍ−１の各々は複数のページ（ここではページＰ０〜Ｐｎ−１）を含む。ブロックＢＬＫ０〜ＢＬＫｍ−１は、消去単位として機能する。ブロックは、「消去ブロック」、「物理ブロック」、または「物理消去ブロック」と称されることもある。ページＰ０〜Ｐｎ−１は、データ書き込み動作およびデータ読み出し動作の単位である。

コントローラ４は、ＴｏｇｇｌｅＮＡＮＤフラッシュインタフェース、オープンＮＡＮＤフラッシュインタフェース（ＯＮＦＩ）のようなＮＡＮＤインタフェース１３を介して、不揮発性メモリであるＮＡＮＤ型フラッシュメモリ５に電気的に接続されている。コントローラ４は、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたメモリコントローラとして動作する。このコントローラ４は、Ｓｙｓｔｅｍ−ｏｎ−ａ−ｃｈｉｐ（ＳｏＣ）のような回路によって実現されてもよい。

ＮＡＮＤ型フラッシュメモリ５は、図３に示すように、複数のＮＡＮＤ型フラッシュメモリチップ（ＮＡＮＤ型フラッシュメモリダイ）を含んでいてもよい。個々のＮＡＮＤ型フラッシュメモリチップは独立して動作可能である。このため、ＮＡＮＤ型フラッシュメモリチップは、並列動作可能な単位として機能する。図３においては、ＮＡＮＤインタフェース１３に１６個のチャンネルＣｈ．１〜Ｃｈ．１６が接続されており、１６個のチャンネルＣｈ．１〜Ｃｈ．１６の各々に２つのＮＡＮＤ型フラッシュメモリチップが接続されている場合が例示されている。この場合、チャンネルＣｈ．１〜Ｃｈ．１６に接続された１６個のＮＡＮＤ型フラッシュメモリチップ＃１〜＃１６がバンク＃０として編成されてもよく、またチャンネルＣｈ．１〜Ｃｈ．１６に接続された残りの１６個のＮＡＮＤ型フラッシュメモリチップ＃１７〜＃３２がバンク＃１として編成されてもよい。バンクは、複数のメモリモジュールをバンクインタリーブによって並列動作させるための単位として機能する。図３の構成例においては、１６チャンネルと、２つのバンクを使用したバンクインタリーブとによって、最大３２個のＮＡＮＤ型フラッシュメモリチップを並列動作させることができる。

消去動作は、一つのブロック（物理ブロック）の単位で実行されてもよいし、並列動作可能な複数の物理ブロックの集合を含む並列単位（スーパーブロック）の単位で実行されてもよい。一つの並列単位、つまり複数の物理ブロックの集合を含む一つのスーパーブロックは、これに限定されないが、ＮＡＮＤ型フラッシュメモリチップ＃１〜＃３２から一つずつ選択される計３２個の物理ブロックを含んでいてもよい。なお、ＮＡＮＤ型フラッシュメモリチップ＃１〜＃３２の各々はマルチプレーン構成を有していてもよい。例えば、ＮＡＮＤ型フラッシュメモリチップ＃１〜＃３２の各々が、２つのプレーンを含むマルチプレーン構成を有する場合には、一つのスーパーブロックは、ＮＡＮＤ型フラッシュメモリチップ＃１〜＃３２に対応する６４個のプレーンから一つずつ選択される計６４個の物理ブロックを含んでいてもよい。

図４には、３２個の物理ブロック（ここでは、ＮＡＮＤ型フラッシュメモリチップ＃１内の物理ブロックＢＬＫ２、ＮＡＮＤ型フラッシュメモリチップ＃２内の物理ブロックＢＬＫ３、ＮＡＮＤ型フラッシュメモリチップ＃３内の物理ブロックＢＬＫ７、ＮＡＮＤ型フラッシュメモリチップ＃４内の物理ブロックＢＬＫ４、ＮＡＮＤ型フラッシュメモリチップ＃５内の物理ブロックＢＬＫ６、…、ＮＡＮＤ型フラッシュメモリチップ＃３２内の物理ブロックＢＬＫ３）を含む一つのスーパーブロック（ＳＢ）が例示されている。

書き込み先ブロックは一つの物理ブロックであってもよいし、一つのスーパーブロックであってもよい。なお、一つのスーパーブロックが一つの物理ブロックのみを含む構成が利用されてもよく、この場合には、一つのスーパーブロックは一つの物理ブロックと等価である。

次に、図２のコントローラ４の構成について説明する。

コントローラ４は、ＮＡＮＤ型フラッシュメモリ５のデータ管理およびブロック管理を実行するように構成されたフラッシュトランスレーション層（ＦＴＬ）として機能し得る。このＦＴＬによって実行されるデータ管理には、（１）論理アドレスそれぞれとＮＡＮＤ型フラッシュメモリ５の物理アドレスそれぞれとの間の対応関係を示すマッピング情報の管理、（２）ＮＡＮＤ型フラッシュメモリ５の制約（例えば、ページ単位のリード／ライト動作とブロック単位の消去動作）を隠蔽するための処理、等が含まれる。論理アドレスは、ＳＳＤ３の論理アドレス空間内の位置をアドレス指定するためにホスト２によって使用されるアドレスである。この論理アドレスとしては、ＬＢＡ（ｌｏｇｉｃａｌ ｂｌｏｃｋ ａｄｄｒｅｓｓ（ａｄｄｒｅｓｓｉｎｇ））が使用され得る。

ＳＳＤ３をアクセスするためにホスト２によって使用される論理アドレスそれぞれとＮＡＮＤ型フラッシュメモリ５の物理アドレスそれぞれとの間のマッピングの管理は、アドレス変換テーブル（論理物理アドレス変換テーブル：Ｌ２Ｐテーブル）３１を用いて実行される。コントローラ４は、Ｌ２Ｐテーブル３１を使用して、論理アドレスそれぞれと物理アドレスそれぞれとの間のマッピングを所定の管理サイズ単位で管理する。ある論理アドレスに対応する物理アドレスは、この論理アドレスに対応するデータがライトされたＮＡＮＤ型フラッシュメモリ５内の最新の物理記憶位置を示す。Ｌ２Ｐテーブル３１は、ＳＳＤ３の電源オン時にＮＡＮＤ型フラッシュメモリ５からＤＲＡＭ６にロードされてもよい。

ＮＡＮＤ型フラッシュメモリ５においては、ページへのデータ書き込みは１消去サイクル当たり１回のみ可能である。つまり、データが既に書き込まれているブロック内の領域に新たなデータを直接上書きすることができない。このため、既に書き込まれているデータを更新する場合には、コントローラ４はそのブロック（または別のブロック）内の未書き込み領域に新たなデータを書き込み、そして以前のデータを無効データとして扱う。換言すれば、コントローラ４は、ある論理アドレスに対応する更新データを、この論理アドレスに対応する以前のデータが格納されている物理記憶位置ではなく、別の物理記憶位置に書き込む。そして、コントローラ４は、Ｌ２Ｐテーブル３１を更新してこの論理アドレスをこの別の物理記憶位置に関連付けると共に、以前のデータを無効化する。本実施形態では、Ｌ２Ｐテーブル３１の更新は、書き込むべきデータ（ライトデータ）がＮＡＮＤ型フラッシュメモリ５に書き込まれた後に実行されてもよいし、ホスト２からライトデータが転送された後に実行されもよいし、ホスト２からライトコマンドが受信された後に実行されもよい。

ブロック管理には、バッドブロック（不良ブロック）の管理と、ウェアレベリングと、ガベージコレクション（ＧＣ）等が含まれる。ウェアレベリングは、ブロックそれぞれの書き換え回数（プログラム／イレーズサイクルの数）を均一化するための動作である。

ＧＣは、フリーブロックの個数を増やすための動作である。フリーブロックとは、有効データを含まないブロックを意味する。ＧＣにおいては、コントローラ４は、有効データと無効データとが混在する幾つかのブロック内の有効データを別のブロック（例えばフリーブロック）にコピーする。ここで、有効データとは、ある論理アドレスに関連付けられているデータを意味する。例えば、Ｌ２Ｐテーブル３１から参照されているデータ（すなわち論理アドレスから最新のデータとして紐付けられているデータ）は有効データであり、後にホスト２からリードされる可能性がある。無効データとは、どの論理アドレスにも関連付けられていないデータを意味する。どの論理アドレスにも関連付けられていないデータは、もはやホスト２からリードされる可能性が無いデータである。そして、コントローラ４は、Ｌ２Ｐテーブル３１を更新して、コピーされた有効データの論理アドレスそれぞれをコピー先の物理アドレスにマッピングする。有効データが別のブロックにコピーされることによって無効データのみになったブロックはフリーブロックとして解放される。これによって、このブロックは、このブロックに対する消去動作が実行された後に再利用することが可能となる。

コントローラ４は、ホストインタフェース１１、ＣＰＵ１２−１、ＣＰＵ１２−２、ＮＡＮＤインタフェース１３、ＤＲＡＭインタフェース１４、直接メモリアクセスコントローラ（ＤＭＡＣ）１５、内部バッファ１６、ＥＣＣエンコード／デコード部１７、等を含む。これらホストインタフェース１１、ＣＰＵ１２−１、ＣＰＵ１２−２、ＮＡＮＤインタフェース１３、ＤＲＡＭインタフェース１４、直接メモリアクセスコントローラ（ＤＭＡＣ）１５、内部バッファ１６、ＥＣＣエンコード／デコード部１７は、バス１０を介して相互接続される。

このホストインタフェース１１は、ホスト２との通信を実行するように構成されたホストインタフェース回路である。このホストインタフェース１１は、例えば、ＰＣＩｅコントローラ（ＮＶＭｅコントローラ）であってもよい。あるいは、ＳＳＤ３がＥｔｈｅｒｎｅｔ（登録商標）を介してホスト２に接続される構成においては、ホストインタフェース１１は、ＮＶＭｅ ｏｖｅｒ Ｆａｂｒｉｃｓ（ＮＶＭｅＯＦ）コントローラであってもよい。

ホストインタフェース１１は、ホスト２から様々なコマンドを受信する。これらコマンドには、ライトコマンド、リードコマンド、デアロケーション（アンマップ／トリム）コマンド、他の様々なコマンドが含まれる。

ライトコマンドは書き込むべきデータ（ライトデータ）をＮＡＮＤ型フラッシュメモリ５に書き込むコマンド（ライト要求）であり、ライトデータの論理アドレス（開始ＬＢＡ）、このライトデータの長さ、このライトデータが関連付けられているストリームを示すストリーム識別子（ストリームＩＤ）、このライトデータが格納されているホスト２のメモリ内のライトバッファ内の位置を示すデータポインタ、等を含む。

リードコマンドはデータをＮＡＮＤ型フラッシュメモリ５から読み出すコマンド（リード要求）であり、読み出すべきデータの論理アドレス（開始ＬＢＡ）、このデータの長さ、このデータが転送されるべきホスト２のメモリ内のリードバッファ内の位置を示すデータポインタ、等を含む。

デアロケーション（アンマップ／トリム）コマンドは、ある論理アドレスに対応するデータを無効化するためのコマンドである。デアロケーション（アンマップ／トリム）コマンドは、無効化すべき論理アドレス範囲（ＬＢＡ範囲）を指定する。

ＣＰＵ１２−１、１２−２の各々は、ホストインタフェース１１、ＮＡＮＤインタフェース１３、ＤＲＡＭインタフェース１４を制御するように構成されたプロセッサである。ＣＰＵ１２−１、１２−２の各々は、ＳＳＤ３の電源オンに応答してＮＡＮＤ型フラッシュメモリ５または図示しないＲＯＭから制御プログラム（ファームウェア）をＤＲＡＭ６にロードし、そしてこのファームウェアを実行することによって様々な処理を行う。なお、ファームウェアはコントローラ４内の図示しないＳＲＡＭ上にロードされてもよい。ＣＰＵ１２−１、１２−２の各々は、ホスト２からの様々なコマンドを処理するためのコマンド処理等を実行することができる。ＣＰＵ１２−１、１２−２の各々の動作は、上述のファームウェアによって制御される。なお、コマンド処理の一部または全部は、コントローラ４内の専用ハードウェアによって実行してもよい。一つのコマンドに対するコマンド処理は複数の処理を含む。これら複数の処理はＣＰＵ１２−１、１２−２によって分担して実行されてもよいし、いずれか一方のＣＰＵのみによって実行されてもよい。

ＣＰＵ１２−１、１２−２の少なくとも一方は、ライト制御部２１およびリード制御部２２として機能することができる。なお、これらライト制御部２１およびリード制御部２２の各々の一部または全部も、コントローラ４内の専用ハードウェアによって実現されてもよい。

ライト制御部２１は、ホスト２から受信されるライトコマンドに応じて、ライトコマンドに関連付けられたライトデータをＮＡＮＤ型フラッシュメモリ５に書き込むための処理を実行する。ライト制御部２１は、上述のストリーム書き込み動作をサポートしている。ライト制御部２１は、ＮＡＮＤ型フラッシュメモリ５の複数のブロックから複数のストリームに対応する複数の書き込み先ブロックを割り当て、これら割り当てられた複数の書き込み先ブロックを管理する。

ＮＡＮＤ型フラッシュメモリには、プログラムディスターブを低減するために、ブロック内の複数のページ内の一つのページに書き込まれたデータの読み出しがこのページに後続する１以上のページへのデータ書き込み後に可能となるようなものもある。各ページのデータが読み出し可能となるタイミングはＮＡＮＤ型フラッシュメモリに適用されている書き込み方法によって異なる。

例えば、一つのメモリセル当たりに３ビットのデータを格納可能なトリプルレベルセル（ＴＬＣ）−フラッシュメモリにおいては、ワード線ＷＬ０に接続されたメモリセル群にロアーページ、ミドルページ、およびアッパーページが割り当てられ、次のワード線ＷＬ１に接続されたメモリセル群にロアーページ、ミドルページ、およびアッパーページが割り当てられ、さらに次のワード線ＷＬ２に接続されたメモリセル群にロアーページ、ミドルページ、およびアッパーページが割り当てられ、さらに次のワード線ＷＬ３に接続されたメモリセル群にロアーページ、ミドルページ、およびアッパーページが割り当てられ、そして最後のワード線ＷＬｎに接続されたメモリセル群にロアーページ、ミドルページ、およびアッパーページが割り当てられる。各ワード線に接続されたメモリセル群においては、アッパーページに対する書き込み動作が完了するまでは、ロアーページおよびミドルページの各々からデータを正しく読み出すことでできない。

また、ＮＡＮＤ型フラッシュメモリにおいては、各ブロックにデータを書き込むために必要なページの順序を示すページ書き込み順序が規定されている。例えば、ＴＬＣ−フラッシュメモリにおいては、プログラムディスターブによる影響を抑制するために、隣接する幾つかのワード線に対する書き込み動作が交互に実行されるようにページ書き込み順序が規定されている。

例えば、ＷＬ０のロアーページへの書き込み、ＷＬ１のロアーページへの書き込み、ＷＬ０のミドルページへの書き込み、ＷＬ２のロアーページへの書き込み、ＷＬ１のミドルページへの書き込み、ＷＬ０のアッパーページへの書き込み、ＷＬ３のロアーページへの書き込み、ＷＬ２のミドルページへの書き込み、ＷＬ１のアッパーページへの書き込み、といった書き込み順序で書き込み動作が実行される。このため、ブロック内の複数のページ内の一つのページに書き込まれたデータの読み出しは、このページに後続する幾つかのページへのデータ書き込み後に可能となる。

ライト制御部２１は、ライトコマンドそれぞれをホスト２から受信し、各ライトコマンドに関連付けられたライトデータをＮＡＮＤ型フラッシュメモリ５に書き込む書き込み動作を実行する。書き込み動作は、（１）ライトデータが書き込まれるべきＮＡＮＤ型フラッシュメモリ５内の記憶位置を示す物理アドレスをこのライトデータに割り当てるアドレス割り当て動作、（２）このライトデータをホスト２のメモリ内のライトバッファから転送するデータ転送動作、（３）ホスト２のメモリ内のライトバッファから転送されたライトデータを書き込み先ブロックに書き込むフラッシュ書き込み動作（プログラム動作）、（４）このライトデータの論理アドレスにこのライトデータに割り当てられた物理アドレスが関連付けられるようにＬ２Ｐテーブル３１を更新するＬ２Ｐ更新動作、等を含む。

本実施形態においては、ライト制御部２１は、上述したように、異なるストリームに関連付けられたライトデータを異なる書き込み先ブロックにそれぞれ書き込むストリーム書き込みをサポートしている。ホスト２から受信される各ライトコマンドはストリームＩＤを含んでいるので、ライト制御部２１は、各ライトコマンドに関連付けられたライトデータがどのストリームに関連付けられたデータであるかを識別することができる。

データセンターのサーバのようなホスト計算機システムにおいては、多数のエンドユーザをサポートできるようにするために、多数のストリームを利用可能なＳＳＤの実現が望まれる場合がある。

しかし、もしホスト２からライトコマンドを受信する度にライトデータをホスト２からＳＳＤ３内のバッファに転送するという構成が使用されたならば、大容量のバッファをＳＳＤ内に用意することが必要とされ、これによってＳＳＤ３のコストアップが引き起こされることになる。また、もし大容量のバッファをＤＲＡＭ６の記憶領域内に確保するという構成が使用されたならば、データ転送のためにコントローラ４とＤＲＡＭ６との間のトラフィックが増大し、これによってＤＲＡＭ６内のＬ２Ｐテーブル３１をアクセスするための速度が低下し、結果としてＳＳＤ３の性能低下を招くことになる。

本実施形態においては、ライト制御部２１は、必要なバッファサイズを削減できるようにするために、以下のストリーム書き込み動作を実行する。

ライト制御部２１は、ホスト２からライトコマンドそれぞれを受信する。これら各ライトコマンドは、ストリームＩＤを含む。ライト制御部２１は、受信したライトコマンドそれぞれを複数のストリームに対応する複数のグループ（ライトコマンドグループ）に分類する。そして、ライト制御部２１は、グループの各々に関して、同じグループに属するライトコマンドの集合に関連付けられたライトデータの長さがＮＡＮＤ型フラッシュメモリ５の最小書き込みサイズに達したか否かを判定する。

ＮＡＮＤ型フラッシュメモリ５の最小書き込みサイズは、ページサイズ、つまり一つのページのサイズ（例えば１６Ｋバイト）であってもよい。あるいは、２つのプレーンを含むＮＡＮＤ型フラッシュメモリチップがＮＡＮＤ型フラッシュメモリ５として使用されるケースにおいては、２つのプレーンからそれぞれ選択された２つのブロックに対する書き込み動作が並列に実行される場合がある。この場合には、ページサイズの２倍（例えば３２Ｋバイト）がＮＡＮＤ型フラッシュメモリ５の最小書き込みサイズとして使用されてもよい。

各ライトコマンドによって指定されるライトデータの最小の長さは、例えば、４Ｋバイト（または５１２バイト）である。したがって、ＮＡＮＤ型フラッシュメモリ５の最小書き込みサイズは、各ライトコマンドによって指定されるライトデータの最小サイズよりも大きい。

同じグループに属するライトコマンドの集合に関連付けられたライトデータの長さが最小書き込みサイズに達していな場合、ライト制御部２１は、このグループに属するライトコマンドの集合に関連付けられたライトデータをホスト２のメモリ内のライトバッファから取得する処理を実行せずに、このグループに属するライトコマンドの集合に関連付けられたライトデータの長さが最小書き込みサイズに達するまで待つ。これは、ＮＡＮＤ型フラッシュメモリ５への書き込みを開始できないライトデータによってＳＳＤ３内のバッファ内の領域が長い間専有されてしまうことを防止するためである。

このグループに属する新たなライトコマンドがホスト２から受信されることによってこのグループに属するライトコマンドの集合に関連付けられたライトデータの長さが最小書き込みサイズに達した場合、ライト制御部２１は、最小書き込みサイズを有する、このグループに属するライトコマンドの集合に関連付けられたライトデータを、ホスト２のメモリ内のライトバッファから内部バッファ１６に転送する。内部バッファ１６は、例えば、コントローラ４内のＳＲＡＭ等によって実現されてもよい。この内部バッファ１６は、第１のバッファとしても参照される。そして、ライト制御部２１は、内部バッファ１６に転送されたライトデータを、このグループに対応するストリーム用に割り当てられている書き込み先ブロックに書き込む。この場合、通常、このライトデータは符号化され、符号化されたライトデータ（例えば、ライトデータとエラー訂正コード（ＥＣＣ））が書き込み先ブロックに書き込まれる。書き込み先ブロックへのライトデータの書き込み完了後に、ライト制御部２１は、このグループに属するライトコマンドの各々の完了を示す応答をホスト２に返す。あるいは、このグループに属するライトコマンドの集合に関連付けられたライトデータを内部バッファ１６に転送する処理が完了した後に、ライト制御部２１は、このグループに属するライトコマンドの各々の完了を示す応答をホスト２に返してもよい。

このライトデータが書き込み先ブロックに書き込まれると、内部バッファ１６内の記憶領域は即座に解放可能となる。よって、内部バッファ１６を、最小書き込みサイズを有する別のストリームに対応するライトデータの転送に利用することが可能となる。したがって、内部バッファ１６のサイズは最小書き込みサイズと同程度のサイズで十分であるので、大容量のバッファを用意すること無く、多数のストリームを同時に利用することが可能となる。

また、データ転送のためにコントローラ４とＤＲＡＭ６との間のトラフィックが増大してしまうことも無いので、Ｌ２Ｐテーブル３１のアクセス速度の低下、ひいてはＳＳＤ３全体の性能低下を抑制することができる。

なお、受信された一つのライトコマンドによって指定された長さが最小書き込みサイズに一致する場合もある。この場合には、この一つのライトコマンドが受信された後に、このライトコマンドに関連付けられたライトデータがホスト２のメモリ内のライトバッファから内部バッファ１６に転送される。

また、受信された一つのライトコマンドによって指定された長さが最小書き込みサイズよりも大きい場合もある。この場合には、この一つのライトコマンドが受信された後に、このライトコマンドに関連付けられたライトデータのうち、最小書き込みサイズ分のデータ部分のみがホスト２のメモリ内のライトバッファから内部バッファ１６に転送される。そして、このライトデータの残り部分についてのホスト２のメモリ内のライトバッファから内部バッファ１６への転送は、残り部分の長さと、このライトコマンドと同じストリームＩＤを含む後続の１以上のライトコマンドのライトデータの長さとの合計長さが、最小書き込みサイズに達した後に実行される。

リード制御部２２は、ホスト２からリードコマンドを受信し、この受信されたリードコマンドによって指定されたデータをＮＡＮＤ型フラッシュメモリ５、ＳＳＤ３内の第２のバッファ、またはホスト２のメモリ内のライトバッファから読み出す。ＳＳＤ３内の第２のバッファとしては、ＤＲＡＭ６内のバッファ３２を使用することができる。第２のバッファ（ＤＲＡＭ６内のバッファ３２）は、たとえば、ライトコマンドの受信から所定時間が経過したライトコマンドに関連付けられたライトデータを格納するために使用される。つまり、ライト制御部２１は、あるストリームに対応するグループに属するあるライトコマンドの受信から所定時間が経過した場合、このストリームに対応するグループに属するライトコマンドの集合に関連付けられたライトデータの長さが最小書き込みサイズに達していなくても、受信から所定時間が経過したこのライトコマンドに関連付けられたライトデータのみをホスト２のメモリ内のライトバッファからＤＲＡＭ６内のバッファ３２にこのストリーム用のライトデータとして転送し、このライトコマンドの完了を示す応答をホスト２に返す。これにより、このライトコマンドのタイムアウトエラーが起こることを防止することができる。

リードコマンドによって指定されたデータがＮＡＮＤ型フラッシュメモリ５から読み出し可能なデータである場合、リード制御部２２は、このデータをＮＡＮＤ型フラッシュメモリ５から読み出し、読み出したデータをホスト２に返す。

リードコマンドによって指定されたデータがＮＡＮＤ型フラッシュメモリ５から読み出し可能なデータではない場合もある。例えば、リードコマンドによって指定されたデータがＮＡＮＤ型フラッシュメモリ５への書き込みが開始されていないデータである場合、このデータはＮＡＮＤ型フラッシュメモリ５から読み出し可能なデータではない。また、ＮＡＮＤ型フラッシュメモリ５に書き込みまれたがまだ読み出し可能になっていないデータも、ＮＡＮＤ型フラッシュメモリ５から読み出し可能なデータではない。

リードコマンドによって指定されたデータがＮＡＮＤ型フラッシュメモリ５から読み出し可能なデータではない場合、このデータがＤＲＡＭ６内のバッファ３２に存在する場合には、リード制御部２２は、このデータをバッファ３２から読み出し。読み出したデータをホスト２に返す。このデータがＤＲＡＭ６内のバッファ３２に存在しない場合には、リード制御部２２は、まず、このデータをホスト２のメモリ内のライトバッファから取得し、そしてこの取得したデータをホスト２に返す。

ＮＡＮＤインタフェース１３は、ＣＰＵ１２−１またはＣＰＵ１２−２の制御の下、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたメモリ制御回路である。

ＤＲＡＭインタフェース１４は、ＣＰＵ１２−１またはＣＰＵ１２−２の制御の下、ＤＲＡＭ６を制御するように構成されたＤＲＡＭ制御回路である。ＤＲＡＭ６の記憶領域の一部は、Ｌ２Ｐテーブル３１およびバッファ３２用の記憶領域として利用されてもよい。また、ＤＲＡＭ６の記憶領域の他の一部は、ブロック管理テーブル３３、書き込み先ブロック管理テーブル３４の格納のために使用されてもよい。

ＤＭＡＣ１５は、ＣＰＵ１２−１またはＣＰＵ１２−２の制御の下、ホスト２のメモリと内部バッファ１６との間のデータ転送を実行する。ホスト２のメモリ内のライトバッファから内部バッファ１６にライトデータを転送すべき場合には、ＣＰＵ１２−１またはＣＰＵ１２−２は、ホスト２のメモリ内のライトバッファ上の位置を示す転送元アドレス、データサイズ、内部バッファ１６上の位置を示す転送先アドレスをＤＭＡＣ１５に対して指定する。

ＥＣＣエンコード／デコード部１７は、ＮＡＮＤ型フラッシュメモリ５にデータをライトすべき時、データ（書き込むべきデータ）をエンコード（ＥＣＣエンコード）することによってこのデータにエラー訂正コード（ＥＣＣ）を冗長コードとして付加する。ＮＡＮＤ型フラッシュメモリ５からデータがリードされた時、ＥＣＣエンコード／デコード部１７は、リードされたデータに付加されたＥＣＣを使用して、このデータのエラー訂正を行う（ＥＣＣデコード）。

図５は、複数のストリームに関連付けられた複数種のライトデータを複数のストリームに対応する複数の書き込み先ブロックにそれぞれ書き込むストリーム書き込み動作を示す。

図５では、ストリームＩＤ＃１のストリームに対して書き込み先フロックＢＬＫ１０が関連付けられており、ストリームＩＤ＃２のストリームに対して書き込み先フロックＢＬＫ２０が関連付けられており、ストリームＩＤ＃３のストリームに対して書き込み先フロックＢＬＫ３０が関連付けられており、ストリームＩＤ＃４のストリームに対して書き込み先フロックＢＬＫ４０が関連付けられており、ストリームＩＤ＃５のストリームに対して書き込み先フロックＢＬＫ５０が関連付けられており、ストリームＩＤ＃６のストリームに対して書き込み先フロックＢＬＫ６０が関連付けられており、そしてストリームＩＤ＃ｎのストリームに対して書き込み先フロックＢＬＫ１００が関連付けられている場合が例示されている。

例えば、エンドユーザ＃１に対応するＩ／Ｏサービス（仮想マシン＃１）はストリームＩＤ＃１を各々が含むライトコマンドを発行し、エンドユーザ＃２に対応するＩ／Ｏサービス（仮想マシン＃２）はストリームＩＤ＃２を各々が含むライトコマンドを発行し、そしてエンドユーザ＃ｎに対応するＩ／Ｏサービス（仮想マシン＃ｎ）はストリームＩＤ＃ｎを各々が含むライトコマンドを発行する。

ストリームＩＤ＃１を含むライトコマンドに関連付けられたライトデータは書き込み先フロックＢＬＫ１０に書き込まれ、ストリームＩＤ＃２を含むライトコマンドに関連付けられたライトデータは書き込み先フロックＢＬＫ２０に書き込まれ、ストリームＩＤ＃ｎを含むライトコマンドに関連付けられたライトデータは書き込み先フロックＢＬＫ１００に書き込まれる。

図６は、フリーブロック群から複数のストリームに対応する複数の書き込み先ブロックを割り当てる動作を示す。

図６においては、図示の簡単化のために、ストリームＩＤ＃１のストリーム（ストリーム＃１）とストリームＩＤ＃２のストリーム（ストリーム＃２）の２つのストリームのみが例示されている。

ＮＡＮＤ型フラッシュメモリ５内の各ブロックの状態は、有効データを格納しているアクティブブロックと、有効データを格納していないフリーブロックとに大別される。アクティブブロックである各ブロックは、アクティブブロックプールと称されるリストによって管理される。一方、フリーブロックである各ブロックは、フリーブロックプールと称されるリストによって管理される。アクティブブロックプール１０１−１は、ストリーム＃１に関連付けられた有効データをそれぞれ格納しているブロックのリストである。アクティブブロックプール１０１−ｎは、ストリーム＃ｎに関連付けられた有効データをそれぞれ格納しているブロックのリストである。フリーブロックプール２００は全てのフリーブロックのリストである。これらフリーブロックは複数のストリームによって共有される。

コントローラ４がストリームＩＤ＃１を含むライトコマンドを受信した場合、コントローラ４は、ストリーム＃１用の書き込み先ブロック（オープンブロック）が割り当て済みであるか否かを判定する。

ストリーム＃１用の書き込み先ブロックが割り当て済みでないならば、コントローラ４は、フリーブロックプール２００内の一つのフリーブロックをストリーム＃１用の書き込み先ブロックとして割り当てる。図６では、ブロックＢＬＫ１０がストリーム＃１用の書き込み先ブロックとして割り当てられた場合が例示されている。コントローラ４は、ストリームＩＤ＃１を含むライトコマンドそれぞれに関連付けられたライトデータをブロックＢＬＫ１０に書き込む。ストリーム＃１用の書き込み先ブロックが既に割り当てられている場合、コントローラ４は、フリーブロックをストリーム＃１用の書き込み先ブロックとして割り当てる動作を実行する必要は無い。

ストリーム＃１用の書き込み先ブロック（ここではＢＬＫ１０）全体がホスト２からのライトデータで満たされると、コントローラ４は、この書き込み先ブロックＢＬＫ１０をアクティブブロックプール１０１−１によって管理するとともに（クローズ）、フリーブロックプール２００内のフリーブロックをストリーム＃１用の新たな書き込み先ブロック（オープンブロック）として割り当てる。

アクティブブロックプール１０１−１内のあるブロック内の全ての有効データが、データ更新、デアロケーション（アンマップ、トリム）、ガベージコレクション等によって無効化されると、コントローラ４は、このブロックをフリーブロックプール２００に移動してこのブロックを書き込み先ブロックとして再利用可能な状態に遷移させる。

コントローラ４がストリームＩＤ＃ｎを含むライトコマンドを受信した場合、コントローラ４は、ストリーム＃ｎ用の書き込み先ブロック（オープンブロック）が割り当て済みであるか否かを判定する。

ストリーム＃ｎ用の書き込み先ブロックが割り当て済みでないならば、コントローラ４は、フリーブロックプール２００内の一つのフリーブロックをストリーム＃ｎ用の書き込み先ブロックとして割り当てる。図６では、ブロックＢＬＫ１００がストリーム＃ｎ用の書き込み先ブロックとして割り当てられた場合が例示されている。コントローラ４は、ストリームＩＤ＃ｎを含むライトコマンドそれぞれに関連付けられたライトデータをブロックＢＬＫ１００に書き込む。ストリーム＃ｎ用の書き込み先ブロックが既に割り当てられている場合、コントローラ４は、フリーブロックをストリーム＃ｎ用の書き込み先ブロックとして割り当てる動作を実行する必要は無い。

ストリーム＃ｎ用の書き込み先ブロック（ここではＢＬＫ１００）全体がホスト２からのライトデータで満たされると、コントローラ４は、この書き込み先ブロックＢＬＫ１００をアクティブブロックプール１０１−ｎによって管理するとともに（クローズ）、フリーブロックプール２００内のフリーブロックをストリーム＃ｎ用の新たな書き込み先ブロック（オープンブロック）として割り当てる。

アクティブブロックプール１０１−ｎ内のあるブロック内の全ての有効データが、データ更新、デアロケーション（アンマップ、トリム）、ガベージコレクション等によって無効化されると、コントローラ４は、このブロックをフリーブロックプール２００に移動してこのブロックを書き込み先ブロックとして再利用可能な状態に遷移させる。

図７は、複数のストリームに対応する複数のバッファを使用して実行される書き込み動作を示す。

もしホスト２からライトコマンドを受信する度にライトデータをホスト２からＳＳＤ３内のバッファに転送するという構成が用いられたならば、図７に示すように、ストリーム＃１、ストリーム＃２、ストリーム＃３、…ストリーム＃ｎにそれぞれ対応するライトバッファＷＢ＃１、ライトバッファＷＢ＃２、ライトバッファＷＢ＃３、…ライトバッファＷＢ＃ｎをＳＳＤ３内に用意することが必要となる。

ストリームＩＤ＃１を含むライトコマンドが受信される度に、このライトコマンドに関連付けられたライトデータがホスト２のメモリ内のライトバッファからライトバッファＷＢ＃１に転送される。ライトバッファＷＢ＃１に転送されたライトデータは、ライトバッファＷＢ＃１内に蓄積されたライトデータの総サイズがＮＡＮＤ型フラッシュメモリ５の最小書き込みサイズに達するまで、ライトバッファＷＢ＃１内に維持することが必要とされる。ライトバッファＷＢ＃１内に蓄積されたライトデータの総サイズがＮＡＮＤ型フラッシュメモリ５の最小書き込みサイズに達すると、これらライトデータがストリーム＃１に対応する書き込み先ブロックＢＬＫ１０に書き込み可能となる。

同様に、ストリームＩＤ＃ｎを含むライトコマンドが受信される度に、このライトコマンドに関連付けられたライトデータがホスト２のメモリ内のライトバッファからライトバッファＷＢ＃ｎに転送される。ライトバッファＷＢ＃ｎに転送されたライトデータは、ライトバッファＷＢ＃ｎ内に蓄積されたライトデータの総サイズがＮＡＮＤ型フラッシュメモリ５の最小書き込みサイズに達するまで、ライトバッファＷＢ＃ｎ内に維持することが必要とされる。ライトバッファＷＢ＃ｎ内に蓄積されたライトデータの総サイズがＮＡＮＤ型フラッシュメモリ５の最小書き込みサイズに達すると、これらライトデータがストリーム＃ｎに対応する書き込み先ブロックＢＬＫ１００に書き込み可能となる。

したがって、もし対応するイトバッファ内に蓄積されたライトデータの総サイズが最小書き込みサイズ未満であるストリームが多数存在すると、ＮＡＮＤ型フラッシュメモリ５への書き込みを開始できないライトデータによって多くのバッファ領域が消費されてしまうことになる。

図８は、ＳＳＤ３において実行される書き込み動作を示す。
ＳＳＤ３のコントローラ４は、ホスト２からライトコマンドを受信する度にライトデータをホスト２のメモリ内のライトバッファ５１から内部バッファ１６に転送するのではなく、ホスト２からライトコマンドを受信する度にこのライトコマンドだけをコマンドキュー４１に格納する。すなわち、コントローラ４は、受信されたライトコマンドの各々をストリーム＃１〜＃ｎに対応するコマンドキュー４１−１〜４１−ｎの一つに格納することによって、受信されたライトコマンドそれぞれをストリーム＃１〜＃ｎに対応するｎ＋１個のグループに分類する。

この場合、ストリームＩＤ＃１を含む各ライトコマンドはコマンドキュー４１−１に格納され、ストリームＩＤ＃２を含む各ライトコマンドはコマンドキュー４１−２に格納され、ストリームＩＤ＃３を含む各ライトコマンドはコマンドキュー４１−３に格納され、ストリームＩＤ＃ｎを含む各ライトコマンドはコマンドキュー４１−ｎに格納される。

コントローラ４は、同じグループに属するライトコマンドそれぞれによって指定される長さの合計（データサイズ）を算出することによって、同じグループに属するライトコマンドの集合に関連付けられたライトデータの長さが最小書き込みサイズに達したか否かを判定する。

例えば、ストリーム＃１に対応するグループについては、コントローラ４は、コマンドキュー４１−１に格納されているライトコマンドそれぞれに含まれる長さの合計を算出する。コマンドキュー４１−１に格納されているライトコマンドそれぞれに含まれる長さの合計が最小書き込みサイズに達した場合には、コントローラ４は、ストリーム＃１に対応するグループに属するライトコマンドの集合に関連付けられたライトデータの長さが最小書き込みサイズに達したと判定する。

同様に、ストリーム＃２対応するグループについては、コントローラ４は、コマンドキュー４１−２に格納されているライトコマンドそれぞれに含まれる長さの合計を算出する。コマンドキュー４１−２に格納されているライトコマンドそれぞれに含まれる長さの合計が最小書き込みサイズに達した場合には、コントローラ４は、ストリーム＃２に対応するグループに属するライトコマンドの集合に関連付けられたライトデータの長さが最小書き込みサイズに達したと判定する。

あるグループに属するライトコマンドの集合に関連付けられたライトデータの長さが最小書き込みサイズに達した場合、例えば、ストリーム＃２に対応するグループに属するライトコマンドそれぞれによって指定される長さが最小書き込みサイズに達した場合、コントローラ４は、これらライトコマンドの各々に含まれるデータポインタおよび長さに基づいて、ストリーム＃２に関連付けられた最小書き込みサイズ分のライトデータをホストメモリ内のライトバッファ５１から内部バッファ１６に転送する。そして、コントローラ４は、内部バッファ１６に転送されたライトデータを、ストリーム＃２に対応する書き込み先ブロックＢＬＫ２０に書き込む。ライトデータが書き込み先ブロックＢＬＫ２０に書き込まれると、内部バッファ１６内のこのライトデータは不要となる。

したがって、例えば、次に、コマンドキュー４１−３に格納されているライトコマンドそれぞれに含まれる長さの合計が最小書き込みサイズに達した場合には、コントローラ４は、ストリーム＃３に対応するグループに属するライトコマンドの集合に関連付けられた最小書き込みサイズ分のライトデータをホストメモリ内のライトバッファ５１から内部バッファ１６に転送することができ、そして内部バッファ１６に転送されたこのライトデータを、ストリーム＃３に対応する書き込み先ブロックＢＬＫ３０に書き込むことができる。

このように、本実施形態では、コントローラ４は、受信されたライトコマンド群に対応するライトデータの長さ（サイズ）をストリーム毎にチェックして、ライトデータのサイズがＮＡＮＤ型フラッシュメモリ５の最小書き込みサイズに達したストリームを検出する。そして、ライトデータのサイズが最小書き込みサイズに達したストリームに関連付けられた最小書き込みサイズ分のライトデータがホストメモリ内のライトバッファ５１から内部バッファ１６に転送される。内部バッファ１６に転送された最小書き込みサイズ分のライトデータは、即座に書き込みを開始することが可能である。したがって、内部バッファ１６は複数のストリームによって共有することができる。よって、ＳＳＤ３によってサポートされるべきストリームの数が増えても、最小書き込みサイズ分の内部バッファ１６のみを用意するだけで、ストリーム書き込み動作を効率よく実行することができる。

図９は、データ書き込みに関する、ホスト２とＳＳＤ３それぞれの構成例を示す。
ホスト２においては、各ライトコマンドはサブミッションキュー７１に格納される。各ライトコマンドは、ライトデータのＬＢＡ、ライトデータの長さ、ストリームＩＤ、ライトデータが格納されているライトバッファ５１内の位置を示すデータポインタを含む。各ライトコマンドの完了を示す応答はコンプリーションキュー７２に格納される。

各ライトコマンドに関連付けられたライトデータは、ホストメモリ内のライトバッファ５１に格納される。ライトバッファ５１においては、ストリーム＃１〜ストリーム＃ｎに対応する複数の領域が割り当てられていてもよい。この場合、ストリーム＃１に関連付けられたライトデータはストリーム＃１に対応するライトバッファ５１内の領域に格納され、ストリーム＃２に関連付けられたライトデータはストリーム＃２に対応するライトバッファ５１内の領域に格納され、ストリーム＃ｎに関連付けられたライトデータはストリーム＃ｎに対応するライトバッファ５１内の領域に格納される。

ＳＳＤ３においては、ライト制御部２１は、ホスト２のサブミッションキュー７１からライトコマンドそれぞれを受信し、受信したライトコマンドの各々をコマンドキュー４１−１〜４１−ｎの一つに格納することによって、受信されたライトコマンドそれぞれをストリーム＃１〜＃ｎに対応する複数のグループに分類する。ストリームＩＤ＃１を含む各ライトコマンドはコマンドキュー４１−１に格納され、ストリームＩＤ＃２を含む各ライトコマンドはコマンドキュー４１−２に格納され、そしてストリームＩＤ＃ｎを含む各ライトコマンドはコマンドキュー４１−ｎに格納される。

ライト制御部２１は、受信した各ライトコマンドに関連付けられたライトデータが書き込まれるべきＮＡＮＤ型フラッシュメモリ５内の記憶位置を示す物理アドレス（ＰＢＡ）をこのライトデータに割り当てるアドレス割り当て動作を実行する。物理アドレスは、ブロックアドレスと、ページアドレスと、ページ内オフセットとによって表されてもよい。各コマンドキューにおいては、ライトコマンド毎に、ＬＢＡ、長さ、ＰＢＡ、バッファアドレスが管理されてもよい。ＰＢＡは、このライトコマンドに関連付けられたライトデータに割り当てられた物理アドレス（ブロックアドレス、ページアドレス、ページ内オフセット）を示す。バッファアドレスは、このライトコマンドに関連付けられたライトデータが格納されているホストメモリのライトバッファ５１内の位置を示す。このライトバッファ５１内の位置は、このライトコマンドに含まれるデータポインタによって指定される。

なお、このライトデータがホストメモリのライトバッファ５１からＤＲＡＭ６のバッファ３２（以下、ＤＲＡＭバッファ３２と称する）に転送された場合には、バッファアドレスの値は、このライトデータが格納されているＤＲＡＭバッファ３２内の位置を示す値に更新される。

ＤＲＡＭバッファ３２においては、ストリーム＃１〜ストリーム＃ｎに対応する複数の領域が割り当てられていてもよい。この場合、ストリーム＃１に関連付けられたライトデータはストリーム＃１に対応するＤＲＡＭバッファ３２内の領域に転送され、ストリーム＃２に関連付けられたライトデータはストリーム＃２に対応するＤＲＡＭバッファ３２内の領域に転送され、ストリーム＃ｎに関連付けられたライトデータはストリーム＃ｎに対応するＤＲＡＭバッファ３２内の領域に転送される。

あるストリームに対応するグループに属するライトコマンドの集合に関連付けられたライトデータの長さが最小書き込みサイズに達した場合、ライト制御部２１は、このストリームに関連付けられた最小書き込みサイズ分のライトデータをホストメモリ内のライトバッファ５１から内部バッファ１６に転送するための転送要求をＤＭＡＣ１５に送信する。この転送要求の受信に応じて、ＤＭＡＣ１５は、ＤＭＡ転送を実行することによって、このストリームに関連付けられた最小書き込みサイズ分のライトデータをホストメモリ内のライトバッファ５１から内部バッファ１６に転送する。そして、ライト制御部２１は、ＮＡＮＤインタフェース１３にプログラム指示を送出して、内部バッファ１６に転送された最小書き込みサイズ分のライトデータをＮＡＮＤ型フラッシュメモリ５内の書き込み先ブロックに書き込む。

最小書き込みサイズ分のライトデータの内部バッファ１６への転送完了後、または最小書き込みサイズ分のライトデータの書き込み先ブロックへの書き込み完了後に、ライト制御部２１は、このライトデータに対応するライトコマンドの各々（つまり、このストリームに対応するグループに属するライトコマンドの各々）の完了を示す応答をホスト２に返す。各ライトコマンドの完了を示す応答は、対応するライトデータの解放をホスト２に許可するためのバッファ解放要求としてコンプリーションキュー７２に入れられる。完了を示す応答は完了したライトコマンドの識別子を含むので、ホスト２は、完了を示す応答によって指定された完了したライトコマンドに関連付けられているライトデータが格納されているライトバッファ５１内の領域を解放することができる。

また、最小書き込みサイズ分のライトデータの内部バッファ１６への転送完了後、ライト制御部２１は、このライトデータに対応するライトコマンドの各々をコマンドキューから削除してもよい。

また、上述したように、ライト制御部２１は、あるストリームに対応するグループに属するあるライトコマンドの受信から所定時間が経過した場合、このストリームに対応するグループに属するライトコマンドの集合に関連付けられたライトデータの長さが最小書き込みサイズに達していなくても、ＤＭＡＣ１５を使用して、このライトコマンドに関連付けられたライトデータのみをホストメモリ内のライトバッファ５１からＤＲＡＭバッファ３２にこのストリーム用のライトデータとして転送し、このライトコマンドの完了を示す応答をホスト２に返す。

例えば、ストリームＩＤ＃１を含むあるライトコマンドの受信から所定時間経過してもコマンドキュー４１−１に格納されているライトコマンドの集合に関連付けられたライトデータのサイズが最小書き込みサイズに達しない場合、つまりあるライトコマンドがコマンドキュー４１−１に維持されている時間が所定時間に達した場合、ライト制御部２１は、このライトコマンドのタイムアウトエラーが起こるのを防止するために、このライトコマンドに関連付けられたライトデータのみをホストメモリ内のライトバッファ５１からＤＲＡＭバッファ３２に転送する。この場合、このライトデータはＤＲＡＭバッファ３２内のストリーム＃１用の領域に転送されてもよい。このライトコマンドはコマンドキュー４１−１から削除される。

ホスト２から多くの量のデータ書き込みが要求されている期間、つまりホスト２から受信される各ストリームのライトコマンドの数が比較的多い期間においては、ライトコマンドの受信から所定時間経過する前に、各ストリームに対応するグループに属するライトコマンドの集合に関連付けられたライトデータの長さが最小書き込みサイズに達する可能性が高い。したがって、ほとんどのライトデータは、ＤＲＡＭバッファ３２ではなく、内部バッファ１６に転送される。あるライトコマンドがコマンドキューに維持されている時間が所定時間に達するというケースは、ホスト２から受信されるライトコマンドの数が比較的少ない場合に起こる。

したがって、ライトデータの転送のためにコントローラ４とＤＲＡＭ６との間のトラフィックが増大することはない。よって、コントローラ４とＤＲＡＭ６との間のバンド幅をＬ２Ｐテーブル３１を更新する処理のために主として利用することが可能となり、Ｌ２Ｐテーブル３１を更新する処理を効率よく実行することが可能となる。

また、ライト制御部２１は、あるストリームに対応するグループに属するあるライトコマンドの受信から所定時間が経過した場合、このストリームに対応するグループに属するライトコマンドの集合に関連付けられたライトデータの長さが最小書き込みサイズに達していなくても、ＤＭＡＣ１５を使用して、これらライトコマンドの集合に関連付けられたライトデータ全体をホストメモリ内のライトバッファ５１から内部バッファ１６に転送してもよい。

例えば、ストリームＩＤ＃１を含むあるライトコマンドの受信から所定時間経過してもコマンドキュー４１−１に格納されているライトコマンドの集合に関連付けられたライトデータのサイズが最小書き込みサイズに達しない場合、つまりあるライトコマンドがコマンドキュー４１−１に維持されている時間が所定時間に達した場合、ライト制御部２１は、このライトコマンドのタイムアウトエラーが起こるのを防止するために、コマンドキュー４１−１に現在格納されているライトコマンドの集合に関連付けられたライトデータをホストメモリ内のライトバッファ５１から内部バッファ１６に転送する。この場合、ライト制御部２１は、内部バッファ１６に転送されたライトデータにパディングを加えて最小書き込みサイズ分のライトデータを生成し、生成されたライトデータを、このストリームに対応する書き込み先ブロックに書き込む。この場合、特定のビットパターンを有するデミーデータがライトデータにパディングとして追加されてもよい。

このように、あるストリームに対応するグループに属するライトコマンドの受信から所定時間が経過した場合、ライト制御部２１は、このグループに属するライトコマンドの集合に関連付けられたライトデータの長さが最小書き込みサイズに達していなくても、このグループに属するライトコマンドの集合に関連付けられたライトデータをホストメモリ内のライトバッファ５１から内部バッファ１６に転送し、内部バッファ１６に転送されたライトデータにパディングを加えることによって生成される最小書き込みサイズ分のライトデータを、このストリームに対応する書き込み先ブロックに書き込む。これにより、ＤＲＡＭ６内のバッファ３２を使用しない構成においても、タイムアウトエラーが起きることを防止することができる。

図１０はＳＳＤ３において実行される書き込み動作のシーケンスを示す。

ライトコマンドＷｘをホスト２から受信した場合、コントローラ４のＣＰＵ＃１（例えばＣＰＵ１２−１）は、ライトコマンドＷｘに関連付けられたライトデータが格納されるべきＮＡＮＤ型フラッシュメモリ５内の物理記憶位置を示す物理アドレス（ブロックアドレス、ページアドレス、ページ内オフセット）を決定し、この物理アドレスをこのライトデータに割り当てる（アドレス割り当て動作）。ライトコマンドＷｘと同じストリームＩＤを含む受信済みのライトコマンドの集合に関連付けられたライトデータの長さが最小書き込みサイズに達した場合、ＤＭＡＣ１５は、ホストメモリのライトバッファ５１から内部バッファ１６に最小書き込みサイズ分のライトデータを転送する。そして、コントローラ４は、内部バッファ１６内のライトデータを、ＮＡＮＤ型フラッシュメモリ５内の決定された物理記憶位置に書き込む（フラッシュ書き込み）。ライトコマンドＷｘを含むこれらライトコマンドそれぞれの完了を示す応答（ｃｏｍｐｌｅｔｉｏｎ）は、内部バッファ１６へのライトデータの転送完了後、またはフラッシュ書き込みの完了後にホスト２に返される。

ライトコマンドＷｙをホスト２から受信した場合、コントローラ４のＣＰＵ＃１（例えばＣＰＵ１２−１）は、ライトコマンドＷｙに関連付けられたライトデータが格納されるべきＮＡＮＤ型フラッシュメモリ５内の物理記憶位置を示す物理アドレス（ブロックアドレス、ページアドレス、ページ内オフセット）を決定し、この物理アドレスをこのライトデータに割り当てる（アドレス割り当て動作）。ライトコマンドＷｙと同じストリームＩＤを含む受信済みのライトコマンドの集合に関連付けられたライトデータの長さが最小書き込みサイズに達した場合、ＤＭＡＣ１５は、ホストメモリのライトバッファ５１から内部バッファ１６に最小書き込みサイズ分のライトデータを転送する。そして、コントローラ４は、内部バッファ１６内のライトデータを、ＮＡＮＤ型フラッシュメモリ５内の決定された物理記憶位置に書き込む（フラッシュ書き込み）。ライトコマンドＷｙを含むこれらライトコマンドそれぞれの完了を示す応答（ｃｏｍｐｌｅｔｉｏｎ）は、内部バッファ１６へのライトデータの転送完了後、またはフラッシュ書き込みの完了後にホスト２に返される。
ライトコマンドＷｚについても、ライトコマンドＷｘ，Ｗｙと同様に処理される。

図１１は、データ読み出しに関する、ホスト２とＳＳＤ３それぞれの構成例を示す。
リード制御部２２がホスト２のサブミッションキュー７１からリードコマンドを受信した場合、リード制御部２２は、ＤＲＡＭ６内のＬ２Ｐテーブル３１を参照することによって、このリードコマンドによって指定された読み出し対象データの論理アドレスに割り当てられているＮＡＮＤ型フラッシュメモリ５内の物理記憶位置を示す物理アドレス（ブロックアドレス、ページアドレス、ページ内オフセット）をＬ２Ｐテーブル３１から取得する。

この読み出し対象データがＮＡＮＤ型フラッシュメモリ５から読み出し可能である場合、リード制御部２２は、この読み出し対象データを読み出すための読み出し指示をＮＡＮＤインタフェース１３を介してＮＡＮＤ型フラッシュメモリ５に送出し、この読み出し対象データをＮＡＮＤ型フラッシュメモリ５から読み出す。読み出された読み出し対象データはコントローラ４内の内部リードバッファ１６’に一時的に格納されてもよい。内部リードバッファ１６’は、内部バッファ１６と同様に、コントローラ４内のＳＲＡＭによって実現されてもよい。

リード制御部２２は、ＤＭＡＣ１５を使用して、内部リードバッファ１６’からホストメモリ内のリードバッファ５２に読み出し対象データを転送する。読み出し対象データが転送されるべきリードバッファ５２内の位置は、このリードコマンドに含まれるデータポインタによって指定される。そして、リード制御部２２は、このリードコマンドの完了を示す応答をホスト２に返し、リードコマンドの完了を示す応答をホスト２のコンプリーションキュー７２に入れる。

読み出し対象データがＮＡＮＤ型フラッシュメモリ５から読み出し可能になっていない場合、つまり読み出し対象データがまだ書き込みが開始されていない書き込み待ちデータまたは書き込みは開始されたがＮＡＮＤ型フラッシュメモリ５から正常に読み出すことができない書き込み途中のデータである場合、リード制御部２２は、ＤＲＡＭバッファ３２またはホストメモリ内のライトバッファ５１からこの読み出し対象データを読み出し、読み出した読み出し対象データをホスト２に返す。ホストメモリ内のライトバッファ５１からこの読み出し対象データを読み出す場合には、まず、リード制御部２２は、読み出し対象データをＤＭＡＣ１５を用いてライトバッファ５１から内部リードバッファ１６’に転送し、そしてこの読み出し対象データをＤＭＡＣ１５を用いて内部リードバッファ１６’からホストメモリ内のリードバッファ５２に転送する。ＤＲＡＭバッファ３２からこの読み出し対象データを読み出す場合には、リード制御部２２は、ＤＲＡＭバッファ３２からこの読み出し対象データを内部リードバッファ１６’に読み出し、そしてこの読み出し対象データをＤＭＡＣ１５を用いて内部リードバッファ１６’からホストメモリ内のリードバッファ５２に転送する。

コントローラ４は、書き込み先ブロック管理テーブル３４を使用して、書き込み先ブロックとして現在使用されているブロック毎に、このブロックに書き込むことが決定され且つ読み出し可能になっていないデータが存在しているバッファアドレスを管理してもよい。ＤＲＡＭバッファ３２に転送済みで且つＮＡＮＤ型フラッシュメモリ５から読み出し可能になっていないデータに対応するバッファアドレスは、このデータが存在するＤＲＡＭバッファ３２内の位置を示す。ＤＲＡＭバッファ３２に転送されておらず且つＮＡＮＤ型フラッシュメモリ５から読み出し可能になっていないデータに対応するバッファアドレスは、このデータが存在するホストメモリ内のライトバッファ５１内の位置を示す。したがって、リード制御部２２は、ＮＡＮＤ型フラッシュメモリ５から読み出し可能になっていない読み出し対象データに対応するバッファアドレスに基づいて、ＤＲＡＭバッファ３２またはホストメモリ内のライトバッファ５１からこの読み出し対象データを読み出すことができ、読み出した読み出し対象データをホスト２に返すことができる。

よって、ホスト２は、ライトバッファ５１に向けたリード要求とＳＳＤ３に向けたリードコマンドを選択的に発行する処理を行わずとも、ＳＳＤ３に向けたリードコマンドそれぞれを発行するというシンプルな処理を行うだけで、所望のデータをＳＳＤ３から受け取ることができる。

図１２のフローチャートは、ＳＳＤ３において実行される書き込み動作の手順を示す。
コントローラ４は、ストリームＩＤを含むライトコマンドそれぞれをホスト２から受信する（ステップＳ１１）。コントローラ４は、受信したライトコマンドそれぞれをストリーム毎に分類する（ステップＳ１２）。ステップＳ１２では、コントローラ４は、受信したライトコマンドの各々をコマンドキュー４１−１〜４１−ｎの一つに格納することによって、受信されたライトコマンドそれぞれをストリーム＃１〜＃ｎに対応する複数のグループに分類する。これにより、ストリームＩＤ＃１を含むライトコマンドそれぞれはコマンドキュー４１−１に蓄積され、ストリームＩＤ＃２を含むライトコマンドそれぞれはコマンドキュー４１−２に蓄積され、そしてストリームＩＤ＃ｎを含むライトコマンドそれぞれはコマンドキュー４１−ｎに蓄積される。

コントローラ４は、蓄積されたライトコマンドに対応する書き込み待ちのライトデータのサイズをストリーム毎にチェックして、書き込み待ちのライトデータのサイズがＮＡＮＤ型フラッシュメモリ５の最小書き込みサイズに達したストリームを検出する（ステップＳ１３）。すなわち、ステップＳ１３では、コントローラ４は、複数のグループの各々に関して、同じグループに属するライトコマンドそれぞれによって指定される長さの合計を算出することによって同じグループに属するライトコマンドの集合に関連付けられたライトデータの長さ（書き込み待ちのライトデータのサイズ）が最小書き込みサイズに達したか否かを判定する。

書き込み待ちのライトデータのサイズが最小書き込みサイズに達したストリームを検出した場合（ステップＳ１４のＹＥＳ）、コントローラ４は、ホストメモリ内のライトバッファ５１から内部バッファ１６に、検出したストリームに関連付けられた最小書き込みサイズ分のライトデータを転送する（ステップＳ１５）。そして、コントローラ４は、内部バッファ１６に転送されたライトデータを、このストリーム用に割り当てられている書き込み先ブロックに書き込む（ステップＳ１６）。

なお、コントローラ４は、このストリームに関連付けられたライトコマンドそれぞれの完了を示す応答を、ステップＳ１５におけるデータ転送完了後、またはステップＳ１６における書き込み先ブロックへの書き込み完了後に、ホスト２に返す。

図１３のフローチャートは、ＳＳＤ３において実行される書き込み動作の別の手順を示す。
図１３の書き込み動作においては、図１２のステップＳ１１〜Ｓ１６の処理にステップＳ２１〜Ｓ２３の処理が追加されている。コントローラ４は、ライトコマンド毎に、その受信からの経過時間をチェックする。

書き込み待ちのライトデータのサイズが最小書き込みサイズに達したストリームが検出されなかった場合（ステップＳ１４のＮＯ）、コントローラ４は、あるライトコマンドの受信から所定時間が経過したストリームの有無を検出する（ステップＳ２１）。

ライトコマンドの受信から所定時間が経過したストリームを検出した場合（ステップＳ２１のＹＥＳ）、コントローラ４は、この検出されたストリームに対応するライトコマンドの集合に関連付けられたライトデータの長さが最小書き込みサイズに達していなくても、この検出されたストリームに対応するライトコマンドの集合に関連付けられたライトデータをホストメモリ内のライトバッファ５１から内部バッファ１６に転送する（ステップＳ２２）。

コントローラ４は、内部バッファ１６に転送されたライトデータにパディングを加えることによって最小書き込みサイズ分のデータを生成し、検出されたストリームに割り当てられた書き込み先ブロックにこの生成されたデータを書き込む（ステップＳ２３）。

なお、コントローラ４は、ライトコマンドの受信から所定時間が経過したストリームに関連付けられたライトコマンドそれぞれの完了を示す応答を、ステップＳ２２におけるデータ転送完了後、またはステップＳ２３における書き込み先ブロックへの書き込み完了後に、ホスト２に返す。

図１４のフローチャートは、ＳＳＤ３において実行される書き込み動作の別の手順を示す。
図１４の書き込み動作においては、図１２のステップＳ１１〜Ｓ１６の処理にステップＳ３１およびＳ３２の処理が追加されている。コントローラ４は、ライトコマンド毎に、その受信からの経過時間をチェックする。

書き込み待ちのライトデータのサイズが最小書き込みサイズに達したストリームが検出されなかった場合（ステップＳ１４のＮＯ）、コントローラ４は、受信から所定時間が経過したライトコマンドの有無を検出する（ステップＳ３１）。

あるストリームに対応するライトコマンドの受信から所定時間が経過したことを検出した場合（ステップＳ３１のＹＥＳ）、コントローラ４は、このライトコマンドに関連付けられたライトデータをホストメモリ内のライトバッファ５１からＤＲＡＭバッファ３２にこのストリーム用のライトデータとして転送する（ステップＳ３２）。このライトコマンドに関連付けられたライトデータをホストメモリ内のライトバッファ５１からＤＲＡＭバッファ３２に転送した後、コントローラ４は、このライトコマンドを、このライトコマンドが格納されているコマンドキューから削除する。そして、コントローラ４は、このライトコマンドの完了を示す応答をホスト２に返す。

このように、あるストリームに対応するライトコマンドの受信から所定時間が経過した場合、このライトコマンドに関連付けられたライトデータをホストメモリ内のライトバッファ５１からＤＲＡＭバッファ３２に転送する処理と、このライトコマンドの完了を示す応答をホスト２に返す処理とがコントローラ４によって実行される。

また、このようにあるストリームに対応するグループに属するライトコマンドに関連付けられたライトデータをＤＲＡＭバッファ３２に転送する構成においては、コントローラ４は、ＤＲＡＭバッファ３２に転送したライトデータの長さとこのストリームに対応するグループに属するライトコマンドの集合に関連付けられた書き込み待ちのライトデータの長さとの合計長さが最小書き込みサイズに達したことを条件に、ホストメモリ内のライトバッファ５１から内部バッファ１６へのデータ転送を実行する。

図１５のフローチャートは、ＤＲＡＭバッファ３２を使用してＳＳＤ３において実行される書き込み動作の手順を示す。
コントローラ４は、ストリームＩＤを含むライトコマンドそれぞれをホスト２から受信する（ステップＳ４１）。コントローラ４は、受信したライトコマンドそれぞれをストリーム毎に分類する（ステップＳ４２）。ステップＳ４２では、コントローラ４は、受信したライトコマンドの各々をコマンドキュー４１−１〜４１−ｎの一つに格納することによって、受信されたライトコマンドそれぞれをストリーム＃１〜＃ｎに対応する複数のグループに分類する。これにより、ストリームＩＤ＃１を含むライトコマンドそれぞれはコマンドキュー４１−１に蓄積され、ストリームＩＤ＃２を含むライトコマンドそれぞれはコマンドキュー４１−２に蓄積され、そしてストリームＩＤ＃ｎを含むライトコマンドそれぞれはコマンドキュー４１−ｎに蓄積される。

コントローラ４は、蓄積されたライトコマンドに対応する書き込み待ちのライトデータのサイズとＤＲＡＭバッファ３２内のライトデータのサイズの合計サイズ（合計長さ）をストリーム毎にチェックして、合計サイズがＮＡＮＤ型フラッシュメモリ５の最小書き込みサイズに達したストリームを検出する（ステップＳ４３）。すなわち、ステップＳ４３では、コントローラ４は、複数のグループの各々に関して、コマンドキュー内のライトコマンドの集合に関連付けられた書き込み待ちのライトデータの長さとＤＲＡＭバッファ３２内のライトデータの長さとの合計長さが最小書き込みサイズに達したか否かを判定する。

コマンドキュー内のライトコマンドの集合に関連付けられた書き込み待ちのライトデータの長さとＤＲＡＭバッファ３２内のライトデータの長さとの合計長さが最小書き込みサイズに達したストリームを検出した場合（ステップＳ４４のＹＥＳ）、コントローラ４は、ＤＲＡＭバッファ３２から内部バッファ１６に、検出されたストリーム用のライトデータを転送する（ステップＳ４５）。コントローラ４は、ホストメモリ内のライトバッファ５１から内部バッファ１６に、検出したストリームに関連付けられたライトデータを転送する（ステップＳ４６）。そして、コントローラ４は、ホストメモリ内のライトバッファ５１から内部バッファ１６に転送されたライトデータを、ＤＲＡＭバッファ３２から内部バッファ１６に転送されたライトデータと一緒に、このストリーム用に割り当てられている書き込み先ブロックに書き込む（ステップＳ４７）。

なお、コントローラ４は、ホストメモリ内のライトバッファ５１から内部バッファ１６に転送されたライトデータに対応するライトコマンドそれぞれの完了を示す応答を、ステップＳ４６におけるデータ転送完了後、またはステップＳ４７における書き込み先ブロックへの書き込み完了後に、ホスト２に返す。また、これらライトコマンドはコマンドキューから削除される。

書き込み待ちのライトデータの長さとＤＲＡＭバッファ３２内のライトデータの長さとの合計長さが最小書き込みサイズに達したストリームが検出されなかった場合（ステップＳ４４のＮＯ）、コントローラ４は、図１４のステップＳ３１、Ｓ３２の処理を実行する。

すなわち、コントローラ４は、受信から所定時間が経過したライトコマンドの有無を検出する（ステップＳ３１）。あるストリームに対応するライトコマンドの受信から所定時間が経過したことを検出した場合（ステップＳ３１のＹＥＳ）、コントローラ４は、このライトコマンドに関連付けられたライトデータをホストメモリ内のライトバッファ５１からＤＲＡＭバッファ３２にこのストリーム用のライトデータとして転送する（ステップＳ３２）。このライトコマンドに関連付けられたライトデータをホストメモリ内のライトバッファ５１からＤＲＡＭバッファ３２に転送した後、コントローラ４は、このライトコマンドを、このライトコマンドが格納されているコマンドキューから削除する。そして、コントローラ４は、このライトコマンドの完了を示す応答をホスト２に返す。

以上説明したように、本実施形態によれば、複数のストリームに対応する複数のグループの各々に関して、同じグループに属するライトコマンドの集合に関連付けられたライトデータの長さがＮＡＮＤ型フラッシュメモリ５の最小書き込みサイズに達したか否かが判定される。あるストリームに対応するグループに属するライトコマンドの集合に関連付けられたライトデータの長さが最小書き込みサイズに達した場合、最小書き込みサイズを有する、このグループに属するライトコマンドの集合に関連付けられたライトデータが、ホストメモリ内のライトバッファ５１から内部バッファ１６に転送される。そして、内部バッファ１６に転送されたライトデータが、このストリームに対応する書き込み先ブロックに書き込まれる。このライトデータが書き込み先ブロックに書き込まれると、内部バッファ１６内の記憶領域は即座に解放可能となる。よって、内部バッファ１６を、最小書き込みサイズを有する別のストリームに対応するライトデータの転送に利用することが可能となる。したがって、内部バッファ１６のサイズは最小書き込みサイズと同程度のサイズで十分である。

よって、ホスト２からライトコマンドを受信する度にライトデータをホスト２からＳＳＤ３内のバッファに転送するという構成に比し、ＳＳＤ３内に設けることが必要なバッファのサイズを削減することができる。

なお、本実施形態では、不揮発性メモリとしてＮＡＮＤ型フラッシュメモリを例示した。しかし、本実施形態の機能は、例えば、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、又は、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のような他の様々な不揮発性メモリにも適用できる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２…ホスト、３…ＳＳＤ、４…コントローラ、５…ＮＡＮＤ型フラッシュメモリ、１６…内部バッファ、２１…ライト制御部、２２…リード制御部、５１…ライトバッファ。

Claims (9)

1. ホストに接続可能なメモリシステムであって、
   複数のブロックを含む不揮発性メモリと、
   前記不揮発性メモリに電気的に接続され、複数のストリームに対応する複数の書き込み先ブロックを前記複数のブロックから割り当てるように構成されたコントローラとを具備し、
   前記コントローラは、
   前記複数のストリームの一つを示すストリーム識別子を各々が含む複数のライトコマンドを前記ホストから受信し、
   前記受信されたライトコマンドそれぞれを前記複数のストリームに対応する複数のグループに分類し、
   前記複数のグループの各々に関して、同じグループに属するライトコマンドの集合に関連付けられたライトデータの長さが前記不揮発性メモリの最小書き込みサイズに達したか否かを判定し、
   前記複数のストリームのうちの第１のストリームに対応する第１のグループに属するライトコマンドの集合に関連付けられたライトデータの長さが前記最小書き込みサイズに達した場合、前記最小書き込みサイズを有する、前記第１のグループに属するライトコマンドの集合に関連付けられたライトデータを、前記ホストのメモリ内のライトバッファから前記メモリシステム内の第１のバッファに転送し、
   前記第１のバッファに転送された前記ライトデータを、前記複数の書き込み先ブロックのうちの前記第１のストリームに対応する第１の書き込み先ブロックに書き込むように構成されている、メモリシステム。
2. 前記コントローラは、前記第１のバッファへの前記ライトデータの転送完了後、もしくは前記第１の書き込み先ブロックへの前記ライトデータの書き込み完了後に、前記第１のグループに属する前記ライトコマンドの各々の完了を示す応答を前記ホストに返すように構成されている請求項１記載のメモリシステム。
3. 前記コントローラは、同じグループに属するライトコマンドそれぞれによって指定される長さの合計を算出することによって同じグループに属するライトコマンドの集合に関連付けられたライトデータの長さが前記最小書き込みサイズに達したか否かを判定する請求項１記載のメモリシステム。
4. 前記コントローラは、前記受信されたライトコマンドの各々を前記複数のストリームに対応する前記メモリシステム内の複数のコマンドキューの一つに格納することによって前記受信されたライトコマンドそれぞれを前記複数のグループに分類するように構成されている請求項１記載のメモリシステム。
5. 前記コントローラは、
   前記複数のストリームのうちの第２のストリームに対応する第２のグループに属するライトコマンドの受信から所定時間が経過した場合、
   前記第２のグループに属するライトコマンドの集合に関連付けられたライトデータの長さが前記最小書き込みサイズに達していなくても、前記第２のグループに属するライトコマンドの集合に関連付けられたライトデータを前記ホストのメモリ内の前記ライトバッファから前記第１のバッファに転送し、
   前記第１のバッファに転送された前記ライトデータにパディングを加えて前記最小書き込みサイズ分のライトデータを生成し、前記生成されたライトデータを前記複数の書き込み先ブロックのうちの前記第２のストリームに対応する第２の書き込み先ブロックに書き込むように構成されている請求項１記載のメモリシステム。
6. 前記コントローラは、前記複数のストリームのうちの第２のストリームに対応する第２のグループに属するライトコマンドの受信から所定時間が経過した場合、前記第２のグループに属する前記ライトコマンドに関連付けられたライトデータを前記ホストのメモリ内の前記ライトバッファから前記メモリシステム内の第２のバッファに前記第２のストリーム用のライトデータとして転送し、前記第２のグループに属する前記ライトコマンドの完了を示す応答を前記ホストに返すように構成されている請求項１記載のメモリシステム。
7. 前記コントローラは、前記第２のバッファに格納されている前記第２のストリーム用のライトデータの長さと前記第２のグループに属するライトコマンドの集合に関連付けられたライトデータの長さとの合計長さが前記最小書き込みサイズに達した場合、前記第２のグループに属する前記ライトコマンドの集合に関連付けられたライトデータを前記ホストのメモリ内の前記ライトバッファから前記第１のバッファに転送し、前記第１のバッファに転送された前記ライトデータを前記第２のバッファに格納されている前記第２のストリーム用のライトデータと一緒に、前記複数の書き込み先ブロックのうちの前記第２のストリームに対応する第２の書き込み先ブロックに書き込むように構成されている請求項６記載のメモリシステム。
8. 前記第１のバッファは前記最小書き込みサイズと同じサイズを有する請求項１記載のメモリシステム。
9. 複数のブロックを含む不揮発性メモリを含むメモリシステムを制御する制御方法であって、
   複数のストリームに対応する複数の書き込み先ブロックを前記複数のブロックから割り当てることと、
   前記複数のストリームの一つを示すストリーム識別子を各々が含む複数のライトコマンドをホストから受信することと、
   前記受信されたライトコマンドそれぞれを前記複数のストリームに対応する複数のグループに分類することと、
   前記複数のグループの各々に関して、同じグループに属するライトコマンドの集合に関連付けられたライトデータの長さが前記不揮発性メモリの最小書き込みサイズに達したか否かを判定することと、
   前記複数のストリームのうちの第１のストリームに対応する第１のグループに属するライトコマンドの集合に関連付けられたライトデータの長さが前記最小書き込みサイズに達した場合、前記最小書き込みサイズを有する、前記第１のグループに属するライトコマンドの集合に関連付けられたライトデータを、前記ホストのメモリ内のライトバッファから前記メモリシステム内の第１のバッファに転送することと、
   前記第１のバッファに転送された前記ライトデータを、前記複数の書き込み先ブロックのうちの前記第１のストリームに対応する第１の書き込み先ブロックに書き込むこととを具備する制御方法。

Images