CN110287128B - 一种融合闪存的cpu虚拟dram控制器 - Google Patents

一种融合闪存的cpu虚拟dram控制器 Download PDF

Info

Publication number
CN110287128B
CN110287128B CN201910426225.6A CN201910426225A CN110287128B CN 110287128 B CN110287128 B CN 110287128B CN 201910426225 A CN201910426225 A CN 201910426225A CN 110287128 B CN110287128 B CN 110287128B
Authority
CN
China
Prior art keywords
dram
flash memory
cpu
space
virtual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910426225.6A
Other languages
English (en)
Other versions
CN110287128A (zh
Inventor
杨晨光
林琦
杨艳萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Weimi Technology Development Co ltd
Original Assignee
Beijing Rongxin Micro Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Rongxin Micro Technology Co ltd filed Critical Beijing Rongxin Micro Technology Co ltd
Priority to CN201910426225.6A priority Critical patent/CN110287128B/zh
Publication of CN110287128A publication Critical patent/CN110287128A/zh
Application granted granted Critical
Publication of CN110287128B publication Critical patent/CN110287128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明涉及一种融合闪存的CPU虚拟DRAM控制器，解决的是增加容量的技术问题，通过采用所述融合闪存的CPU虚拟DRAM控制器的DRAM空间由闪存空间替换，设置一个数据交换开关连接闪存空间与DRAM控制器的技术方案，较好的解决了该问题，可用于DRAM控制器中。

Description

一种融合闪存的CPU虚拟DRAM控制器
技术领域
本发明涉及DRAM控制器领域，具体涉及一种融合闪存的CPU虚拟DRAM控制器。
背景技术
DRAM芯片即动态随机存取存储器，DRAM 只能将数据保持很短的时间，所以需要定时刷新，同时断电后数据也将消失。DRAM 分为很多种，常见的主要有FPRAM/FastPage、EDORAM、SDRAM、DDR RAM、RDRAM、SGRAM 以及 WRAM 等。
数据库等应用要求数据加载到内存中运行，对系统内存容量的需求很大。现有CPU的容量取决于实际连接的DRAM大小，实现大内存容量需很高成本。现有的DRAM控制器存在容量小的问题。
本发明的一种融合闪存的CPU虚拟DRAM控制器能够解决上述问题。
发明内容
本发明所要解决的技术问题是现有技术中存在的容量小的技术问题。提供一种新的融合闪存的CPU虚拟DRAM控制器，该融合闪存的CPU虚拟DRAM控制器具有容量大的特点。
为解决上述技术问题，采用的技术方案如下：
一种融合闪存的CPU虚拟DRAM控制器，所述融合闪存的CPU虚拟DRAM控制器的DRAM空间由闪存空间替换，设置一个数据交换开关连接闪存空间与DRAM控制器。
本发明的工作原理：本发明在CPU的DRAM控制器上用闪存空间代替DRAM空间，可以百倍提高CPU的有效地址空间。
上述方案中，为优化，进一步地，所述闪存空间替换DRAM空间采用以配置缓存控制方法进行缓存控制，实现DRAM与闪存空间相匹配；所述数据交换开关还连接有虚拟控制单元，虚拟控制单元连接缓存控制器。
进一步地，所述虚拟控制单元连接有非易失启停交换控制单元，完成所述CPU虚拟DRAM控制器的非易失DRAM控制管理。
进一步地，所述缓存控制流程为：
步骤1，判定CPU地址是否在缓存，若是，则访问DRAM控制器，并定义CPU_RDY=1；若否，DRAM与虚拟DRAM更新数据，并定义CPU_RDY返还CPU。
进一步地，所述配置缓存方法采用适度干预缓存调度的机制，X位用来常驻，禁止替换；未干预缓存调度时，采用内含调度方法。
进一步地，将CPU的DRAM控制器地址空间D扩展为闪存地址空间F；所述地址空间D有M个地址线，闪存地址空间有N个地址线；其中F大于D；虚拟DRAM扩展倍数K=F/D。
进一步地，所述CPU为64位。
将64位CPU的DRAM控制器地址空间D（M个地址线），扩展为闪存（FLASH）地址空间F（N个地址线），这里F远大于D；设D=8GB，F=1TB，则M=33bit, N=40bit。这里虚拟DRAM扩展倍数K=F/D =128。DRAM空间实际是VIRTUAL-DRAM (FLASH)空间的CACHE。易失的DRAM在加电的初始化过程中可以有如下选项：从非易失的FLASH空间恢复到前次关机的状态；从外部存储设备写入DRAM。
本发明的有益效果：闪存的容量可以达到DRAM的百倍以上。本发明提出在CPU的DRAM控制器上用闪存空间代替DRAM空间，可以百倍提高CPU的有效地址空间，并实现非易失内存。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1，CPU-DRAM控制器示意图。
图2，现有的NVDIMM-P系统的结构示意图。
图3，融合闪存的CPU虚拟DRAM控制器示意图。
图4，虚拟DRAM框图。
图5，缓存流程图。
图6，虚拟DRAM缓存控制图。
图7，虚拟DRAM非易失控制流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
实施例1
如图1为现有CPU-DRAM控制器，为提高性能，现代高性能CPU将CPU内核与内存（DIMM）控制器与高速外部总线（PCIE）集成在CPU芯片中。每条DIMM所能访问的最大内存空间为最大DIMM规范规定，以DDR4为例，为128GB，而实际上DIMM容量远小于最大值。
如图2为NVDIMM-P系统的结构，将闪存与DRAM共同放置在DIMM接口上，报给系统的容量是闪存容量，能容易达到最大规定容量，超过DIMM规范值，需要采用特殊方法扩充地址。
如图3为本实施例提供的融合闪存的CPU虚拟DRAM控制器示意图。融合闪存和DRAM于CPU上的DRAM控制器，报给系统的存储容量为连接在控制器上的闪存与PCIE上的SSD(虚拟DRAM)之和, 容量扩充较NVDIMM-P灵活，并且DRAM接口既可以是DIMM也可以是DRAM颗粒。
图3中，本实施例提供一种融合闪存的CPU虚拟DRAM控制器，如图4，所述融合闪存的CPU虚拟DRAM控制器的DRAM空间由闪存空间替换，设置一个数据交换开关连接闪存空间与DRAM控制器。
所述闪存空间替换DRAM空间采用以配置缓存控制方法进行缓存控制，实现DRAM与闪存空间相匹配；所述数据交换开关还连接有虚拟控制单元，虚拟控制单元连接缓存控制器。
如图7，所述虚拟控制单元连接有非易失启停交换控制单元，完成所述CPU虚拟DRAM控制器的非易失DRAM控制管理。虚拟DRAM不仅大大增加了系统内存容量， 同时实现了内存的非易失，即断电保存。增加了非易失保存的交互机制，不仅适用于开关机，也适合运行中省电。
所述缓存控制流程，如图5：
步骤1，判定CPU地址是否在缓存，若是，则访问DRAM控制器，并定义CPU_RDY=1；若否，DRAM与虚拟DRAM更新数据，并定义CPU_RDY返还CPU。
所述配置缓存方法采用适度干预缓存调度的机制，X位用来常驻，禁止替换；未干预缓存调度时，采用内含调度方法。是因为本实施例中虚拟DRAM扩大存储容量是用大闪存容量代替DRAM容量。为了DRAM与的性能相当，采用如图6的缓存控制进行。鉴于难以用一种CACHE算法在任一应用有理想效率(>>99%)，本实施例使用软件适度干预缓存调度的机制，X位用来常驻，禁止替换。在软件未干预情况下，采用内含调度算法。
将CPU的DRAM控制器地址空间D扩展为闪存地址空间F；所述地址空间D有M个地址线，闪存地址空间有N个地址线；其中F大于D；虚拟DRAM扩展倍数K=F/D。
本实施例中，虚拟DRAM缓存采用双路缓存，对需要常驻的数据采用设置X位，防止被替换。对于一次性的数据流，可以强制不更新缓存。最大支持容量为256TB，即48位CPU地址。
尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员能够理解本发明，但是本发明不仅限于具体实施方式的范围，对本技术领域的普通技术人员而言，只要各种变化只要在所附的权利要求限定和确定的本发明精神和范围内，一切利用本发明构思的发明创造均在保护之列。

Claims (2)

1.一种融合闪存的CPU虚拟DRAM控制器，其特征在于：所述融合闪存的CPU虚拟DRAM控制器的DRAM空间由闪存空间替换，设置一个数据交换开关连接闪存空间与DRAM控制器；
所述闪存空间替换DRAM空间采用以配置缓存控制方法进行缓存控制，实现DRAM与闪存空间相匹配；
所述数据交换开关还连接有虚拟控制单元，虚拟控制单元连接缓存控制器；
闪存空间的容量达到DRAM的百倍以上；
所述虚拟控制单元连接有非易失启停交换控制单元，完成所述CPU虚拟DRAM控制器的非易失DRAM控制管理；
所述缓存控制流程为：
步骤1，判定CPU地址是否在缓存，若是，则访问DRAM控制器，并定义CPU_RDY=1；若否，DRAM与虚拟DRAM更新数据，并定义CPU_RDY返还CPU；
进一步的,所述配置缓存控制方法采用适度干预缓存调度的机制，X位用来常驻，禁止替换；未干预缓存调度时，采用内含调度方法；
进一步的,将CPU的DRAM控制器地址空间D扩展为闪存地址空间F；所述地址空间D有M个地址线，闪存地址空间有N个地址线；其中F大于D；虚拟DRAM扩展倍数K=F/D；
其中，易失的DRAM在加电的初始化过程中有如下选项：从非易失的FLASH空间恢复到前次关机的状态；从外部存储设备写入DRAM。
2.根据权利要求1所述的融合闪存的CPU虚拟DRAM控制器，其特征在于：所述CPU为64位。
CN201910426225.6A 2019-05-21 2019-05-21 一种融合闪存的cpu虚拟dram控制器 Active CN110287128B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910426225.6A CN110287128B (zh) 2019-05-21 2019-05-21 一种融合闪存的cpu虚拟dram控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910426225.6A CN110287128B (zh) 2019-05-21 2019-05-21 一种融合闪存的cpu虚拟dram控制器

Publications (2)

Publication Number Publication Date
CN110287128A CN110287128A (zh) 2019-09-27
CN110287128B true CN110287128B (zh) 2021-06-04

Family

ID=68002220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910426225.6A Active CN110287128B (zh) 2019-05-21 2019-05-21 一种融合闪存的cpu虚拟dram控制器

Country Status (1)

Country Link
CN (1) CN110287128B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1598789A (zh) * 2003-09-16 2005-03-23 深圳市格林耐特通信技术有限责任公司 用磁盘文件虚拟闪存读写数据的方法
CN103810113A (zh) * 2014-01-28 2014-05-21 华中科技大学 一种非易失存储器和动态随机存取存储器的融合内存系统
US20140365716A1 (en) * 2010-11-22 2014-12-11 Sk Hynix Memory Solutions Inc. Interface between multiple controllers
CN105607862A (zh) * 2015-08-05 2016-05-25 上海磁宇信息科技有限公司 一种dram与mram结合具有备份电源的固态硬盘
CN107025179A (zh) * 2015-11-09 2017-08-08 谷歌公司 存储器设备及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268297A (zh) * 2013-05-20 2013-08-28 浙江大学 基于异构多核平台的加速核虚拟便笺存储器的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1598789A (zh) * 2003-09-16 2005-03-23 深圳市格林耐特通信技术有限责任公司 用磁盘文件虚拟闪存读写数据的方法
US20140365716A1 (en) * 2010-11-22 2014-12-11 Sk Hynix Memory Solutions Inc. Interface between multiple controllers
CN103810113A (zh) * 2014-01-28 2014-05-21 华中科技大学 一种非易失存储器和动态随机存取存储器的融合内存系统
CN105607862A (zh) * 2015-08-05 2016-05-25 上海磁宇信息科技有限公司 一种dram与mram结合具有备份电源的固态硬盘
CN107025179A (zh) * 2015-11-09 2017-08-08 谷歌公司 存储器设备及方法

Also Published As

Publication number Publication date
CN110287128A (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
KR102686494B1 (ko) 구역 그룹화를 갖는 구역화된 네임스페이스
US10825534B2 (en) Per row activation count values embedded in storage cell array storage cells
US10545692B2 (en) Memory maintenance operations during refresh window
CN110799954B (zh) 非易失性存储器系统或子系统
US10268382B2 (en) Processor memory architecture
KR101968433B1 (ko) 메모리 액세스 방법, 저장-클래스 메모리, 및 컴퓨터 시스템
CN113467712A (zh) 用于固态驱动器的缓冲区优化
CN105630405B (zh) 一种存储系统及采用该存储系统的读写方法
CN103915110A (zh) 一种易失存储器的刷新方法及相关的易失存储器的控制器
US20140325134A1 (en) Prearranging data to commit to non-volatile memory
US20170285975A1 (en) Technologies for managing immutable data on a data storage device
US20140328127A1 (en) Method of Managing Non-Volatile Memory and Non-Volatile Storage Device Using the Same
JP2022537520A (ja) ハードディスク制御方法及び関連デバイス
US11822477B2 (en) Prefetch management for memory
US10095618B2 (en) Memory card with volatile and non volatile memory space having multiple usage model configurations
CN105607862A (zh) 一种dram与mram结合具有备份电源的固态硬盘
CN104616688A (zh) 一种集成mram的固态硬盘控制芯片及固态硬盘
CN107861884B (zh) 一种提高nand闪存中跨页存储地址映射效率的方法
CN105608013B (zh) 一种集成mram的存储卡控制芯片及存储卡
CN110287128B (zh) 一种融合闪存的cpu虚拟dram控制器
CN105630404A (zh) 一种使用mram的固态硬盘及读写方法
CN106201912B (zh) 一种内存访问方法与计算机系统
US20210141554A1 (en) Memory system
WO2023196176A1 (en) Storage optimization of cat table during background operations
CN106168928B (zh) 一种解决混合内存读延迟不确定性的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Yang Chenguang

Inventor after: Lin Qi

Inventor after: Yang Yanping

Inventor before: Lin Qi

Inventor before: Yang Yanping

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210428

Address after: 100085 room 065, 1st floor, building 15, chuangkezhen community, Haidian District, Beijing

Applicant after: Beijing Rongxin Micro Technology Co.,Ltd.

Address before: Room 705, 7th Floor, 12 Zhongcun South Street, Haidian District, Beijing

Applicant before: BEIJING WEIMI TECHNOLOGY DEVELOPMENT Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211102

Address after: 215000 room 217a, building B, science and technology entrepreneurship Park, Zhangjiagang Free Trade Zone, Suzhou City, Jiangsu Province

Patentee after: Rongxin micro (Suzhou) Electronics Co.,Ltd.

Address before: 100085 room 065, 1st floor, building 15, chuangkezhen community, Haidian District, Beijing

Patentee before: Beijing Rongxin Micro Technology Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220525

Address after: 100000 room 106, 1f, building 15, chuangkexiaozhen community, Haidian District, Beijing 065

Patentee after: Beijing Rongxin Micro Technology Co.,Ltd.

Address before: 215000 room 217a, building B, science and technology entrepreneurship Park, Zhangjiagang Free Trade Zone, Suzhou City, Jiangsu Province

Patentee before: Rongxin micro (Suzhou) Electronics Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240717

Address after: 100095 room 136, 1f, building 17, Chuangke town community supporting commercial building, Wenquan Town, Haidian District, Beijing

Patentee after: BEIJING WEIMI TECHNOLOGY DEVELOPMENT Co.,Ltd.

Country or region after: China

Address before: 100000 room 106, 1f, building 15, chuangkexiaozhen community, Haidian District, Beijing 065

Patentee before: Beijing Rongxin Micro Technology Co.,Ltd.

Country or region before: China