CN109741777A - 一种提高速度和保持数据时间的存储器 - Google Patents

Abstract

本发明涉及半导体存储器技术领域，尤其涉及一种提高速度和保持数据时间的存储器，其中包括：一嵌入式动态随机存储器，一非易失性存储器；嵌入式动态随机存储器与非易失性存储器连接，嵌入式动态随机存储器和非易失性存储器分别与一外部处理器连接；外部处理器对嵌入式动态随机存储器进行写数据操作，对非易失性存储器进行读数据操作，嵌入式动态随机存储器将数据转移至非易失性存储器中保存；嵌入式动态随机存储器利用绝缘体上硅工艺结合背栅调控技术以提高嵌入式动态随机存储器的读写数据速度与保持数据时间。上述技术方案的有益效果：很好的解决了存储器中晶体管漏电问题，同时又保证了存储器的读写速度和数据保持时间。

Description

一种提高速度和保持数据时间的存储器

技术领域

本发明涉及半导体存储器技术领域，尤其涉及一种提高速度和保持数据时间的存储器。

背景技术

基于绝缘体上硅技术的器件结构与鳍式场效应管相比，能够提供更好的低功耗和高性能体验，设计成本比鳍式场效应管也低，同时对于射频、嵌入式非易失性存储器的应用上使用全耗尽绝缘体上硅工艺将会更加有效。

对于易失性的存储设备例如动态随机存储器(Dynamic Random Access Memory，DRAM)虽然理论上有着无限次的写入操作次数,但由于存储数据时的漏电情况，必须要进行不断的刷新处理，才能保证数据的保持时间。对于非易失性的存储设备，虽然保持数据时间长，其断电之后数据也不消失，但是其写入寿命有期限，存在有限的写入操作次数之后性能降低，0/1电平分辨就很难实现。

对于存储器的漏电情况，虽然可以通过增加晶体管数量来增加电荷保持时间，达到在较长时间内都能致使漏电保持在可接受的范围内，但同样地，这种实现方式也增大了面积，使得可制作的容量降低。所以需要提供另一种解决方案来解决这一漏电问题，同时不影响其他方面的性能和效益。

发明内容

针对现有技术中存在的上述问题，本发明提出一种提高速度和保持数据时间的存储器。

具体技术方案如下：

一种提高速度和保持数据时间的存储器，其中包括：

一嵌入式动态随机存储器，一非易失性存储器；

所述嵌入式动态随机存储器与所述非易失性存储器连接，所述嵌入式动态随机存储器和所述非易失性存储器分别与一外部处理器连接；

所述外部处理器对所述嵌入式动态随机存储器进行写数据操作，所述外部处理器对所述非易失性存储器进行读数据操作，所述嵌入式动态随机存储器将数据转移至所述非易失性存储器中保存；

所述嵌入式动态随机存储器于绝缘体上硅工艺制作，包括至少两个晶体管及一电容，至少两个所述晶体管的场效应管沟道的下方增加一背栅，用以调节所述背栅的电压来调节所述嵌入式动态随机存储器的阈值电压，以提高所述嵌入式动态随机存储器的读写数据速度与保持数据时间。

进一步的，所述一种提高速度和保持数据时间的存储器的读写数据操作包括频繁写数据操作；和或

频繁读数据操作；和或

非频繁读写数据操作。

进一步的，所述频繁写数据操作于所述嵌入式动态随机存储器中进行，包括调节所述背栅的电压，以降低所述嵌入式动态随机存储器的阈值电压，增大电流密度，提高所述嵌入式动态随机存储器的读写数据速度。

进一步的，所述频繁读数据操作于所述非易失性存储器中进行所述读数据操作。

进一步的，所述非频繁读写数据操作于所述嵌入式动态随机存储器中进行，包括调节所述背栅的电压，增加所述嵌入式动态随机存储器的阈值电压，减小电流密度，提高所述嵌入式动态随机存储器的数据保持时间，降低所述嵌入式动态随机存储器的刷新频率。

进一步的，所述非易失性存储器包括相变存储器；和或

铁电存储器；和或

磁性存储器；和或

阻变存储器。

进一步的，所述嵌入式动态随机存储器进行所述频繁写数据操作的写数据操作频率大于所述嵌入式动态随机存储器的刷新频率。

进一步的，于进行所述频繁写数据操作时，

对于N型的所述晶体管，以调节所述背栅的电压为正，且大于一特定电压值x；

对于P型的所述晶体管，以调节所述背栅的电压为负，且小于一特定电压值y；

其中，x≠y。

进一步的，于所述非频繁读写数据操作时，

对于N型的所述晶体管，以调节所述背栅的电压为负，且小于一特定电压值m；

对于P型的所述晶体管，以调节所述背栅的电压为正，且大于一特定电压值n；

其中，m≠n。

进一步的，所述绝缘体上硅工艺结合背栅调控技术适用于任何其它片上嵌入式系统。

上述技术方案的有益效果：

通过外部处理器对嵌入式动态随机存储器行写数据操作，利用外部处理器对非易失性存储器进行读数据操作，同时嵌入式动态随机存储器将数据转移至非易失性存储器中保存，很好的解决了存储器中晶体管漏电问题，同时又保证了存储器的读写速度和数据保持时间。

附图说明

图1为本发明提供的一种提高速度和保持数据时间的存储器结构示意图；

图2为传统嵌入式动态随机存储器写入读出及漏电示意图；

图3为本发明提供的N型嵌入式动态随机存储器调控背栅漏电情况随时间变化示意图；

图4为本发明提供的绝缘体上硅背栅结构控制示意图；

图5为本发明提供的绝缘体上硅工艺MOS管的部分伏安特性曲线；

图6为本发明提供的P型调控背栅电压与泄漏电流变化示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图1至附图6和具体实施例对本发明作进一步说明，但不作为本发明的限定。

一种提高速度和保持数据时间的存储器，其中包括：

一嵌入式动态随机存储器1，一非易失性存储器2；

嵌入式动态随机存储器1与非易失性存储器2连接，嵌入式动态随机存储器1和非易失性存储器2分别与一外部处理器3连接；

外部处理器3对嵌入式动态随机存储器1进行写数据操作，外部处理器3对非易失性存储器2进行读数据操作，嵌入式动态随机存储器1将数据转移至非易失性存储器2中保存；

嵌入式动态随机存储器1于绝缘体上硅工艺制作，包括至少两个晶体管及一电容，至少两个晶体管的场效应管沟道的下方增加一背栅，用以调节背栅的电压来调节嵌入式动态随机存储器1的阈值电压，以提高嵌入式动态随机存储器1的读写数据速度与保持数据时间。

上述技术方案中，如图1所示，通过嵌入式动态随机存储器1和非易失存储器2相连接将嵌入式动态随机存储器1中保存的数据转移到非易失存储器2中进行长期保存，同时又分别与外部处理器3相连进行数据读写操作；由图可以看出，外部处理器3进行的写操作是只对嵌入式动态随机存储器1进行，对非易失存储器2只进行读操作，同时将嵌入式动态随机存储器1中的数据转移到非易失存储器2中，避免了一些存储器的有限次写操作的消耗。

进一步的，如图2所示，对于传统的嵌入式动态随机存储器1采用一个两个晶体管加一个电容构成的嵌入式结构，一个晶体管负责写入数据操作，另一个晶体管负责读出操作，分别存在写入位/字线和读出位/字线。存储数据时将代表一定数据定义的电荷存储在上述的电容上，由于存储的是电容，读写数据操作和保持数据操作都是与外部相连接，即存在着漏电，保持数据的电荷随时在泄漏，存入所述电容为数据0时存在着上拉泄漏电流，存入所述电容为数据1时存在着下拉泄漏电流；因此，采用如图3所示，为调控栅压所对应的泄漏速度变化图，其中，横坐标表示写入后的时间，以毫秒为单位，纵坐标表示存储节点电压，以伏特为单位，在背栅施加的电压即反向基底偏压为负并逐渐减小的变化中，写入“1”的泄漏速度变化的很明显，能够显著的减小泄漏速度，延长数据保持时间。

作为优选的实施例，一种提高速度和保持数据时间的存储器的读写数据操作包括频繁写数据操作；频繁读数据操作；非频繁读写数据操作；

频繁写数据操作于嵌入式动态随机存储器1中进行，包括调节背栅的电压，以降低嵌入式动态随机存储器1的阈值电压，增大电流密度，提高嵌入式动态随机存储器1的读写数据速度；

频繁读数据操作于非易失性存储器2中进行读数据操作；

非频繁读写数据操作于嵌入式动态随机存储器1中进行，包括调节背栅的电压，增加嵌入式动态随机存储器1的阈值电压，减小电流密度，提高嵌入式动态随机存储器1的数据保持时间，嵌入式动态随机存储器1的刷新频率。

上述技术方案中，通过调节背栅的电压来改变嵌入式动态随机存储器1的阈值电压，以此来改变，电流的密度，使嵌入式动态随机存储器1的读写速度和刷新频率改变，使得混合存储器既能保持良好的数据读写速度，又能使数据的保存时间变长。

进一步的，如图4所示，在普通的衬底结构中的沟道处更换成同正栅极与沟道间的氧化层，这样，衬底和沟道与衬底间氧化层同沟道共同构成一个MOS电容结构，称之为背栅结构，同时通过引出一电极与之相连，通过调节背栅上的电压，降低器件阈值电压，从而加强了栅控能力。将此运用于嵌入式动态随机存储器1中就能在需要大量写入时更可能的增大电流流量，从而更快速度写入；在没有写入操作时更好的减小电流泄漏，数据保持时间更长，从而减少刷新次数。

作为优选的实施例，非易失性存储器2包括相变存储器；铁电存储器；磁性存储器；阻变存储器，用以扩大混合存储器的使用范围。

作为优选的实施例，嵌入式动态随机存储器1进行频繁写数据操作的写数据操作频率大于嵌入式动态随机存储器1的刷新频率，用以数据保存更长时间。

进一步的，在进行频繁写数据操作时，

对于N型的晶体管，以调节背栅的电压为正，且大于一特定电压值x；

对于P型的晶体管，以调节背栅的电压为负，且小于一特定电压值y；

其中，x≠y。

进一步的，在进行非频繁读写数据操作时，

对于N型的晶体管，以调节背栅的电压为负，且小于一特定电压值m；

对于P型的晶体管，以调节背栅的电压为正，且大于一特定电压值n；

其中，m≠n。

上述技术方案中，通过调节背栅的电压大于某一特定值或小于某一特定值来保证一种提高速度和保持数据时间的存储器的读写速度和保存数据的时间，使一种提高速度和保持数据时间的存储器完美兼备这两种优势。

进一步的，如图5所示，为在绝缘体上硅上的器件电流随栅压变化的特性曲线图，其中，横坐标表示背栅的栅压，以伏特为单位，纵坐标表示器件的电流，以安培为单位，对于以N型的为例，在调控所述背栅栅压从1.1V往坐标轴左边移动，阈值电压增大，对栅上施加同一电压，电流变化逐渐减小，如果调控背栅栅压为负时，电流便非常微弱。结合到本发明提出的这种存储器结构，在外部处理器对存储器进行大量的写入时，N型为例，由外部处理器对嵌入式动态随机存储器1进行写入操作，这时将调控背栅到+1.1V～+3.3V，阈值电压较小，则流经嵌入式动态随机存储器1的电流就很大，数据写入很快，同时由于是大量密集的写入，写入频率大于嵌入式动态随机存储器1中的刷新频率，就不需要对该嵌入式动态随机存储器1写操作趋于进行刷新；对于读取数据操作，由于非易失型存储器2存储器的非易失型很好，数据都保存在非易失型存储器2中，所以外部处理器3直接访问非易失型存储器2进行读取数据操作；在外部处理器3进行密度不大的写入操作时，通过调控背栅电压为在-1.1V～-3.3V，使得嵌入式动态随机存储器1上的电流很小，虽然这个状态下写入速度不快，但由于写入频率或密度并不大所以影响不大，同时由于电流小，嵌入式动态随机存储器1上保持的数据泄漏时间也变长，在对写入总体影响不大的情况下，能够减少对嵌入式动态随机存储器1的刷新次数，从而降低功耗。

如图6所示，横坐标表示反向基底偏压，以伏特为单位，纵坐标表示漏电电流，以安培为单位，对于以P型器件为例，同N型相反但一致，调控背栅电压越大，则泄漏电流就小，相应的功耗就降低。

作为优选的实施例，上述绝缘体上硅工艺结合背栅调控技术适用于任何其它片上嵌入式系统，例如：微控制器、内存保护单元等。

以上所述仅为本发明较佳的实施方式和具体实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种提高速度和保持数据时间的存储器，其特征在于，包括：

一嵌入式动态随机存储器，一非易失性存储器；

所述嵌入式动态随机存储器与所述非易失性存储器连接，所述嵌入式动态随机存储器和所述非易失性存储器分别与一外部处理器连接；

所述外部处理器对所述嵌入式动态随机存储器进行写数据操作，所述外部处理器对所述非易失性存储器进行读数据操作，所述嵌入式动态随机存储器将数据转移至所述非易失性存储器中保存；

所述嵌入式动态随机存储器于绝缘体上硅工艺制作，包括至少两个晶体管及一电容，至少两个所述晶体管的场效应管沟道的下方增加一背栅，用以调节所述背栅的电压来调节所述嵌入式动态随机存储器的阈值电压，以提高所述嵌入式动态随机存储器的读写数据速度与保持数据时间。

2.根据权利要求1所述的一种提高速度和保持数据时间的存储器，其特征在于，所述一种提高速度和保持数据时间的存储器的读写数据操作包括频繁写数据操作；和或

频繁读数据操作；和或

非频繁读写数据操作。

3.根据权利要求2所述的一种提高速度和保持数据时间的存储器，其特征在于，所述频繁写数据操作于所述嵌入式动态随机存储器中进行，包括调节所述背栅的电压，以降低所述嵌入式动态随机存储器的阈值电压，增大电流密度，提高所述嵌入式动态随机存储器的读写数据速度。

4.根据权利要求2所述的一种提高速度和保持数据时间的存储器，其特征在于，所述频繁读数据操作于所述非易失性存储器中进行所述读数据操作。

5.根据权利要求2所述的一种提高速度和保持数据时间的存储器，其特征在于，所述非频繁读写数据操作于所述嵌入式动态随机存储器中进行，包括调节所述背栅的电压，增加所述嵌入式动态随机存储器的阈值电压，减小电流密度，提高所述嵌入式动态随机存储器的数据保持时间，降低所述嵌入式动态随机存储器的刷新频率。

6.根据权利要求1所述的一种提高速度和保持数据时间的存储器，其特征在于，所述非易失性存储器包括相变存储器；和或

铁电存储器；和或

磁性存储器；和或

阻变存储器。

7.根据权利要求3所述的一种提高速度和保持数据时间的存储器，其特征在于，所述嵌入式动态随机存储器进行所述频繁写数据操作的写数据操作频率大于所述嵌入式动态随机存储器的刷新频率。

8.根据权利要求3所述的一种提高速度和保持数据时间的存储器，其特征在于，于进行所述频繁写数据操作时，

对于N型的所述晶体管，以调节所述背栅的电压为正，且大于一特定电压值x；

对于P型的所述晶体管，以调节所述背栅的电压为负，且小于一特定电压值y；

其中，x≠y。

9.根据权利要求5所述的一种提高速度和保持数据时间的存储器，其特征在于，于所述非频繁读写数据操作时，

对于N型的所述晶体管，以调节所述背栅的电压为负，且小于一特定电压值m；

对于P型的所述晶体管，以调节所述背栅的电压为正，且大于一特定电压值n；

其中，m≠n。

10.根据权利要求1所述一种提高速度和保持数据时间的存储器，其特征在于，所述绝缘体上硅工艺结合背栅调控技术适用于任何其它片上嵌入式系统。