CN104485130A - 一种固态硬盘结构 - Google Patents

一种固态硬盘结构 Download PDF

Info

Publication number
CN104485130A
CN104485130A CN201410814388.9A CN201410814388A CN104485130A CN 104485130 A CN104485130 A CN 104485130A CN 201410814388 A CN201410814388 A CN 201410814388A CN 104485130 A CN104485130 A CN 104485130A
Authority
CN
China
Prior art keywords
solid state
state hard
hard disc
chip
embedded dram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410814388.9A
Other languages
English (en)
Other versions
CN104485130B (zh
Inventor
景蔚亮
陈邦明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinchu Integrated Circuit Co Ltd
Original Assignee
Shanghai Xinchu Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xinchu Integrated Circuit Co Ltd filed Critical Shanghai Xinchu Integrated Circuit Co Ltd
Priority to CN201410814388.9A priority Critical patent/CN104485130B/zh
Publication of CN104485130A publication Critical patent/CN104485130A/zh
Application granted granted Critical
Publication of CN104485130B publication Critical patent/CN104485130B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/4067—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the bipolar type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及计算机信息技术领域，尤其涉及一种固态硬盘结构，通过将控制器和嵌入式DRAM封装至主微控制器芯片中，一方面，该技术方案可以最大程度上的实现数据的快速读写，一定程度上节省了固态硬盘的功耗，降低了固态硬盘的尺寸，极大加强了固态硬盘的读写性能；另一方面因本技术方案的嵌入式DRAM的制作工艺与CMOS逻辑工艺完全兼容，因此可以完全的实现和控制器集成到同一块芯片中，从而降低了固态硬盘的生产成本，也利于固态硬盘性能的改善，更适用于各种移动终端设备上。

Description

一种固态硬盘结构
技术领域
本发明涉及计算机信息技术领域，尤其涉及一种固态硬盘结构。
背景技术
NAND型固态硬盘已经成为目前主流的非易失存储技术，广泛应用于数据中心、个人电脑、手机、智能终端、消费电子等各个领域，而且仍然呈现需求不断增长的局面。NAND型固态硬盘的制造工艺也已经发展到了10nm，从二维的制造工艺向三维的制造工艺转化，由于固态硬盘技术与传统硬盘技术不同，所以产生了不少新兴的存储器厂商，厂商只需购买NAND存储颗粒，再配以适当的控制芯片，就可以制造固态硬盘，如图1所示。新一代的固态硬盘普遍采用SATA接口，与传统的机械硬盘兼容，对一个固态硬盘来说，对其性能和可靠性影响最大的就是其控制芯片。
NAND型闪存的固有特点有：以页(page)为单位的读写操作，还有额外的以块(block)为单位的擦除操作，通常情况下对NAND型闪存的读速度要快于写速度，且远远大于擦除速度。因此，对控制芯片来说，要解决NAND型闪存读、写以及擦除操作之间速度不匹配的问题，提高固态硬盘的整体性能，一般各大厂商在固态硬盘中均加入了大容量的高速缓存机制。高速缓存机制即将数据暂存在读写速度较快的易失性存储器中，易失性存储器一般为SRAM或DRAM。例如，当系统需要将数据写到闪存芯片时，可以将数据先写到高速缓存中，当控制器空闲时再将数据写回闪存芯片；当系统需要从闪存芯片中读出数据时，可将该数据取出暂存到高速缓存中，当系统再次读取该数据时，即可直接从高速缓存中读出。由于高速缓存的读写速度要远远大于闪存芯片读写速度，因而固态硬盘的整体性能会大大提高。高速缓存SRAM速度非常快，可以集成到控制芯片内，但其漏电功耗高，芯片面积大，成本非常昂贵，因此目前市场上大多采用DRAM作为闪存芯片的高速缓存。DRAM存储单元面积小，读写速度也非常快，但其工艺一般与传统的CMOS逻辑工艺不兼容，因此在固态硬盘的母板上，控制芯片与DRAM高速缓存芯片是两颗分立的芯片，如图1所示，而且由于DRAM需要定期刷新才能保证数据完整，所以功耗也很高。
因此，如何解决上述固态硬盘中DRAM高速缓存功耗高、制造工艺不兼容等一系列问题成为本领域技术人员致力研究的方向。
发明内容
针对上述存在的问题，本发明公开一种固态硬盘结构，以解决现有技术中固态硬盘中DRAM高速缓存功耗高、制造工艺不兼容等缺陷。
本发明为解决上述问题所采用的技术方案为：
一种固态硬盘结构，其中，包括：存储芯片、一设置有控制器和嵌入式DRAM的主微控制器芯片；
所述嵌入式DRAM通过所述控制器与所述存储芯片连接。
较佳的，上述的固态硬盘结构，其中，所述存储芯片包括若干固态硬盘存储颗粒。
较佳的，上述的固态硬盘结构，其中，所述控制器和所述嵌入式DRAM均封装于一硅基板上，形成所述主微控制器芯片。
较佳的，上述的固态硬盘结构，其中，通过硅通孔技术实现所述控制器和所述嵌入式DRAM之间的垂直导通互连。
较佳的，上述的固态硬盘结构，其中，所述嵌入式DRAM为采用CMOS逻辑工艺实现电荷存储的存储器。
较佳的，上述的固态硬盘结构，其中，所述嵌入式DRAM的结构包括：
第一晶体管和第二晶体管；
所述第一晶体管的漏极与所述第二晶体管的栅极连接。
较佳的，上述的固态硬盘结构，其中，所述固态硬盘结构应用于移动终端设备上。
较佳的，上述的固态硬盘结构，其中，所述主微控制器芯片与所述移动终端设备的系统总线连接，以控制数据传输。
较佳的，上述的固态硬盘结构，其中，所述固态硬盘为NAND型固态硬盘。
上述发明具有如下优点或者有益效果：
本发明公开了一种固态硬盘结构，通过将控制器和嵌入式DRAM封装至主微控制器芯片中，一方面，该技术方案可以最大程度上的实现数据的快速读写，一定程度上节省了固态硬盘的功耗，降低了固态硬盘的尺寸，极大加强了固态硬盘的读写性能；另一方面因本技术方案的嵌入式DRAM的制作工艺与CMOS逻辑工艺完全兼容，因此可以完全的实现和控制器集成到同一块芯片中，从而降低了固态硬盘的生产成本，也利于固态硬盘性能的改善，更适用于各种移动终端设备上。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1是现有技术中固态硬盘的结构示意图；
图2是本发明中固态硬盘的结构示意图；
图3是本发明中通过封装技术实现嵌入式DRAM和控制器封装的结构示意图；
图4是本发明中嵌入式DRAM的结构示意图。
具体实施方式
本发明的中心思想是：通过将控制器和嵌入式DRAM封装至主微控制器芯片中，以进一步的降低固态硬盘的尺寸、节省功耗和加强固态硬盘的读写性能。
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
为解决现有技术中的固态硬盘的缺陷，本发明实施例提供了一种固态硬盘结构，用嵌入式DRAM(Embedded DRAM，简称eDRAM)来取代传统的DRAM高速缓存芯片，进而形成如图2所示的固态硬盘结构。
具体的，如图2所示，该固态硬盘(具体为NAND型固态硬盘，可应用于各种移动终端设备上)主要包括有存储芯片和与存储芯片连接的主微控制器芯片；其中该存储芯片中主要包括有若干固态硬盘存储颗粒，主微控制器芯片主要包括有控制器和嵌入式DRAM(Embedded DRAM，简称eDRAM)。其中，嵌入式DRAM通过控制器与存储芯片连接。
另外主微控制器芯片还通过一对外接口与移动终端设备的系统总线实现连接，以控制数据传输。
传统的DRAM高速缓存通过I/O接口实现与控制器的连接，本发明实施例中的eDRAM与控制器共同集成或者封装至同一个主微控制器芯片中，这样设计具有如下优势：
第一、本发明中的主微控制器芯片包含控制器和eDRAM，缩小了固态硬盘的尺寸，节省了母板面积，降低了固态硬盘的成本，更适用于移动设备中。
第二、传统的固态硬盘主微控制器需通过外部I/O端口才能访问DRAM高速缓存，本发明主微控制器芯片直接在芯片内部访问eDRAM，从而访问带宽明显增加，读写速度也会加快，提高了固态硬盘的整体性能。
第三、本发明利用eDRAM使其与控制器集成到一块芯片中，功耗也会明显降低。
在一可选但非限制性的实施例中，控制器和eDRAM均封装于一硅基板上，形成主微控制器芯片，并通过硅通孔技术实现控制器和eDRAM之间的垂直导通互连，如图3所示，其主要包括有控制器2、eDRAM1、硅基板4和封装衬底7。
具体的，控制器2和eDRAM1分别通过若干微焊点3与硅基板4的上表面连接，以进一步通过硅基板4完成多项数据的运算和交流，节省功耗，增加带宽，并且可以实现更高密度的封装。另外硅基板4中还设置有若干硅通孔(Through-Silicon Via，简称TSV)6，硅基板4上的引脚主要通过硅通孔技术(硅通孔技术是通过芯片和芯片之间制作垂直导通实现芯片之间互连的最新技术，能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能)与部分C4焊点5相连，而硅基板4的下表面通过该C4焊点5与封装衬底7的上表面连接，其中在封装衬底7中还设有若干走线(图中未示出)，该C4焊点5均通过该些若干走线形成位于封装衬底7下表面的球栅阵列封装(Ball Grid Array，简称BGA)8。
可见本发明实施例所包括控制器和eDRAM的主微控制器芯片可以最大程度上实现数据的快速读取，进一步节省功耗，降低固态硬盘的尺寸，可广泛的应用于各移动终端设备上，例如当系统需要从本发明固态硬盘中读取数据时，其控制器可将该数据及包含该数据的一段地址范围内的数据从存储芯片中读出并直接暂存到eDRAM中，而不需要再通过外部I/O端口再暂存到分立的DRAM高速缓存芯片中，当系统再一次读取上述地址范围内的数据时，控制器就可直接从eDRAM中读出，相比传统方式，无需再通过外部I/O端口从分立的DRAM高速缓存芯片中取出数据再传输至上一级系统。当系统需要将数据写回本发明所述固态硬盘时，控制器可将数据暂时写到eDRAM中，相比传统方式，无需再将数据通过外部I/O端口写到分立的DRAM高速缓存芯片；控制器在空闲时或者执行写回算法时，直接将暂存在eDRAM中的数据写回固态硬盘的存储芯片中，相比传统方式，无需再通过外部I/O端口将数据从分立的DRAM高速缓存芯片中读出再写到固态硬盘的存储芯片中。该技术方案能够更快、更高效的控制固态硬盘芯片的读写，固态硬盘读写性能得到加强。
传统的DRAM高速缓存芯片采用1T1C(1个晶体管和1个电容)的存储单元结构，利用大电容来存储电荷，其制造工艺与CMOS逻辑工艺不兼容。本发明实施例中的嵌入式DRAM为采用CMOS逻辑工艺实现电荷存储的存储器，其存储单元结构有2T(2个晶体管)单元、3T(3个晶体管)单元、2T1D(2个晶体管和1个二极管)单元等。由于电荷泄露的缘故，嵌入式DRAM也需要定期刷新才能保证数据不丢失。作为一个可选但非限制性的实施例，eDRAM的结构采用的是2T增益单元结构来实现电荷存储，其结构如图4所示：包括第一晶体管T1和第二晶体管T2，第一晶体管T1的漏极与第二晶体管T2的栅极连接，其电荷存储在第二晶体管T2的栅极，其工作原理具体如下：当对增益单元写入数据时，字线WL打开，第一晶体管T1导通，通过位线BL对第二晶体管T2的栅极进行充放电，例如若存储数据“1”，位线BL为高电平，从而对第二晶体管T2的栅极充电；若存储数据“0”，位线BL为低电平，从而对第二晶体管T2的栅极放电。当对增益单元读出数据时，通过对第二晶体管T2的源极和漏极施加一定偏压，栅极有无存储电荷导致源漏电流I的不同，通过灵敏放大器从而读出存储单元的数据。可见，用增益单元实现的eDRAM制作工艺与CMOS逻辑工艺完全兼容，因而完全可以和控制器集成到同一块芯片中，从而降低固态硬盘的生产成本，提高固态硬盘的性能。
因此，本发明提供的一种将控制器和eDRAM封装至同一主微控制器芯片的固态硬盘完全可以解决现有技术中固态硬盘中DRAM高速缓存功耗高、制造工艺不兼容等缺陷。
综上所述，本发明公开了一种固态硬盘结构，通过将控制器和嵌入式DRAM封装至主微控制器芯片中，一方面，该技术方案可以最大程度上的实现数据的快速读写，一定程度上节省了固态硬盘的功耗，降低了固态硬盘的尺寸，极大加强了固态硬盘的读写性能；另一方面因本技术方案的嵌入式DRAM的制作工艺与CMOS逻辑工艺完全兼容，因此可以完全的实现和控制器集成到同一块芯片中，从而降低了固态硬盘的生产成本，也利于固态硬盘性能的改善，更适用于各种移动终端设备上。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种固态硬盘结构，其特征在于，包括：存储芯片、一设置有控制器和嵌入式DRAM的主微控制器芯片；
所述嵌入式DRAM通过所述控制器与所述存储芯片连接。
2.如权利要求1所述的固态硬盘结构，其特征在于，所述存储芯片包括若干固态硬盘存储颗粒。
3.如权利要求1所述的固态硬盘结构，其特征在于，所述控制器和所述嵌入式DRAM均封装于一硅基板上，形成所述主微控制器芯片。
4.如权利要求3所述的固态硬盘结构，其特征在于，通过硅通孔技术实现所述控制器和所述嵌入式DRAM之间的垂直导通互连。
5.如权利要求1所述的固态硬盘结构，其特征在于，所述嵌入式DRAM为采用CMOS逻辑工艺实现电荷存储的存储器。
6.如权利要求5所述的固态硬盘结构，其特征在于，所述嵌入式DRAM的结构包括：
第一晶体管和第二晶体管；
所述第一晶体管的漏极与所述第二晶体管的栅极连接。
7.如权利要求1所述的固态硬盘结构，其特征在于，所述固态硬盘结构应用于移动终端设备上。
8.如权利要求7所述的固态硬盘结构，其特征在于，所述主微控制器芯片与所述移动终端设备的系统总线连接，以控制数据传输。
9.如权利要求1所述的固态硬盘结构，其特征在于，所述固态硬盘为NAND型固态硬盘。
CN201410814388.9A 2014-12-19 2014-12-19 一种固态硬盘结构 Active CN104485130B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410814388.9A CN104485130B (zh) 2014-12-19 2014-12-19 一种固态硬盘结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410814388.9A CN104485130B (zh) 2014-12-19 2014-12-19 一种固态硬盘结构

Publications (2)

Publication Number Publication Date
CN104485130A true CN104485130A (zh) 2015-04-01
CN104485130B CN104485130B (zh) 2018-04-20

Family

ID=52759668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410814388.9A Active CN104485130B (zh) 2014-12-19 2014-12-19 一种固态硬盘结构

Country Status (1)

Country Link
CN (1) CN104485130B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108053846A (zh) * 2017-11-30 2018-05-18 上海新储集成电路有限公司 一种机械硬盘
CN109144907A (zh) * 2017-06-27 2019-01-04 北京忆芯科技有限公司 实现快速读取的方法及介质接口控制器
CN109426443A (zh) * 2017-08-31 2019-03-05 慧荣科技股份有限公司 存储器控制装置和方法
CN109741777A (zh) * 2018-12-28 2019-05-10 上海新储集成电路有限公司 一种提高速度和保持数据时间的存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1833291A (zh) * 2003-08-27 2006-09-13 因芬奈昂技术股份有限公司 具有高速缓存数据接口的高密度闪存
CN101924550A (zh) * 2009-06-11 2010-12-22 复旦大学 一种采用增益单元eDRAM的查找表
US20130290605A1 (en) * 2012-04-30 2013-10-31 Moon J. Kim Converged memory and storage system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1833291A (zh) * 2003-08-27 2006-09-13 因芬奈昂技术股份有限公司 具有高速缓存数据接口的高密度闪存
CN101924550A (zh) * 2009-06-11 2010-12-22 复旦大学 一种采用增益单元eDRAM的查找表
US20130290605A1 (en) * 2012-04-30 2013-10-31 Moon J. Kim Converged memory and storage system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109144907A (zh) * 2017-06-27 2019-01-04 北京忆芯科技有限公司 实现快速读取的方法及介质接口控制器
CN109144907B (zh) * 2017-06-27 2021-08-10 北京忆芯科技有限公司 实现快速读取的方法及介质接口控制器
CN109426443A (zh) * 2017-08-31 2019-03-05 慧荣科技股份有限公司 存储器控制装置和方法
CN108053846A (zh) * 2017-11-30 2018-05-18 上海新储集成电路有限公司 一种机械硬盘
CN109741777A (zh) * 2018-12-28 2019-05-10 上海新储集成电路有限公司 一种提高速度和保持数据时间的存储器

Also Published As

Publication number Publication date
CN104485130B (zh) 2018-04-20

Similar Documents

Publication Publication Date Title
US11182078B2 (en) Method of accessing a data storage device using a multi-access command
US20160370998A1 (en) Processor Memory Architecture
US20160181214A1 (en) Stacked memory chip having reduced input-output load, memory module and memory system including the same
CN105468569A (zh) 一种包含大容量非易失性存储器的嵌入式系统
CN103984509B (zh) 异构nand型固态硬盘及提高其性能的方法
CN105808455B (zh) 访问内存的方法、存储级内存及计算机系统
KR20100097454A (ko) 복수의 상 변화 메모리들, 버퍼램, 및 낸드 플래시 메모리를 구비한 메모리 모듈
CN104866246A (zh) 一种混合固态硬盘
CN104485130A (zh) 一种固态硬盘结构
CN105632534A (zh) 一种混合使用dram和mram的固态硬盘
CN103810118A (zh) 一种新型的stt-mram缓存设计方法
US9455036B1 (en) System architectures with data transfer paths between different memory types
CN105632546A (zh) 一种mram芯片及其自刷新操作方法
TWI737703B (zh) 非揮發性記憶體模組以及操作儲存裝置的方法
US8750068B2 (en) Memory system and refresh control method thereof
Ikegami et al. MTJ-based" normally-off processors" with thermal stability factor engineered perpendicular MTJ, L2 cache based on 2T-2MTJ cell, L3 and last level cache based on 1T-1MTJ cell and novel error handling scheme
CN203733100U (zh) 基于相变存储器的存储系统结构
WO2022143434A1 (zh) 一种存储设备和计算机设备
CN110543430A (zh) 一种使用mram的存储装置
TWI835893B (zh) 半導體器件
US20210233585A1 (en) Multichip memory package with internal channel
CN107591177A (zh) 一种包含mram的芯片及其测试方法与维护方法
CN201788691U (zh) 存储电路、储存模块及具有存储功能的装置
US11908812B2 (en) Multi-die memory device with peak current reduction
CN105608021B (zh) 一种利用内容寻址mram存储装置和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant