CN203733100U - 基于相变存储器的存储系统结构 - Google Patents

基于相变存储器的存储系统结构 Download PDF

Info

Publication number
CN203733100U
CN203733100U CN201420117396.3U CN201420117396U CN203733100U CN 203733100 U CN203733100 U CN 203733100U CN 201420117396 U CN201420117396 U CN 201420117396U CN 203733100 U CN203733100 U CN 203733100U
Authority
CN
China
Prior art keywords
memory
pcm
external memory
internal
phase transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201420117396.3U
Other languages
English (en)
Inventor
贾智平
王冠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong University
Original Assignee
Shandong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong University filed Critical Shandong University
Priority to CN201420117396.3U priority Critical patent/CN203733100U/zh
Application granted granted Critical
Publication of CN203733100U publication Critical patent/CN203733100U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本实用新型公开了一种基于相变存储器的存储系统结构，包括内外存控制器及其外围设备以及与内外存控制器连接的内、外存存储单元；所述内存存储单元为相变存储器PCM和动态随机存取存储器DRAM，所述外存存储单元为相变存储器PCM。本实用新型将传统的计算机存储体系结构中分离的内存与外存联合起来，数据读写能力将比现在以外部I/O连接的外存高几十万倍，同时非常省电，从根本上解决外存与内存、传统存储层次结构与处理器之间性能不匹配的矛盾，内存和外存由同一控制器控制，读写过程的速度和能耗可以比现有存储系统优越万倍以上，从而从根本上解决内存与外存之间性能的巨大差异。

Description

基于相变存储器的存储系统结构
技术领域
本实用新型涉及一种基于相变存储器（Phase Change Memory，PCM）的内外存存储单元的存储系统结构。
背景技术
计算机存储系统包括了内存与外存。传统的内存（DRAM）与外存（硬盘）在速度与能耗上存在巨大的差异，如图1所示。
经比较，相变存储器PCM与动态随机存取存储器DRAM相比，相变存储器PCM是非易失的，不需要刷新操作；DRAM在硬件上所需的空间较大，它无法缩小到20纳米或更小的芯片上实现，而相变存储器甚至可以在5纳米的芯片上实现。因此，具有较强可塑性的相变存储器PCM成为替代动态随机存取存储器DRAM的很有吸引力的存储器。
但是使用相变存储器PCM存在如下问题：1、“读”“写”速度的不对称。相对于读操作而言，非易失性存储器上的写操作较慢并消耗更多的能量；2、非易失性存储器的擦写操作次数有限。因此仍然需要考虑相变存储器PCM的损耗均衡问题。
随着相变存储器PCM技术的发展，PCM可以提供比DRAM更多的存储容量，同时维持低消耗、低功耗。已经有几种基于PCM的存储架构被提出来了。第一种存储架构是用PCM直接替代DRAM；这是一种理想的架构，PCM的访问延迟不能满足DDR接口的时序要求。另一种存储架构是在PCM之前用一小块DRAM作为缓存，这种架构的访问时间和性能接近只有DRAM的架构。
在整个存储架构中，外存仍然是一个瓶颈。在之前的研究中，只有PCM被用来代替DRAM作为主存，而没有用来替换硬盘作为外存的存储器结构。
实用新型内容
本实用新型的目的就是为了解决上述问题，提出了一种基于相变存储器的存储系统结构。该结构把传统的计算机存储体系结构中分离的内存与外存联合起来，从根本上解决外存与内存、传统存储层次结构与处理器之间性能不匹配的矛盾。
为了实现上述目的，本实用新型采用如下技术方案：
一种基于相变存储器的存储系统结构，包括内外存控制器及其外围设备以及与内外存控制器连接的内、外存存储单元；所述内存存储单元为相变存储器PCM和动态随机存取存储器DRAM，所述外存存储单元为相变存储器PCM。
所述内外存控制器包括：
缓存模块、地址映射模块、读写逻辑单元、状态监测模块和损耗均衡单元。
所述地址映射模块与缓存模块、状态监测模块、损耗均衡单元和读写逻辑单元分别连接，损耗均衡单元与读写逻辑单元连接。
所述内外存控制器的外围模块包括：
DIMM接口：实现内外存控制器与CPU的连接通信。
时钟模块：用于为内外存控制器中的各个模块提供不同的时钟。
电源模块：用于为内外存控制器提供电源。
调试单元以及实现内外存控制器与内、外存存储单元连接的DDR接口和若干PCM接口。
所述PCM接口与相变存储器PCM连接，DDR接口与动态随机存取存储器DRAM连接。
本实用新型的有益效果是：
本实用新型将传统的计算机存储体系结构中分离的内存与外存联合起来，数据读写能力将比现在以外部I/O连接的外存高几十万倍，同时又非常省电，从根本上解决外存与内存、传统存储层次结构与处理器之间性能不匹配的矛盾，这是对现有存储系统的革命性变化。
本实用新型中内存和外存由同一控制器控制，可以应用在任何计算机或嵌入式系统的存储系统里，读写过程的速度和能耗可以比现有存储系统优越万倍以上，从而从根本上解决内存与外存之间性能的巨大差异。
附图说明
图1为传统的存储系统结构及数据传输路径示意图；
图2为本实用新型基于相变存储器的存储系统结构数据存储路径示意图；
图3为本实用新型基于相变存储器的存储系统结构示意图；
其中，1.DIMM接口,2.缓存模块,3.地址映射模块,4.读写逻辑单元,5.状态监测模块,6.损耗均衡单元,7.时钟模块,8.电源模块,9.调试单元,10.DDR接口,11.PCM接口,12.DRAM,13.PCM。
具体实施方式：
下面结合附图与实施例对本实用新型做进一步说明：
图2所示为本实用新型基于相变存储器的存储系统结构数据存储路径示意图，用相变存储器PCM13来替换DRAM和硬盘，达到内外存存储单元。在PCM13主存部分，由于PCM13的写延迟和写次数限制，仍然用一小块DRAM12作为缓存；通过一个内外存控制器来有效的管理PCM13，避免不均衡的写导致PCM单元损坏。本法明将传统的计算机存储体系结构中分离的内存与外存统一起来，内存和外存由同一控制器控制，可以应用在任何计算机或嵌入式系统的存储系统里。
如图3所示，一种基于相变存储器的存储系统结构，包括内外存控制器及其外围设备以及与内外存控制器连接的内、外存存储单元；内存存储单元为相变存储器PCM13和动态随机存取存储器DRAM12，外存存储单元为相变存储器PCM13。
内外存控制器及其外围设备主要包括以下模块：DIMM接口1、时钟模块7、电源模块8、调试单元9、缓存模块2、地址映射模块3、读写逻辑单元4、状态监测模块5、损耗均衡单元6、DDR接口10和PCM接口11。
其中DIMM接口1和CPU进行连接，然后通过该接口控制内外存存储单元的数据传输；时钟模块7用于管理内外存存储单元控制器内部的时钟，负责给内外存存储单元控制器中各个模块提供不同的时钟；电源模块8用于提供电源；DDR接口10和内外存存储单元中的DRAM12存储单元连接，然后通过该接口控制内外存存储单元中DRAM数据的传输；PCM接口11和内外存存储单元中的PCM13存储单元连接，然后通过该接口控制内外存存储单元中PCM数据的传输。
相对现有的硬盘或闪存固态硬盘，内外存存储单元原型系统在内外存读写速度和能耗效率方面将获得明显的突破。内外存存储单元原型系统使用Micron P8P相变存储器，我们的内外存存储单元原型系统的读操作峰值带宽为2GB/s左右，写操作的速度为400MB/s左右。读写性能指标推算如下：
根据Micron P8P相变存储器的技术手册，读16字节需要314ns，写64字节需要120us，那么我们可以推算出单个相变存储器芯片的峰值读带宽为48.6MB/s，写带宽为0.5MB/s。由于我们所设计的内外存存储单元原型系统中至少有32*4片可并行访问的相变存储器芯片，因此估算出理想情况下读峰值带宽可以达到32*4*48.6MB/s=6220.8MB/s=6GB/s。但是，这个速度在真实情况下很可能是达不到的。其原因是主要是内外存存储单元存储卡上有很多逻辑操作，会降低系统的响应速度。因此把这些因素考虑在内，我们预测内外存存储单元原型系统的读操作峰值带宽为2GB/s左右。写操作的峰值速度则为400MB/s，考虑到逻辑操作等开销，我们预测内外存存储单元原型系统的写操作平均带宽大概为300MB/s。
上述虽然结合附图对本实用新型的具体实施方式进行了描述，但并非对本实用新型保护范围的限制，所属领域技术人员应该明白，在本实用新型的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本实用新型的保护范围以内。

Claims (4)

1.一种基于相变存储器的存储系统结构，其特征是，包括内外存控制器及其外围设备以及与内外存控制器连接的内、外存存储单元；所述内存存储单元为相变存储器PCM和动态随机存取存储器DRAM，所述外存存储单元为相变存储器PCM。
2.如权利要求1所述的一种基于相变存储器的存储系统结构，其特征是，所述内外存控制器包括：
缓存模块、地址映射模块、读写逻辑单元、状态监测模块和损耗均衡单元；
所述地址映射模块与缓存模块、状态监测模块、损耗均衡单元和读写逻辑单元分别连接，损耗均衡单元与读写逻辑单元连接。
3.如权利要求1所述的一种基于相变存储器的存储系统结构，其特征是，所述内外存控制器的外围模块包括：
DIMM接口：实现内外存控制器与CPU的连接通信；
时钟模块：用于为内外存控制器中的各个模块提供不同的时钟；
电源模块：用于为内外存控制器提供电源；
调试单元以及实现内外存控制器与内、外存存储单元连接的DDR接口和若干PCM接口。
4.如权利要求3所述的一种基于相变存储器的存储系统结构，其特征是，所述PCM接口与相变存储器PCM连接，DDR接口与动态随机存取存储器DRAM连接。
CN201420117396.3U 2014-03-14 2014-03-14 基于相变存储器的存储系统结构 Expired - Fee Related CN203733100U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420117396.3U CN203733100U (zh) 2014-03-14 2014-03-14 基于相变存储器的存储系统结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420117396.3U CN203733100U (zh) 2014-03-14 2014-03-14 基于相变存储器的存储系统结构

Publications (1)

Publication Number Publication Date
CN203733100U true CN203733100U (zh) 2014-07-23

Family

ID=51203158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420117396.3U Expired - Fee Related CN203733100U (zh) 2014-03-14 2014-03-14 基于相变存储器的存储系统结构

Country Status (1)

Country Link
CN (1) CN203733100U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104572518A (zh) * 2014-12-30 2015-04-29 杭州华为数字技术有限公司 一种存储装置
CN104869340A (zh) * 2015-05-21 2015-08-26 北京航空航天大学 一种基于非易失性存储器作为内存的视频监控系统
CN103885724B (zh) * 2014-03-14 2016-08-24 山东大学 基于相变存储器的存储系统结构及其损耗均衡算法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103885724B (zh) * 2014-03-14 2016-08-24 山东大学 基于相变存储器的存储系统结构及其损耗均衡算法
CN104572518A (zh) * 2014-12-30 2015-04-29 杭州华为数字技术有限公司 一种存储装置
CN104572518B (zh) * 2014-12-30 2018-06-26 杭州华为数字技术有限公司 一种存储装置
CN104869340A (zh) * 2015-05-21 2015-08-26 北京航空航天大学 一种基于非易失性存储器作为内存的视频监控系统

Similar Documents

Publication Publication Date Title
CN106257400B (zh) 处理设备、计算系统及处理设备访问主存储器的方法
CN103810112B (zh) 一种非易失性内存系统及其管理方法
CN103810113B (zh) 一种非易失存储器和动态随机存取存储器的融合内存系统
CN102012791B (zh) 基于Flash的数据存储PCIE板卡
TWI614752B (zh) 經由記憶體通道關閉之節電技術
US10365842B2 (en) System and method for reducing power consumption of memory
CN107466418A (zh) 用于多级别单元模式非易失性存储器的成本优化单级别单元模式非易失性存储器
CN102097122B (zh) 一种多通道共享数据缓存区的NAND flash控制器电路
CN102541458B (zh) 一种提高电子硬盘数据写入速度的方法
CN110058800A (zh) 具有根据存储设备容量利用编程的单元存储密度模式的存储设备
CN103810126A (zh) 混合dram存储器及降低该dram存储器刷新时功耗的方法
CN105808455A (zh) 访问内存的方法、存储级内存及计算机系统
CN103593324A (zh) 一种具有自学习功能的快速启动低功耗计算机片上系统
CN103885724A (zh) 基于相变存储器的存储系统结构及其损耗均衡算法
US20170236566A1 (en) Data transfer for multi-loaded source synchrous signal groups
CN108062201A (zh) 用于固态驱动器的自虚拟化闪速存储器
CN203733100U (zh) 基于相变存储器的存储系统结构
TW202018513A (zh) 固態硬碟及其資料存取的方法
CN109840047A (zh) 一种降低读延时的方法及装置
CN104679681A (zh) Ahb总线访问片上sram的高速桥装置及其工作方法
JP2014532929A (ja) 埋め込みメモリ及び埋め込み式記憶システム
CN104409099A (zh) 基于FPGA的高速eMMC阵列控制器
CN104035897A (zh) 一种存储控制器
CN206331414U (zh) 一种固态硬盘
CN103164344B (zh) 一种闪存存储设备中数据管理的方法及装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140723

Termination date: 20150314

EXPY Termination of patent right or utility model