CN103885724B - 基于相变存储器的存储系统结构及其损耗均衡算法 - Google Patents

基于相变存储器的存储系统结构及其损耗均衡算法 Download PDF

Info

Publication number
CN103885724B
CN103885724B CN201410095582.6A CN201410095582A CN103885724B CN 103885724 B CN103885724 B CN 103885724B CN 201410095582 A CN201410095582 A CN 201410095582A CN 103885724 B CN103885724 B CN 103885724B
Authority
CN
China
Prior art keywords
memory
address
zone
hot
phase transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410095582.6A
Other languages
English (en)
Other versions
CN103885724A (zh
Inventor
贾智平
王冠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong University
Original Assignee
Shandong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong University filed Critical Shandong University
Priority to CN201410095582.6A priority Critical patent/CN103885724B/zh
Publication of CN103885724A publication Critical patent/CN103885724A/zh
Application granted granted Critical
Publication of CN103885724B publication Critical patent/CN103885724B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种基于相变存储器的存储系统结构及其损耗均衡算法，包括内外存控制器及其外围设备以及与内外存控制器连接的内、外存存储单元；所述内存存储单元为相变存储器PCM和动态随机存取存储器DRAM，所述外存存储单元为相变存储器PCM。本发明将传统的计算机存储体系结构中分离的内存与外存联合起来，数据读写能力将比现在以外部I/O连接的外存高几十万倍，同时非常省电，从根本上解决外存与内存、传统存储层次结构与处理器之间性能不匹配的矛盾，内存和外存由同一控制器控制，读写过程的速度和能耗可以比现有存储系统优越万倍以上，从而从根本上解决内存与外存之间性能的巨大差异。

Description

基于相变存储器的存储系统结构及其损耗均衡算法
技术领域
本发明涉及一种基于相变存储器（Phase Change Memory，PCM）的内外存存储单元的存储系统结构及其损耗均衡算法。
背景技术
计算机存储系统包括了内存与外存。传统的内存（DRAM）与外存（硬盘）在速度与能耗上存在巨大的差异，如图1所示。
经比较，相变存储器PCM与动态随机存取存储器DRAM相比，相变存储器PCM是非易失的，不需要刷新操作；DRAM在硬件上所需的空间较大，它无法缩小到20纳米或更小的芯片上实现，而相变存储器甚至可以在5纳米的芯片上实现。因此，具有较强可塑性的相变存储器PCM成为替代动态随机存取存储器DRAM的很有吸引力的存储器。
但是使用相变存储器PCM存在如下问题：1、“读”“写”速度的不对称。相对于读操作而言，非易失性存储器上的写操作较慢并消耗更多的能量；2、非易失性存储器的擦写操作次数有限。因此仍然需要考虑相变存储器PCM的损耗均衡问题。
随着相变存储器PCM技术的发展，PCM可以提供比DRAM更多的存储容量，同时维持低消耗、低功耗。已经有几种基于PCM的存储架构被提出来了。第一种存储架构是用PCM直接替代DRAM；这是一种理想的架构，PCM的访问延迟不能满足DDR接口的时序要求。另一种存储架构是在PCM之前用一小块DRAM作为缓存，这种架构的访问时间和性能接近只有DRAM的架构。
在整个存储架构中，外存仍然是一个瓶颈。在之前的研究中，只有PCM被用来代替DRAM作为主存，而没有用来替换硬盘作为外存的存储器结构。
发明内容
本发明的目的就是为了解决上述问题，提出了一种基于相变存储器的存储系统结构及其损耗均衡算法。该结构把传统的计算机存储体系结构中分离的内存与外存联合起来，从根本上解决外存与内存、传统存储层次结构与处理器之间性能不匹配的矛盾。
为了实现上述目的，本发明采用如下技术方案：
一种基于相变存储器的存储系统结构，包括内外存控制器及其外围设备以及与内外存控制器连接的内、外存存储单元；所述内存存储单元为相变存储器PCM和动态随机存取存储器DRAM，所述外存存储单元为相变存储器PCM。
所述内外存控制器包括：
缓存管理模块：用于暂存频繁更新的数据。
地址映射管理模块：通过查找地址映射表，实现逻辑地址到内、外存存储单元中物理地址的转换。
读写逻辑单元：用于对内、外存存储单元进行读写操作。
状态监测模块：与上层操作系统通信，用于对内外存存储单元的配置进行优化。
损耗均衡控制单元：通过损耗均衡算法，将写操作均衡分布到各个相变存储器PCM单元中。
所述地址映射管理模块与缓存管理模块、状态监测模块、损耗均衡控制单元和读写逻辑单元分别连接，损耗均衡控制单元与读写逻辑单元连接。
所述内外存控制器的外围模块包括：
DIMM接口：实现内外存控制器与CPU的连接通信。
时钟管理模块：用于为内外存控制器中的各个模块提供不同的时钟。
电源管理模块：用于负责内外存控制器中电源的管理。
调试单元：用于对内外存控制器进行程序烧写及仿真调试。
以及实现内外存控制器与内、外存存储单元连接的DDR接口和若干PCM接口。
所述PCM接口与相变存储器PCM连接，DDR接口与动态随机存取存储器DRAM连接。
一种基于相变存储器的存储系统结构的损耗均衡算法，包括以下步骤：
（1）将存放页表和ECC校验的地址空间作为热区，剩下的区域作为冷区。
（2）在整个相变存储器PCM中周期性的移动热区：当写的次数到达预设的阈值时，触发热区的移动，当热区移动到PCM的底部时，继续移动与PCM芯片顶部的内容进行交换。
（3）随着热区的移动，通过建立地址映射关系将逻辑地址映射到物理地址。
（4）根据物理地址所在区域对应的寄存器再进行一次地址变换，得到真正的物理地址。
所述步骤（3）中建立逻辑地址和物理地址的地址映射关系，分3种情况：
a.当逻辑地址LA在热区内时，把逻辑地址LA加上热区的起始物理地址R_HStart得到物理地址。
b.当逻辑地址LA不在热区中，且小于热区之后的第一个逻辑地址R_CStartL时，逻辑地址LA加上热区的起始物理地址R_HStart，再加上整个PCM的总长度Len，再减去R_CStartL得到物理地址。
c.当逻辑地址LA不在热区，且大于等于热区之后的第一个逻辑地址R_CStartL时，逻辑地址LA加上热区的起始物理地址R_HStart，再加上热区的总长度HLen，再减去R_CStartL得到物理地址。
所述步骤（4）中地址变换的过程为：将物理地址PA中用于区域内寻址的循环右移之后的低位地址与对应的高位地址结合得到真正的物理地址。
本发明的有益效果是：
本发明将传统的计算机存储体系结构中分离的内存与外存联合起来，数据读写能力将比现在以外部I/O连接的外存高几十万倍，同时又非常省电，从根本上解决外存与内存、传统存储层次结构与处理器之间性能不匹配的矛盾，这是对现有存储系统的革命性变化。
本发明中内存和外存由同一控制器控制，可以应用在任何计算机或嵌入式系统的存储系统里，读写过程的速度和能耗可以比现有存储系统优越万倍以上，从而从根本上解决内存与外存之间性能的巨大差异。
本发明提供的损耗均衡算法与START-GAP这种典型的算法做比较，损耗均衡方面做的更好，PCM最大位的反转次数要少86.77％，PCM总的写次数要多3.6%，虽然增加了寄存器的容量，但是带来了非常好的效果。
附图说明
图1为传统的存储系统结构及数据传输路径示意图；
图2为本发明基于相变存储器的存储系统结构数据存储路径示意图；
图3为本发明基于相变存储器的存储系统结构示意图；
图4为逻辑地址到物理地址的映射示意图。
其中，1.DIMM接口,2.缓存管理模块,3.地址映射管理模块,4.读写逻辑单元,5.状态监测模块,6.损耗均衡控制单元,7.时钟管理模块,8.电源管理模块,9.调试单元,10.DDR接口,11.PCM接口,12.DRAM,13.PCM。
具体实施方式：
下面结合附图与实施例对本发明做进一步说明：
图2所示为本发明基于相变存储器的存储系统结构数据存储路径示意图，用相变存储器PCM13来替换DRAM和硬盘，达到内外存存储单元。在PCM13主存部分，由于PCM13的写延迟和写次数限制，仍然用一小块DRAM12作为缓存；通过一个内外存控制器来有效的管理PCM13，避免不均衡的写导致PCM单元损坏。本法明将传统的计算机存储体系结构中分离的内存与外存统一起来，内存和外存由同一控制器控制，可以应用在任何计算机或嵌入式系统的存储系统里。
如图3所示，一种基于相变存储器的存储系统结构，包括内外存控制器及其外围设备以及与内外存控制器连接的内、外存存储单元；内存存储单元为相变存储器PCM13和动态随机存取存储器DRAM12，外存存储单元为相变存储器PCM13。
内外存控制器及其外围设备主要包括以下模块：DIMM接口1、时钟管理模块7、电源管理模块8、调试单元9、缓存管理模块2、地址映射管理模块3、读写逻辑单元4、状态监测模块5、损耗均衡控制单元6、DDR接口10和PCM接口11。
其中DIMM接口1和CPU进行连接，然后通过该接口控制内外存存储单元的数据传输；时钟管理模块7用于管理内外存存储单元控制器内部的时钟，负责给内外存存储单元控制器中各个模块提供不同的时钟；电源管理模块8负责电源的管理；调试单元用于对内外存存储单元控制器进行程序的烧写以及仿真调试；缓存管理模块2拥有暂存频繁更新的数据，从而减少对统一内存中PCM的写操作；地址映射管理模块3拥有实现内外存存储单元中的内存与外存地址空间的连续性，通过一定的映射方法查找地址映射表，实现逻辑地址到内外存存储单元中物理地址的转换；读写逻辑单元4根据地址映射管理所提供的物理地址，实现对内外存存储单元中存储单元的读写操作；状态监测模块接收上层操作系统的指令，收集内外存存储单元的状态信息并报告给上层操作系统，用于对内外存存储单元的配置进行相应的优化；损耗均衡控制单元6通过检测地址映射关系，判断出经常被写的PCM存储单元，采取一定得损耗均衡算法，将到来的写操作均衡分布到不同的非易失性存储器（如相变存储器）单元中；DDR接口10和内外存存储单元中的DRAM12存储单元连接，然后通过该接口控制内外存存储单元中DRAM数据的传输；PCM接口11和内外存存储单元中的PCM13存储单元连接，然后通过该接口控制内外存存储单元中PCM数据的传输。
相对现有的硬盘或闪存固态硬盘，内外存存储单元原型系统在内外存读写速度和能耗效率方面将获得明显的突破。内外存存储单元原型系统使用Micron P8P相变存储器，我们的内外存存储单元原型系统的读操作峰值带宽为2GB/s左右，写操作的速度为400MB/s左右。读写性能指标推算如下：
根据Micron P8P相变存储器的技术手册，读16字节需要314ns，写64字节需要120us，那么我们可以推算出单个相变存储器芯片的峰值读带宽为48.6MB/s，写带宽为0.5MB/s。由于我们所设计的内外存存储单元原型系统中至少有32*4片可并行访问的相变存储器芯片，因此估算出理想情况下读峰值带宽可以达到32*4*48.6MB/s=6220.8MB/s=6GB/s。但是，这个速度在真实情况下很可能是达不到的。其原因是主要是内外存存储单元存储卡上有很多逻辑操作，会降低系统的响应速度。因此把这些因素考虑在内，我们预测内外存存储单元原型系统的读操作峰值带宽为2GB/s左右。写操作的峰值速度则为400MB/s，考虑到逻辑操作等开销，我们预测内外存存储单元原型系统的写操作平均带宽大概为300MB/s。
由于PCM13擦写次数的限制，要尽量保证均衡的写PCM13的每个单元，于是提出了一种损耗均衡算法；这个算法的基本思想是周期性的移动擦写比较频繁的区域在整个PCM芯片中。这样的话，写操作就可以均衡的分布到PCM13的每个单元。在这个算法中，我们主要解决三个问题：（1）如何确定和分配PCM13的热区和冷区；（2）何时移动热区；（3）热区移动之后如何实现地址映射。
具体步骤如下：
（1）将存放页表和ECC校验的地址空间作为热区，剩下的区域作为冷区。这样的话，整个热区的地址空间是连续的，长度是固定，热区的逻辑地址的起始地址是不变的。
（2）在整个相变存储器PCM13中周期性的移动热区：当写的次数到达预设的阈值时，触发热区的移动，当热区移动到PCM13的底部时，继续移动与PCM芯片顶部的内容进行交换。为了完成这个操作，除了一个寄存器记录热区的起始物理地址，还需要一个寄存器记录写的次数，一个寄存器记录在热区之后的第一个冷区的逻辑地址，这是为了实现在热区移动之后的地址映射。每个区域内又细化为8个子区域，这样的话，每个区域又需要一个额外的3位寄存器来记录这8个子区域的顺序。每次交换数据的时候，需要交换的区域内的子区域循环右移一个位置，同时对应的3位寄存器进行加1操作。例如图4所示的（a）到（d），在（a）中物理地址0对应的热区中的子区域顺序没有发生改变，所以对应的3位寄存器值为0；（b）中热区交换到了物理地址1中，这是其中的子区域的顺序循环右移了一个单元，此时对应的3位寄存器的值变为1；同理（c）中物理地址2对应的热区中的寄存器值为2，（d）物理地址3对应的热区中的寄存器值为3。
（3）由于移动热区会导致逻辑地址与物理地址的不对应，因此需要通过建立地址映射关系将逻辑地址映射到物理地址。建立逻辑地址和物理地址的地址映射关系分3种情况：
a.当逻辑地址LA在热区内时，把逻辑地址LA加上热区的起始物理地址R_HStart得到物理地址。
b.当逻辑地址LA不在热区中，且小于热区之后的第一个逻辑地址R_CStartL时，逻辑地址LA加上热区的起始物理地址R_HStart，再加上整个PCM的总长度Len，再减去R_CStartL得到物理地址。
c.当逻辑地址LA不在热区，且大于等于热区之后的第一个逻辑地址R_CStartL时，逻辑地址LA加上热区的起始物理地址R_HStart，再加上热区的总长度HLen，再减去R_CStartL得到物理地址。
（4）获得上述物理地址之后，还要根据这个物理地址所在的区域对应的3位寄存器再进行一次地址变换，才能得到真正的物理地址。具体变换如下，需要变换的地址是PA的低位，用来区域内寻址的几位，循环右移的地址空间是根据区域内划分的子区域的长度和寄存器的值决定的，就是子区域的长度乘以对应该区域的寄存器的值。将循环右移之后的低几位的地址与对应的高位地址结合得到真正的物理地址。
本算法与START-GAP这种典型的算法做比较，损耗均衡方面做的更好，PCM13最大位的反转次数要少86.77％，PCM13总的写次数要多3.6%，虽然增加了寄存器的容量，但是带来的效果确是非常好的。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (6)

1.一种基于相变存储器的存储系统结构的损耗均衡算法，其特征是，包括内外存控制器及其外围设备以及与内外存控制器连接的内、外存存储单元；所述内存存储单元为相变存储器PCM和动态随机存取存储器DRAM，所述外存存储单元为相变存储器PCM，包括以下步骤：
(1)将存放页表和ECC校验的地址空间作为热区，剩下的区域作为冷区；
(2)在整个相变存储器PCM的始端到终端周期性的移动热区；
(3)随着热区的移动，通过建立地址映射关系将逻辑地址映射到物理地址PA；
(4)根据物理地址PA所在区域对应的寄存器再进行一次地址变换，得到真正的物理地址。
2.如权利要求1所述的一种基于相变存储器的存储系统结构的损耗均衡算法，其特征是，所述步骤(2)中周期性的移动热区的过程为：当写的次数到达预设的阈值时，触发热区的移动，当热区移动到PCM的底部时，继续移动与PCM芯片顶部的内容进行交换。
3.如权利要求1所述的一种基于相变存储器的存储系统结构的损耗均衡算法，其特征是，所述步骤(3)中建立逻辑地址和物理地址的地址映射关系：当逻辑地址LA在热区内时，把逻辑地址LA加上热区的起始物理地址R_HStart得到物理地址PA。
4.如权利要求1所述的一种基于相变存储器的存储系统结构的损耗均衡算法，其特征是，所述步骤(3)中建立逻辑地址和物理地址的地址映射关系：当逻辑地址LA不在热区中，且小于热区之后的第一个逻辑地址R_CStartL时，逻辑地址LA加上热区的起始物理地址R_HStart，再加上整个PCM的总长度Len，再减去R_CStartL得到物理地址PA。
5.如权利要求1所述的一种基于相变存储器的存储系统结构的损耗均衡算法，其特征是，所述步骤(3)中建立逻辑地址和物理地址的地址映射关系：当逻辑地址LA不在热区，且大于等于热区之后的第一个逻辑地址R_CStartL时，逻辑地址LA加上热区的起始物理地址R_HStart，再加上热区的总长度HLen，再减去R_CStartL得到物理地址PA。
6.如权利要求1所述的一种基于相变存储器的存储系统结构的损耗均衡算法，其特征是，所述步骤(4)中地址变换的过程为：将物理地址PA中用于区域内寻址的循环右移之后的低位地址与对应的高位地址结合得到真正的物理地址。
CN201410095582.6A 2014-03-14 2014-03-14 基于相变存储器的存储系统结构及其损耗均衡算法 Expired - Fee Related CN103885724B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410095582.6A CN103885724B (zh) 2014-03-14 2014-03-14 基于相变存储器的存储系统结构及其损耗均衡算法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410095582.6A CN103885724B (zh) 2014-03-14 2014-03-14 基于相变存储器的存储系统结构及其损耗均衡算法

Publications (2)

Publication Number Publication Date
CN103885724A CN103885724A (zh) 2014-06-25
CN103885724B true CN103885724B (zh) 2016-08-24

Family

ID=50954644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410095582.6A Expired - Fee Related CN103885724B (zh) 2014-03-14 2014-03-14 基于相变存储器的存储系统结构及其损耗均衡算法

Country Status (1)

Country Link
CN (1) CN103885724B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104317753B (zh) * 2014-10-21 2017-09-22 中国科学院上海微系统与信息技术研究所 存储设备及其数据读写方法
KR20170004693A (ko) * 2015-07-03 2017-01-11 에스케이하이닉스 주식회사 메모리 장치의 컨트롤러 및 그 동작 방법
CN106934158B (zh) * 2017-03-13 2020-02-18 湖南大学 相变存储器模拟方法和系统
CN110221984A (zh) * 2019-05-07 2019-09-10 中国科学院微电子研究所 存储系统的建立方法、装置、存储系统和访问方法
CN116027988B (zh) * 2023-03-22 2023-06-23 电子科技大学 用于存储器的损耗均衡方法及其芯片控制器的控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937321A (zh) * 2010-09-15 2011-01-05 中兴通讯股份有限公司 一种实现混合缓存的方法和装置
CN102508787A (zh) * 2011-11-29 2012-06-20 清华大学 混合结构内存的内存分配系统及方法
CN203733100U (zh) * 2014-03-14 2014-07-23 山东大学 基于相变存储器的存储系统结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937321A (zh) * 2010-09-15 2011-01-05 中兴通讯股份有限公司 一种实现混合缓存的方法和装置
CN102508787A (zh) * 2011-11-29 2012-06-20 清华大学 混合结构内存的内存分配系统及方法
CN203733100U (zh) * 2014-03-14 2014-07-23 山东大学 基于相变存储器的存储系统结构

Also Published As

Publication number Publication date
CN103885724A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
CN103885724B (zh) 基于相变存储器的存储系统结构及其损耗均衡算法
CN106547703B (zh) 一种基于块组结构的ftl优化方法
CN101552032B (zh) 用较大容量dram参与闪存介质管理构建高速固态存储盘的方法及装置
CN103810113B (zh) 一种非易失存储器和动态随机存取存储器的融合内存系统
CN101957796B (zh) 存储系统及信息处理设备
CN102880556B (zh) 一种实现Nand Flash磨损均衡的方法及其系统
CN104115132B (zh) 借助于存储器通道关闭的功率节约
CN108121503A (zh) 一种NandFlash地址映射及块管理算法
WO2016107442A1 (zh) 将数据写入固态硬盘的方法及固态硬盘
CN104899154B (zh) 基于嵌入式系统混合主存的页面管理方法
US20110197014A1 (en) Memory management and writing method and rewritable non-volatile memory controller and storage system using the same
CN102097122B (zh) 一种多通道共享数据缓存区的NAND flash控制器电路
CN103811048B (zh) 一种混合存储器结构的低功耗刷新方法
US20100057979A1 (en) Data transmission method for flash memory and flash memory storage system and controller using the same
US20140029341A1 (en) Non-volatile solid state memory-based mass storage device and methods thereof
US20100042774A1 (en) Block management method for flash memory, and storage system and controller using the same
CN107357534A (zh) 一种闪存块模式的动态切换方法及系统
US20100257307A1 (en) Data management method and flash memory storage system and controller using the same
CN106354658B (zh) 一种降低混合映射算法中映射表内存资源占用的方法
CN110058800A (zh) 具有根据存储设备容量利用编程的单元存储密度模式的存储设备
CN105808455A (zh) 访问内存的方法、存储级内存及计算机系统
US8037236B2 (en) Flash memory writing method and storage system and controller using the same
CN102819494B (zh) 一种闪存顺序写入时的优化方法
CN103593324A (zh) 一种具有自学习功能的快速启动低功耗计算机片上系统
US20220083475A1 (en) Cache memory system and cache memory control method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160824

Termination date: 20190314