CN101924550A - 一种采用增益单元eDRAM的查找表 - Google Patents
一种采用增益单元eDRAM的查找表 Download PDFInfo
- Publication number
- CN101924550A CN101924550A CN2009100529118A CN200910052911A CN101924550A CN 101924550 A CN101924550 A CN 101924550A CN 2009100529118 A CN2009100529118 A CN 2009100529118A CN 200910052911 A CN200910052911 A CN 200910052911A CN 101924550 A CN101924550 A CN 101924550A
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- inverter
- look
- reading
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dram (AREA)
Abstract
本发明提供一种采用增益单元eDRAM的查找表,属于可编程逻辑器件领域。该查找表包括多路选择器、若干个反相器和增益单元eDRAM,每个反相器的输出端对应连接于多路选择器的一个数据输入端,每个增益单元eDRAM中的存储单元的存储节点对应连接于一个反相器的输入端。该查找表具有易与CMOS标准工艺兼容、结构相对简单、单元面积小的特点。
Description
技术领域
本发明属于可编程逻辑器件技术领域,具体涉及一种查找表,尤其涉及一种采用增益单元eDRAM(Gain Cell eDRAM)的查找表。
背景技术
查找表(Look-Up-Table)简称为LUT,LUT本质上就是一个RAM。目前可编程逻辑器件的FPGA(Field Programable Gate Array,现场可编程门阵列)中多使用4输入的LUT,所以每一个LUT可以看成一个有4位地址线的16x1的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后,PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果,并把结果事先写入RAM,这样,每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地址对应的内容,然后输出即可。
传统的可编程逻辑器件中的LUT采用SRAM作为配置存储器,这种LUT结构的缺点是SRAM的单元面积太大。为缩小LUT的存储器的面积,后来提出了用DRAM嵌入式应用于LUT中。图1所示为现有技术的查找表结构示意图,该图所示的查找表是由Xilinx公司在美国专利号为US5847577的专利中提出的。如图1所示,查找表包括DRAM单元110、反相器120以及多路选择器130,该查找表为一个4输入的LUT,但是图1中只是示意性地给出了一路输入的存储器配置。采用DRAM单元110和反相器120一起代替传统的六管SDRAM单元作为配置存储器,面积相对变小。但是,由于DRAM单元110是1T1C的结构,需要做电容器件,电容器件与CMOS标准工艺兼容性差。
发明内容
本发明要解决的技术问题是,降低可编程逻辑器件的查找表的存储器单元面积并避免其与CMOS标准工艺兼容性的问题。
为解决上述技术问题,本发明提供的查找表,包括多路选择器和若干个反相器,每个反相器的输出端对应连接于多路选择器的一个数据输入端;其中,还包括增益单元eDRAM,增益单元eDRAM中的每个存储单元的存储节点对应连接于一个反相器的输入端。
根据本发明提供的查找表,其中,所述多路选择器包括2N个数据输入端和N个地址输入端,所述反相器为2N个,所述增益单元eDRAM包括2N个存储单元,N为大于或等于2的整数。所述反相器为CMOS反相器。
根据本发明提供的查找表,其中,所述增益单元eDRAM的存储单元包括读MOS晶体管、写MOS晶体管、写字线、读字线、写位线、读位线以及等效寄生电容,等效寄生电容的存储电荷端为存储节点,写MOS晶体管的栅极连接于写字线,写MOS晶体管的漏端/源端连接于写位线,写MOS晶体管的源端/漏端连接于所述存储节点,读MOS晶体管的栅极连接于所述存储节点,读MOS晶体管的漏端/源端连接于读位线,读MOS晶体管的源端/漏端连接于读字线。所述等效寄生电容写为MOS晶体管的有源区寄生电容、读MOS晶体管的栅电容、反相器中的MOS晶体管的栅电容之一,或者为写MOS晶体管的有源区寄生电容、读MOS晶体管的栅电容、反相器中的MOS晶体管的栅电容的组合。所述读MOS晶体管和写MOS晶体管可以为PMOS晶体管;所述读MOS晶体管和写MOS晶体管也可以为NMOS晶体管。
本发明的技术效果是,通过增益单元eDRAM和反相器结合运用于查找表中,通过反相器的隔离,查找表中被选中的存储单元的存储节点的电荷不会通过多路选择器释放,因此具有破坏性读出小的特点。同时,增益单元eDRAM单元和反相器于现有技术的六管SRAM单元,具有结构简单、面积小的特点,与现有技术的DRAM单元相比,不需要做标准电容器件,易与CMOS标准工艺兼容。因此,该发明提供查找表具有易与CMOS标准工艺兼容、结构相对简单、单元面积小的特点。
附图说明
图1是现有技术的查找表结构示意图;
图2是本发明提供的查找表的结构示意图;
图3是图2中增益单元eDRAM的存储单元的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明作进一步的详细描述。
图2所示为本发明提供的查找表的结构示意图。如图2所示,该查找表用于可编程逻辑器件,查找表包括多路选择器230、反相器221-223、增益单元eDRAM 210,多路选择器 230包括2N个数据输入端(图2中的0到2N-1所示)、N个地址输入端(图2中的I0到IN-1所示)和输出端234,输出端234输出信号至可编程逻辑器件。其中N为大于或等于2的整数。
继续如图2所示,每个反相器对于连接于多路选择器230的一个数据输入端,图2中示意性地给出了三个数据输入端231、232、233的电路配置,因此示意性地给出了反相器221、222、223,反相器可以为CMOS反相器。反相器221的输出端对应连接于数据输入端231,反相器222的输出端对应连接于数据输入端232,反相器223的输出端对应连接于数据输入端233。同时,每个反相器的输入端连接增益单元eDRAM 210中的一个存储单元,增益单元eDRAM的存储单元211连接于反相器221的输入端,增益单元eDRAM的存储单元212连接于反相器222的输入端,增益单元eDRAM的存储单元213连接于反相器223的输入端。
图2所示查找表基本工作原理如下:控制多路选择器230的地址输入端,输入一个地址,从而对应选择一个数据数据输入端,该数据输入端所对应连接的增益单元eDRAM的存储单元存储的数据通过反相器反相后输入至多路选择器230,此时,多路选择器230输出端234输出该输入地址所选中数据输入端输入的数据。例如,通过输入地址选中,数据输入端232,如果增益单元eDRAM的存储单元232存储的数据为“1”,经反相器222后,数据“0”输入至多路选择器230,多路选择器的输出端234输出数据“0”。
图3所示为图2中增益单元eDRAM的存储单元的结构示意图。图2中的增益单元eDRAM210包括多个存储单元、以及外围电路模块,可以通过外围电路模块对每个存储单元进行读、写、刷新操作。如图3所示,该增益单元eDRAM的存储单元包括写MOS晶体管101、读MOS晶体管102、写字线(Write Word Line,WWL)105、读字线(Read Word Line,RWL)106、写位线(Write Bit Line,WBL)107、读位线(Read Bit Line,RBL)108以及等效寄生电容104。其中,写MOS晶体管101的源区连接于读MOS晶体管102的栅极,MN点103为存储节点,等效寄生电容104一端与103连接,另一端接地,因此,MN点的电位的高低能控制读MOS晶体管102的导通与关断;例如,等效寄生电容104存储电荷时,代表存储“1”,MN点103为高电位,可以控制读MOS晶体管102关断。读MOS晶体管102的一端接RBL,另一端接RWL;写MOS晶体管101的一端接WBL,另一端接读MOS晶体管102的栅极。在该实施例中,读MOS晶体管102和写MOS晶体管101为PMOS晶体管,即其栅极低电平时导通、高电平时关断,但其具体类型不受本发明限制,读MOS晶体管102和写MOS晶体管101也可以为NMOS晶体管,即其栅极高电平时导通、低电平时关断。图2中的反相器的输入端连接于存储单元的存储节点103,因此,在该实施例中,等效寄生电容104为写MOS晶体管的有源区寄生电容、读MOS晶体管的栅电容、反相器中的MOS晶体管的栅电容之一,或者为写MOS晶体管的有源区寄生电容、读MOS晶体管的栅电容、反相器中的MOS晶体管的栅电容的组合。以下结合图3中的操作列表具体说明其操作过程:
(1)写操作(Write):写“0”时,RWL、RBL置0电位读MOS晶体管102不工作;WWL置-400mV,写MOS晶体管101导通,WBL置0V,从而等效寄生电容104放电,存储节点103电位为0。写“1”时,RWL、RBL置0电位读MOS晶体管102不工作;WWL置-400mV,写MOS晶体管101导通,WBL置1V,从而等效寄生电容104充电,存储节点103电位为高电位。
(2)数据保持时(Hold):RWL、RBL置0电位读MOS晶体管102不工作,WWL置1V,写MOS晶体管101关断,存储节点103的电位不受外界影响。
(3)读操作(Read):读“0”时,WWL置1V,WBL置0V,写MOS晶体管101关断;RWL偏置小于1V,RBL预充电至0V,此时读MOS晶体管102导通,RWL通过读MOS晶体管对RBL充电,由于读出电路具有钳位作用,RBL的电位能达到200mV,从而可以读出数据“0”。读“1”时,WWL置1V,WBL置0V,写MOS晶体管101关断;RWL偏置小于1V,RBL预充电至0V,此时读MOS晶体管102关断,RWL不会通过读MOS晶体管对RBL充电,RBL维持0V电位,从而可以读出数据“1”。
由上述可知,通过增益单元eDRAM和反相器的结合使用,由于反相器的隔离,查找表中被选中的存储单元的存储节点的电荷不会通过多路选择器释放,因此具有破坏性读出小 的特点。同时,增益单元eDRAM单元和反相器于现有技术的六管SRAM单元,具有结构简单、面积小的特点,与现有技术的DRAM单元相比,不需要做标准电容器件,易于CMOS标准工艺兼容。因此图2所示查找表具有易于CMOS标准工艺兼容、结构相对简单、单元面积小的特点。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解,除了如所附的权利要求所限定的,本发明不限于在说明书中所述的具体实施例。
Claims (7)
1.一种查找表,包括多路选择器和若干个反相器,每个反相器的输出端对应连接于多路选择器的一个数据输入端,其特征在于,还包括增益单元eDRAM,增益单元eDRAM中的每个存储单元的存储节点对应连接于一个反相器的输入端。
2.根据权利要求1所述的查找表,其特征在于,所述多路选择器包括2N个数据输入端和N个地址输入端,所述反相器为2N个,所述增益单元eDRAM包括2N个存储单元,N为大于或等于2的整数。
3.根据权利要求1所述的查找表,其特征在于,所述反相器为CMOS反相器。
4.根据权利要求1所述的查找表,其特征在于,所述增益单元eDRAM的存储单元包括读MOS晶体管、写MOS晶体管、写字线、读字线、写位线、读位线以及等效寄生电容,等效寄生电容的存储电荷端为存储节点,写MOS晶体管的栅极连接于写字线,写MOS晶体管的漏端/源端连接于写位线,写MOS晶体管的源端/漏端连接于所述存储节点,读MOS晶体管的栅极连接于所述存储节点,读MOS晶体管的漏端/源端连接于读位线,读MOS晶体管的源端/漏端连接于读字线。
5.根据权利要求4所述的查找表,其特征在于,所述等效寄生电容为写MOS晶体管的有源区寄生电容、读MOS晶体管的栅电容、反相器中的MOS晶体管的栅电容之一,或者为写MOS晶体管的有源区寄生电容、读MOS晶体管的栅电容、反相器中的MOS晶体管的栅电容的组合。
6.根据权利要求4所述的查找表,其特征在于,所述读MOS晶体管和写MOS晶体管为PMOS晶体管。
7.根据权利要求4所述的查找表,其特征在于,所述读MOS晶体管和写MOS晶体管为NMOS晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100529118A CN101924550A (zh) | 2009-06-11 | 2009-06-11 | 一种采用增益单元eDRAM的查找表 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100529118A CN101924550A (zh) | 2009-06-11 | 2009-06-11 | 一种采用增益单元eDRAM的查找表 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101924550A true CN101924550A (zh) | 2010-12-22 |
Family
ID=43339235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100529118A Pending CN101924550A (zh) | 2009-06-11 | 2009-06-11 | 一种采用增益单元eDRAM的查找表 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101924550A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103563254A (zh) * | 2011-05-19 | 2014-02-05 | 株式会社半导体能源研究所 | 可编程逻辑装置 |
CN103580678A (zh) * | 2013-11-04 | 2014-02-12 | 复旦大学 | 一种基于fgpa的高性能查找表电路 |
CN104485130A (zh) * | 2014-12-19 | 2015-04-01 | 上海新储集成电路有限公司 | 一种固态硬盘结构 |
CN104978447A (zh) * | 2014-04-14 | 2015-10-14 | 复旦大学 | 晶体管精确近似表格查找模型的建模和估值方法 |
CN106814662A (zh) * | 2015-11-30 | 2017-06-09 | 三星电子株式会社 | 加速器控制器和控制加速器逻辑的方法 |
-
2009
- 2009-06-11 CN CN2009100529118A patent/CN101924550A/zh active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103563254A (zh) * | 2011-05-19 | 2014-02-05 | 株式会社半导体能源研究所 | 可编程逻辑装置 |
US9595964B2 (en) | 2011-05-19 | 2017-03-14 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
US9900007B2 (en) | 2011-05-19 | 2018-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
CN103580678A (zh) * | 2013-11-04 | 2014-02-12 | 复旦大学 | 一种基于fgpa的高性能查找表电路 |
CN103580678B (zh) * | 2013-11-04 | 2016-08-17 | 复旦大学 | 一种基于fgpa的高性能查找表电路 |
CN104978447A (zh) * | 2014-04-14 | 2015-10-14 | 复旦大学 | 晶体管精确近似表格查找模型的建模和估值方法 |
CN104978447B (zh) * | 2014-04-14 | 2018-10-26 | 复旦大学 | 晶体管精确表格查找模型的建模和估值方法 |
CN104485130A (zh) * | 2014-12-19 | 2015-04-01 | 上海新储集成电路有限公司 | 一种固态硬盘结构 |
CN104485130B (zh) * | 2014-12-19 | 2018-04-20 | 上海新储集成电路有限公司 | 一种固态硬盘结构 |
CN106814662A (zh) * | 2015-11-30 | 2017-06-09 | 三星电子株式会社 | 加速器控制器和控制加速器逻辑的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10902893B2 (en) | Negative bitline write assist circuit and method for operating the same | |
CN110390981A (zh) | 存储器电路、其操作方法及数据读取方法 | |
US7586804B2 (en) | Memory core, memory device including a memory core, and method thereof testing a memory core | |
CN102760473A (zh) | 不具有专用预充电晶体管的差分读出放大器 | |
CN101009135A (zh) | 减少位线之间电压耦合的半导体存储装置 | |
US9019782B2 (en) | Dual rail memory architecture | |
CN101999147A (zh) | 半导体存储装置 | |
CN101924550A (zh) | 一种采用增益单元eDRAM的查找表 | |
CN103700395A (zh) | 存储器单元 | |
CN102081962B (zh) | 一种增益单元eDRAM单元、存储器及操作方法 | |
CN101887748A (zh) | 一种带影子非挥发存储器的cam/tcam | |
CN105097017A (zh) | 一种sram存储单元、sram存储器及其控制方法 | |
US8971095B2 (en) | Memory architecture | |
CN104637532A (zh) | Sram存储单元阵列、sram存储器及其控制方法 | |
CN102332288A (zh) | 存储器电路及应用所述存储器电路读取数据的方法 | |
CN101908370A (zh) | 位线合并的增益单元eDRAM单元及存储器 | |
CN101908371B (zh) | 用于可编程逻辑器件的增益单元eDRAM | |
US9053770B1 (en) | Dynamic cascode-managed high-voltage word-line driver circuit | |
US9196322B2 (en) | Semiconductor memory device that does not require a sense amplifier | |
US6154394A (en) | Data input-output circuit and semiconductor data storage device provided therewith | |
CN107393584B (zh) | 一种基于FinFET器件的全摆幅单端读存储单元 | |
CN101923890B (zh) | 一种用于可编程逻辑器件的增益单元eDRAM | |
US20100208538A1 (en) | Sensing circuit for semiconductor memory | |
KR0135605B1 (ko) | 다이나믹 ram | |
CN104464799A (zh) | 高速高可靠性多端口存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20101222 |